JP4183859B2 - Semiconductor substrate testing equipment - Google Patents
Semiconductor substrate testing equipment Download PDFInfo
- Publication number
- JP4183859B2 JP4183859B2 JP24890599A JP24890599A JP4183859B2 JP 4183859 B2 JP4183859 B2 JP 4183859B2 JP 24890599 A JP24890599 A JP 24890599A JP 24890599 A JP24890599 A JP 24890599A JP 4183859 B2 JP4183859 B2 JP 4183859B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- needle
- contact
- test
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
Description
【0001】
【発明の属する技術分野】
本発明は、半導体集積回路素子などが造り込まれた半導体基板(以下、代表的にウェハと称する。)をテストするための半導体基板試験装置に関し、特にテスタ本体から送出されるテスト信号の波形を高精度で測定できる半導体基板試験装置に関する。
【0002】
【従来の技術】
半導体集積回路素子は、シリコンウェハやガラスプレートなどの基板に多数個造り込まれたのち、ダイシング、ワイヤボンディングおよびパッケージングなどの諸工程を経て電子部品として完成する。このようなICデバイスは、出荷前に動作テストが行われるが、こうしたテストは、完成品の状態でもウェハ状態でも行われる。
【0003】
特に近年においては、半導体製造技術の進展にともなって、ボールグリッドアレイ(BGA:Ball Grid Aray)型ICデバイスのようなチップサイズパッケージ(CSP:Chip Size Package)を採用したデバイスが広く普及しており、この種のICデバイスでは、ウェハの状態でパッケージングを行い、その後にダイシングが行われる。したがって、デバイスの動作テストをウェハ状態で行うことが少なくない。
【0004】
ウェハ状態のICデバイスをテストする半導体基板試験装置としては、たとえば実開平5−15431号公報に開示されたものが知られている。この種の半導体基板試験装置では、ウェハチャックに被試験物であるウェハを真空吸着し、プローブカードに設けられたニードル(針状接点)をウェハに造り込まれた接点に接触させることで試験が行われる。
【0005】
【発明が解決しようとする課題】
ところで、ICデバイスの動作テストにあたっては、テスタ本体からテストヘッドを介してICデバイスの各接点に1種またはそれ以上の所定のテスト信号が送出される。たとえば、図4に示すようなテスト信号aとテスト信号bが送出される。このような異種のテスト信号a,bの位相がずれていると、高いクロック周波数でのデバイス試験ができなくなるので、実際のテストを行う前に同図に示すようなテスト信号の波形を観測し、これにより両テスト信号の位相補正を行うのが一般的である。
【0006】
ハンドラと称される、完成品であるICデバイスを試験対象とする試験装置において、一般的な位相補正は、テストヘッドのコンタクトピンに波形観測用のオシロスコープを接続することにより行われるが、テストヘッドのコンタクトピンと接地点(アース,GND)とが離れすぎると、オシロスコープに出力される波形にノイズ等が混入し、正確な波形を得ることができない。たとえば、図5に示すように正規の波形xに対して、波形yや波形zのような波形が観測される。このため、コンタクトピンの近傍に接地点があればそれが用いられ、近くに接地点がないときは別途接地パッドを設けたりしていた。
【0007】
しかしながら、ウェハを試験対象とする半導体基板試験装置では、ハンドラのコンタクトピンに相当するニードルが、150μmといった狭い間隔で並んでいるため、ニードルの近傍に接地点を設けることはきわめて困難であった。
【0008】
このため、比較的広間隔で配置されたプローブカードの配線パターン部を用いるなどして、テスト信号の波形を観測していたが、この方法ではウェハのデバイスの接点に入力されるテスト信号そのものを観測している訳ではく、そこから離れた接点を入力部としてテスト信号の波形を計測しているので、得られる波形の正確性に問題があった。
【0009】
【課題を解決するための手段】
本発明は、テスタ本体から送出されるテスト信号の波形等の信号特性を高精度で測定できる半導体基板試験装置を提供することを目的とする。
【0010】
(1)本発明の第1の観点によれば、半導体基板に形成されたデバイス部に複数のテスト信号を送出してテストを行い、その結果に応じて前記デバイス部の良否を判別する半導体基板試験装置であって、前記デバイス部に電気的に接触する複数の第1針状接点と、この第1針状接点の近傍に設けられた接地部とが一主面に設けられ、テストヘッド基板に電気的に接続されるプローブカードと、前記第1針状接点に電気的に接触する接触部と、前記接地部に電気的に接触する第2針状接点とが一主面に設けられた測定用チップと、を備えた半導体基板試験装置が提供される。
【0011】
本発明において、前記測定用チップは、前記プローブカードの前記第1針状接点および接地部の配列に応じて、一又はそれ以上の対をなす第2針状接点および接触部を有することがより好ましい。
【0012】
また本発明において、前記測定用チップを前記プローブカードの第1針状接点および接地部に対して移動させる測定用チップステージをさらに備えることがより好ましい。
【0013】
さらに本発明において、前記半導体基板を保持して前記プローブカードの第1針状接点に前記デバイス部を接触させる基板ステージをさらに備え、前記測定用チップが前記基板ステージに設けられていることがより好ましい。
【0014】
本発明において、前記測定用チップの出力端子に接続され、前記テスト信号の特性を出力する信号特性測定装置をさらに備えることもできる。
【0015】
本発明における前記テスト信号の特性は、特に限定はされないが、たとえばテスト信号の信号波形を挙げることができる。
【0016】
(2)本発明の第2の観点によれば、半導体基板試験装置のテストヘッド基板に電気的に接続され、半導体基板のデバイス部に電気的に接触する複数の針状接点が一主面に設けられた半導体基板試験装置用プローブカードであって、前記針状接点の近傍に接地部が設けられている半導体基板試験装置用プローブカードが提供される。
【0017】
本発明において、前記接地部は、一つの針状接点に対して一つの接地部を設けても、あるいは複数の針状接点に共通して設けることも可能である。
【0018】
(3)本発明の第3の観点によれば、半導体基板試験装置用プローブカードに設けられた第1針状接点に電気的に接触する接地部と、前記第1針状接点の近傍に設けられた接地部に電気的に接触する第2針状接点とを備えた半導体基板試験装置の測定用チップが提供される。
【0019】
(4)本発明の第4の観点によれば、半導体基板に形成されたデバイス部に複数のテスト信号を送出してテストを行い、その結果に応じて前記デバイス部の良否を判別する半導体基板試験装置の、前記テスト信号の特性を測定する方法であって、前記半導体基板試験装置は前記デバイス部にテスト信号を送信する針状接点と、前記針状接点の近傍に設けられた接地部とを有し、これら針状接点及び接地部を入力部として前記テスト信号の特性を測定する半導体基板試験装置におけるテスト信号特性の測定方法が提供される。
【0020】
本発明において、前記テスト信号の特性は、特に限定はされないが、たとえばテスト信号の信号波形を挙げることができる。
【0022】
【作用】
上記発明では、試験対象であるウェハやガラス基板などの半導体基板を試験する前あるいは試験途中において、測定用チップの第2針状接点をプローブカードの接地部に、測定用チップの接触部をプローブカードの第1針状接点にそれぞれ接触させ、この状態でテスト信号を送出する。測定用チップの第2針状接点および接触部には、試験対象である半導体基板のデバイス部に入力されるのとほぼ同等のテスト信号が入力され、これがオシロスコープなどの信号特性測定装置に出力される。したがって、実際のテストと同等の電気的環境でテスト信号の特性を測定することができ、測定結果の信頼性が著しく高くなる。また、本発明ではプローブカードの第1針状接点の近傍に接地部が設けられているので、接地部から測定用チップを介して得られるテスト信号にノイズ等が混入するおそれもきわめて小さい。
【0023】
こうした測定は、プローブカードの第1針状接点毎又は幾つかのグループ(対)毎に行われ、そのために測定用チップを各第1針状接点に移動させる。測定用チップに多数対の第2針状接点および接触部を設けておけば、多数の第1針状接点それぞれに送出されるテスト信号を一度に測定することができ、全ての第1針状接点に対する測定時間を短縮することができる。逆に、測定用チップに一対又は少数の対の第2針状接点および接触部を設けた場合には、オシロスコープなどの信号特性測定装置に対するケーブルが簡素なもので足りる。
【0024】
また、測定用チップを半導体基板の基板ステージに設けることで、測定用チップの移動を基板ステージで行うことができ、測定用チップ専用のステージ装置が不要となって、コスト的にもスペース的にも有利になる。
【0025】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
図1は、本発明の半導体基板試験装置を示す全体図、
図2は、図1の半導体基板試験装置の要部を示す断面図、
図3は、図1のプローブカードを示す平面図である。なお、図3において、測定用チップを2つ示しているが、右側の測定用チップ35は左側の測定用チップを裏返して示した図である。
【0026】
図1に示すように、本実施形態の半導体基板試験装置1は、テスト信号を出力しテストを実行するテスタ本体10と、このテスタ本体10にケーブルなどを介して接続されたテストヘッド20と、被試験物であるウェハWが供給され、当該ウェハWに造り込まれた複数のデバイス部をテストヘッド20のニードル(針状接点)に接触させるように逐次移動させるプローバ30とを備えている。
【0027】
プローバ30において、被試験物であるウェハWは、1枚のウェハに多数の半導体回路(デバイス部)が集積されたものであり、テストを行う場合にはウェハチャック(図示を省略する。)に真空吸着され、高精度に位置出しされた状態で保持される。このため、ウェハチャックはウェハステージ31に設けられ、このウェハステージ31は、ベースプレート32に対して同図に示すXY平面内を高精度で移動可能とされ、またウェハステージ31全体又はウェハチャックのみがZ軸方向に昇降可能とされている。
【0028】
なお、図示は省略するが、ウェハWに所定の温度を印加して高温テストを実行する場合には、ウェハチャックに内装されたヒータを介してウェハWが加熱されるようになっている。
【0029】
また、本実施形態のプローバ30には、ウェハステージ31上部にカードホルダ33が設けられ、ここにプローブカード34が保持されている。本例のプローブカード34は、セラミックス又はシリコンからなる、矩形状に形成された基板341を有し、その一主面(図1,2において下面、図3において表面)に、複数本のニードル342(本発明の第1針状接点に相当する。)が設けられ、図3に示すように複数列に並んで配置されてなる。また、基板341の同じ主面には、アースに接続される接地部343のパターンがニードル342の列の間に形成されている。
【0030】
ニードル342は、ウェハWに集積形成された1個のデバイス部の端子(ワイヤボンディングする前の状態の接点)に接触するように、たとえば直立して設けられ、上述したウェハステージ31をXYZ空間内で逐次移動させることにより試験を行うべきデバイス部の各端子に接触することができる。
【0031】
また、本実施形態のプローブカード34は、基板341の反対側の主面(図1および図2では上面、図3では裏面)に、ゼロ挿抜力コネクタ等からなるコネクタの一方344が実装されている。
【0032】
なお、ゼロ挿抜力コネクタ(Zero Insersion Force Connector)とは、後述するテストヘッド20側に設けられた他方のゼロ挿抜力コネクタ221と互いに挿抜する際に、挿抜方向(本例では上下方向)に力を加える必要がないタイプのコネクタをいい、たとえばコネクタ内に長手方向に組み込まれているレールをシリンダにより前後に駆動させて、レールと係合しているカムを上下させ、そのカムの上下によりピンコンタクトを挟むソケットコンタクトの間隔を狭めたり広げたりする方式、あるいはその他の方式のものを用いることができる。
【0033】
各ニードル342とゼロ挿抜力コネクタ344の各接点とは、プローブカード34の基板341に形成された配線パターンやスルーホール(何れも図示を省略する。)により電気的に接続されている。
【0034】
なお、本発明の半導体基板試験装置では、プローブカード34とテストヘッド20とを電気的に接続する手段は上述したゼロ挿抜力コネクタにのみ限定されることはなく、他の種類のコネクタや接続端子であっても何ら問題はない。
【0035】
一方、ウェハステージ31の上部には、半導体基板試験装置1のテストヘッド20が位置し、図示は省略するがここにパフォーマンスボードなどの各種基板が設けられている。このテストヘッド20の最下面には、図1および図2に示すようにトップパネル21が固定されており、さらにこのトップパネル21の下面にコンタクトリング22が固定されている。また、このコンタクトリング22には、上述したゼロ挿抜力コネクタの他方221が固定されている。図2の断面図にこのゼロ挿抜力コネクタ221,344の取り付け状態を示す。
【0036】
なお、詳細な図示は省略するが、上述したプローブカード34とコンタクトリング22との位置出しは、プローブカード34側に設けられたガイドピンを、コンタクトリング22側に設けられたガイドブッシュに係合させるなどして行われる。
【0037】
また、コンタクトリング22側に取り付けられたゼロ挿抜力コネクタ221と、テストヘッド20内のパフォーマンスボードとは、多数の配線あるいはドータボードにより電気的に接続されている。
【0038】
特に本実施形態のプローバ30では、図3に示す測定用チップ35が、図2に示すようにウェハステージ31のフランジ311に上向きに設けられている。この測定用チップ35は、プローブカード34の基板341と同じセラミックスやシリコンからなる基板351を有し、この基板351の一主面(図1および図2では上面、図3の左図では下面、同図右図では上面)に、1本のニードル352(本発明の第2針状接点に相当する。)と、アースに接続される一つの接触部353のパターンが形成されている。これらニードル352と接触部353との間隔は、上述したプローブカード34のニードル342と接地部343との間隔とほぼ等しく設定されており、図2に示すように、測定用チップ35をプローブカード34の一対のニードル342および接地部343に接近させると、測定用チップのニードル353がプローブカード34の接地部343に、プローブカード34のニードル342が測定用チップ35の接触部353にそれぞれ同時に接触する。
【0039】
なお、測定用チップ35のニードル352および接触部353は、図3の右図に示すようにケーブル等を介してオシロスコープ40に接続され、その測定されたテスト信号の波形が観測される。
【0040】
次に作用を説明する。
ウェハWをテストする場合には、まずそのウェハWをウェハチャックに位置決めしながら吸着保持した状態で、目的とするウェハWのデバイス部の接点にプローブカード34のニードル342が接触するように、ウェハステージ31をXY平面において位置出ししながら上昇させる。これにより、ある幾つかのデバイス部のテストが実行されるが、ここでのテストを終了すると、ウェハステージ31を僅かに下降させ、次のデバイスの接点にプローブカード34のニードル342が接触するように、ウェハステージ31をXY平面において位置出ししながら再び上昇させる。順次この動作を繰り返し、全ての領域におけるウェハWのデバイス部のテストを行う。また、このウェハWに対して高温テスト行う場合には、ウェハチャックに内装されたヒータを作動させてウェハWをたとえば100℃まで加熱昇温させる。
【0041】
特に本実施形態の半導体基板試験装置1では、上述したウェハテストを行う前に、あるいはウェハテストを行っている途中で必要が生じたときに、テスタ本体10からテストヘッド20を介してデバイス部へ送出されるテスト信号の波形を測定し、各テスト信号の位相補正を行う。
【0042】
すなわち、ウェハステージ31をXY平面内で移動させ、フランジ311に固定された測定用チップ35をプローブカード34の下方に位置させる。ここで、プローブカード34の一つのニードル342と、その近傍に形成された接地部343とのそれぞれに、測定用チップの接触部353とニードル352とが接触するようにウェハステージを上昇させる。そして、この状態でテスタ本体10から所定のテスト信号を送出し、これをオシロスコープで観測する。
【0043】
本例では、実際のテスト信号が入力されるウェハWのデバイス部とほぼ同じ位置において、つまりプローブカード34のニードル342の先端をテスト信号のオシロスコープ40への入力部としているので、当該オシロスコープにて観測されるテスト信号の波形は実際に入力されるものとほぼ等しくなる。また、プローブカード34には、ニードル342の近傍に接地部343が設けられているので、オシロスコープ40にて観測される信号波形にノイズ等が混入することも極力抑制され、その結果、正確なテスト信号波形を得ることができる。
【0044】
なお、本例では測定用チップ35の基板351として、プローブカード34の基板341と同じ材料を採用しているが、こうすることで、少なくともプローブカード34と同じ微細なニードルおよび接地部は形成可能だからである。したがって、プローブカード34のニードルおよび接地部のパターンに応じた微細なものが製造できるのであれば、特に材質は限定されない趣旨である。
【0045】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【0046】
【発明の効果】
以上述べたように本発明によれば、テスタ本体から送出されるテスト信号の波形等の信号特性を高精度で測定できる半導体基板試験装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の半導体基板試験装置を示す全体図である。
【図2】図1の半導体基板試験装置の要部を示す断面図である。
【図3】図1のプローブカードを示す平面図である。
【図4】IC試験装置(テスタ本体)から出力されるテスト信号の一例を示す波形図である。
【図5】本発明の課題を説明するための波形図である。
【符号の説明】
1…半導体基板試験装置
10…テスタ本体
20…テストヘッド
30…プローバ
31…ウェハステージ
34…プローブカード
342…ニードル(第1針状接点)
343…接地部
35…測定用チップ
352…ニードル(第2針状接点)
353…接触部
40…オシロスコープ(信号特性測定装置)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor substrate testing apparatus for testing a semiconductor substrate (hereinafter, typically referred to as a wafer) in which a semiconductor integrated circuit element or the like is built, and in particular, a waveform of a test signal transmitted from a tester body. The present invention relates to a semiconductor substrate testing apparatus capable of measuring with high accuracy.
[0002]
[Prior art]
A large number of semiconductor integrated circuit elements are fabricated on a substrate such as a silicon wafer or a glass plate, and then completed as electronic components through various processes such as dicing, wire bonding, and packaging. Such an IC device is subjected to an operation test before shipment, and such a test is performed in a finished product state or a wafer state.
[0003]
Particularly in recent years, with the progress of semiconductor manufacturing technology, devices using a chip size package (CSP) such as a ball grid array (BGA) type IC device have become widespread. In this type of IC device, packaging is performed in a wafer state, and then dicing is performed. Therefore, the device operation test is often performed in the wafer state.
[0004]
As a semiconductor substrate testing apparatus for testing an IC device in a wafer state, for example, one disclosed in Japanese Utility Model Laid-Open No. 5-15431 is known. In this type of semiconductor substrate testing apparatus, the wafer to be tested is vacuum-adsorbed to the wafer chuck, and the needle (needle-shaped contact) provided on the probe card is brought into contact with the contact built in the wafer. Done.
[0005]
[Problems to be solved by the invention]
By the way, in the operation test of the IC device, one or more kinds of predetermined test signals are sent from the tester main body to each contact of the IC device through the test head. For example, a test signal a and a test signal b as shown in FIG. 4 are transmitted. If the different test signals a and b are out of phase, a device test at a high clock frequency cannot be performed. Therefore, the test signal waveform as shown in FIG. Thus, it is common to perform phase correction of both test signals.
[0006]
In a test apparatus called a handler, which is an IC device that is a finished product, a general phase correction is performed by connecting an oscilloscope for waveform observation to a contact pin of the test head. If the contact pin is too far from the ground point (earth, GND), noise or the like is mixed in the waveform output to the oscilloscope, and an accurate waveform cannot be obtained. For example, as shown in FIG. 5, a waveform such as a waveform y or a waveform z is observed with respect to a regular waveform x. For this reason, if there is a ground point in the vicinity of the contact pin, it is used, and if there is no ground point in the vicinity, a separate ground pad is provided.
[0007]
However, in a semiconductor substrate testing apparatus for testing a wafer, needles corresponding to the contact pins of the handler are arranged at a narrow interval such as 150 μm, so it is extremely difficult to provide a grounding point near the needle.
[0008]
For this reason, the waveform of the test signal was observed by using the wiring pattern part of the probe card arranged at a relatively wide interval. However, in this method, the test signal itself input to the contact of the wafer device is used. Although it is not observed, there is a problem in the accuracy of the waveform obtained because the waveform of the test signal is measured using a contact point away from the input as an input unit.
[0009]
[Means for Solving the Problems]
An object of the present invention is to provide a semiconductor substrate testing apparatus capable of measuring a signal characteristic such as a waveform of a test signal transmitted from a tester main body with high accuracy.
[0010]
(1) According to the first aspect of the present invention, a semiconductor substrate that performs a test by sending a plurality of test signals to a device portion formed on a semiconductor substrate, and determines the quality of the device portion according to the result A test apparatus, comprising: a plurality of first needle contacts that are in electrical contact with the device portion; and a grounding portion provided in the vicinity of the first needle contacts on one main surface. A probe card electrically connected to the first contact point, a contact portion electrically contacting the first needle contact, and a second needle contact electrically contacting the grounding portion are provided on one main surface. There is provided a semiconductor substrate testing apparatus including a measurement chip.
[0011]
In the present invention, the measuring chip may have one or more pairs of second needle contacts and contact portions according to the arrangement of the first needle contacts and the grounding portion of the probe card. preferable.
[0012]
In the present invention, it is more preferable to further include a measurement chip stage for moving the measurement chip relative to the first needle contact and the grounding portion of the probe card.
[0013]
Further, in the present invention, it further comprises a substrate stage for holding the semiconductor substrate and bringing the device portion into contact with the first needle contact of the probe card, and the measuring chip is provided on the substrate stage. preferable.
[0014]
The present invention may further include a signal characteristic measuring device connected to the output terminal of the measuring chip and outputting the characteristic of the test signal.
[0015]
The characteristics of the test signal in the present invention are not particularly limited, and examples thereof include a signal waveform of the test signal.
[0016]
(2) According to the second aspect of the present invention, a plurality of needle-like contacts that are electrically connected to the test head substrate of the semiconductor substrate testing apparatus and are in electrical contact with the device portion of the semiconductor substrate are formed on one main surface There is provided a probe card for a semiconductor substrate testing apparatus provided, wherein the probe card for a semiconductor substrate testing apparatus is provided with a grounding portion in the vicinity of the needle-like contact.
[0017]
In the present invention, the grounding portion may be provided for one needle-like contact, or may be provided in common for a plurality of needle-like contacts.
[0018]
(3) According to a third aspect of the present invention, a grounding portion that is in electrical contact with the first needle-shaped contact provided on the probe card for a semiconductor substrate testing apparatus and provided in the vicinity of the first needle-shaped contact. A measurement chip for a semiconductor substrate testing apparatus is provided, which includes a second needle-like contact that is in electrical contact with the grounded portion.
[0019]
(4) According to the fourth aspect of the present invention, a semiconductor substrate that performs a test by sending a plurality of test signals to a device portion formed on the semiconductor substrate, and determines whether the device portion is good or bad according to the result. A test apparatus for measuring the characteristics of the test signal, wherein the semiconductor substrate test apparatus includes a needle contact for transmitting a test signal to the device section, and a grounding section provided in the vicinity of the needle contact. There is provided a method for measuring a test signal characteristic in a semiconductor substrate testing apparatus for measuring the characteristic of the test signal using the needle-shaped contact and the grounding part as an input part .
[0020]
In the present invention, the characteristics of the test signal are not particularly limited, and examples thereof include a signal waveform of the test signal.
[0022]
[Action]
In the above invention, before or during the test of a semiconductor substrate such as a wafer or a glass substrate to be tested, the second needle contact of the measurement chip is used as the grounding portion of the probe card, and the contact portion of the measurement chip is used as the probe. The test needles are sent to the first needle contacts of the card in this state. The second needle-like contact and contact part of the measuring chip receives a test signal that is almost the same as that input to the device part of the semiconductor substrate to be tested, and this is output to a signal characteristic measuring device such as an oscilloscope. The Therefore, the characteristics of the test signal can be measured in an electrical environment equivalent to an actual test, and the reliability of the measurement result is remarkably increased. In the present invention, since the grounding portion is provided in the vicinity of the first needle contact of the probe card, there is very little possibility that noise or the like is mixed into the test signal obtained from the grounding portion via the measuring chip.
[0023]
Such measurement is performed for each first needle contact of the probe card or for several groups (pairs), and for this purpose, the measuring chip is moved to each first needle contact. If a plurality of pairs of second needle contacts and contact portions are provided on the measuring chip, the test signals sent to each of the first needle contacts can be measured at a time, and all the first needle contacts are measured. Measurement time for the contact can be shortened. On the contrary, when the measuring chip is provided with a pair or a small number of second needle contacts and contact portions, a simple cable for a signal characteristic measuring device such as an oscilloscope is sufficient.
[0024]
In addition, by providing the measurement chip on the substrate stage of the semiconductor substrate, the measurement chip can be moved on the substrate stage, eliminating the need for a stage device dedicated to the measurement chip, and in terms of cost and space. Will also be advantageous.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is an overall view showing a semiconductor substrate testing apparatus of the present invention,
2 is a cross-sectional view showing a main part of the semiconductor substrate testing apparatus of FIG.
FIG. 3 is a plan view showing the probe card of FIG. In FIG. 3, two measurement chips are shown, but the
[0026]
As shown in FIG. 1, the semiconductor substrate testing apparatus 1 of the present embodiment includes a
[0027]
In the
[0028]
Although not shown, when a predetermined temperature is applied to the wafer W and a high temperature test is performed, the wafer W is heated via a heater built in the wafer chuck.
[0029]
In the
[0030]
The
[0031]
In the
[0032]
The zero insertion force connector is a force in the insertion / removal direction (in this example, the vertical direction) when the other zero insertion /
[0033]
Each
[0034]
In the semiconductor substrate testing apparatus of the present invention, means for electrically connecting the
[0035]
On the other hand, the
[0036]
Although detailed illustration is omitted, the above-described positioning of the
[0037]
Further, the zero insertion /
[0038]
In particular, in the
[0039]
The
[0040]
Next, the operation will be described.
When testing the wafer W, the wafer W is first positioned so as to be attracted and held on the wafer chuck, and the
[0041]
In particular, in the semiconductor substrate testing apparatus 1 of the present embodiment, the tester
[0042]
That is, the
[0043]
In this example, since the tip of the
[0044]
In this example, the same material as that of the
[0045]
The embodiment described above is described for facilitating the understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.
[0046]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a semiconductor substrate testing apparatus capable of measuring a signal characteristic such as a waveform of a test signal transmitted from a tester body with high accuracy.
[Brief description of the drawings]
FIG. 1 is an overall view showing a semiconductor substrate testing apparatus of the present invention.
2 is a cross-sectional view showing a main part of the semiconductor substrate testing apparatus of FIG. 1;
FIG. 3 is a plan view showing the probe card of FIG. 1;
FIG. 4 is a waveform diagram showing an example of a test signal output from an IC test apparatus (tester body).
FIG. 5 is a waveform diagram for explaining the problem of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor
343 ... Grounding
353 ... Contact 40 ... Oscilloscope (signal characteristic measuring device)
Claims (11)
前記デバイス部に電気的に接触する複数の第1針状接点と、この第1針状接点の近傍に設けられた接地部とが一主面に設けられ、テストヘッド基板に電気的に接続されるプローブカードと、
前記第1針状接点に電気的に接触する接触部と、前記接地部に電気的に接触する第2針状接点とが一主面に設けられた測定用チップと、を備えた半導体基板試験装置。A semiconductor substrate testing apparatus for performing a test by sending a plurality of test signals to a device portion formed on a semiconductor substrate, and determining whether the device portion is good or bad according to the result,
A plurality of first needle contacts that are in electrical contact with the device portion and a grounding portion provided in the vicinity of the first needle contacts are provided on one main surface and are electrically connected to the test head substrate. Probe card
A semiconductor substrate test comprising: a contact chip that electrically contacts the first needle-shaped contact; and a measuring chip provided on a main surface with a second needle-shaped contact that is electrically contacted with the grounding section. apparatus.
前記針状接点の近傍に接地部が設けられている半導体基板試験装置用プローブカード。A probe card for a semiconductor substrate test apparatus, which is electrically connected to a test head substrate of a semiconductor substrate test apparatus and has a plurality of needle-like contacts that are in electrical contact with a device portion of the semiconductor substrate on one main surface,
A probe card for a semiconductor substrate testing apparatus, wherein a grounding portion is provided in the vicinity of the needle-like contact.
前記半導体基板試験装置は前記デバイス部にテスト信号を送信する針状接点と、前記針状接点の近傍に設けられた接地部とを有し、これら針状接点及び接地部を入力部として前記テスト信号の特性を測定する半導体基板試験装置におけるテスト信号特性の測定方法。A method of measuring characteristics of the test signal of a semiconductor substrate test apparatus that performs a test by sending a plurality of test signals to a device portion formed on a semiconductor substrate and determines whether the device portion is good or bad according to the result. There,
The semiconductor substrate testing apparatus includes a needle contact for transmitting a test signal to the device unit, and a grounding unit provided in the vicinity of the needle contact, and the test is performed using the needle contact and the grounding unit as an input unit. A method for measuring test signal characteristics in a semiconductor substrate testing apparatus for measuring signal characteristics.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24890599A JP4183859B2 (en) | 1999-09-02 | 1999-09-02 | Semiconductor substrate testing equipment |
TW89117199A TW541430B (en) | 1999-09-02 | 2000-08-25 | Test device for semiconductor wafers |
KR10-2000-0051602A KR100478261B1 (en) | 1999-09-02 | 2000-09-01 | Semiconductor substrate testing apparatus |
DE2000143193 DE10043193B4 (en) | 1999-09-02 | 2000-09-01 | Tester for semiconductor substrates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24890599A JP4183859B2 (en) | 1999-09-02 | 1999-09-02 | Semiconductor substrate testing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001077160A JP2001077160A (en) | 2001-03-23 |
JP4183859B2 true JP4183859B2 (en) | 2008-11-19 |
Family
ID=17185185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24890599A Expired - Fee Related JP4183859B2 (en) | 1999-09-02 | 1999-09-02 | Semiconductor substrate testing equipment |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4183859B2 (en) |
KR (1) | KR100478261B1 (en) |
DE (1) | DE10043193B4 (en) |
TW (1) | TW541430B (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7319335B2 (en) | 2004-02-12 | 2008-01-15 | Applied Materials, Inc. | Configurable prober for TFT LCD array testing |
US7332916B2 (en) | 2005-03-03 | 2008-02-19 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
US7535238B2 (en) | 2005-04-29 | 2009-05-19 | Applied Materials, Inc. | In-line electron beam test system |
US7786742B2 (en) | 2006-05-31 | 2010-08-31 | Applied Materials, Inc. | Prober for electronic device testing on large area substrates |
KR101138194B1 (en) | 2007-06-29 | 2012-05-10 | 가부시키가이샤 어드밴티스트 | Testing apparatus |
JP5217800B2 (en) | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | Light emitting device, resin package, resin molded body, and manufacturing method thereof |
JP4773549B2 (en) | 2009-07-01 | 2011-09-14 | 株式会社半導体理工学研究センター | Timing signal generation circuit |
JP4457180B1 (en) | 2009-08-07 | 2010-04-28 | 株式会社アドバンテスト | Wafer tray and test equipment |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8515025D0 (en) * | 1985-06-13 | 1985-07-17 | Plessey Co Plc | Calibration apparatus |
JP2576233Y2 (en) * | 1991-08-05 | 1998-07-09 | 株式会社アドバンテスト | Connection mechanism between test head and sample of IC test equipment |
US5565788A (en) * | 1994-07-20 | 1996-10-15 | Cascade Microtech, Inc. | Coaxial wafer probe with tip shielding |
JPH08139142A (en) * | 1994-11-09 | 1996-05-31 | Tokyo Electron Ltd | Probe unit |
JP3188935B2 (en) * | 1995-01-19 | 2001-07-16 | 東京エレクトロン株式会社 | Inspection device |
US5729150A (en) * | 1995-12-01 | 1998-03-17 | Cascade Microtech, Inc. | Low-current probe card with reduced triboelectric current generating cables |
-
1999
- 1999-09-02 JP JP24890599A patent/JP4183859B2/en not_active Expired - Fee Related
-
2000
- 2000-08-25 TW TW89117199A patent/TW541430B/en not_active IP Right Cessation
- 2000-09-01 DE DE2000143193 patent/DE10043193B4/en not_active Expired - Fee Related
- 2000-09-01 KR KR10-2000-0051602A patent/KR100478261B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE10043193B4 (en) | 2007-05-03 |
TW541430B (en) | 2003-07-11 |
KR100478261B1 (en) | 2005-03-23 |
DE10043193A1 (en) | 2001-04-12 |
KR20010050313A (en) | 2001-06-15 |
JP2001077160A (en) | 2001-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5905382A (en) | Universal wafer carrier for wafer level die burn-in | |
US7046027B2 (en) | Interface apparatus for semiconductor device tester | |
JPH11125646A (en) | Vertical needle type probe card, and its manufacture and exchange method for defective probe of the same | |
JPH11101820A (en) | Probe card and wafer test method using the same | |
US6836130B2 (en) | Method and apparatus for wafer scale testing | |
JPH09304436A (en) | Probe card | |
JP4183859B2 (en) | Semiconductor substrate testing equipment | |
US7768283B1 (en) | Universal socketless test fixture | |
JP3586106B2 (en) | Probe card for IC test equipment | |
JP2000346875A (en) | Probe card and ic testing device using it | |
JP2737774B2 (en) | Wafer tester | |
US20090128172A1 (en) | Calibration board for electronic device test apparatus | |
JPH11295342A (en) | Probe card and its manufacture | |
JP2003050262A (en) | High-frequency ic socket, semiconductor testing device, semiconductor test method and manufacturing method of semiconductor device | |
JP2768310B2 (en) | Semiconductor wafer measurement jig | |
KR0141453B1 (en) | Manufacturing method of known-good die | |
JPH06308155A (en) | Probe device | |
CN114624568A (en) | Failure analysis device | |
KR20090075515A (en) | Probe card and test apparatus comprising the same | |
JPH0823013A (en) | Prober for wafer | |
JPS6137776B2 (en) | ||
JPS5918864B2 (en) | Semiconductor wafer inspection equipment | |
JPH0720150A (en) | Probe card and tester employing it | |
JPH072975U (en) | Probe card suitable for heating or cooling test | |
Yang et al. | A new bare die test methodology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |