KR102077471B1 - Test Sockets for Surface-Mount Integrated Circuit Packages - Google Patents

Test Sockets for Surface-Mount Integrated Circuit Packages Download PDF

Info

Publication number
KR102077471B1
KR102077471B1 KR1020190162571A KR20190162571A KR102077471B1 KR 102077471 B1 KR102077471 B1 KR 102077471B1 KR 1020190162571 A KR1020190162571 A KR 1020190162571A KR 20190162571 A KR20190162571 A KR 20190162571A KR 102077471 B1 KR102077471 B1 KR 102077471B1
Authority
KR
South Korea
Prior art keywords
lead
substrate
modular
modular substrate
integrated circuit
Prior art date
Application number
KR1020190162571A
Other languages
Korean (ko)
Inventor
장병철
Original Assignee
장병철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장병철 filed Critical 장병철
Priority to KR1020190162571A priority Critical patent/KR102077471B1/en
Application granted granted Critical
Publication of KR102077471B1 publication Critical patent/KR102077471B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Abstract

A test socket (100) for a surface mount device (SMD) integrated circuit (IC) package comprises: a modular substrate (110) having the SMD IC package (10) mounted on an upper side thereof; a base substrate (120) having the modular substrate (110) seated on or detachable from an upper surface thereof; a first circuit (111) having a plurality of lead electrodes printed on at least a portion of the modular substrate (110); and a second circuit (121) having a plurality of lead electrodes printed on at least a portion of the base substrate (120) and electrically connected to the outside. According to the present invention, the test socket (100) for the SMD IC package can test an SOP IC (10a), a QFP (10b) or a QFN (10c) universally regardless of the size of a package body (11) and the number and pitch of a lead pin (12) of a contact terminal. In addition, the base substrate (120) and the modular substrate (110) are detachable to be replaced by a new base substrate (120) or a new modular substrate (110) when a defect occurs in the base substrate (120) or the modular substrate (110), thereby achieving economical efficiency.

Description

표면 실장형 집적회로 패키지용 테스트 소켓{Test Sockets for Surface-Mount Integrated Circuit Packages}Test sockets for surface-mount integrated circuit packages

본 발명은 표면 실장형 집적회로 패키지용 테스트 소켓에 관한 것으로, 보다 상세하게는 패키지몸체의 크기와 접촉단자의 리드핀의 개수 및 피치에 관계없이 범용으로 표면 실장형 집적회로 패키지를 테스트 할 수 있도록 한 표면 실장형 집적회로 패키지용 테스트 소켓에 관한 것이다.The present invention relates to a test socket for a surface mount integrated circuit package, and more particularly, to test a surface mount integrated circuit package for general purpose regardless of the size of the package body and the number and pitch of the lead pins of the contact terminals. A test socket for a surface mount integrated circuit package.

집적회로(IC; INTEGRATED CIRCUIT)란 회로 자신이 집약된 하나의 부품인 것으로 한 기판 위에 부품에서 배선까지를 일관해서 제조한 것을 말하고, 집적회로 패키지(IC package)란 논리 회로, 즉 가산기나 곱셈기 같은 표준회로를 집적 회로로 제품화한 것을 말한다.An integrated circuit (IC) is an integrated component of a circuit, which is a consistent manufacture of components to wiring on a substrate. An IC package is a logic circuit, such as an adder or a multiplier. Refers to the production of standard circuits into integrated circuits.

일반적으로 가공이 완료된 집적회로 패키지는 사용자에게 제공되기 전에 전기 검사 공정을 거치게 되는데, 전기 검사 공정에서는 통상 테스트 소켓을 이용하여 집적회로 패키지의 전기적 특성을 검사하게 된다. In general, a completed integrated circuit package undergoes an electrical inspection process before being provided to a user. In the electrical inspection process, the electrical characteristics of the integrated circuit package are usually inspected using a test socket.

도 1에는 종래기술에 따른 집적회로 패키지용 테스트 소켓을 도시하였는데, 도면을 살펴보면 종래기술에 따른 집적회로 패키지용 테스트 소켓은 인쇄회로기판(1)에 형성된 리드 삽입공(2)으로 IC소켓(3)의 리드(4)가 각각 삽입되어 납땜고정됨으로써 인쇄회로기판(1)에 IC소켓(3)이 고정되는 구조로 구성되어 있고, 이와같이 인쇄회로 기판(1)에 IC소켓(3)이 납땜고정된 상태에서 IC소켓(3)에 테스트를 위한 집적회로 패키지(미도시)를 장착시킨 다음 IC소켓(3)의 각 리드(4)로 테스트 신호를 인가시켜 집적회로 패키지(미도시)를 테스트하게 된다.1 shows a test socket for an integrated circuit package according to the prior art. Referring to the drawings, the test socket for an integrated circuit package according to the prior art is an IC socket (3) with a lead insertion hole (2) formed in a printed circuit board (1). (4) is inserted into and soldered to each other so that the IC socket 3 is fixed to the printed circuit board 1, and the IC socket 3 is soldered to the printed circuit board 1 in this way. Test the integrated circuit package (not shown) by mounting an integrated circuit package (not shown) for testing on the IC socket (3) and then applying a test signal to each lead (4) of the IC socket (3). do.

하지만, 종래기술에 따른 집적회로 패키지용 테스트 소켓은 시험하고자 하는 집적회로 패키지의 크기와 핀수 및 핀의 피치에 맞는 맞춤형 IC소켓(3)을 각각 별도로 구비해야 하는 문제점이 있었다.However, the test socket for an integrated circuit package according to the related art has a problem in that a custom IC socket 3 suitable for the size, the number of pins, and the pitch of the pins of the integrated circuit package to be tested is separately provided.

도 2는 선행특허문헌에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 사시도이다. 도 2를 참조하면, 전술한 종래기술이 가지는 문제점을 해결하기 위하여 대한민국 등록특허 제10-0989673호는 기판에 표면 실장형 집적회로 패키지(10)의 접촉단자(12)가 접촉되는 인쇄전극부(20)를 인쇄하되, 상기 인쇄전극부(20)를 작은 크기를 갖는 중앙전극유닛(21)과, 상기 중앙전극유닛(21)의 외측으로는 그 보다 큰 복수개의 사이드전극유닛(22)으로 구성하여 콤팩트하면서도 패키지몸체(11)의 크기와 접촉단자의 리드핀(13)의 개수 및 피치에 관계없이 범용으로 표면 실장형 집적회로 패키지(10)를 하나의 소켓으로 테스트 할 수 있도록 한 표면 실장형 집적회로 패키지용 테스트 소켓을 개시하고 있다.2 is a perspective view of a test socket for a surface mount integrated circuit package according to a prior patent document. Referring to FIG. 2, in order to solve the above problems of the related art, Korean Patent No. 10-0989673 discloses a printed electrode unit in which the contact terminal 12 of the surface-mount integrated circuit package 10 contacts a substrate ( 20, but the printed electrode unit 20 is composed of a central electrode unit 21 having a small size and a plurality of side electrode units 22 larger than the central electrode unit 21 outside the central electrode unit 21. Surface mount type to allow the surface-mount integrated circuit package 10 to be tested with one socket for general purpose regardless of the size of the package body 11 and the number and pitch of the lead pins 13 of the contact terminal. A test socket for an integrated circuit package is disclosed.

그러나, 선행특허문헌인 대한민국 등록특허 제10-0989673호는 표면 실장형 집적회로 패키지 중 SOP(Small Outline Package) IC 만이 테스트 가능한 소켓이며, QFP(Quad Flat Pack) 또는 QFN(Quad Flat No Lead)는 테스트 가능하지 않다.However, Korean Patent No. 10-0989673, which is a prior patent document, is a socket for testing only a small outline package (SOP) IC in a surface mount integrated circuit package, and a quad flat pack (QFP) or quad flat no lead (QFN) is Not testable

또한, 선행특허문헌인 대한민국 등록특허 제10-0989673호는 기판, 인쇄전극부(20), 중앙전극유닛(21) 또는 사이드전극유닛(22) 중 어느 하나에 불량이 발행하는 경우에 선행특허문헌의 표면 실장형 집적회로 패키지용 테스트 소켓 전체를 교체하여야 하는 불편함이 있었다.In addition, Korean Patent No. 10-0989673, which is a prior patent document, discloses a prior patent document when a defect is issued to any one of the substrate, the printed electrode unit 20, the central electrode unit 21, or the side electrode unit 22. The entire test socket for the surface mount integrated circuit package has to be replaced.

대한민국 등록특허 제10-0989673호Republic of Korea Patent No. 10-0989673

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로 본 발명의 목적은 패키지몸체의 크기와 접촉단자의 리드핀의 개수 및 피치에 관계없이 범용으로 SOP IC, QFP 또는 QFN을 테스트 할 수 있으며, 표면 실장형 집적회로 패키지가 상면에 안착되어 상호 전기적으로 연결되는 모듈러기판과 상기 모듈러기판이 상면에 안착되어 상호 전기적으로 연결되는 베이스기판이 구비되어 상기 베이스기판 또는 모듈러기판에 불량이 발생하면 새로운 베이스기판 또는 모듈러기판으로 교체 가능한 표면 실장형 집적회로 패키지용 테스트 소켓을 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to test SOP IC, QFP or QFN for general purposes regardless of the size of the package body and the number and pitch of the lead pins of the contact terminals. The modular integrated circuit package is mounted on the upper surface, and a modular substrate electrically connected to each other and a base substrate on which the modular substrate is seated on the upper surface and electrically connected to each other are provided. If a defect occurs in the base substrate or the modular substrate, a new base substrate is provided. Or to provide test sockets for surface-mount integrated circuit packages that can be replaced with modular substrates.

본 발명에 따른 패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트 하는데 사용되는 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 상기 표면 실장형 집적회로 패키지(10)가 상측에 안착되는 모듈러기판(110), 상기 모듈러기판(110)이 상면에 안착 또는 분리가능한 베이스기판(120), 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 회로(111) 및 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제2 회로(121)를 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결된다.The test socket 100 for a surface mount integrated circuit package used to test a surface mount device (SMD) integrated circuit package including a package body 11 and a contact terminal according to the present invention is the surface mount type. Modular substrate 110 on which the integrated circuit package 10 is mounted, base substrate 120 on which the modular substrate 110 may be seated or detached from the upper surface, the size of the package body 11 and the lead of the contact terminal. In a pattern corresponding to the number and pitch of the pins 12 in a pattern corresponding to the first circuit 111 having a plurality of lead electrodes printed on at least a portion of the modular substrate 110 and the first circuit 111 And a second circuit 121 printed on at least a portion of the base substrate 120 and having a plurality of lead electrodes electrically connected to the outside, wherein the surface mount integrated circuit package 10 includes the modular substrate 110. When seated on the upper surface, each of the lead pins 12 of the contact terminal is electrically connected to at least some of the lead electrodes of the first circuit 111 and electrically connected, and the modular substrate 110 is connected to the base substrate. 120, when the upper surface is seated, at least some of the lead electrodes of the first circuit 111 are in electrical contact with at least some of the lead electrodes of the second circuit 121.

또한, 상기 제2 회로(121)는 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제3 리드전극(121a), 상기 제3 리드전극(121a)에 대응되는 패턴으로 상기 베이스기판(120) 가장자리부 상면의 적어도 일부분에 인쇄되며 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제4 리드전극(121b) 및 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극 각각이 상호간 일대일로 대응되어 전기적으로 연결되도록 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 제2 인쇄배선(121c)을 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 각각의 상기 제3 리드전극(121a)의 리드전극과 상호간 접촉되어 전기적으로 연결된다.In addition, the second circuit 121 may include a third lead electrode 121a having a plurality of lead electrodes printed on at least a portion of an upper surface of the base substrate 120 in a pattern corresponding to the first circuit 111. A fourth lead electrode 121b having a plurality of lead electrodes printed on at least a portion of an upper surface of the edge of the base substrate 120 in a pattern corresponding to the third lead electrode 121a and having an electrical connection with the outside; A second printed wiring 121c printed on at least a portion of an upper surface of the base substrate 120 such that a lead electrode of the lead electrode 121a and each of the lead electrodes of the fourth lead electrode 121b correspond to each other in one-to-one correspondence. When the surface-mount integrated circuit package 10 is seated on the upper surface of the modular substrate 110, each of the lead pins 12 of the contact terminal is at least one of the lead electrodes of the first circuit 111 Some and mutually When the modular substrate 110 is seated on the upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 may lead to each of the third lead electrodes 121a. It is in electrical contact with the electrodes.

또한, 상기 제1 회로(111)는 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 리드전극(111a), 상기 제1 리드전극(111a)과 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제2 리드전극(111b) 및 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극을 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄되는 제1 인쇄배선(111c)을 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극의 적어도 일부는 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제2 리드전극(111b)의 리드전극과 상기 제3 리드전극(121a)의 리드전극 각각은 상호간 일대일로 접촉되어 전기적으로 연결된다.In addition, the first circuit 111 is printed on at least a portion of the upper surface of the modular substrate 110 in a pattern corresponding to the size of the package body 11 and the number and pitch of the lead pins 12 of the contact terminal. First lead electrode 111a having a plurality of lead electrodes, and second lead electrode having a plurality of lead electrodes printed on at least a portion of an edge of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a. And a first printed wiring 111c printed on the modular substrate 110 to electrically connect the lead electrode of the first lead electrode 111a and the lead electrode of the second lead electrode 111b. When the surface mount integrated circuit package 10 is seated on an upper surface of the modular substrate 110, at least some of the lead pin 12 of the contact terminal and the lead electrode of the first lead electrode 111a may be mutually interposed. Contacted and electrically connected, and When the plunger substrate 110 is seated on the upper surface of the base substrate 120, each of the lead electrodes of the second lead electrode 111b and the lead electrodes of the third lead electrode 121a are in one-to-one contact with each other and electrically connected thereto. do.

또한, 상기 제2 리드전극(111b)은 상기 모듈러기판(110) 가장자리부의 상면, 측면 및 하면의 적어도 일부분을 감싸지게 인쇄되고, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되면, 상기 모듈러기판(110) 가장자리의 하면에 인쇄된 상기 제2 리드전극(111b)의 리드전극 각각은 상기 제2 회로(121)의 리드전극과 접촉되어 전기적으로 연결된다.In addition, the second lead electrode 111b is printed to cover at least a portion of the top, side, and bottom of the edge of the modular substrate 110, and the modular substrate 110 is seated on the top surface of the base substrate 120. In this case, each of the lead electrodes of the second lead electrode 111b printed on the lower surface of the edge of the modular substrate 110 is in contact with the lead electrode of the second circuit 121 to be electrically connected.

또한, 상기 베이스기판(120)은 적어도 일부분이 개구되어 형성되는 복수 개의 가이드공(122)을 더 포함하고, 상기 모듈러기판(110)은 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 상기 가이드공(122)에 대응되는 형상의 복수 개의 삽입부(112)를 더 포함하고, 상기 삽입부(112)와 상기 가이드공(122) 각각은 일대일로 대응되어 상기 삽입부(112)가 상기 가이드공(122)에 삽입된다.In addition, the base substrate 120 further includes a plurality of guide holes 122 formed by opening at least a portion thereof, and the modular substrate 110 has at least a portion of one side and the other side extending downward to the outside, respectively. The insertion hole 112 further includes a plurality of insertion parts 112 having a shape corresponding to the guide hole 122. The insertion part 112 and the guide hole 122 each correspond to one-to-one, and the insertion part 112 may be used. ) Is inserted into the guide hole 122.

또한, 상기 모듈러기판(110)은 상기 모듈러기판(110)의 상측에 구비되어 상기 표면 실장형 집적회로 패키지(10)가 안착되는 위치를 가이드하는 적어도 하나 이상의 제1 가이드부(123)를 더 포함한다.In addition, the modular substrate 110 may further include at least one first guide part 123 provided on the modular substrate 110 to guide a position at which the surface mount integrated circuit package 10 is seated. do.

또한, 상기 제1 가이드부(123)는 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착됨에 있어, 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러싼다.In addition, the first guide part 123 surrounds an outer surface of the surface mount integrated circuit package 10 when the surface mount integrated circuit package 10 is seated on an upper surface of the modular substrate 110. .

또한, 상기 베이스기판(120)은 상기 베이스기판(120)의 상측에 구비되어 상기 모듈러기판(110)이 안착되는 위치를 가이드하는 제2 가이드부(113)를 더 포함한다.In addition, the base substrate 120 further includes a second guide portion 113 provided on an upper side of the base substrate 120 to guide the position where the modular substrate 110 is seated.

또한, 상기 제2 가이드부(113)는 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착됨에 있어, 상기 모듈러기판(110)의 외각을 둘러싼다.In addition, the second guide part 113 surrounds the outer surface of the modular substrate 110 when the modular substrate 110 is seated on the upper surface of the base substrate 120.

또한, 상기 접촉단자의 리드핀(12) 각각은 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 상기 제1 리드전극(111a) 각각에 일대일로 대응되어 접촉되어 상기 표면 실장형 집적회로 패키지(10)를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 가압지그(200)를 더 포함한다.In addition, each of the lead pins 12 of the contact terminal may be in contact with each other in a one-to-one correspondence with each of the first lead electrodes 111a while the modular substrate 110 is seated on an upper surface of the base substrate 120. It further includes a pressing jig 200 for pressing the package body 11 in the direction toward the modular substrate 110 to be fixed to the surface-mount integrated circuit package 10 on the upper surface of the modular substrate 110. do.

또한, 상기 표면 실장형 집적회로 패키지(10)는, SOP(Small Outline Package) IC(10a), QFP(Quad Flat Pack)(10b) 또는 QFN(Quad Flat No Lead)(10c) 중 어느 하나이다.The surface-mount integrated circuit package 10 is any one of a small outline package (SOP) IC 10a, a quad flat pack (QFP) 10b, and a quad flat no lead (QFN) 10c.

본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓은 패키지몸체의 크기와 접촉단자의 리드핀의 개수 및 피치에 관계없이 범용으로 SOP IC, QFP 또는 QFN을 테스트 할 수 있다.The test socket for a surface mount integrated circuit package according to the present invention can test SOP IC, QFP or QFN for general purpose regardless of the size of the package body and the number and pitch of the lead pins of the contact terminals.

본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓은 베이스기판과 모듈러기판이 분리 가능하여 상기 베이스기판과 모듈러기판에 불량이 발생하는 경우에 새로운 베이스기판 또는 모듈러기판으로 교체할 수 있어 경제성이 있다.The test socket for the surface-mount integrated circuit package according to the present invention is economical because the base substrate and the modular substrate can be separated and can be replaced with a new base substrate or a modular substrate when a defect occurs in the base substrate and the modular substrate. .

도 1은 종래기술에 따른 집적회로 패키지용 테스트 소켓의 측면도이다.
도 2는 선행특허문헌에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 사시도이다.
도 3(a) 및 도 3(b)은 본 발명에 사용되는 표면실장형 집적회로 패키지를 도시한 사시도이다.
도 4(a) 내지 도 4(d)는 본 발명의 일 실시예에 따른 SOP IC용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 5(a) 및 도 5(b)은 본 발명의 일 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 베이스기판을 도시한 평면도이다.
도 6(a) 내지 도 6(f)는 본 발명의 일 실시예에 따른 SOP IC용 테스트 소켓의 사용상태를 도시한 사시도이다.
도 7(a) 내지 도 7(f)는 본 발명의 일 실시예에 따른 SOP IC용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.
도 8(a) 내지 도 8(d)는 본 발명의 일 실시예에 따른 QFP 또는 QFN용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 9(a) 내지 도 9(f)는 본 발명의 일 실시예에 따른 QFP용 테스트 소켓의 사용상태를 도시한 사시도이다.
도 10(a) 내지 도 10(d)는 본 발명의 다른 실시예에 따른 SOP IC용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 11(a) 및 도 11(b)는 본 발명의 다른 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 베이스기판을 도시한 평면도이다.
도 12(a) 내지 도 12(d)는 본 발명의 다른 실시예에 따른 QFP 또는 QFN용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 13(a) 내지 도 13(f)는 본 발명의 다른 실시예에 따른 SOP IC용 테스트 소켓의 사용상태를 도시한 사시도이다.
도 14(a) 내지 도 14(c)는 본 발명의 다른 실시예에 따른 SOP IC용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.
도 15는 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓을 이용하여 표면 실장형 집적회로 패키지를 테스트하는 방법을 도시한 순서도이다.1 is a side view of a test socket for an integrated circuit package according to the prior art.
2 is a perspective view of a test socket for a surface mount integrated circuit package according to a prior patent document.
3 (a) and 3 (b) are perspective views illustrating a surface mount integrated circuit package used in the present invention.
4A to 4D are plan views illustrating modular substrates of a test socket for an SOP IC according to an exemplary embodiment of the present invention.
5A and 5B are plan views illustrating a base substrate of a test socket for a surface mount integrated circuit package according to an exemplary embodiment of the present invention.
6 (a) to 6 (f) are perspective views showing a state of use of the test socket for the SOP IC according to an embodiment of the present invention.
7 (a) to 7 (f) are cross-sectional views showing main parts of a state of use of a test socket for an SOP IC according to an embodiment of the present invention.
8A to 8D are plan views illustrating modular substrates of a test socket for QFP or QFN according to an embodiment of the present invention.
9 (a) to 9 (f) are perspective views illustrating a state of use of a test socket for a QFP according to an embodiment of the present invention.
10 (a) to 10 (d) are plan views illustrating a modular substrate of a test socket for an SOP IC according to another embodiment of the present invention.
11 (a) and 11 (b) are plan views illustrating a base substrate of a test socket for a surface mount integrated circuit package according to another exemplary embodiment of the present invention.
12A to 12D are plan views illustrating modular substrates of a test socket for a QFP or QFN according to another embodiment of the present invention.
13 (a) to 13 (f) are perspective views showing a state of use of a test socket for an SOP IC according to another embodiment of the present invention.
14 (a) to 14 (c) are cross-sectional views showing main portions of a use state of a test socket for an SOP IC according to another embodiment of the present invention.
15 is a flow chart illustrating a method of testing a surface mount integrated circuit package using a test socket for a surface mount integrated circuit package according to the present invention.

이하에서는 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Hereinafter, with reference to the drawings will be described an embodiment of the present invention; The present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, only this embodiment to make the disclosure of the present invention complete, the scope of the invention to those skilled in the art It is provided for the purpose of full disclosure, and the invention is only defined by the scope of the claims.

따라서, 몇몇 실시 예에서, 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.Thus, in some embodiments, well known process steps, well known structures and well known techniques are not described in detail in order to avoid obscuring the present invention.

본 발명의 설명에 사용되는 용어들은 본 발명에서의 기능을 고려하여 정의한 것이므로 사용자, 운용자 의도, 관례 등에 따라 달라질 수 있으며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.Terms used in the description of the present invention are defined in consideration of the functions in the present invention and may vary according to a user, an operator's intention, a custom, and the like, and are not intended to limit the present invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase.

또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 사시도, 단면도, 측면도 또는 개략도들을 참고하여 설명될 것이다. 따라서, 제조 기술 또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 또한, 본 발명의 실시 예에 도시된 각 도면에 있어서 각 구성 요소들은 설명의 편의를 고려하여 다소 확대 또는 축소되어 도시된 것일 수 있으며, 본 발명의 실시예에 따른 각 부품은 도면에 도시된 상태를 기준으로 각 부품의 방향과 내외부를 정하여 설명하기로 한다.In addition, the embodiments described herein will be described with reference to a perspective view, a cross-sectional view, a side view or a schematic view which is an ideal exemplary view of the present invention. Accordingly, the shape of the exemplary diagram may be modified by manufacturing techniques or tolerances. Therefore, the exemplary embodiments of the present invention are not limited to the specific forms shown, but include changes in forms generated according to manufacturing processes. In addition, each component in the drawings shown in the embodiments of the present invention may be shown to be somewhat enlarged or reduced in view of the convenience of description, each component according to an embodiment of the present invention shown in the drawings Based on the direction of each component and the inside and outside will be described.

도 3(a) 내지 도 3(c)는 본 발명에 사용되는 표면 실장형 집적회로 패키지를 도시한 사시도이다. 도 3(a)는 본 발명의 일 실시예에 사용되는 SOP IC(10a)의 사시도이며, 도 3(b)는 본 발명의 일 실시예에 사용되는 QFP(10b)의 사시도이고, 도 3(c)는 본 발명의 일 실시예에 사용되는 QFN(10c)의 사시도이다. 3 (a) to 3 (c) are perspective views illustrating a surface mount integrated circuit package used in the present invention. 3 (a) is a perspective view of the SOP IC 10a used in one embodiment of the present invention, and FIG. 3 (b) is a perspective view of a QFP 10b used in one embodiment of the present invention, and FIG. c) is a perspective view of QFN 10c used in one embodiment of the present invention.

도 3(a) 내지 도 3(c)를 참조하면, 본 발명의 일 실시예에 사용되는 표면 실장형 집적회로 패키지(10)는 SOP IC(10a), QFP(10b), QFN(10c) 중 어느 하나이다.3 (a) to 3 (c), the surface mount integrated circuit package 10 used in one embodiment of the present invention is one of the SOP ICs 10a, QFP 10b, and QFN 10c. Which one.

상기 SOP(Small Outline Package) IC(10a)는 패키지몸체(11)와, 상기 패키지몸체(11)의 폭방향의 양측면으로부터 각각 소정 개수의 리드핀(12)이 상호 소정의 피치를 유지하며 L자 모양으로 돌출되어 형성되는 접촉단자가 구비되어 있다. 상기 SOP IC(10a)에 구비된 상기 리드핀(12)의 형상인 L자 모양의 형상으로 인하여 상기 SOP IC(10a)를 PCB 등에 표면 실장 하는 것이 가능하게 된다.The SOP (Small Outline Package) IC 10a has a package body 11 and a predetermined number of lead pins 12 each having a predetermined pitch from both sides in the width direction of the package body 11 and having an L shape. Contact terminals are formed to protrude in a shape. Due to the L-shaped shape that is the shape of the lead pin 12 provided in the SOP IC 10a, the SOP IC 10a may be surface mounted on a PCB or the like.

상기 SOP IC(10a)는 그 종류에 따라 상기 패키지몸체(11)의 크기가 각각 다르고, 상기 접촉단자의 리드핀(12)의 개수 및 피치가 각각 다른데, 상기 리드핀(12) 상호간의 피치는 통상 0.5mm, 0.65mm, 0.8mm, 1.27mm 중 어느 하나이고, 리드핀(12)의 개수는 필요에 따라 통상 8핀 ~ 80핀 정도의 것을 사용하게 되는데, 본 발명의 실시예에 사용되는 SOP IC(10a)는 설명의 편의를 위하여 상기 SOP IC(10a)의 리드핀(12) 개수가 모두 20개인 것을 도시하였다.The SOP IC 10a may have different sizes of the package body 11 and different numbers and pitches of the lead pins 12 of the contact terminals, respectively, and the pitch between the lead pins 12 may vary. In general, any one of 0.5mm, 0.65mm, 0.8mm, 1.27mm, and the number of the lead pins 12 is usually 8 to 80 pins as needed, SOP used in the embodiment of the present invention For the convenience of description, the IC 10a illustrates that the number of the lead pins 12 of the SOP IC 10a is all 20.

상기 QFP(Quad Flat Pack)(10b)은 패키지몸체(11)와, 상기 패키지몸체(11)의 각 측면으로부터 각각 소정 개수의 리드핀(12)이 상호 소정의 피치를 유지하며 L자 모양으로 돌출되어 형성되는 접촉단자가 구비되어 있다. 상기 QFP(10b)에 구비된 상기 리드핀(12)의 형상인 L자 모양의 형상으로 인하여 상기 QFP(10b)를 PCB 등에 표면 실장 하는 것이 가능하게 된다.The QFP (Quad Flat Pack) 10b has a package body 11 and a predetermined number of lead pins 12 protruding in an L shape from each side of the package body 11 while maintaining a predetermined pitch. The contact terminal is formed is provided. Due to the L-shaped shape that is the shape of the lead pin 12 provided in the QFP 10b, the QFP 10b may be surface mounted on a PCB or the like.

상기 QFN(10c)(Quad Flat No Lead)은 패키지몸체(11)와, 상기 패키지몸체(11)의 각 측면으로부터 각각 소정 개수의 리드핀(12)이 상호 소정의 피치를 유지하며 형성되는 접촉단자가 구비되어 있다. 상기 QFN(10c)의 리드핀(12)은 상기 QFP(10b)의 리드핀(12)과는 달리, 리드핀(12)이 돌출되어 있지 않다.The QFN 10c (Quad Flat No Lead) is a contact terminal in which a package body 11 and a predetermined number of lead pins 12 are formed from each side surface of the package body 11 while maintaining a predetermined pitch. Is provided. The lead pin 12 of the QFN 10c does not protrude from the lead pin 12, unlike the lead pin 12 of the QFP 10b.

상기 QFP(10b), QFN(10c)도 상기 SOP IC(10a)와 같이 그 종류에 따라 상기 패키지몸체(11)의 크기가 각각 다르고, 상기 접촉단자의 리드핀(12)의 개수 및 피치가 각각 다르고, 상기 리드핀(12) 상호간의 피치는 통상 0.4mm, 0.5mm, 0.65mm, 0.8mm, 1.0mm 중 어느 하나이고 리드핀(12)의 개수는 필요에 따라 통상 32핀 ~ 200핀 정도의 것을 사용하게 되는데, 본 발명의 실시예에 사용되는 QFP(10b), QFN(10c)은 설명의 편의를 위하여 상기 QFP(10b) 또는 QFN(10c)의 리드핀(12) 개수가 48개인 것을 도시하였다.Like the SOP IC 10a, the QFP 10b and the QFN 10c also have different sizes of the package body 11, and the number and pitch of the lead pins 12 of the contact terminals are respectively different. The pitch between the lead pins 12 is different from one of 0.4 mm, 0.5 mm, 0.65 mm, 0.8 mm, and 1.0 mm, and the number of the lead pins 12 is generally 32 pins to 200 pins as needed. QFP (10b), QFN (10c) used in the embodiment of the present invention is shown that the number of the lead pins 12 of the QFP (10b) or QFN (10c) for the convenience of description 48 It was.

도 4(a) 내지 도 4(d)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 모듈러기판(110)을 도시한 평면도이고, 도 5(a)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 베이스기판(120)을 도시한 평면도이다.4 (a) to 4 (d) are plan views showing the modular substrate 110 of the test socket for the SOP IC 10a according to an embodiment of the present invention, and FIG. 5 (a) is one of the present inventions. A top view of the base substrate 120 of the test socket for the SOP IC 10a according to the embodiment.

도 4(a) 내지 도 4(d), 도 5(a)를 참조하면, 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 베이스기판(120), 모듈러기판(110), 제1 회로(111) 및 제2 회로(121)를 포함하여 구성된다.4 (a) to 4 (d) and 5 (a), the test socket 100 for a surface mount integrated circuit package according to the present invention includes a base substrate 120, a modular substrate 110, It is comprised including the 1st circuit 111 and the 2nd circuit 121. FIG.

상기 표면 실장형 집적회로 패키지(10)는 상기 모듈러기판(110)의 상측에 안착 또는 분리가능하며, 상기 모듈러기판(110)은 상기 베이스기판(120)의 상측에 안착 또는 분리가능하다.The surface-mount integrated circuit package 10 may be seated or detached on an upper side of the modular board 110, and the modular board 110 may be seated or detached on an upper side of the base board 120.

도 4(a) 내지 도 4(d)를 참조하면, 본 발명의 일 실시예에 따른 상기 모듈러기판(110)은 상기 표면 실장형 집적회로 패키지(10)가 상측에 안착 또는 분리가능하며, 상기 제1 회로(111)가 상면에 인쇄되는 PCB(Printed Circuit Board) 기판의 형태이다.4 (a) to 4 (d), the modular substrate 110 according to the embodiment of the present invention is the surface-mount integrated circuit package 10 can be mounted or separated on the upper side, The first circuit 111 is in the form of a PCB (Printed Circuit Board) printed on the upper surface.

도 4(a)를 참조하면, 상기 모듈러기판(110)은 상기 SOP IC(10a) 중에서 리드핀(12)의 상호간의 피치가 1.27mm인 Wide Type SOP IC(10a)가 상면에 안착 또는 분리가능하며, 상기 제1 회로(111)는 복수개의 리드전극을 가지고, 상기 Wide Type SOP IC(10a)의 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 적어도 일부분에 인쇄된다.Referring to FIG. 4A, the modular substrate 110 may have a wide type SOP IC 10a having a pitch of 1.27 mm between the lead pins 12 among the SOP ICs 10a mounted on or separated from an upper surface thereof. The first circuit 111 has a plurality of lead electrodes and corresponds to the size of the package body 11 of the wide type SOP IC 10a and the number and pitch of the lead pins 12 of the contact terminal. The pattern is printed on at least a portion of the modular substrate 110.

도 4(b)를 참조하면, 상기 모듈러기판(110)은 상기 SOP IC(10a) 중에서 리드핀(12)의 상호간의 피치가 1.27mm인 Narrow Type SOP IC(10a)가 상면에 안착 또는 분리가능하며, 상기 Narrow Type SOP IC(10a)가 상면에 안착되어 상기 베이스기판(120)의 상기 제2 회로(121)와 전기적으로 연결될 수 있도록, 상기 제1 회로(111)는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)을 포함한다. 상기 제1 리드전극(111a)은 상기 Narrow Type SOP IC(10a)의 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 상면에 인쇄되며, 상기 제2 리드전극(111b)은 복수 개의 리드전극을 가지고, 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄된다. 상기 제1 인쇄배선(111c)은 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극이 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄된다.Referring to FIG. 4B, in the modular substrate 110, a narrow type SOP IC 10a having a pitch of 1.27 mm between the lead pins 12 among the SOP ICs 10a may be seated or separated on an upper surface thereof. The first circuit 111 may include a first lead electrode 111a so that the Narrow Type SOP IC 10a may be seated on an upper surface thereof to be electrically connected to the second circuit 121 of the base substrate 120. ), A second lead electrode 111b and a first printed wiring 111c. The first lead electrode 111a has a pattern corresponding to the size of the package body 11 of the narrow type SOP IC 10a and the number and pitch of the lead pins 12 of the contact terminal. The second lead electrode 111b has a plurality of lead electrodes and is printed on at least a portion of an edge portion of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a. The first printed wiring 111c is printed on the modular substrate 110 such that the lead electrode of the first lead electrode 111a and the lead electrode of the second lead electrode 111b are electrically connected to each other.

도 4(c)에 도시되는 모듈러기판(110)은 상기 SOP IC(10a) 중에서 리드핀(12)의 상호간의 피치가 0.5mm이면서, 상기 패키지몸체(11)가 소형으로 형성되는 소형 SOP IC(10a)가 상면에 안착 또는 분리가능하며, 상기 소형 SOP IC(10a)가 상면에 안착되어 상기 베이스기판(120)의 상기 제2 회로(121)와 전기적으로 연결될 수 있도록 상기 제1 회로(111)는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)을 포함한다. 상기 제1 리드전극(111a)은 상기 소형 SOP IC(10a)의 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 상면에 인쇄되며, 상기 제2 리드전극(111b)은 복수 개의 리드전극을 가지고, 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄된다. 상기 제1 인쇄배선(111c)은 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극이 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄된다.The modular substrate 110 shown in FIG. 4C has a small SOP IC having a small pitch between the lead pins 12 of the SOP ICs 10a and having the package body 11 small. The first circuit 111 may be seated on or detached from the upper surface of the base 10a, and the small SOP IC 10a may be mounted on the upper surface of the base plate 120 to be electrically connected to the second circuit 121 of the base substrate 120. The first lead electrode 111a includes a second lead electrode 111b and a first printed wiring 111c. The first lead electrode 111a may have a pattern corresponding to the size of the package body 11 of the small SOP IC 10a and the number and pitch of the lead pins 12 of the contact terminal. The second lead electrode 111b has a plurality of lead electrodes and is printed on at least a portion of an edge portion of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a. The first printed wiring 111c is printed on the modular substrate 110 such that the lead electrode of the first lead electrode 111a and the lead electrode of the second lead electrode 111b are electrically connected to each other.

도 4(d)에 도시되는 모듈러기판(110)은 상기 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a) 중 어느 하나의 SOP IC(10a)가 상기 모듈러기판(110)의 상면에 안착 또는 분리될 수 있고, 상기 베이스기판(120)의 상면에 안착 또는 분리될 수 있다. 즉, 4(d)에 도시되는 모듈러기판(110)은 하나의 상기 모듈러기판(110)을 사용하여 크기가 서로 다른 패키지몸체(11) 또는 리드핀(12)의 피치가 서로 다른 SOP IC(10a)를 테스트할 수 있다. 이를 위해서 도 4(d)에 도시되는 모듈러기판(110)은 테스트 하고자 하는 상기 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a) 중 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)의 상면에 안착된 상태에서 상기 베이스기판(120)의 상면에 안착하여 상기 베이스기판(120)의 상기 제2 회로(121)와 전기적으로 연결될 수 있도록 상기 모듈러기판(110)에는 제1 회로(111)가 인쇄되어 있다. 상기 제1 회로(111)는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)을 포함하고, 상기 제1 리드전극(111a)은 상기 모듈러기판(110)의 적어도 일부분에 테스트하고자 하는 표면 실장형 집적회로 패키지(10)의 패키지몸체(11) 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 복수 개의 리드전극을 가질 수 있도록 인쇄된다. 상기 제2 리드전극(111b)은 상기 제1 리드전극(111a)과 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는다.In the modular substrate 110 shown in FIG. 4 (d), any one of the small SOP IC 10a, the Narrow Type SOP IC 10a, and the Wide Type SOP IC 10a includes the modular substrate. It may be seated or separated on the upper surface of the 110, it may be seated or separated on the upper surface of the base substrate 120. That is, the modular substrate 110 shown in 4 (d) is a SOP IC 10a having different pitches of package bodies 11 or lead pins 12 having different sizes by using one of the modular substrates 110. ) Can be tested. To this end, the modular substrate 110 shown in FIG. 4 (d) is a surface-mount integrated circuit to be tested among the small SOP IC 10a, the Narrow Type SOP IC 10a, and the Wide Type SOP IC 10a to be tested. The modular substrate 110 is mounted on the upper surface of the base substrate 120 in a state of being seated on the upper surface of the circuit package 10 to be electrically connected to the second circuit 121 of the base substrate 120. The first circuit 111 is printed. The first circuit 111 includes a first lead electrode 111a, a second lead electrode 111b, and a first printed wiring 111c, and the first lead electrode 111a is the modular substrate 110. To have a plurality of lead electrodes in a pattern corresponding to the size of the package body 11 and the number and pitch of the lead pin 12 of the contact terminal to be tested on at least a portion of the surface-mount integrated circuit package 10 Is printed. The second lead electrode 111b has a plurality of lead electrodes printed on at least a portion of an edge portion of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a.

상기 모듈러기판(110)은 도 4(a) 내지 도 4(d)에 도시된 형상에 한정되지 않고, 테스트 하고자 하는 상기 SOP IC(10a)가 상면에 안착 또는 분리가능하고, 상기 베이스기판(120)의 상면에 안착 또는 분리될 수 있는 다양한 형상을 가질 수 있다.The modular substrate 110 is not limited to the shape illustrated in FIGS. 4A to 4D, and the SOP IC 10a to be tested may be mounted on or detached from an upper surface of the modular substrate 110. It may have a variety of shapes that can be seated or separated on the top surface.

상기 모듈러기판(110)에 인쇄되는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)의 형상도 도 4(a) 내지 도 4(d)에 도시된 형상에 한정되지 않고, 테스트 하고자 하는 상기 SOP IC(10a)의 종류에 따라 테스트 하고자 하는 상기 SOP IC(10a) 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극이 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 제2 리드전극(111b)의 리드전극과 상기 제2 회로(121)의 리드전극에 접촉되어 전기적으로 연결될 수 있는 다양한 형상으로 상기 모듈러기판(110)에 인쇄될 수 있다.Shapes of the first lead electrode 111a, the second lead electrode 111b, and the first printed wiring 111c printed on the modular substrate 110 are shown in FIGS. 4A to 4D. The lead pin 12 of the contact terminal 12 of the SOP IC 10a to be tested and the lead electrode of the first lead electrode 111a are in contact with each other according to the type of the SOP IC 10a to be tested. When the modular substrate 110 is electrically connected to the base substrate 120, the lead electrode of the second lead electrode 111b and the lead electrode of the second circuit 121 may be electrically connected to each other. The modular substrate 110 may be printed in various shapes.

또한, 상기 제2 리드전극(111b)은 상기 모듈러기판(110) 가장자리부의 상면, 측면 및 하면의 적어도 일부분을 감싸지게 인쇄되고, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되면, 상기 모듈러기판(110) 가장자리의 하면에 인쇄된 상기 제2 리드전극(111b)의 리드전극과 상기 제2 회로(121)의 리드전극은 전기적으로 서로 연결된다.In addition, the second lead electrode 111b is printed to cover at least a portion of the upper surface, the side surface, and the lower surface of the edge portion of the modular substrate 110, and the modular substrate 110 is seated on the upper surface of the base substrate 120. In this case, the lead electrode of the second lead electrode 111b printed on the bottom surface of the edge of the modular substrate 110 and the lead electrode of the second circuit 121 are electrically connected to each other.

또한, 상기 모듈러기판(110)은 상기 모듈러기판(110)의 상측에 구비되어 상기 표면 실장형 집적회로 패키지(10)가 안착되는 위치를 가이드하는 적어도 하나 이상의 제1 가이드부(123)를 더 포함할 수 있다. 상기 제1 가이드부(123)는 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착됨에 있어, 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러싸는데, 이를 통해 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착되는 위치를 가이드하고, 테스트가 진행되는 동안 전후좌우로 상기 표면 실장형 집적회로 패키지(10)가 움직이지 않도록 고정시키게 된다.In addition, the modular substrate 110 may further include at least one first guide part 123 provided on the modular substrate 110 to guide a position at which the surface mount integrated circuit package 10 is seated. can do. The first guide part 123 surrounds the outer surface of the surface mount integrated circuit package 10 in that the surface mount integrated circuit package 10 is seated on an upper surface of the modular substrate 110. The surface-mounted integrated circuit package 10 guides the position where the surface-mounted integrated circuit package 10 is seated on the upper surface of the modular substrate 110, and prevents the surface-mounted integrated circuit package 10 from moving back, front, left, and right during the test. It is fixed.

도 4(d)의 모듈러기판(110)의 경우에는 여러 종류의 표면 실장형 집적회로 패키지(10)가 상면에 안착되어 테스트될 수 있으므로, 상기 제1 가이드는 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)의 크기에 대응되어 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러쌀 수 있도록 제작됨이 바람직할 것이다.In the case of the modular substrate 110 of FIG. 4D, various types of surface-mount integrated circuit packages 10 may be seated and tested on the upper surface, so that the first guide is a surface-mount integrated circuit package to be tested. Corresponding to the size of 10, it will be preferable to be manufactured to surround the outer shell of the surface-mount integrated circuit package 10.

도 5(a)를 참조하면, 본 발명의 일 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)의 베이스기판(120)은 상면에 상기 모듈러기판(110)이 안착 또는 분리될 수 있으며, 제2 회로(121)가 상면에 인쇄되는 PCB(Printed Circuit Board) 기판의 형태이다.Referring to FIG. 5 (a), the modular substrate 110 of the test socket 100 for a surface mount integrated circuit package according to an embodiment of the present invention may be seated or separated on the upper surface of the base substrate 120. The second circuit 121 is in the form of a PCB (Printed Circuit Board) substrate is printed on the upper surface.

상기 베이스기판(120)은 도 5(a)에 도시된 형상에 한정되지 않고, 상기 모듈러기판(110)이 상면에 안착 또는 분리가능한 다양한 형상을 가질수 있다.The base substrate 120 is not limited to the shape illustrated in FIG. 5A, and the modular substrate 110 may have various shapes that may be seated or detached from the upper surface.

상기 제2 회로(121)는 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는다.The second circuit 121 has a plurality of lead electrodes printed on at least a portion of the base substrate 120 in a pattern corresponding to the first circuit 111 and electrically connected to the outside.

이를 위해서 상기 제2 회로(121)는 제3 리드전극(121a), 제4 리드전극(121b)과 제2 인쇄배선(121c)을 포함하여 구성된다.To this end, the second circuit 121 includes a third lead electrode 121a, a fourth lead electrode 121b, and a second printed wiring 121c.

상기 제3 리드전극(121a)은 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는다.The third lead electrode 121a has a plurality of lead electrodes printed on at least a portion of an upper surface of the base substrate 120 in a pattern corresponding to the first circuit 111.

상기 제4 리드전극(121b)은 상기 제3 리드전극(121a)에 대응되는 패턴으로 상기 베이스기판(120) 가장자리부 상면의 적어도 일부분에 인쇄되며 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는다.The fourth lead electrode 121b is printed on at least a portion of an upper surface of the edge portion of the base substrate 120 in a pattern corresponding to the third lead electrode 121a and has a plurality of lead electrodes electrically connected to the outside.

상기 제2 인쇄배선(121c)은 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극이 전기적으로 연결되도록 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄된다.The second printed wiring 121c is printed on at least a portion of an upper surface of the base substrate 120 such that the lead electrode of the third lead electrode 121a and the lead electrode of the fourth lead electrode 121b are electrically connected to each other. .

상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 각각의 상기 제3 리드전극(121a)의 리드전극과 상호간 접촉되어 전기적으로 연결된다.When the surface-mount integrated circuit package 10 is seated on the upper surface of the modular substrate 110, each of the lead pins 12 of the contact terminal is in contact with at least a part of the lead electrodes of the first circuit 111 to be electrically connected. When the modular substrate 110 is seated on the upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 may be connected to the lead electrodes of the third lead electrodes 121a. They are in electrical contact with each other.

만약 도 4(b) 내지 4(d)의 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되는 경우에는, 상기 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극의 적어도 일부는 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제2 리드전극(111b)의 리드전극과 상기 제3 리드전극(121a)의 리드전극이 접촉되어 전기적으로 연결된다.If the modular substrate 110 of FIGS. 4 (b) to 4 (d) is seated on the upper surface of the base substrate 120, the lead pin 12 of the contact terminal and the first lead electrode 111a At least some of the lead electrodes are in contact with each other and electrically connected to each other. When the modular substrate 110 is seated on the upper surface of the base substrate 120, the lead electrodes of the second lead electrodes 111b and the third lead electrodes ( The lead electrode of 121a is contacted and electrically connected.

이를 통해, 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)의 패키지몸체(11)의 크기와 접촉단자의 리드핀(12)의 개수 및 피치에 따라 모듈러기판(110)을 선택하여 상기 베이스기판(120)에 안착 또는 분리됨으로써, 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)에 관계없이 범용으로 테스트 할 수 있다.Through this, the test socket 100 for a surface mount integrated circuit package according to the present invention is the size of the package body 11 and the contact pins 12 of the contact terminal of the surface mount integrated circuit package 10 to be tested By selecting the modular substrate 110 according to the number and pitch, it is seated or separated on the base substrate 120, thereby enabling universal testing regardless of the surface-mount integrated circuit package 10 to be tested.

또한, 상기 베이스기판(120)은, 상기 베이스기판(120)의 상측에 구비되어 상기 모듈러기판(110)이 안착되는 위치를 가이드하는 제2 가이드부(113)를 더 포함할 수 있다. 상기 제2 가이드부(113)는, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착됨에 있어, 상기 모듈러기판(110)의 외각을 둘러싸도록 제작되는 것이 바람직하다. 이를 통해, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되는 위치를 가이드하고, 테스트가 진행되는 동안 전후좌우로 상기 모듈러기판(110)이 움직이지 않도록 고정시키게 된다.In addition, the base substrate 120 may further include a second guide portion 113 provided above the base substrate 120 to guide the position where the modular substrate 110 is seated. The second guide portion 113, the modular substrate 110 is mounted on the upper surface of the base substrate 120, it is preferably manufactured to surround the outer shell of the modular substrate 110. Through this, the modular substrate 110 guides the position seated on the upper surface of the base substrate 120, and is fixed to prevent the modular substrate 110 from moving forward, backward, left and right while the test is in progress.

도 6(a) 내지 도 6(f)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태를 도시한 사시도이다. 도 7(a) 내지 도 7(f)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다. 6 (a) to 6 (f) are perspective views showing a state of use of the test socket for the SOP IC 10a according to an embodiment of the present invention. 7 (a) to 7 (f) are cross-sectional views showing main portions of the use state of the test socket for the SOP IC 10a according to the embodiment of the present invention.

도 6(a) Wide Type SOP IC(10a)가 상기 도 4(a)에 도시된 모듈러기판(110)에 안착되어, 상기 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(a)는 도 6(a)의 사용상태에 대한 단면도이다. 도 6(b) Narrow Type SOP IC(10a)가 상기 도 4(b)에 도시된 모듈러기판(110)에 안착되어, 상기 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(b)는 도 6(b)의 사용상태에 대한 단면도이다. 도 6(c) 소형 SOP IC(10a)가 상기 도 4(c)에 도시된 모듈러기판(110)에 안착되어, 상기 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(c)는 도 6(c)의 사용상태에 대한 단면도이다. 도 6(d) 내지 도 6(f)는 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a)가 각각 도 4(d)에 도시된 모듈러기판(110)에 안착되어 도 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(d) 내지 7(f)는 각각 도 6(d) 내지 도 6(f)의 사용상태에 대한 단면도이다.FIG. 6 (a) shows a wide type SOP IC 10a seated on the modular substrate 110 shown in FIG. 4 (a) and seated on the top surface of the base substrate 120 shown in FIG. 5 (a). Figure 7 is a perspective view, Figure 7 (a) is a cross-sectional view of the state of use of Figure 6 (a). FIG. 6 (b) shows a narrow type SOP IC 10a seated on the modular substrate 110 shown in FIG. 4 (b) and seated on the top surface of the base substrate 120 shown in FIG. 5 (a). Figure 7 is a perspective view, Figure 7 (b) is a cross-sectional view of the use state of Figure 6 (b). FIG. 6 (c) shows a small SOP IC 10a seated on the modular substrate 110 shown in FIG. 4 (c) and seated on the top surface of the base substrate 120 shown in FIG. 5 (a). Fig. 7 (c) is a sectional view of the state of use of Fig. 6 (c). 6 (d) to 6 (f) show a small SOP IC 10a, a narrow type SOP IC 10a, and a wide type SOP IC 10a on the modular substrate 110 shown in FIG. 4 (d), respectively. A perspective view showing a state of being seated on the upper surface of the base substrate 120 shown in Figure 5 (a), Figures 7 (d) to 7 (f) are respectively 6 (d) to 6 (f). This is a cross-sectional view of the state of use.

도 6(a) 내지 도 6(f) 및 도 7(a) 내지 도 7(f)를 참조하면, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결된다.6 (a) to 6 (f) and 7 (a) to 7 (f), when the surface mount integrated circuit package 10 is seated on the upper surface of the modular substrate 110, the Each of the lead pins 12 of the contact terminals may be in electrical contact with at least some of the lead electrodes of the first circuit 111, and the modular substrate 110 may be seated on an upper surface of the base substrate 120. At least some of the lead electrodes of the first circuit 111 are in electrical contact with at least some of the lead electrodes of the second circuit 121.

즉, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12)과 상기 제1 회로(111)의 제1 리드전극(111a)의 리드전극의 적어도 일부는 상호간 접촉되어 전기적으로 연결되고, 상기 제1 인쇄배선(111c)을 통해 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극을 전기적으로 연결된다.That is, when the surface-mount integrated circuit package 10 is seated on the upper surface of the modular substrate 110, the lead pin 12 of the contact terminal and the first lead electrode 111a of the first circuit 111 may be formed. At least a portion of the lead electrodes are in contact with each other and electrically connected to each other, and the lead electrodes of the first lead electrodes 111a and the lead electrodes of the second lead electrodes 111b are electrically connected through the first printed wiring 111c. do.

또한, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 제2 리드전극(111b)의 리드전극과 상기 제2 회로(121)의 제3 리드전극(121a)의 리드전극은 접촉되어 전기적으로 연결되고, 상기 제2 인쇄배선(121c)을 통해 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극 각각이 상호간 일대일로 대응되어 전기적으로 연결되고, 상기 제4 리드전극(121b)은 외부와 전기적 접속이 가능하다.In addition, when the modular substrate 110 is seated on the upper surface of the base substrate 120, the lead electrode of the second lead electrode 111b of the first circuit 111 and the third lead of the second circuit 121 are formed. The lead electrode of the electrode 121a is contacted and electrically connected to each other, and each of the lead electrode of the third lead electrode 121a and the lead electrode of the fourth lead electrode 121b is connected through the second printed wiring 121c. The fourth lead electrodes 121b may be electrically connected to each other in a one-to-one correspondence with each other.

상기 표면 실장형 집적회로 패키지(10)의 리드핀(12) 각각은 상기 제1 리드전극(111a)과 전기적으로 연결되고, 상기 제1 리드전극(111a)은 제2 리드전극(111b)과 전기적으로 연결되며, 상기 제3 리드전극(121a)은 제4 리드전극(121b)과 전기적으로 연결되고, 상기 제4 리드전극(121b)은 외부와 전기적 접속이 가능함에 따라, 본 발명의 일 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 전체가 전기적 접속이 가능하여 표면 실장형 집적회로 패키지(10)에 대한 전기적 특성을 검사할 수 있게 되는 것이다.Each of the lead pins 12 of the surface mount integrated circuit package 10 is electrically connected to the first lead electrode 111a, and the first lead electrode 111a is electrically connected to the second lead electrode 111b. The third lead electrode 121a is electrically connected to the fourth lead electrode 121b, and the fourth lead electrode 121b is electrically connected to the outside. The test socket 100 for the surface mount integrated circuit package according to the present invention is capable of inspecting electrical characteristics of the surface mount integrated circuit package 10 since the entire electrical connection is possible.

또한, 상기 접촉단자의 리드핀(12) 각각은 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 상기 제1 리드전극(111a) 각각에 일대일로 대응되어 접촉되어 상기 표면실장형 집적회로 패키지를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 가압지그(200)를 더 포함할 수 있다.In addition, each of the lead pins 12 of the contact terminal may be in contact with each other in a one-to-one correspondence with each of the first lead electrodes 111a while the modular substrate 110 is seated on an upper surface of the base substrate 120. It may further include a pressing jig 200 for pressing the package body 11 in the direction toward the modular substrate 110 to be fixed to the surface-mount integrated circuit package on the upper surface of the modular substrate 110. .

도 7(a) 내지 도 7(f)에 도시된 바와 같이 상기 가압지그(200)는 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 상기 접촉단자의 리드핀(12) 각각이 상기 제1 리드전극(111a) 각각에 일대일로 대응되어 접촉되어 상기 표면실장형 집적회로 패키지를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 구성이다.As shown in FIGS. 7A to 7F, the pressing jig 200 includes a lead pin of the contact terminal in a state in which the modular substrate 110 is seated on an upper surface of the base substrate 120. 12) the package body 11 is modularized so that each of the first lead electrodes 111a is in one-to-one correspondence with each other so as to be in contact with the first lead electrode 111a to fix the surface-mount integrated circuit package on the upper surface of the modular substrate 110. It is a structure which presses in the direction toward the board | substrate 110. FIG.

상기 가압지그(200)는 상하방향으로 왕복이동이 가능한 실린더로 구성할 수도 있고, 일방향으로 가압력을 가하고 가압력을 해제할 수 있는 수단이라면 본 발명의 보호범위에 속한다고 할 것이다. 예를 들면 장갑을 낀 손으로 상기 패키지몸체(11)를 누르는 것도 일종의 가압지그(200)라고 할 수 있는 것이다.The pressing jig 200 may be configured as a cylinder capable of reciprocating in the vertical direction, and if it is a means for applying the pressing force in one direction and release the pressing force will be within the protection scope of the present invention. For example, pressing the package body 11 with a gloved hand can also be said to be a kind of pressure jig 200.

도 8(a) 내지 도 8(d) 및 도 5(b)는 본 발명의 일 실시예에 따른 QFP(10b), QFN(10c)용 테스트 소켓의 모듈러기판(110)과 베이스기판(120)을 각각 도시한 평면도이다.8 (a) to 8 (d) and 5 (b) illustrate a modular substrate 110 and a base substrate 120 of a test socket for a QFP 10b and a QFN 10c according to an embodiment of the present invention. Are respectively plan views.

도 8(a) 내지 도 8(d) 및 도 5(b)를 참조하면, 상기 제1 회로(111)와 제2 회로(121)의 형상이 QFP(10b) 및 QFN(10c)의 리드핀(12)의 모양에 대응되어 상기 베이스기판(120)과 상기 모듈러기판(110)에 인쇄된다.8 (a) to 8 (d) and 5 (b), the shape of the first circuit 111 and the second circuit 121 is a lead pin of the QFP 10b and the QFN 10c. Corresponding to the shape of (12) is printed on the base substrate 120 and the modular substrate 110.

다만, 도 4(a) 내지 도 4(d)와 달리, SOP IC(10a) 대신에 QFP(10b) 또는 QFN(10c) 중 어느 하나가 상기 모듈러기판(110) 상면에 안착된다. QFP(10b) 또는 QFN(10c)의 접촉단자의 리드핀(12) 각각이 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 제2 회로(121)는 외부와 전기적 접속이 가능하다는 점은 전술한 바와 동일하다.However, unlike FIGS. 4A to 4D, instead of the SOP IC 10a, one of the QFP 10b and the QFN 10c is seated on the upper surface of the modular substrate 110. Each of the lead pins 12 of the contact terminals of the QFP 10b or the QFN 10c is in electrical contact with at least some of the lead electrodes of the first circuit 111, and the modular substrate 110 is electrically connected to the lead pins 12. When seated on an upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 are in electrical contact with at least some of the lead electrodes of the second circuit 121, and are electrically connected to each other. The same as that of the above-mentioned 121 is possible in electrical connection with the exterior.

상기 제1 회로(111)의 제1 리드전극(111a), 제2 리드전극(111b), 제1 인쇄배선(111c) 및 제1 가이드부(123)와 상기 제2 회로(121)의 제3 리드전극(121a), 제4 리드전극(121b), 제2 인쇄배선(121c) 및 제2 가이드부(113) 또한 전술한 바와 동일하므로 상세한 설명은 생략하기로 한다.The first lead electrode 111a, the second lead electrode 111b, the first printed wiring 111c, the first guide part 123 of the first circuit 111, and the third of the second circuit 121. Since the lead electrode 121a, the fourth lead electrode 121b, the second printed wiring 121c, and the second guide part 113 are also the same as described above, detailed description thereof will be omitted.

도 9(a) 내지 도 9(f)는 본 발명의 일 실시예에 따른 QFP(10b)용 테스트 소켓의 사용상태를 도시한 사시도이다. 9 (a) to 9 (f) are perspective views showing the use state of the test socket for the QFP 10b according to the embodiment of the present invention.

도 9(a)는 리드핀(12)의 피치가 1.0mm인 QFP(10b)가 상기 도 8(a)에 도시된 모듈러기판(110)에 안착되고, 상기 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 도 9(b)은 리드핀(12)의 피치가 1.0mm이고, 도 9(a)에 도시된 QFP(10b)보다 패키지몸체(11)의 폭이 넓은 QFP(10b)가 상기 도 8(b)에 도시된 모듈러기판(110)에 안착되고, 상기 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 도 9(c) 리드핀(12)의 피치가 0.5mm인 QFP(10b)가 상기 도 8(c)에 도시된 모듈러기판(110)에 안착되고, 상기 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 도 9(d) 내지 도 9(f)는 리드핀(12)의 피치가 0.5mm 또는 1.0mm이고 패키지몸체(11)의 크기가 서로 다른 QFP(10b)가 각각 도 8(d)에 도시된 모듈러기판(110)에 안착되어 도 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다.FIG. 9 (a) shows that the QFP 10b having a pitch of 1.0 mm of the lead pin 12 is seated on the modular substrate 110 shown in FIG. 8 (a), and the base substrate shown in FIG. 5 (b). It is a perspective view showing a state seated on the upper surface of 120. 9 (b) shows that the pitch of the lead pin 12 is 1.0 mm, and the QFP 10 b having a wider width than that of the QFP 10 b shown in FIG. It is a perspective view showing a state that is seated on the modular substrate 110 shown in Figure 6, the upper surface of the base substrate 120 shown in 5 (b). 9 (c) a QFP 10b having a pitch of 0.5 mm of the lead pin 12 is seated on the modular substrate 110 shown in FIG. 8 (c), and the base substrate shown in FIG. 120 is a perspective view showing a state seated on the upper surface. 9 (d) to 9 (f) show QFPs 10b having a pitch of 0.5 mm or 1.0 mm in the lead pin 12 and different sizes of package bodies 11, respectively, as shown in FIG. 8 (d). A perspective view illustrating a state in which the modular substrate 110 is seated on the upper surface of the base substrate 120 shown in FIG. 5 (b).

다만, 도 6(a) 내지 도 6(f)와 달리, SOP IC(10a) 대신에 QFP(10b) 또는 QFN(10c) 중 어느 하나가 상기 모듈러기판(110) 상면에 안착된다. 이에 따라, 상기 제1 회로(111)와 제2 회로(121)의 형상이 QFP(10b) 및 QFN(10c)의 리드핀(12)의 모양에 대응되어 상기 베이스기판(120)과 상기 모듈러기판(110)에 인쇄된다.However, unlike FIGS. 6A to 6F, one of the QFP 10b and the QFN 10c may be seated on the upper surface of the modular substrate 110 instead of the SOP IC 10a. Accordingly, the shape of the first circuit 111 and the second circuit 121 corresponds to the shape of the lead pins 12 of the QFP 10b and the QFN 10c and thus the base substrate 120 and the modular substrate. Is printed on 110.

QFP(10b) 또는 QFN(10c)의 접촉단자의 리드핀(12) 각각이 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 제2 회로(121)는 외부와 전기적 접속이 가능하다는 점은 전술한 바와 동일하다.Each of the lead pins 12 of the contact terminals of the QFP 10b or the QFN 10c is in electrical contact with at least some of the lead electrodes of the first circuit 111, and the modular substrate 110 is electrically connected to the lead pins 12. When seated on an upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 are in electrical contact with at least some of the lead electrodes of the second circuit 121, and are electrically connected to each other. The same as that of the above-mentioned 121 is possible in electrical connection with the exterior.

상기 제1 회로(111)의 제1 리드전극(111a), 제2 리드전극(111b), 제1 인쇄배선(111c) 및 제1 가이드부(123)와 상기 제2 회로(121)의 제3 리드전극(121a), 제4 리드전극(121b), 제2 인쇄배선(121c) 및 제2 가이드부(113) 또한 전술한 바와 동일하므로 상세한 설명은 생략하기로 한다.The first lead electrode 111a, the second lead electrode 111b, the first printed wiring 111c, the first guide part 123 of the first circuit 111, and the third of the second circuit 121. Since the lead electrode 121a, the fourth lead electrode 121b, the second printed wiring 121c, and the second guide part 113 are also the same as described above, detailed description thereof will be omitted.

도 10(a) 내지 도 10(d)는 본 발명의 다른 실시예에 따른 SOP IC(10a)용 테스트 소켓의 모듈러기판(110)을 도시한 평면도이고, 도 11(a) 및 도 11(b)는 본 발명의 다른 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)의 베이스기판(120)을 도시한 평면도이다. 도 12(a) 내지 도 12(d)는 본 발명의 다른 실시예에 따른 QFP(10b) 또는 QFN(10c)용 테스트 소켓의 모듈러기판(110)을 도시한 평면도이다.10 (a) to 10 (d) are plan views showing the modular substrate 110 of the test socket for the SOP IC 10a according to another embodiment of the present invention, and FIGS. 11 (a) and 11 (b). ) Is a plan view showing the base substrate 120 of the test socket 100 for a surface mount integrated circuit package according to another embodiment of the present invention. 12 (a) to 12 (d) are plan views illustrating the modular substrate 110 of the test socket for the QFP 10b or the QFN 10c according to another embodiment of the present invention.

도 13(a) 내지 도 13(f)는 본 발명의 다른 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태를 도시한 사시도이며, 도 14(a) 내지 도 14(c)는 본 발명의 다른 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.13 (a) to 13 (f) are perspective views showing the use state of the test socket for the SOP IC 10a according to another embodiment of the present invention, and FIGS. 14 (a) to 14 (c) are shown in FIG. Fig. 1 is a cross-sectional view showing the main part of the use state of the test socket for the SOP IC 10a according to another embodiment of the invention.

도 10(a) 내지 도 14(c)를 참조하면, 상기 베이스기판(120)은 적어도 일부분이 개구되어 형성되는 복수 개의 가이드공(122)을 더 포함하고, 상기 모듈러기판(110)은 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 상기 가이드공(122)에 대응되는 형상의 복수 개의 삽입부(112)를 더 포함하고, 상기 삽입부(112)와 상기 가이드공(122) 각각은 일대일로 대응되어 상기 삽입부(112)가 상기 가이드공(122)에 삽입된다.10 (a) to 14 (c), the base substrate 120 further includes a plurality of guide holes 122 formed by opening at least a portion thereof, and the modular substrate 110 has one side surface. And at least a portion of the other side surface further includes a plurality of insertion portions 112 of a shape corresponding to the guide hole 122 extending outwardly and protruding downward, and the insertion portion 112 and the guide hole ( Each of the insertion parts 112 is inserted into the guide hole 122.

상기 삽입부(112)가 상기 가이드공(122)에 삽입됨에 따라, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되는 위치를 가이드함과 동시에 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착된 상태에서 움직이지 않도록 고정되게 된다. 또한, 상기 삽입부(112)의 높이 및 상기 가이드공(122)의 깊이는 상기 제2 가이드부(113)보다 더 높게 형성되므로 상기 제2 가이드부(113)를 통해 상기 모듈러기판(110)이 고정되는 효과가 우수할 수 있다. 뿐만 아니라, 상기 베이스기판(120)에는 상기 제2 가이드부(113) 및 가이드공(122)을 모두 포함하고, 상기 모듈러기판(110)은 상기 삽입부(112)를 포함하여 제작되는 경우에는 그 효과가 더욱 상승하게 된다.As the insertion part 112 is inserted into the guide hole 122, the modular substrate 110 guides the position where the modular substrate 110 is seated on the upper surface of the base substrate 120 and the modular substrate 110 It is fixed so as not to move in a state seated on the upper surface of the base substrate (120). In addition, since the height of the insertion portion 112 and the depth of the guide hole 122 is formed higher than the second guide portion 113, the modular substrate 110 through the second guide portion 113. Fixed effects can be excellent. In addition, when the base substrate 120 includes both the second guide portion 113 and the guide hole 122, and the modular substrate 110 includes the insertion portion 112, The effect is further enhanced.

도 13(a)는 Wide Type SOP IC(10a)가 상기 도 10(a)에 도시된 모듈러기판(110)에 안착되고, 상기 도 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 14(a)는 도 13(a)의 사용상태에 대한 단면도이다. 도 13(b)는 Narrow Type SOP IC(10a)가 상기 도 10(b)에 도시된 모듈러기판(110)에 안착되고, 상기 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이고, 도 14(b)는 도 13(b)의 사용상태에 대한 단면도이다. 도 13(c) 소형 SOP IC(10a)가 상기 도 10(c)에 도시된 모듈러기판(110)에 안착되고, 상기 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이고, 도 14(c)는 도 13(c)의 사용상태에 대한 단면도이다. 도 13(d) 내지 도 13(f)는 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a)가 각각 도 10(d)에 안착되고, 도 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 만약 QFP(10b) 또는 QFN(10c)을 테스트하고자 하는 경우에는 도 12(a) 내지 도 12(d)에 도시된 모듈러기판(110)과 도 11(b)에 도시된 베이스기판(120)을 사용하여야 할 것이다.FIG. 13 (a) shows a wide type SOP IC 10a seated on the modular substrate 110 shown in FIG. 10 (a) and seated on an upper surface of the base substrate 120 shown in FIG. 11 (a). Figure 14 (a) is a cross-sectional view of the state of use of Figure 13 (a). FIG. 13 (b) shows that the Narrow Type SOP IC 10a is mounted on the modular substrate 110 shown in FIG. 10 (b) and seated on the top surface of the base substrate 120 shown in 11 (a). It is a perspective view which shows a state, and FIG. 14 (b) is sectional drawing about the use state of FIG. 13 (b). FIG. 13 (c) shows a small SOP IC 10a seated on the modular substrate 110 shown in FIG. 10 (c) and seated on the top surface of the base substrate 120 shown in FIG. 11 (a). It is a perspective view shown, and FIG. 14 (c) is sectional drawing about the use condition of FIG. 13 (c). 13 (d) to 13 (f), a small SOP IC 10a, a narrow type SOP IC 10a, and a wide type SOP IC 10a are respectively seated in FIG. 10 (d), and FIG. 11 (a). It is a perspective view showing a state seated on the upper surface of the base substrate 120 shown in. If the QFP 10b or the QFN 10c is to be tested, the modular substrate 110 shown in FIGS. 12A to 12D and the base substrate 120 shown in FIG. Should be used.

상기 제1 회로(111)의 제1 리드전극(111a), 제2 리드전극(111b), 제1 인쇄배선(111c) 및 제1 가이드부(123)와 상기 제2 회로(121)의 제3 리드전극(121a), 제4 리드전극(121b), 제2 인쇄배선(121c) 및 제2 가이드부(113), 상기 가압지그(200)는 전술한 바와 동일하므로 상세한 설명은 생략하기로 한다.The first lead electrode 111a, the second lead electrode 111b, the first printed wiring 111c, the first guide part 123 of the first circuit 111, and the third of the second circuit 121. Since the lead electrode 121a, the fourth lead electrode 121b, the second printed wiring 121c, the second guide part 113, and the pressing jig 200 are the same as described above, detailed description thereof will be omitted.

도 15는 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)을 이용하여 표면 실장형 집적회로 패키지(10)를 테스트하는 방법을 도시한 순서도이다.15 is a flow chart illustrating a method of testing a surface mount integrated circuit package 10 using the test socket 100 for a surface mount integrated circuit package according to the present invention.

도 15를 참조하면, 패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트하는 방법에 있어서, 상기 모듈러기판(110)을 상기 베이스기판(120) 상면에 안착시키는 제1단계, 상기 모듈러기판(110) 상면에 상기 표면 실장형 집적회로 패키지(10)를 안착시키는 제2단계 및 상기 표면 실장형 집적회로 패키지(10)의 전기적 특성을 검사하는 테스트를 수행하는 제3단계를 포함한다.Referring to FIG. 15, in the method of testing a surface mount device (SMD) integrated circuit package including a package body 11 and a contact terminal, the modular substrate 110 is connected to the base substrate 120. The first step of seating on the upper surface, the second step of seating the surface-mounted integrated circuit package 10 on the upper surface of the modular substrate 110 and the test for testing the electrical characteristics of the surface-mounted integrated circuit package 10 It includes a third step of performing.

상기 제2단계와 제3단계 사이에 상기 가압지그(200)가 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 제2-1단계를 더 포함할 수 있으며, 상기 베이스기판(120)의 상면에 안착되는 상기 모듈러기판(110)의 위치를 가이드 및 고정하도록 상기 모듈러기판(110)의 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 복수 개의 삽입부(112) 각각이 상기 베이스기판(120)의 적어도 일부분이 개구되어 상기 삽입부(112)에 대응되는 형상으로 형성되는 복수 개의 가이드공(122) 각각에 일대일로 대응되어 삽입되는 단계를 더 포함할 수 있다.Between the second step and the third step, the pressing jig 200 may further comprise a step 2-1 for pressing the package body 11 in the direction toward the modular substrate 110, the base At least a portion of one side and the other side of the modular substrate 110 extends outward to protrude downward to guide and fix the position of the modular substrate 110 seated on the upper surface of the substrate 120. Each of the parts 112 further includes a step in which at least a portion of the base substrate 120 is opened and correspondingly inserted into each of the plurality of guide holes 122 formed in a shape corresponding to the insertion part 112. can do.

본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 패키지몸체(11)의 크기와 접촉단자의 리드핀(12)의 개수 및 피치에 관계없이 범용으로 SOP IC(10a), QFP(10b) 또는 QFN(10c)을 테스트 할 수 있을 뿐만 아니라, 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 베이스기판(120)과 모듈러기판(110)이 분리 가능하여 상기 베이스기판(120)과 모듈러기판(110)에 불량이 발생하는 경우에 새로운 베이스기판(120) 또는 모듈러기판(110)으로 교체할 수 있어 경제성이 있다.The test socket 100 for a surface mount integrated circuit package according to the present invention is a general-purpose SOP IC 10a and QFP (regardless of the size of the package body 11 and the number and pitch of the lead pins 12 of the contact terminals). 10b) or the QFN 10c, as well as the test socket 100 for a surface mount integrated circuit package according to the present invention, the base substrate 120 and the modular substrate 110 can be separated from the base substrate If a defect occurs in the 120 and the modular substrate 110 can be replaced with a new base substrate 120 or a modular substrate 110 is economical.

앞에서 설명되고 도면에 도시된 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 본 발명을 실시하기 위한 하나의 실시예에 불과하며, 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안된다. 본 발명의 보호범위는 이하의 특허청구범위에 기재된 사항에 의해서만 정하여지며, 본 발명의 요지를 벗어남이 없이 개량 및 변경 된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속한다고 할 것이다.The test socket 100 for the surface mount integrated circuit package described above and shown in the drawings is only one embodiment for implementing the present invention, and should not be construed as limiting the technical idea of the present invention. The scope of protection of the present invention is defined only by the matters set forth in the claims below, and the embodiments which have been improved and changed without departing from the gist of the present invention are obvious to those skilled in the art. As long as it belongs to the protection scope of the present invention.

10 : 표면 실장형 집적회로 패키지
11 : 패키지몸체
12 : 리드핀
100 : 표면 실장형 집적회로 패키지용 테스트 소켓
110 : 모듈러기판
120 : 베이스기판
200 : 가압지그10: surface mount integrated circuit package
11: package body
12: lead pin
100: Test socket for surface mount integrated circuit package
110: modular substrate
120: base substrate
200: pressure jig

Claims (11)

패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트 하는데 사용하기 위한 것으로서, 상기 표면 실장형 집적회로 패키지(10)가 상측에 안착되는 모듈러기판(110); 상기 모듈러기판(110)이 상면에 안착 또는 분리가능한 베이스기판(120); 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 회로(111); 및 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제2 회로(121);를 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되는 표면 실장형 집적회로 패키지용 테스트 소켓(100)에 있어서,
상기 표면 실장형 집적회로 패키지(10)는 QFP(Quad Flat Pack)(10b) 또는 QFN(Quad Flat No Lead)(10c)로서, 접촉단자의 리드핀(12)의 개수는 32핀~200핀이고, 리드핀(12) 상호간의 피치는 0.4mm, 0.5mm, 0.65mm, 0.8mm, 1.0mm 중 어느 하나이며,
상기 베이스기판(120)은 적어도 일부분이 개구되어 형성되는 복수 개의 가이드공(122)을 형성하고, 상기 모듈러기판(110)은 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 상기 가이드공(122)에 대응되는 형상의 복수 개의 삽입부(112)를 형성하여, 상기 삽입부(112)와 상기 가이드공(122) 각각은 일대일로 대응되어 상기 삽입부(112)가 상기 가이드공(122)에 삽입 고정되고,
상기 베이스기판(120)은 상기 베이스기판(120)의 상측에 구비되어 상기 모듈러기판(110)이 안착되는 위치를 가이드하는 제2 가이드부(113)를 더 포함하되, 상기 제2 가이드부(113)는 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착됨에 있어 상기 모듈러기판(110)의 외각을 둘러싸도록 구비되며,
상기 삽입부(112)의 높이는 상기 제2 가이드부(113)보다 더 높게 형성시켜 상기 제2 가이드부(113)를 통해 상기 모듈러기판(110)이 고정되는 효과가 우수하도록 구비되며,
상기 제1 회로(111)는 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 리드전극(111a); 상기 제1 리드전극(111a)과 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제2 리드전극(111b); 및 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극을 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄되는 제1 인쇄배선(111c);을 포함하되, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극의 적어도 일부는 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제2 리드전극(111b)의 리드전극과 하기에 기술되는 제3 리드전극(121a)의 리드전극 각각은 상호간 일대일로 접촉되어 전기적으로 연결되며,
상기 제2 회로(121)는 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제3 리드전극(121a); 상기 제3 리드전극(121a)에 대응되는 패턴으로 상기 베이스기판(120) 가장자리부 상면의 적어도 일부분에 인쇄되며 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제4 리드전극(121b); 및 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극 각각이 상호간 일대일로 대응되어 전기적으로 연결되도록 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 제2 인쇄배선(121c);을 포함하되, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 각각의 상기 제3 리드전극(121a)의 리드전극과 상호간 접촉되어 전기적으로 연결되며,
상기 제2 리드전극(111b)은 상기 모듈러기판(110) 가장자리부의 상면, 측면 및 하면의 적어도 일부분을 감싸지게 인쇄되고, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되면, 상기 모듈러기판(110) 가장자리의 하면에 인쇄된 상기 제2 리드전극(111b)의 리드전극 각각은 상기 제3 리드전극(121a)의 리드전극 각각에 일대일로 대응되어 전기적으로 연결되는 표면 실장형 집적회로 패키지용 테스트 소켓.For use in testing a Surface Mount Device (SMD) integrated circuit package including a package body 11 and a contact terminal, a modular substrate on which the surface mount integrated circuit package 10 is mounted 110); A base substrate 120 on which the modular substrate 110 is seated or detached on an upper surface thereof; First circuit 111 having a plurality of lead electrodes printed on at least a portion of the modular substrate 110 in a pattern corresponding to the size of the package body 11 and the number and pitch of the lead pins 12 of the contact terminal. ); And a second circuit 121 printed on at least a portion of the base substrate 120 in a pattern corresponding to the first circuit 111 and having a plurality of lead electrodes electrically connected to the outside. When the mounted integrated circuit package 10 is seated on the upper surface of the modular substrate 110, each of the lead pins 12 of the contact terminals may be in contact with at least some of the lead electrodes of the first circuit 111 to be electrically connected to each other. When the modular substrate 110 is connected to the upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 may be connected to at least some of the lead electrodes of the second circuit 121. In the test socket 100 for a surface mount integrated circuit package that is in contact and electrically connected,
The surface mount integrated circuit package 10 is a quad flat pack (QFP) 10b or a quad flat no lead (QFN) 10c, and the number of the lead pins 12 of the contact terminals is 32 to 200 pins. , The pitch between the lead pins 12 is any one of 0.4mm, 0.5mm, 0.65mm, 0.8mm, 1.0mm,
The base substrate 120 forms a plurality of guide holes 122 formed by opening at least a portion thereof, and the modular substrate 110 has at least a portion of one side and the other side of which extends outward to protrude downward. By forming a plurality of insertion portions 112 of the shape corresponding to the guide hole 122, each of the insertion portion 112 and the guide hole 122 in one-to-one correspondence so that the insertion portion 112 is the guide Inserted and fixed in the ball 122,
The base substrate 120 further includes a second guide portion 113 provided on an upper side of the base substrate 120 to guide a position on which the modular substrate 110 is seated, and the second guide portion 113. ) Is provided to surround the outer shell of the modular substrate 110 when the modular substrate 110 is seated on the upper surface of the base substrate 120,
The height of the insertion portion 112 is formed to be higher than the second guide portion 113 is provided to have an excellent effect of fixing the modular substrate 110 through the second guide portion 113,
The first circuit 111 is printed on at least a portion of the upper surface of the modular substrate 110 in a pattern corresponding to the size of the package body 11 and the number and pitch of the lead pins 12 of the contact terminal. A first lead electrode 111a having a lead electrode; A second lead electrode 111b having a plurality of lead electrodes printed on at least a portion of an edge portion of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a; And a first printed wiring 111 c printed on the modular substrate 110 to electrically connect the lead electrode of the first lead electrode 111 a and the lead electrode of the second lead electrode 111 b. When the surface mount integrated circuit package 10 is seated on the upper surface of the modular substrate 110, the lead pin 12 of the contact terminal and at least a part of the lead electrode of the first lead electrode 111a may be in contact with each other. When the modular substrate 110 is electrically connected to the upper surface of the base substrate 120, the lead electrodes of the second lead electrodes 111b and the lead electrodes of the third lead electrodes 121a described below, respectively. Are in one-to-one contact with each other and electrically connected
The second circuit 121 may include a third lead electrode 121a having a plurality of lead electrodes printed on at least a portion of an upper surface of the base substrate 120 in a pattern corresponding to the first circuit 111; A fourth lead electrode 121b having a plurality of lead electrodes printed on at least a portion of an upper surface of an edge of the base substrate 120 in a pattern corresponding to the third lead electrode 121a and electrically connected to the outside; And a second printed on at least a portion of an upper surface of the base substrate 120 so that each of the lead electrodes of the third lead electrodes 121a and the lead electrodes of the fourth lead electrodes 121b correspond to each other in one-to-one correspondence. Including the printed wiring (121c); If the surface-mount integrated circuit package 10 is seated on the upper surface of the modular substrate 110, each of the lead pins 12 of the contact terminal is the first circuit 111 When the modular substrate 110 is seated on the upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 may be electrically connected to at least some of the lead electrodes of the substrates. The lead electrodes of the third lead electrodes 121a are electrically connected to each other,
When the second lead electrode 111b is printed to surround at least a portion of the top, side, and bottom surfaces of the edge of the modular substrate 110, and the modular substrate 110 is seated on the top surface of the base substrate 120, Each of the lead electrodes of the second lead electrode 111b printed on the lower surface of the edge of the modular substrate 110 may be electrically connected to the lead electrodes of the third lead electrode 121a in one-to-one correspondence. Test socket for circuit package. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 모듈러기판(110)은,
상기 모듈러기판(110)의 상측에 구비되어 상기 표면 실장형 집적회로 패키지(10)가 안착되는 위치를 가이드하는 적어도 하나 이상의 제1 가이드부(123)를 더 포함하되, 상기 제1 가이드부(123)는 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착됨에 있어, 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러싸는 표면 실장형 집적회로 패키지용 테스트 소켓.The method of claim 1,
The modular substrate 110,
At least one first guide part 123 is provided on the modular substrate 110 to guide the position where the surface mount integrated circuit package 10 is seated. The first guide part 123 ) Is a test socket for a surface mount integrated circuit package that surrounds an outer surface of the surface mount integrated circuit package 10 when the surface mount integrated circuit package 10 is seated on an upper surface of the modular substrate 110. . 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020190162571A 2019-12-09 2019-12-09 Test Sockets for Surface-Mount Integrated Circuit Packages KR102077471B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190162571A KR102077471B1 (en) 2019-12-09 2019-12-09 Test Sockets for Surface-Mount Integrated Circuit Packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190162571A KR102077471B1 (en) 2019-12-09 2019-12-09 Test Sockets for Surface-Mount Integrated Circuit Packages

Publications (1)

Publication Number Publication Date
KR102077471B1 true KR102077471B1 (en) 2020-02-14

Family

ID=69514241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190162571A KR102077471B1 (en) 2019-12-09 2019-12-09 Test Sockets for Surface-Mount Integrated Circuit Packages

Country Status (1)

Country Link
KR (1) KR102077471B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102183267B1 (en) 2020-05-28 2020-11-26 최훈기 System for design conformance check between ics

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343143A (en) * 1992-06-02 1993-12-24 Minnesota Mining & Mfg Co <3M> Ic socket
JPH1090350A (en) * 1996-05-10 1998-04-10 Samsung Electron Co Ltd Apparatus for testing unpackaged semiconductor chip
JP2000106257A (en) * 1998-09-29 2000-04-11 Hitachi Ltd Socket for inspecting semiconductor element, semiconductor device, manufacture of the semiconductor device, and method for inspecting the semiconductor device
KR100989673B1 (en) 2010-04-23 2010-10-26 지에프텍 주식회사 Test socket for small outline package ic
KR20180046645A (en) * 2016-10-28 2018-05-09 주식회사 디앤에스시스템 The sockets for semiconductor test

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343143A (en) * 1992-06-02 1993-12-24 Minnesota Mining & Mfg Co <3M> Ic socket
JPH1090350A (en) * 1996-05-10 1998-04-10 Samsung Electron Co Ltd Apparatus for testing unpackaged semiconductor chip
JP2000106257A (en) * 1998-09-29 2000-04-11 Hitachi Ltd Socket for inspecting semiconductor element, semiconductor device, manufacture of the semiconductor device, and method for inspecting the semiconductor device
KR100989673B1 (en) 2010-04-23 2010-10-26 지에프텍 주식회사 Test socket for small outline package ic
KR20180046645A (en) * 2016-10-28 2018-05-09 주식회사 디앤에스시스템 The sockets for semiconductor test

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102183267B1 (en) 2020-05-28 2020-11-26 최훈기 System for design conformance check between ics

Similar Documents

Publication Publication Date Title
US5118298A (en) Through hole mounting of integrated circuit adapter leads
US7322829B2 (en) Land grid array connector
KR100989673B1 (en) Test socket for small outline package ic
JP2007304051A (en) Socket for semiconductor integrated circuit
JP2001094013A (en) Production method of chip-scale semiconductor package
KR102077471B1 (en) Test Sockets for Surface-Mount Integrated Circuit Packages
KR100681156B1 (en) Socket for an electrical tester
KR102088699B1 (en) Method for a surface mount integrated circuit package
US20090088005A1 (en) Electrical connector with contact shorting paths
US7307443B2 (en) Test socket for an integrated circuit
KR101340842B1 (en) Test unit for integrated circuit
KR20100075108A (en) Universal receptacle for testing qfp type package
CN105425139B (en) Test equipment for chip failure analysis
KR100609918B1 (en) Test unit for board with electronic component
JP5276430B2 (en) Socket for electrical parts
JP2819762B2 (en) IC socket
KR20090058862A (en) Semiconductor package test board
KR20090035680A (en) Test socket assembly for semiconductor device
KR20120060299A (en) Test socket
JP2004192983A (en) Mounting structure of connector
KR200147597Y1 (en) Test jig
KR200229128Y1 (en) The ic socket for surface mounting
JP2009052910A (en) Semiconductor inspection jig, and apparatus and method for inspecting semiconductor with the same
JPH0658987A (en) Burn-in board
KR20000016127A (en) Semiconductor package and device socket

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant