KR20100074699A - 밴드 갭 기준 전압 발생기 - Google Patents

Abstract

밴드 갭 기준전압 발생기가 개시된다. 본 발명의 기준전압 발생기는 절대온도의 변화에 비례하는 전류를 적어도 2개의 출력단자를 통해 출력하는 PTAT 전류원과, 상기 PTAT 전류원의 출력 단자 중 하나와 저전원전압 사이에 연결되며 네가티브 온도 계수를 가지는 전압을 생성하는 네가티브 전압원과, 상기 PTAT 전류원의 단자 중 상기 네가티브 전압원이 연결된 단자와 다른 출력단자 사이에 연결되어 양의 온도 계수를 가지는 전압을 생성하는 포지티브 전압원과, 상기 다른 출력단자와 저전원전압 사이에 연결되어 상기 네가티브 전압과 포지티브 전압을 합성하여 온도 변화를 보상한 기준전압을 출력하는 전압 합성부를 포함하여, 서브 미크론(Sub-micron) 공정을 위한 1.2V 전원 전압이하의 기준전압을 간단하게 생성할 수 있다.

밴드 갭 기준 전압 발생기, 저 전압

Description

밴드 갭 기준 전압 발생기{Band Gap Reference Voltage Generator}

본 발명은, 밴드 갭 기준 전압 발생기(Band Gap Reference Voltage Generator)에 관한 것으로 온도변화에 대해 출력 전압이 일정하며, 특히 저 전압에서도 그 특성을 유지하여 일정한 전압을 출력하는 밴드 갭 기준 전압 발생기에 관한 것이다.

밴드 갭 기준전압 발생기(이하 간단히 '기준전압 발생기'라 함)는 반도체 집적회로 등에 포함되어 온도변화에 관계없이 안정적인 기준 전압을 제공하는데 사용된다.

기준 전압 발생기는 온도 변화에 대해 네가티브(Negative) 온도 계수를 갖는 네가티브 전압원, 온도 변화에 대해 포지티브(Positive) 온도 계수를 갖는 포지티브 전압원, 그리고 전압 합성부의 세 부분으로 구분된다. 전압합성부는 네가티브 전압과 포지티브 전압을 합성하여 온도가 변하여도 그 전압이 일정한 기준전압을 출력한다.

네가티브 전압원은 네가티브 전압을 만들기 위해 다이오드(Diode)의 전압을 이용하며, 온도에 대해 -2mV/℃의 온도 계수를 갖는다. 포지티브 전압원은 다이오드, 저항 그리고 연산 증폭기(OP Amp)를 이용하여 절대온도의 변화에 비례하는 전류를 출력하는 PTAT(Proportional To Absolute Temperature) 전류원을 포함하고 이 전류원을 이용하여 열 전압(Thermal Voltage)(V_T =kT/q)을 출력한다. 열 전압의 k는 볼쯔만 상수(=1.38 10 J/K)이고, q는 전하량(=1.6×10^-19C)이며, T는 절대온도를 나타낸다. 포지티브 전압원의 온도계수는 0.086 mV/℃가 된다.

도 1은 종래의 밴드 갭 기준전압 발생기의 회로도이다.

종래의 기준전압 발생기(100)는 연산 증폭기 U1과, 동일한 크기의 PMOS(P Type Metal Oxide Semiconductor) 트랜지스터 P₁₁, P₁₂, P₁₃과, 다이오드 D₁, 다이오드 D₂(D₂₁, D₂₂, 내지 D_2N), 다이오드 D₃ 및 저항 R1, R2를 포함한다. 다이오드 D₃이 네거티브 전압원이 되고, 나머지 구성이 포지티브 전압원이 된다. 저항 R2와 다이오드 D₃의 직렬 연결이 전압 합성부가 될 것이다.

PMOS 트랜지스터 P11, P12, P13의 게이트-소스 전압이 동일하고, 노드 전압 V₁과 V₂는 연산 증폭기 U1의 부궤환에 의해 동일한 전압이 된다. 따라서 트랜지스터 P₁₁, P₁₂, P₁₃의 크기(Dimension)가 동일 하다면, PMOS 트랜지스터 P₁₁, P₁₂, P₁₃의 드레인 전류 I₁₁, I₁₂, I₁₃는 동일한 값이 된다. 이때 다이오드 D₁, D₂ 각각의 어노드 전압 V₁과 V₃의 차 ΔV는 다음의 수학식 1과 같다.

여기서, N은 다이오드 D₁과 D₂의 크기의 비로서, 다이오드 D₂의 크기가 다이오드 D₁의 N 배임을 나타낸다. 이때, PMOS 트랜지스터 P₁₂의 드레인 전류 I₁₂ 는 다음의 수학식 2와 같으며, 절대온도의 변화에 비례하는 전류 I_PTAT(= I₁₂ = I₁₃)가 된다.

수학식 2에 의하면, PMOS 트랜지스터 P₁₂의 드레인 전류 I₁₂ 는 양의 계수를 내포함을 알 수 있고, 전류 I₁₂는 PMOS 트랜지스터 P₁₃의 드레인 전류 I₁₃와 같다. 따라서 기준전압 발생기(100)의 최종 출력 V_ref는 다음의 수학식 3과 같다.

최종 출력 V_ref는 포지티브 온도계수를 갖는 V_T에 일정상수 값

을 곱한 값과, 음의 온도 계수(-2mV/℃)를 갖는 다이오드 D₃의 어노드 전압 V₄를 더한 값 이되어, 온도 변화에 둔감한 전압이 된다. 이렇게 만들어진 기준 전압 발생기(100)의 출력 기준전압 V_ref는 실리콘의 밴드 갭(Band Gap)에 해당하는 대략 1.25V가 된다.

반도체 공정이 미크론(Micron) 이하로 작아짐에 따라 전원 전압도 따라서 줄어 들고 있으며, 1.2V 이하의 전원을 사용하는 공정이 점점 증가하고 있다. 전원 전압이 1.2V 이하로 내려 감에 따라 상기에서 설명한 종래의 기준전압 발생기(100)는 더 이상 사용할 수 없게 되었다. 그러나 기준 전압발생기는 디지털 및 아날로그 집적회로에서 빈번이 사용하는 회로이기 때문에 1.2V 이하의 저 전압에서도 안정된 기준전압을 출력하는 회로가 필요하게 되었다.

본 발명의 목적은, 온도변화에 대해 출력 전압이 일정하며, 특히 저 전압에서도 그 특성을 유지하여 일정한 전압을 출력하는 밴드 갭 기준 전압 발생기를 제공함에 있다.

상기 목적을 달성하기 위해 본 발명에 따른 기준 전압 발생기는, 절대온도의 변화에 비례하는 전류를 적어도 2개의 출력단자를 통해 출력하는 PTAT 전류원; 상기 PTAT 전류원의 출력 단자 중 하나와 저전원전압 사이에 연결되며 네가티브 온도 계수를 가지는 전압을 생성하는 네가티브 전압원; 상기 PTAT 전류원의 단자 중 상기 네가티브 전압원이 연결된 단자와 다른 출력단자 사이에 연결되어 양의 온도 계수를 가지는 전압을 생성하는 포지티브 전압원; 및 상기 다른 출력단자와 저전원전압 사이에 연결되어 상기 네가티브 전압과 포지티브 전압을 합성하여 온도 변화를 보상한 기준전압을 출력하는 전압 합성부를 포함한다.

여기서, 상기 PTAT 전류원은, 고전원전압에 풀 업된 트랜지스터 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터; 상기 제1트랜지스터와 상기 저전원전압 사이에 연결된 제1다이오드; 상기 제2트랜지스터와 상기 저전원전압 사이에 연결된 제2다이오드; 상기 제2트랜지스터와 상기 제2다이오드 사이에 연결된 저항; 상기 제1트랜지스터와 상기 제1다이오드 사이 전압과 상기 제2트랜지스 터와 상기 저항 사이 전압을 입력받아 증폭하여 상기 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터의 게이트를 제어하는 연산증폭기를 포함할 수 있다.

여기서, 상기 네가티브 전압원은 다이오드이고, 상기 전압 합성부는 저항이고, 상기 포지티브 전압원은 상기 전압 합성부의 저항과 상기 네가티브 전압원의 다이오드의 어노드 사이에 연결되고, 상기 기준전압은 상기 전압 합성부의 저항 양단의 전압이다.

실시 예에 따라, 본 발명의 기준전압 발생기의 전압 합성부의 저항은 복수 개의 저항의 직렬 연결된 것일 수 있다. 이 경우, 기준전압 발생기는 상기 기준 전압을 전압 분배한 값을 가지면서 온도 보상된 전압을 상기 복수 개 저항의 각 연결 노드를 통해 출력할 수 있다.

본 발명에 따른 기준전압 발생기는 실리콘 밴드 갭 이하의 전압 값을 가지는 기준 전압 V_ref을 출력할 수 있다.

본 발명의 기준전압 발생기는 기준 전압 V_ref가 저항인 전압 합성부의 전압, 즉 전류와 저항의 곱으로 표현되면서 온도 변화에 대해 보상되어 있기 때문에, 전압 합성부에 사용된 저항을 복수 개의 직렬 연결된 저항으로 대체할 경우, 그 복수 개 저항 사이의 연결노드에서의 전압도 온도 보상된 전압이 된다. 다시 말해, 본 발명의 기준전압 발생기는 추가적인 회로나 소자 없이 이미 실리콘 밴드 갭보다 작게 구현한 기준 전압 V_ref를 다시 나누어 더 작고 온도 보상된 기준전압을 간단히 얻을 수 있다.

이하 도면을 참조하여 본 발명을 더욱 상세히 설명한다.

도 2는 본 발명의 일 실시 예에 따른 기준전압 발생기의 회로도이다.

도 2를 참조하면, 본 발명의 기준전압 발생기(200)는 PTAT(Proportional To Absolute Temperature) 전류를 출력하는 PTAT 전류원(210), 네가티브(Negative) 온도 계수를 갖는 네가티브 전압원(230), 포지티브(Positive) 온도 계수를 갖는 포지티브 전압원(250) 및 전압 합성부(270)를 포함하여, 최종 출력인 기준전압 V_ref를 출력한다. 도 2는 고전원전압이 VDD이고, 저전원전압이 0 V인 예이다.

PTAT 전류원(210)은 고전원전압 VDD에 풀 업된 PMOS(P Type Metal Oxide Semiconductor) 트랜지스터 P₂₁, P₂₂, P₂₃, P₂₄와, PMOS 트랜지스터 P₂₁의 드레인(Drain) 단자와 저전원전압 사이에 연결된 다이오드 D₁과, 저전원전압에 풀 다운된 다이오드 D₂와, PMOS 트랜지스터 P₂₂와 다이오드 D₂ 사이에 연결된 저항 R5와, 연산증폭기 U2를 포함한다. 다이오드 D₂의 크기(Dimension)는 다이오드 D₁의 N 배가 된다. 따라서 다이오드 D₂는 다이오드 D₁의 N 배의 크기를 가지는 BJT(Bipolar Junction Transistor) 다이오드 구조로 구현되거나, 도 2에 도시된 것처럼 다이오드 D₁과 동일한 크기의 다이오드 D₂₁, D₂₂ 내지 D_2N을 병렬로 연결하여 구현할 수 있다.

기준전압 발생기(200)는 PMOS 트랜지스터 P₂₃의 드레인 단자와 저전원전압 사이에 연결된 다이오드 D₃을 네가티브 전압원(230)으로 포함하고, PMOS 트랜지스터 P₂₃, P₂₄ 각각의 드레인 사이에 연결된 저항 R6을 포지티브 전압원(250)으로 포함하며, PMOS 트랜지스터 P₂₄의 드레인 단자와 저전원전압 사이에 연결된 저항 R7을 전압 합성부(270)로 포함한다. 다이오드 D₃는 다이오드 D₁과 다른 크기(Dimension)를 가질 수 있으나, 다이오드 D₁과 동일한 크기를 가지는 것이 바람직하다.

본 발명의 기준전압 발생기(200)의 동작은 수학식 3으로 대표되는 종래의 기준전압 발생기(100)의 출력 전압 V_ref를 소정 비율로 나누는 것에 대응되며, 이를 통해 1.2 V 전원 전압보다 낮은 기준전압을 출력할 수 있다.

연산 증폭기 U2는 반전입력으로 PMOS 트랜지스터 P₂₁의 드레인 단자전압 V₁을 입력받고, 비반전입력으로 PMOS 트랜지스터 P₂₂의 드레인 단자전압 V₂를 입력받아, PMOS 트랜지스터 P₂₁, P₂₂의 게이트 단자로 부궤환한다. 따라서, 도 1에서 설명한 바와 같이, 노드 전압 V₁과 V₂는 연산 증폭기 U2의 부궤환에 의해 동일한 전압이 되 고, PMOS 트랜지스터 P₂₁, P₂₂, P₂₃, P₂₄의 게이트-소스 전압도 동일해 진다. 따라서 트랜지스터 P₂₁, P₂₂, P₂₃, P₂₄의 크기가 동일 하다면, PMOS 트랜지스터 P₂₁, P₂₂, P₂₃, P₂₄의 드레인 전류 I₂₁, I₂₂, I₂₃, I₂₄는 동일한 값을 가진다.

따라서, V₁과 V₃의 차 ΔV는 상기의 수학식 1과 같고, 절대온도의 변화에 비례하고 PTAT 전류원(210)이 공급하는 전류 I_PTAT(= I₂₁ = I₂₂ = I₂₃ = I₂₄)도 다음의 수학식 4(수학식 2에 대응)와 같다.

다시 말해, PMOS 트랜지스터 P₂₂의 드레인 전류 I₂₂ 는 PTAT 전류(I_PTAT)가 되며, PMOS 트랜지스터 P₂₃, P₂₄의 드레인 전류 I₂₃, I₂₄와 같다. 따라서 기준전압 발생기(200)의 최종 출력 V_ref는 다음의 수학식 5와 같다.

여기서, 전압 V_4-1는 다이오드 D₃의 어노드 단자 전압으로서 음의 계수(대략, -2mV/℃)를 가지고 변한다. 다이오드 D₃을 BJT(Bipolar Junction Transistor) 다이 오드 구조의 다이오드 D₃을 고려하여, 전압 V_4-1이 베이스-이미터 간 전압 V_be로 표현할 수도 있다.

R6에 흐르는 전류 I₂₅는 다음의 수학식 6과 같다.

수학식 6을 수학식 5에 대입하여 다시 정리하면 다음의 수학식 7이 된다.

수학식 7의 분자항은 절대온도에 비례하는 PTAT 전류 I₂₄와 저항 R6의 곱에 음의 계수를 가지는 전압 V_4-1을 더한 것으로서, 수학식 3과 동일하다. 따라서, 기준전압 V_ref는 다음의 수학식 8과 같이 표현할 수 있다.

기준전압 V_ref는 종래의 기준전압 발생기(100)의 출력 기준전압을 일정한 상 수 값(α, α=1+(R6/R7))으로 감쇄된 전압이며, 따라서 실리콘 밴드 갭 이하의 전압 값을 가짐을 알 수 있다.

기준전압 발생기(200)는 기준 전압 V_ref가 저항인 전합 합성부(270)의 전압, 즉 전류 I₂₆과 저항 R7의 곱으로 표현되면서 온도 변화에 대해 보상되어 있기 때문에, 전압 합성부(270)에 사용된 저항 R7을 복수 개의 직렬 연결된 저항으로 대체할 경우, 그 복수 개 저항 사이의 연결노드에서의 전압도 온도 보상된 전압이 된다. 다시 말해, 본 발명의 기준전압 발생기(200)는 추가적인 회로나 소자 없이 최종 출력 기준전압 V_ref보다 작고 온도 보상된 다양한 기준전압을 간단히 얻을 수 있다.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

도 1은 종래의 밴드 갭 기준전압 발생기의 회로도, 그리고

도 2는 본 발명의 일 실시 예에 따른 기준전압 발생기의 회로도이다.

Claims (4)

1. 절대온도의 변화에 비례하는 전류를 적어도 2개의 출력단자를 통해 동일하게 출력하는 PTAT 전류원;

   상기 PTAT 전류원의 출력 단자 중 하나와 저전원전압 사이에 연결되며 네가티브 온도 계수를 가지는 전압을 생성하는 네가티브 전압원;

   상기 PTAT 전류원의 단자 중 상기 네가티브 전압원이 연결된 단자와 다른 출력단자 사이에 연결되어 양의 온도 계수를 가지는 전압을 생성하는 포지티브 전압원; 및

   상기 다른 출력단자와 저전원전압 사이에 연결되어 상기 네가티브 전압과 포지티브 전압을 합성하여 온도 변화를 보상한 기준전압을 출력하는 전압 합성부를 포함하는 것을 특징으로 하는 기준 전압 발생기.
2. 제1항에 있어서,

   상기 PTAT 전류원은,

   고전원전압에 풀 업된 트랜지스터 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터;

   상기 제1트랜지스터와 상기 저전원전압 사이에 연결된 제1다이오드;

   상기 제2트랜지스터와 상기 저전원전압 사이에 연결된 제2다이오드;

   상기 제2트랜지스터와 상기 제2다이오드 사이에 연결된 저항;

   상기 제1트랜지스터와 상기 제1다이오드 사이 전압과 상기 제2트랜지스터와 상기 저항 사이 전압을 입력받아 증폭하여 상기 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터의 게이트를 제어하는 연산증폭기를 포함하는 것을 특징으로 하는 기준 전압 발생기.
3. 제1항 또는 제2항에 있어서,

   상기 네가티브 전압원은 다이오드이고,

   상기 전압 합성부는 저항이고,

   상기 포지티브 전압원은 상기 전압 합성부의 저항과 상기 네가티브 전압원의 다이오드의 어노드 사이에 연결되고,

   상기 기준전압은 상기 전압 합성부의 저항 양단의 전압인 것을 특징으로 하는 기준전압 발생기.
4. 제3항에 있어서,

   상기 전압 합성부의 저항은 복수 개의 저항의 직렬 연결된 것이며,

   상기 기준 전압을 전압 분배한 값을 가지면서 온도 보상된 전압을 상기 복수 개 저항의 각 연결 노드를 통해 출력하는 것을 특징으로 하는 기준전압 발생기.

Images