KR20220075631A

KR20220075631A - 전자 장치

Info

Publication number: KR20220075631A
Application number: KR1020200163920A
Authority: KR
Inventors: 박정표; 공태황; 양준혁; 김주성
Original assignee: 삼성전자주식회사
Priority date: 2020-11-30
Filing date: 2020-11-30
Publication date: 2022-06-08
Also published as: US20220171420A1; US20240019886A1; US11797040B2

Abstract

전자 장치가 개시된다. 전자 장치는: 제 1 노드 및 제 2 노드로 제 1 전류를 각각 공급하는 제 1 전류원, 상기 제 1 노드의 제 1 전압 및 상기 제 2 노드의 제 2 전압의 차를 증폭하고 그리고 차동 전압을 출력하는 증폭기, 상기 제 1 노드로 연결된 제 1 BJT, 상기 제 2 노드로 연결된 제 1 저항, 상기 제 1 저항 및 접지 단 사이에 연결된 제 2 BJT, 상기 제 2 노드 및 상기 접지 단 사이에 연결된 제 2 저항, 및 상기 제 1 전류원로부터 제 2 전류를 공급받는 제 1 트랜지스터를 포함하고, 그리고 기준 전압을 상기 제 1 전압 및 상기 제 2 전압에 기반하여 생성하는 기준 전압 생성기 회로; 및 상기 제 1 트랜지스터의 게이트로 인가되는 바이어스 전압을 생성하는 적응적 캐스코드 회로를 포함할 수 있다. 상기 적응적 캐스코드 회로는 상기 제 1 BJT의 이미터-베이스 전압의 온도에 따른 변화를, 상기 바이어스 전압을 이용하여 보상할 수 있다.

Description

전자 장치{ELECTRICAL DEVICE}

본 발명은 전자 장치에 관한 것으로, 좀 더 구체적으로는 전자 장치에 포함된 기준 전압 생성기 회로의 PVT 변화를 보상하는 전자 장치에 관한 것이다.

기준 전압 생성기 회로는 일정한 기준 전압을 생성할 수 있다. 기준 전압의 정확도가 향상될수록, 전자 장치 내 다른 구성 요소들의 성능이 향상될 수 있다. 기준 전압 생성기 회로의 일 예시로, 밴드갭 레퍼런스 회로가 있다. 밴드갭 레퍼런스 회로는 전압-모드 또는 전류-모드 중 어느 하나로서 구현될 수 있다. 전자 장치의 소모 전력을 낮추기 위해, 전자 장치의 전원 전압이 낮아질 수 있다. 하강된 전원 전압에 응답하여, 전류-모드 밴드갭 레퍼런스 회로가 기준 전압 생성기 회로로서 사용될 수 있다.

기준 전압 생성기 회로에 포함된 소자들은 온도에 반비례하거나, 또는 비례하는 특성을 가질 수 있다. 예를 들어, 기준 전압 생성기 회로에 포함된 트랜지스터들의 턴-온 전압은 소자 주변의 온도에 따라 변할 수 있다. 트랜지스터들의 턴-온 전압이 변함에 따라, 기준 전압 생성기 회로 내에서 생성되는 전류들 사이의 부정합(mismatch)이 발생할 수 있고, 결과적으로 기준 전압의 정확도가 악화될 수 있다. 이에 따라, 전자 장치의 오동작이 야기될 수 있다.

본 발명의 목적은 공정 또는 온도 변화에도 불구하고 기준 전압의 정확도가 보장되는 기준 전압 생성기 회로를 포함하는 전자 장치를 제공하는 데 있다.

본 발명의 일 실시 예에 따른 전자 장치는: 제 1 노드 및 제 2 노드로 제 1 전류를 각각 공급하는 제 1 전류원, 상기 제 1 노드의 제 1 전압 및 상기 제 2 노드의 제 2 전압의 차를 증폭하고 그리고 차동 전압을 출력하는 증폭기, 상기 제 1 노드로 연결된 제 1 BJT, 상기 제 2 노드로 연결된 제 1 저항, 상기 제 1 저항 및 접지 단 사이에 연결된 제 2 BJT, 상기 제 2 노드 및 상기 접지 단 사이에 연결된 제 2 저항, 및 상기 제 1 전류원로부터 제 2 전류를 공급받는 제 1 트랜지스터를 포함하고, 그리고 기준 전압을 상기 제 1 전압 및 상기 제 2 전압에 기반하여 생성하는 기준 전압 생성기 회로; 및 상기 제 1 트랜지스터의 게이트로 인가되는 바이어스 전압을 생성하는 적응적 캐스코드 회로를 포함할 수 있다. 상기 적응적 캐스코드 회로는 상기 제 1 BJT의 이미터-베이스 전압의 온도에 따른 변화를, 상기 바이어스 전압을 이용하여 보상할 수 있다.

본 발명의 다른 실시 예에 따른 전자 장치는: 제 1 노드 및 제 2 노드로 제 1 전류를 각각 공급하는 제 1 전류원, 상기 제 1 노드의 제 1 전압 및 상기 제 2 노드의 제 2 전압의 차를 증폭하는 증폭기, 및 상기 제 1 전류원으로부터 제 2 전류를 공급받는 제 1 트랜지스터를 포함하고, 그리고 기준 전압을 상기 제 1 전압 및 상기 제 2 전압에 기반하여 생성하는 기준 전압 생성기 회로; 상기 제 1 트랜지스터의 게이트로 인가되는 바이어스 전압을 생성하는 적응적 캐스코드 회로; 및 상기 적응적 캐스코드 회로로 상기 바이어스 전압의 크기를 조정하기 위한 스타트업 전압을 공급하는 스타트업 회로를 포함할 수 있다. 상기 제 1 전압, 상기 제 2 전압, 및 상기 제 1 트랜지스터의 상기 제 1 전류원으로 연결된 제 1 단의 전압은 서로 동일할 수 있다.

본 발명의 또 다른 실시 예에 따른 전자 장치는: 제 1 노드 및 제 2 노드로 제 1 전류를 각각 공급하고, 그리고 제 3 노드로 제 2 전류를 공급하는 제 1 전류원, 및 상기 기준 전압이 출력되는 상기 기준 전압 생성기 회로의 출력 노드로 연결된 제 1 단 및 상기 제 2 전류가 인가되는 제 2 단을 포함하는 제 1 트랜지스터를 포함하고, 그리고 상기 제 1 노드의 제 1 전압 및 상기 제 2 노드의 제 2 전압 사이의 차 및 상기 제 2 전류에 연관된 기준 전압을 생성하는 기준 전압 생성기 회로; 상기 제 1 트랜지스터의 게이트로 연결된 제 1 단을 포함하는 제 2 트랜지스터(NS)를 포함하는 적응적 캐스코드 회로; 및 상기 제 2 트랜지스터의 게이트로 스타트업 전압을 공급하는 스타트업 회로를 포함할 수 있다. 상기 제 1 노드로 인가되는 전압, 상기 제 2 노드로 인가되는 전압, 및 상기 제 1 트랜지스터의 상기 제 2 단의 전압은 서로 동일할 수 있다.

본 발명의 일 실시 예에 따르면, 전자 장치는 낮은 전원 전압에서 동작하는 기준 전압 생성기 회로 및 적응적 캐스코드 회로를 포함할 수 있다. 적응적 캐스코드 회로는 기준 전압 생성기 회로 내 트랜지스터의 턴-온 전압이 온도에 따라 변화하는 것을 보상하기 위한 바이어스 전압을 생성할 수 있다. 바이어스 전압에 응답하여, PVT 변화에도 불구하고, 기준 전압 생성기 회로에 의해 생성되는 기준 전압의 정확도가 개선될 수 있다.

도 1은 본 발명의 일 실시 예에 따른 전자 장치의 예시적인 블록도를 도시한다.
도 2는 도 1의 적응적 캐스코드 회로의 블록도를 좀 더 구체적으로 도시한다.
도 3은 도 1의 기준 전압 생성기 회로의 예시적인 회로도를 도시한다.
도 4는 도 1의 전자 장치의 예시적인 회로도를 도시한다.
도 5는 도 1의 전자 장치와 연관된 전압들의 온도에 따른 변화를 나타내는 예시적인 그래프를 도시한다.
도 6은 본 발명의 다른 실시 예에 따른 전자 장치의 예시적인 블록도를 도시한다.
도 7은 도 6의 전자 장치의 예시적인 회로도를 도시한다.
도 8은 도 6의 전자 장치와 연관된 전압들의 시간에 따른 변화를 나타내는 예시적인 그래프를 도시한다.
도 9는 본 발명의 일 실시 예에 따른 스토리지 장치의 예시적인 블록도를 도시한다.
도 10은 본 발명의 일 실시 예에 따른 전압 레귤레이터의 예시적인 블록도를 도시한다.
도 11은 본 발명의 또 다른 실시 예에 따른 전자 장치의 예시적인 블록도를 도시한다.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.

이하에서, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 유사한 구성요소에 대해서는 유사한 참조부호가 사용되고, 그리고 유사한 구성요소에 대해서 중복된 설명은 생략된다.

도 1은 본 발명의 일 실시 예에 따른 전자 장치(1000)의 예시적인 블록도를 도시한다. 도 1을 참조하면, 전자 장치(1000)는 적응적 캐스코드 회로(1100) 및 기준 전압 생성기 회로(1200)를 포함할 수 있다.

적응적 캐스코드 회로(1100)는 기준 전압 생성기 회로(1200)로 바이어스 전압(VG)을 제공할 수 있다. 적응적 캐스코드 회로(1100)는 기준 전압 생성기 회로(1200)에 의해 생성되는 전압(V12)을 이용하여, 바이어스 전압(VG)을 생성할 수 있다. 일 실시 예에 있어서, 적응적 캐스코드 회로(1100)는 바이어스 전압(VG)을 이용하여, 기준 전압 생성기 회로(1200) 내부에서 생성되는 전압의 PVT(Process, Voltage, Temperature) 변동에 따른 변화를 보상할 수 있다.

기준 전압 생성기 회로(1200)는 전자 장치(1000)에 포함된 다른 구성 요소들(미도시) 또는 전자 장치(1000)의 외부 장치로 기준 전압(VREF)을 공급할 수 있다. 기준 전압 생성기 회로(1200)는 적응적 캐스코드 회로(1100)로부터 공급되는 바이어스 전압(VG)에 기초하여 기준 전압(VREF)을 생성할 수 있다. 일 실시 예에 있어서, 기준 전압 생성기 회로(1200)는 BGR(Bandgap Reference) 회로로서 구현될 수 있다.

기준 전압 생성기 회로(1200)에 의해 생성되는 기준 전압(VREF)은 온도 변화 에 무관하게 일정할 수 있다. 예를 들어, 기준 전압 생성기 회로(1200)는 온도에 비례하는 전압 및 온도에 반비례하는 전압에 기초하여, 온도 변화에도 불구하고 일정한 기준 전압(VREF)을 생성할 수 있다.

도 2는 도 1의 적응적 캐스코드 회로(1100)의 블록도를 좀 더 구체적으로 도시한다. 도 1 및 도 2를 참조하면, 적응적 캐스코드 회로(1100)는 전류원(1110), 전압 버퍼(1120), 전류 미러(1130), 및 레플리카 회로(1140)를 포함할 수 있다. 적응적 캐스코드 회로(1100) 및 기준 전압 생성기 회로(1200)로 전압(VDD)이 전원 전압으로서 공급될 수 있다.

적응적 캐스코드 회로(1100)의 전류원(1110)은 적응적 캐스코드 회로(1100) 내에서 사용되는 다양한 전류들을 전압(VDD) 및 전압(V12)에 기반하여 생성할 수 있다. 전류원(1110)은 생성된 전류들을 전압 버퍼(1120) 및 레플리카 회로(1140)로 공급할 수 있다.

전압 버퍼(1120)는 전류원(1110)으로부터 공급된 전류에 기반하여, 바이어스 전압(VG)을 생성할 수 있다. 전압 버퍼(1120)는 적응적 캐스코드 회로(1100) 내부에서 생성된 전압들을 버퍼링할 수 있다. 전압 버퍼(1120)는 바이어스 전압(VG)을 기준 전압 생성기 회로(1200)로 공급할 수 있다.

전류 미러(1130)는 전류원(1110)으로부터 전압 버퍼(1120)로 공급되는 전류를 미러링할 수 있다. 전류 미러(1130)의 동작으로 인해, 전류원(1110)으로부터 전압 버퍼(1120)로 공급되는 전류의 크기는 기준 전압 생성기 회로(1200) 내부에서 사용되는 전류들 중 어느 하나의 크기와 동일할 수 있다.

레플리카 회로(1140)는 전류원(1110)으로부터 공급된 전류에 기반하여, 기준 전압 생성기 회로(1200)의 하나 이상의 구성 요소(들)의 레플리카로서 구현될 수 있다. 일 실시 예에 있어서, 레플리카 회로(1140)는 기준 전압 생성기 회로(1200)에 포함된 BJT(Bipolar Junction Transistor)를 포함하는 일부 구성 요소들의 레플리카로서 구현될 수 있다.

도 3은 도 1의 기준 전압 생성기 회로(1200)의 예시적인 회로도를 도시한다. 도 1 내지 도 3을 참조하면, 기준 전압 생성기 회로(1200)는 전류원(1201), 증폭기(1202), 저항들(R1, R2, R3, R4), 및 BJT들(Q1, Q2)을 포함할 수 있다. 일 실시 예에 있어서, 기준 전압 생성기 회로(1200)는 전류 모드 BGR로서 구현될 수 있다.

전류원(1201)은 전압(VDD)에 기반한 전류들(ICORE, IREF)을 기준 전압 생성기 회로(1200)의 다른 구성 요소들로 전달할 수 있다. 전류원(1201)은 트랜지스터들(P1, P2, P3)을 포함할 수 있다. 일 실시 예에 있어서, 트랜지스터들(P1, P2, P3)은 PMOS로 구현될 수 있다.

트랜지스터(P1)는 전압(VDD)이 인가되는 제 1 단(예를 들어, 소스), 증폭기(1202)의 출력단으로 연결되는 게이트, 및 노드(N1)로 연결되는 제 2 단(예를 들어, 드레인)을 포함할 수 있다. 전압(VDD)으로 인해, 트랜지스터(P1)의 제 1 단으로부터 트랜지스터(P1)의 제 2 단으로 전류(ICORE)가 흐를 수 있다. 전류원(1201)은 전류(ICORE)를 노드(N1)로 공급할 수 있다.

트랜지스터(P2)는 전압(VDD)이 인가되는 제 1 단(예를 들어, 소스), 트랜지스터(P1)의 게이트 및 증폭기(1202)의 출력단으로 연결되는 게이트, 및 노드(N2)로 연결되는 제 2 단(예를 들어, 드레인)을 포함할 수 있다. 전압(VDD)으로 인해, 트랜지스터(P2)의 제 1 단으로부터 트랜지스터(P2)의 제 2 단으로 전류(ICORE)가 흐를 수 있다. 전류원(1201)은 전류(ICORE)를 노드(N2)로 공급할 수 있다.

트랜지스터(P1) 및 트랜지스터(P2)는, 노드(N1)의 전압(V1) 및 노드(N2)의 전압(V2)의 차에 연관된 전압(V12)에 응답하여, 턴-온되거나 턴-오프될 수 있다. 트랜지스터(P1) 및 트랜지스터(P2)는 노드(N1) 및 노드(N2)로 동일한 크기의 전류를 공급할 수 있다.

트랜지스터(P3)는 전압(VDD)이 인가되는 제 1 단(예를 들어, 소스), 증폭기(1202)의 출력단으로 연결되는 게이트, 및 트랜지스터(PG)의 제 1 단(예를 들어, 소스)으로 연결되는 제 2 단(예를 들어, 드레인)을 포함할 수 있다. 트랜지스터(P3)의 게이트에 인가되는 전압은 노드(N1)의 전압(V1) 및 노드(N2)의 전압(V2)의 차와 연관된 전압(V12)일 수 있다. 전압(VDD)으로 인해, 트랜지스터(P3)의 제 1 단으로부터 트랜지스터(P3)의 제 2 단으로 전류(IREF)가 흐를 수 있다. 전류원(1201)은 전류(IREF)를 트랜지스터(PG)의 제 1 단으로 공급할 수 있다.

증폭기(1202)는 노드(N1)로 연결되는 제 1 입력단(예를 들어, 반전 입력단) 및 노드(N2)로 연결되는 제 2 입력단(예를 들어, 비반전 입력단)을 포함할 수 있다. 증폭기(1202)는 노드(N1)의 전압(V1) 및 노드(N2)의 전압(V2)의 차를 증폭할 수 있다. 증폭기(1202)는 증폭된 전압을 전압(V12)으로서 트랜지스터(P1)의 게이트, 트랜지스터(P2)의 게이트, 및 적응적 캐스코드 회로(1100)로 인가할 수 있다. 전압(V12)에 응답하여, 트랜지스터(P1) 및 트랜지스터(P2)가 동작할 수 있다.

BJT(Q1)는 노드(N1) 및 접지 단자 사이에 연결될 수 있다. BJT(Q1)는 노드(N1)로 연결된 제 1 단(예를 들어, 이미터), 접지 단자로 연결된 베이스, 및 접지 단자로 연결된 제 2 단(예를 들어, 컬렉터)을 포함할 수 있다. BJT(Q1)는 다이오드-연결된(diode-connected) 트랜지스터로서 구현될 수 있다.

BJT(Q2)는 저항(R3) 및 접지 단자 사이에 연결될 수 있다. BJT(Q2)는 저항(R3)에 연결된 제 1 단(예를 들어, 이미터), 접지 단자로 연결된 베이스, 및 접지 단자로 연결된 제 2 단(예를 들어, 컬렉터)을 포함할 수 있다. BJT(Q2)는 다이오드-연결된 트랜지스터로서 구현될 수 있다.

BJT(Q2)의 크기는 BJT(Q1)의 크기의 정수 배일 수 있다. 일 실시 예에 있어서, BJT(Q2)의 크기는 BJT(Q1)의 크기의 8배 또는 15배일 수 있으나, 이에 한정되는 것은 아니다.

저항(R1)은 노드(N1) 및 접지 단자 사이에 연결될 수 있다. 저항(R2)은 노드(N2) 및 접지 단자 사이에 연결될 수 있다. 저항(R3)은 노드(N2) 및 BJT(Q2)의 제 1 단(예를 들어, 이미터) 사이에 연결될 수 있다.

증폭기(1202) 및 트랜지스터들(P1, P2)의 동작으로 인해, 전압(V1) 및 전압(V2)은 서로 실질적으로 동일할 수 있다. 전압(V1)은 BJT(Q1)의 이미터-베이스 전압(VEB1)에 대응할 수 있다. 전압(V2)은 저항(R3)의 양단 전압(dVEB) 및 BJT(Q2)의 이미터-베이스 전압(VEB2)의 합에 대응할 수 있다. 따라서, 전압(dVEB)은 BJT(Q1)의 이미터-베이스 전압(VEB1) 및 BJT(Q2)의 이미터-베이스 전압(VEB2)의 차에 대응할 수 있다.

일반적으로, pnp형 BJT의 이미터-베이스 전압은 온도에 반비례(complementary)할 수 있다. 그러므로, BJT(Q1)의 이미터-베이스 전압(VEB1) 및 BJT(Q2)의 이미터-베이스 전압(VEB2)은 온도가 상승함에 따라 감소할 수 있다. 일 실시 예에 있어서, BJT(Q2)의 크기는 BJT(Q1)의 크기보다 클 수 있다. 이에 따라, 전압(VEB2)의 온도에 따른 변화량은 전압(VEB1)의 온도에 따른 변화량보다 클 수 있다.

저항(R3)을 통해 흐르는 전류(IPTAT)는 전압(dVEB)을 저항(R3)의 값으로 나눈 값일 수 있다. 전압(VEB2)의 온도에 따른 변화량은 전압(VEB1)의 온도에 따른 변화량보다 크므로, 전압(dVEB)은 온도가 상승할수록 증가할 수 있다. 따라서, 전류(IPTAT)는 온도에 비례(proportional)할 수 있다.

저항(R2)을 통해 흐르는 전류(ICTAT)는 전압(V2)을 저항(R2)의 값으로 나눈 값일 수 있다. 전압(V2)은 전압(V1)과 실질적으로 동일하므로, 전압(V2)은 전압(VEB1)과 동일할 수 있다. 따라서, 전류(ICTAT)는 온도에 반비례할 수 있다. 동일한 이유로, 저항(R1)을 통해 흐르는 전류 또한 온도에 반비례할 수 있다.

전류(ICORE)는 온도에 반비례하는 전류(ICTAT) 및 온도에 비례하는 전류(IPTAT)의 합에 대응할 수 있다. 저항(R2)의 값 및 저항(R3)의 값이 조절됨에 따라, 전류(ICTAT) 및 전류(IPTAT)의 합에 대응하는 전류(ICORE)는 온도에 무관할 수 있다. 다시 말해서, 저항(R2)의 값 및 저항(R3)의 값은 전류(ICORE)가 온도에 의존적이지 않도록 조정될 수 있다.

전압(V1) 및 전압(V2)은 실질적으로 동일하므로, 전류(IREF)는 전류(ICORE)와 실질적으로 동일할 수 있다. 따라서, 전류(IREF)는 온도에 의존적이지 않을 수 있다.

트랜지스터(PG)는 전류원(1201)의 트랜지스터(P3)의 제 2 단으로 연결된 제 1 단, 적응적 캐스코드 회로(1100)로부터 바이어스 전압(VG)이 인가되는 게이트, 및 저항(R4)으로 연결된 제 2 단(예를 들어, 드레인)을 포함할 수 있다. 트랜지스터(PG)의 제 1 단의 전압은 전압(V3)일 수 있다.

일 실시 예에 있어서, 적응적 캐스코드 회로(1100)는 전압(V3)이 노드(N1)의 전압(V1)과 동일하도록 바이어스 전압(VG)을 트랜지스터(PG)로 인가할 수 있다. 바이어스 전압(VG)에 의해 트랜지스터(PG)가 턴-온되면, 기준 전류(IREF)가 트랜지스터(PG)를 거쳐 저항(R4)으로 흐를 수 있다.

저항(R4)은 트랜지스터(PG)의 제 2 단 및 접지 단 사이에 연결될 수 있다. 기준 전압(VREF)은 저항(R4) 및 기준 전류(IREF)에 연관될 수 있다. 따라서, 기준 전압 생성기 회로(1200)는 온도의 변화에 무관하게 일정한 기준 전압(VREF)을 출력할 수 있다.

BJT(Q1)의 이미터-베이스 전압(VEB1) (즉, 전압(V1)) 및 BJT(Q2)의 이미터-베이스 전압(VEB2)은 온도에 반비례하는 반면에, 기준 전압(VREF)은 온도의 변화에 무관할 수 있다. 몇몇 실시 예들에 있어서, 도시된 실시 예와 달리, 기준 전압 생성기 회로(1200)는 트랜지스터(PG)를 포함하지 않을 수 있다. 즉, 트랜지스터(P3)의 제 2 단은 기준 전압(VREF)이 출력되는 노드로 연결될 수 있다. 이러한 실시 예들에서 온도 변화로 인해, 트랜지스터(P1/P2)의 드레인-소스 전압과 트랜지스터(P3)의 드레인-소스 전압이 서로 달라질 수 있다. 예를 들어, 트랜지스터(P1/P2)의 드레인-소스 전압 및 트랜지스터(P3)의 드레인-소스 전압의 차 'dVDS'는 전압(V1) 및 기준 전압(VREF)의 차에 대응할 수 있다.

몇몇 실시 예들에 있어서, 'dVDS'는 0이 아닐 수 있다. 예를 들어, 온도 변화뿐만 아니라, 공정 상의 변화, 또는 전압의 변화 등과 같은 다양한 요소들로 인해 'dVDS'는 0이 아닐 수 있다. 이러한 실시 예들에서, 트랜지스터들(P1, P2, P3)의 채널 길이 변조(channel length modulation)로 인하여, 트랜지스터(P1) 및 트랜지스터(P2)를 통해 흐르는 전류(ICORE) 및 트랜지스터(P3)를 통해 흐르는 전류(IREF)가 상이해질 수 있다. 결과적으로, 기준 전압 생성기 회로(1200)로부터 출력되는 기준 전압(VREF)의 정확도가 감소될 수 있다.

적응적 캐스코드 회로(1100)는 트랜지스터(PG)의 게이트로 바이어스 전압(VG)을 인가함으로써, 트랜지스터들(P1, P2, P3)의 채널 길이 변조로 인해 전류(IREF) 및 전류(ICORE) 사이의 부정합(mismatch)을 방지할 수 있다. 일 실시 예에 있어서, 적응적 캐스코드 회로(1100)는 바이어스 전압(VG)을 이용하여, BJT(Q1)의 이미터-베이스 전압(VEB1)의 온도에 따른 변화를 보상할 수 있다.

도 4는 도 1의 전자 장치(1000)의 예시적인 회로도를 도시한다. 도 1 내지 도 4를 참조하여, 적응적 캐스코드 회로(1100)의 예시적인 회로도가 설명된다.

적응적 캐스코드 회로(1100)의 전류원(1110)는 트랜지스터들(PI1, PI2)을 포함할 수 있다. 일 실시 예에 있어서, 트랜지스터들(PI1, PI2)은 PMOS로 구현될 수 있다.

트랜지스터(PI1)는 전압(VDD)이 인가되는 제 1 단(예를 들어, 소스), 기준 전압 생성기 회로(1200)의 증폭기(1202)의 출력단으로 연결되는 게이트, 및 제 2 단(예를 들어, 드레인)을 포함할 수 있다. 트랜지스터(PI1)의 제 1 단에서 트랜지스터(PI1)의 제 2 단으로, 전류(ICORE) 및 전류(IREF)의 합에 대응하는 전류가 흐를 수 있다. 일 실시 예에 있어서, 트랜지스터(PI1)의 크기는 트랜지스터(P1)의 크기 및 트랜지스터(P3)의 크기의 합에 대응할 수 있다. 트랜지스터(PI1)를 통해, 전류원(1110)은 트랜지스터(PG)의 바이어스 전류인 전류(IREF)를 전압 버퍼(1120)의 트랜지스터(PB1)로 공급할 수 있고, 그리고 전류(ICORE)를 레플리카 회로(1140)로 공급할 수 있다.

트랜지스터(PI2)는 전압(VDD)이 인가되는 제 1 단(예를 들어, 소스), 기준 전압 생성기 회로(1200)의 증폭기(1202)의 출력단으로 연결되는 게이트, 및 전압 버퍼(1120)로 연결되는 제 2 단(예를 들어, 드레인)을 포함할 수 있다. 트랜지스터(PI2)의 제 1 단에서 트랜지스터(PI2)의 제 2 단으로 전류(IREF)가 흐를 수 있다. 일 실시 예에 있어서, 트랜지스터(PI2)의 크기는 트랜지스터(P3)의 크기와 동일할 수 있다. 트랜지스터(PI2)를 통해, 전류원(1110)은 트랜지스터(PG)의 바이어스 전류인 전류(IREF)를 전압 버퍼(1120)의 트랜지스터(PB2)로 공급할 수 있다.

전압 버퍼(1120)는 트랜지스터들(PB1, PB2)을 포함할 수 있다. 일 실시 예에 있어서, 트랜지스터들(PB1, PB2)은 PMOS로 구현될 수 있다.

트랜지스터(PB1)는 전류원(1110)의 트랜지스터(PI1)의 제 2 단으로 연결된 제 1 단(예를 들어, 소스), 기준 전압 생성기 회로(1200)의 트랜지스터(PG)의 게이트로 연결된 게이트, 및 트랜지스터(PB2)의 게이트로 연결된 제 2 단(예를 들어, 드레인)을 포함할 수 있다. 트랜지스터(PB1)의 게이트는 트랜지스터(PB1)의 제 2 단으로 연결될 수 있다. 다시 말해서, 트랜지스터(PB1)는 다이오드-연결될 수 있다.

트랜지스터(PB2)는 전류원(1110)의 트랜지스터(PI2)의 제 2 단으로 연결된 제 1 단(예를 들어, 소스), 트랜지스터(PB1)의 제 2 단으로 연결된 게이트, 및 전류 미러(1130)로 연결된 제 2 단(예를 들어, 드레인)을 포함할 수 있다. 트랜지스터(PB2)의 게이트는 트랜지스터(PB1)의 게이트 및 트랜지스터(PG)의 게이트로 연결될 수 있다. 바이어스 전압(VG)이 트랜지스터들(PG, PB1, PB2)의 게이트들로 인가될 수 있다.

전류 미러(1130)는 트랜지스터들(NM1, NM2)을 포함할 수 있다. 일 실시 예에 있어서, 트랜지스터들(NM1, NM2)은 NMOS로 구현될 수 있다. 트랜지스터(NM1)의 크기 및 트랜지스터(NM2)의 크기는 동일할 수 있다.

트랜지스터(NM1)는 전압 버퍼(1120)의 트랜지스터(PB1)의 제 2 단으로 연결된 제 1 단(예를 들어, 드레인), 트랜지스터(NM2)의 게이트로 연결된 게이트, 및 접지 단으로 연결된 제 2 단(예를 들어, 소스)을 포함할 수 있다. 트랜지스터(NM2)는 전압 버퍼(1120)의 트랜지스터(PB2)의 제 2 단으로 연결된 제 1 단(예를 들어, 드레인), 트랜지스터(NM1)의 게이트로 연결된 게이트, 및 접지 단으로 연결된 제 2 단(예를 들어, 소스)을 포함할 수 있다. 트랜지스터(NM2)의 제 1 단은 트랜지스터(NM2)의 게이트로 연결될 수 있다. 다시 말해서, 트랜지스터(NM2)는 다이오드-연결될 수 있다.

트랜지스터(NM2)의 제 1 단으로 인가되는 전류는 트랜지스터(NM1)로 복사(또는 미러링)될 수 있다. 즉, 트랜지스터(NM2)의 제 1 단으로 인가되는 전류는 트랜지스터(NM1)의 제 1 단으로 인가되는 전류와 동일할 수 있다. 따라서, 전압 버퍼(1120)의 트랜지스터(PB1)의 바이어스 전류는 트랜지스터(PB2)의 바이어스 전류와 동일할 수 있다. 다시 말해서 트랜지스터(PG)의 바이어스 전류, 트랜지스터(PB1)의 바이어스 전류, 및 트랜지스터(PB2)의 바이어스 전류는 전류(IREF)로 동일할 수 있다. 결과적으로, 트랜지스터(PG)의 게이트-소스 전압, 트랜지스터(PB1)의 게이트-소스 전압, 및 트랜지스터(PB2)의 게이트-소스 전압은 서로 동일할 수 있다. 또한, 트랜지스터(PG)의 제 1 단의 전압(V3), 트랜지스터(PB1)의 제 1 단의 전압(V4), 및 트랜지스터(PB2)의 제 1 단의 전압(V5)은 서로 동일할 수 있다.

레플리카 회로(1140)는 BJT(QR) 및 저항(RR)을 포함할 수 있다. 일 실시 예에 있어서, 레플리카 회로(1140)는 기준 전압 생성기 회로(1200)의 BJT(Q1) 및 저항(R1)의 레플리카로서 구현될 수 있다.

BJT(QR)는 전류원(1110)의 트랜지스터(PI1)의 제 2 단으로 연결되는 제 1 단(예를 들어, 이미터), 접지 단으로 연결되는 베이스, 및 접지 단으로 연결되는 제 2 단(예를 들어, 컬렉터)을 포함할 수 있다. BJT(QR)는 다이오드-연결될 수 있다. BJT(QR)는 pnp BJT로서 구현될 수 있다. 일 실시 예에 있어서, BJT(QR)의 크기는 기준 전압 생성기 회로(1200)의 BJT(Q1)의 크기와 동일할 수 있다.

저항(RR)은 전류원(1110)의 트랜지스터(PI1)의 제 2 단 및 접지 단 사이에 연결될 수 있다. 일 실시 예에 있어서, 저항(RR)의 값은 기준 전압 생성기 회로(1200)의 저항(R1)의 값과 동일할 수 있다.

레플리카 회로(1140)의 BJT(QR)는 기준 전압 생성기 회로(1200)의 BJT(Q1)의 레플리카이고, 그리고 레플리카 회로(1140)의 저항(RR)은 기준 전압 생성기 회로(1300)의 저항(R1)의 레플리카일 수 있다. 따라서, BJT(QR)의 제 1 단에서 BJT(QR)의 제 2 단으로 흐르는 전류 및 저항(RR)을 통해 흐르는 전류의 합은 기준 전압 생성기 회로(1200)의 노드(N1)로 유입되는 전류인 전류(ICORE)에 대응할 수 있다.

BJT(QR)의 이미터-베이스 전압(VEBR)은 기준 전압 생성기 회로(1200)의 BJT(Q1)의 이미터-베이스 전압(VEB1)과 동일할 수 있다. 따라서, PVT 변화에도 불구하고, 기준 전압 생성기 회로(1200)의 전압(V1)은 전압(V4)과 실질적으로 동일할 수 있다. 전압 버퍼(1120)에 의해 바이어스 전압(VG)이 트랜지스터(PG) 및 트랜지스터(PB2)의 게이트로 인가됨에 따라, 트랜지스터(PG)의 제 1 단의 전압(V3) 및 트랜지스터(PB2)의 제 1 단의 전압(V5)은 전압(V4)과 실질적으로 동일해질 수 있다. 결과적으로, 전압(V4)이 전압 버퍼(1120)에 의해 전압(V3) 및 전압(V5)으로 버퍼링되는 것으로 여겨질 수 있다. 다시 말해서, 적응적 캐스코드 회로(1100)는 PVT 변화에 적응적인 바이어스 전압(VG)을 기준 전압 생성기 회로(1200)로 공급할 수 있다.

증폭기(1202)로 인해, 전압(V1)은 전압(V2)과 실질적으로 동일할 수 있다. 결과적으로, PVT 변화에도 불구하고, 전압(V1), 전압(V2), 전압(V3), 전압(V4), 및 전압(V5)은 서로 실질적으로 동일할 수 있다. 따라서, 트랜지스터들(P1, P2, P3, PI1, PI2)의 게이트-소스 전압 및 드레인-소스 전압 또한 서로 실질적으로 동일할 수 있다.

전압들(V1, V2, V3, V4, V5)의 크기가 실질적으로 동일하므로, 트랜지스터들(P1, P2, P3, PI1, PI2)을 통해 흐르는 전류들에 대한 채널 길이 변조의 영향이 감소할 수 있다. 따라서, 전류(ICORE) 및 전류(IREF)의 부정합이 개선될 수 있다. 결과적으로, PVT 변화에도 불구하고, 기준 전압 생성기 회로(1200)로부터 출력되는 기준 전압(VREF)의 정확도가 유지될 수 있다.

도 5는 도 1의 전자 장치(1000)와 연관된 전압들의 온도에 따른 변화를 나타내는 예시적인 그래프를 도시한다. 도 1 내지 도 5를 참조하여, 기준 전압 생성기 회로(1200)의 BJT(Q1)의 이미터-베이스 전압(VEB1) 및 적응적 캐스코드 회로(1100)에서 생성되는 바이어스 전압(VG)의 온도에 따른 변화가 설명된다.

BJT(Q1)의 이미터-베이스 전압(VEB1)은 온도에 반비례할 수 있다. 적응적 캐스코드 회로(1100)는 BJT(Q1)의 이미터-베이스 전압(VEB1)과 동일한 기울기(또는 곡선)로, 온도에 반비례하는 바이어스 전압(VG)을 생성할 수 있다. 다시 말해서, 바이어스 전압(VG)의 크기는, BJT(Q1)의 이미터-베이스 전압(VEB1)의 온도에 따른 변화에 적응적으로 가변될 수 있다. 일 실시 예에 있어서, 바이어스 전압(VG)의 크기는 BJT(Q1)의 이미터-베이스 전압(VEB1)의 크기 및 트랜지스터(PG)의 문턱 전압의 차에 대응할 수 있다.

적응적으로 가변하는 바이어스 전압(VG)으로 인해, 트랜지스터(PG)의 제 1 단의 전압(V3)은 노드(N1)의 전압(V1)과 실질적으로 동일할 수 있다. 이에 따라, PVT 변화에도 불구하고, 트랜지스터(P1)의 드레인-소스 전압은 트랜지스터(P3)의 드레인-소스 전압과 실질적으로 동일할 수 있다. 따라서, 트랜지스터들(P1, P2, P3)의 채널 길이 변조의 영향이 무시될 수 있다. 트랜지스터(P1)로 흐르는 전류(ICORE)는 트랜지스터(P1) 및 트랜지스터(P3) 사이의 비에 기반하여, 트랜지스터(P3)로 복사될 수 있다. 전류(ICORE) 및 전류(IREF) 사이의 부정합이 개선됨에 따라, 기준 전압 생성기 회로(1200)의 성능이 개선될 수 있다.

도 6은 본 발명의 다른 실시 예에 따른 전자 장치(2000)의 예시적인 블록도를 도시한다. 도 1 및 도 6을 참조하면, 전자 장치(2000)는 적응적 캐스코드 회로(2100), 기준 전압 생성기 회로(2200), 및 스타트업 회로(2300)를 포함할 수 있다.

적응적 캐스코드 회로(2100)는 바이어스 전압(VG)을 기준 전압 생성기 회로(2200)로 제공할 수 있다. 기준 전압 생성기 회로(2200)는 바이어스 전압(VG)에 기반하여, 기준 전압(VREF)을 생성할 수 있다. 일 실시 예에 있어서, 적응적 캐스코드 회로(2100)는 도 1의 전자 장치(1000)의 적응적 캐스코드 회로(1100)와 유사한 방식으로 구현되고, 그리고 동작할 수 있다. 기준 전압 생성기 회로(2200)는 도 1의 전자 장치(1000)의 기준 전압 생성기 회로(1200)와 유사한 방식으로 구현되고, 그리고 동작할 수 있다.

스타트업 회로(2300)는 적응적 캐스코드 회로(2100) 및 기준 전압 생성기 회로(2200)의 스타트업 동작을 수행할 수 있다. 전자 장치(2000)가 초기화 된 이후 일정 시간 동안 적응적 캐스코드 회로(2100)로 스타트업 전압(VST)을 제공할 수 있다. 스타트업 전압(VST)에 응답하여, 바이어스 전압(VG)의 크기가 하강할 수 있고, 그리고 기준 전압 생성기 회로(2200)의 기준 전압(VREF)의 크기가 접지 전압으로부터 상승할 수 있다.

도 7은 도 6의 전자 장치(2000)의 예시적인 회로도를 도시한다. 도 4, 도 6, 및 도 7을 참조하여, 전자 장치(1000) 및 전자 장치(2000) 사이의 차이점이 설명될 것이다

전자 장치(2000)의 기준 전압 생성기 회로(2200)는 전자 장치(1000)의 기준 전압 생성기 회로(1200)와 실질적으로 동일하게 구현될 수 있다. 전자 장치(1000)의 적응적 캐스코드 회로(2100)는 전자 장치(1000)의 적응적 캐스코드 회로(1100)와 달리, 트랜지스터(NS)를 더 포함할 수 있다.

트랜지스터(NS)는 바이어스 전압(VG)이 인가되는 제 1 단(예를 들어, 드레인), 스타트업 전압(VST)이 인가되는 게이트, 및 접지 단으로 연결되는 제 2 단(예를 들어, 소스)을 포함할 수 있다. 일 실시 예에 있어서, 트랜지스터(NS)는 NMOS로 구현될 수 있다.

트랜지스터(NS)는 스타트업 전압(VST)에 응답하여, 턴-온되거나 턴-오프될 수 있다. 트랜지스터(NS)가 턴-온되면, 트랜지스터(NS)는 바이어스 전압(VG)이 연결된 노드를 접지 단으로 전기적으로 연결할 수 있다. 이에 따라, 바이어스 전압(VG)이 풀-다운될 수 있다. 트랜지스터(NS)가 턴-오프되면, 바이어스 전압(VG)이 연결된 노드는 접지 단으로부터 전기적으로 분리될 수 있다.

도 8은 도 6의 전자 장치(2000)와 연관된 전압들의 시간에 따른 변화를 나타내는 예시적인 그래프를 도시한다. 도 4 및 도 6 내지 도 8을 참조하여, 전압(VDD), 스타트업 전압(VST), 및 기준 전압(VREF)의 시간에 따른 변화가 설명될 것이다.

전자 장치(2000)가 초기화된 이후, 전압(VDD)은 접지 전압에서부터 목표 전원 전압(VDD_S)까지 점진적으로 상승할 수 있다. 일 실시 예에 있어서, 목표 전원 전압(VDD_S)은 1.2V 이하일 수 있다. 전압(VDD)의 크기가 충분히 커진 이후에, 기준 전압(VREF)이 기준 전압 생성기 회로(1200)로부터 출력될 수 있다. 예를 들어, 기준 전압 생성기 회로(2200)의 트랜지스터들(P1, P2, P3, PG)이 모두 턴-온될 수 있을 정도로 전압(VDD)의 크기가 충분히 크면, 기준 전압(VREF)이 생성될 수 있다.

도시된 실시 예에서, 전압(VDD)은 전자 장치(2000)가 초기화된 이후로부터 목표 전원 전압(VDD_S)까지 점진적으로 증가할 수 있다. 시점(t1) 이후부터, 전압(VDD)이 전압(VDD1)에 도달함에 따라, 기준 전압 생성기 회로(2200)로부터 기준 전압(VREF)이 생성될 수 있다. 예를 들어, 상승하는 전압(VDD)에 응답하여, 기준 전압 생성기 회로(2200)의 노드(N1)의 전압(V1)이 점진적으로 상승할 수 있다. 상승된 전압(V1)에 응답하여, 기준 전압(VREF) 또한 상승할 수 있다.

기준 전압(VREF)은 전압(VDD)이 상승함에 따라 상승할 수 있다. 기준 전압(VREF)의 크기는 일정한 전압으로 고정될 수 있다. 예를 들어, 시점(t2) 이후, 기준 전압(VREF)은 목표 기준 전압(VREF_T)의 크기를 갖는 전압으로 고정될 수 있다. 다시 말해서, 기준 전압 생성기 회로(2200)는 일정한 목표 전압을 기준 전압(VREF)으로서 출력할 수 있다.

전자 장치(2000)가 초기화된 이후로부터 시점(tST)까지, 스타트업 회로(2300)는 전압(VDD)과 동일한 크기의 스타트업 전압(VST)을 생성할 수 있다. 스타트업 회로(2300)는 스타트업 전압(VST)을 적응적 캐스코드 회로(2100)의 트랜지스터(NS)로 제공할 수 있다. 스타트업 전압(VST)이 트랜지스터(NS)의 문턱 전압보다 높은 시점부터, 트랜지스터(NS)가 턴-온되고, 그리고 바이어스 전압(VG)이 풀-다운 될 수 있다. 이에 따라, 기준 전압 생성기 회로(2200)의 트랜지스터(PG) 및 적응적 캐스코드 회로(2100)의 트랜지스터들(PB1, PB2)이 턴-온될 수 있다. 트랜지스터들(PG, PB1, PB2)이 모두 턴-온됨에 따라, 기준 전압(VREF)이 기준 전압 생성기 회로(1200)로부터 출력되기 시작할 수 있다.

일 실시 예에 있어서, 스타트업 회로(2300)는 바이어스 전압(VG)의 크기를 조정함으로써, 기준 전압(VREF)이 출력되기 시작하는 시점을 앞당길 수 있다. 스타트업 회로(2300)는 트랜지스터(NS)의 게이트로 인가되는 바이어스 전압(VG)을 풀-다운함으로써, 트랜지스터(PG)가 턴-온되는 시점을 앞당길 수 있다. 이에 따라, 기준 전압 생성기 회로(1200)는 더 빨리 기준 전압(VREF)을 출력할 수 있다. 시점(tST)에서의 스타트업 전압(VST)인 전압(VDD1)은 트랜지스터(NS)의 문턱 전압보다 높을 수 있다.

시점(tST) 이후, 스타트업 회로(2300)는 접지 전압과 동일한 크기의 스타트업 전압(VST)을 생성할 수 있다. 시점(tST)은 기준 전압(VREF)의 크기가 미리 결정된 값이 되는 시점일 수 있다. 도시된 실시 예에서, 시점(tST)은 기준 전압(VREF)의 크기가 전압(VREF_ST)의 크기가 되는 시점일 수 있다. 시점(tST)은 기준 전압(VREF)이 목표 기준 전압(VREF_T)에 도달하는 시점(t2)보다 선행할 수 있다.

스타트업 전압(VST)이 접지 전압으로 전이(transition)되는 시점(tST)은 공정이나 온도 등 다양한 요소들에 기반하여 결정될 수 있다. 스타트업 전압(VST)이 접지 전압과 실질적으로 동일해짐에 따라, 트랜지스터(NS)는 턴-오프될 수 있다. 따라서, 시점(tST) 이후부터, 스타트업 회로(2300)는 바이어스 전압(VG)의 크기에 실질적으로 영향을 미치지 않을 수 있다.

도 9는 본 발명의 일 실시 예에 따른 스토리지 장치(3000)의 예시적인 블록도를 도시한다. 도 9를 참조하면, 스토리지 장치(3000)는 메모리 컨트롤러(3100) 및 불휘발성 메모리 장치(3200)를 포함할 수 있다. 일 실시 예에 있어서, 스토리지 장치(3000)는 SSD(Solid State Drive)로서 구현될 수 있다.

메모리 컨트롤러(3100)는 PMIC(3110; Power Management Integrated Circuit), 호스트 인터페이스(3120), 버퍼 메모리(3130), 플래시 인터페이스(3140), 및 프로세서(3150)를 포함할 수 있다. 메모리 컨트롤러(3100)는 불휘발성 메모리 장치(3200)에 데이터를 쓰거나, 또는 불휘발성 메모리 장치(3200)로부터 데이터를 읽기 위한 다양한 요청들을 외부 호스트로부터 수신할 수 있다.

PMIC(3110)는 외부 장치로부터 공급된 전압에 기반하여, 구동 전압(VDDD)을 생성할 수 있다. PMIC(3110)는 구동 전압(VDDD)을 메모리 컨트롤러(3100)의 구성 요소들로 공급할 수 있다.

PMIC(3110)는 적응적 캐스코드 회로(3111), 기준 전압 생성기 회로(3112), 및 스타트업 회로(3113)를 포함할 수 있다. 적응적 캐스코드 회로(3111)는 도 1의 적응적 캐스코드 회로(1100) 또는 도 6의 적응적 캐스코드 회로(2100)와 유사하게 구현될 수 있다. 기준 전압 생성기 회로(3112)는 도 1의 기준 전압 생성기 회로(1200)와 유사하게 구현될 수 있다. 스타트업 회로(3113)는 도 6의 스타트업 회로(2300)와 유사하게 구현될 수 있다. 몇몇 실시 예들에 있어서, 적응적 캐스코드 회로(3111), 기준 전압 생성기 회로(3112), 및 스타트업 회로(3113)는 메모리 컨트롤러(3100)의 다른 구성 요소들에 포함될 수도 있다.

PMIC(3110)는 기준 전압 생성기 회로(3112)로부터 생성된, 온도 변화에 무관하게 일정한 기준 전압을 이용하여 스토리지 장치(3000)의 동작을 위한 구동 전압(VDDD)을 생성할 수 있다. 예를 들어, 적응적 캐스코드 회로(3111)는 기준 전압 생성기 회로(3112)에 포함된 BJT의 이미터-베이스 전압(또는 베이스-이미터 전압)의 온도에 따른 변화를 보상하기 위한 바이어스 전압을 생성할 수 있다. 적응적 캐스코드 회로(3111)로부터 생성된 바이어스 전압에 응답하여, 기준 전압 생성기 회로(3112)는 PVT 변화에도 불구하고, 일정한 기준 전압을 생성할 수 있다. 기준 전압 생성기 회로(3112)는 상대적으로 낮은 전원 전압 하에서도 정밀한 기준 전압을 생성할 수 있다. 이에 따라, 전력을 적게 소모하면서도 성능이 개선된 메모리 컨트롤러(3100)가 제공될 수 있다.

호스트 인터페이스(3120)는 외부의 호스트로부터 다양한 요청들을 수신할 수 있다. 호스트 인터페이스(3120)는 수신된 요청들을 디코딩할 수 있다. 호스트 인터페이스(3120)는 디코딩된 요청들을 버퍼 메모리(3130)에 저장할 수 있다. 호스트 인터페이스(3120)는 수신된 다양한 요청들에 응답하여, 호스트로 데이터를 전송할 수 있다.

버퍼 메모리(3130)는 RAM(Random Access Memory)을 포함할 수 있다. 예를 들어, 버퍼 메모리(3130)는 SRAM(Static RAM) 또는 DRAM(Dynamic RAM)을 포함할 수 있다. 프로세서(3150)의 제어 하에, 버퍼 메모리(3130)는 호스트로부터 수신된 요청들, 불휘발성 메모리 장치(3200)로 기입되기 위한 데이터, 또는 불휘발성 메모리 장치(3200)로부터 판독된 데이터를 일시적으로 저장할 수 있다.

플래시 인터페이스(3140)는 프로세서(3150)의 제어 하에 불휘발성 메모리 장치(3200)와 통신할 수 있다. 플래시 인터페이스(3140)는 프로세서(3150)에 의해 생성된 명령들 및 어드레스들, 및 버퍼 메모리(3130)에 저장된 데이터를 채널들(CH1~CHn; n은 양의 정수)을 통해 불휘발성 메모리 장치(3200)로 전송할 수 있다. 플래시 인터페이스(3140)는 불휘발성 메모리 장치(3200)에 저장된 데이터를 채널들(CH1~CHn)을 통해 수신할 수 있다.

프로세서(3150)는 메모리 컨트롤러(3100)를 구동하기 위한 운영 체제 또는 펌웨어를 구동할 수 있다. 버퍼 메모리(3130)에 저장된 호스트로부터의 요청들에 기반하여, 프로세서(3150)는 불휘발성 메모리 장치(3200)를 제어하기 위한 명령들 및 어드레스들을 생성할 수 있다. 프로세서(3150)는 생성된 명령들 및 어드레스들을 플래시 인터페이스(3140)로 전송할 수 있다. 프로세서(3150)의 제어 하에, 버퍼 메모리(3130)에 저장된 데이터가 플래시 인터페이스(3140)에 의해 불휘발성 메모리 장치(3200)로 저장될 수 있다. 프로세서(3150)의 제어 하에, 불휘발성 메모리 장치(3200)에 저장된 데이터가 플래시 인터페이스(3140)에 의해 읽히고, 그리고 버퍼 메모리(3130)로 저장될 수 있다.

불휘발성 메모리 장치(3200)는 플래시 메모리들(3201~320n)을 포함할 수 있다. 플래시 메모리들(3201~320n)은 대응하는 채널들(CH1~CHn)로 각각 연결될 수 있다. 메모리 컨트롤러(3100)의 제어 하에, 불휘발성 메모리 장치(3200)는 데이터를 저장할 수 있다. 메모리 컨트롤러(3100)의 제어 하에, 불휘발성 메모리 장치(3200)에 저장된 데이터가 판독될 수 있다.

도 10은 본 발명의 일 실시 예에 따른 전압 레귤레이터(4000)의 예시적인 블록도를 도시한다. 도 10을 참조하면, 전압 레귤레이터(4000)는 에러 증폭기(4001), 저항들(RF, RS), 적응적 캐스코드 회로(4100), 기준 전압 생성기 회로(4200), 및 스타트업 회로(4300)를 포함할 수 있다.

일 실시 예에 있어서, 적응적 캐스코드 회로(4100)는 도 1의 적응적 캐스코드 회로(1100) 또는 도 6의 적응적 캐스코드 회로(2100)와 유사하게 구현될 수 있다. 기준 전압 생성기 회로(4200)는 도 1의 기준 전압 생성기 회로(1200)와 유사하게 구현될 수 있다. 스타트업 회로(4300)는 도 6의 스타트업 회로(2300)와 유사하게 구현될 수 있다.

기준 전압 생성기 회로(4200)는 에러 증폭기(4001)의 제 1 입력단(예를 들어, 반전 입력단)으로 기준 전압(VREF)을 제공할 수 있다. 에러 증폭기(4001)는 기준 전압(VREF)이 인가되는 제 1 입력단 및 저항(RS)의 제 1 단으로 연결된 제 2 입력단(예를 들어, 비반전 입력단)을 포함할 수 있다. 에러 증폭기(4001)는 기준 전압(VREF) 및 저항(RS) 양단의 전압의 차를 증폭할 수 있다. 에러 증폭기(4001)는 증폭된 전압을 조정 전압(VREG)으로서 출력할 수 있다.

저항(RF)은 에러 증폭기(4001)의 출력단 및 저항(RS)의 제 1 단 사이에 연결될 수 있다. 저항(RS)은 저항(RF) 및 접지 단 사이에 연결될 수 있다. 에러 증폭기(4001)로부터 출력된 조정 전압(VREG)은 저항들(RF, RS)을 거쳐 에러 증폭기(4001)로 피드백된다. 조정 전압(VREG)은 저항들(RF, RS)을 가변함으로써 조정될 수 있다.

적응적 캐스코드 회로(4100)는 기준 전압 생성기 회로(4200)에 포함된 BJT의 이미터-베이스 전압(또는 베이스-이미터 전압)의 온도에 따른 변화를 보상할 수 있다. 따라서, 기준 전압 생성기 회로(4200)는 PVT 변화에도 불구하고, 일정한 기준 전압(VREF)을 생성할 수 있다. 결과적으로, 전압 레귤레이터(4000)의 정확성이 개선될 수 있다.

도 11은 본 발명의 또 다른 실시 예에 따른 전자 장치(5000)의 예시적인 블록도를 도시한다. 전자 장치(5000)는 컨트롤러(5100), PMIC(5200), 센서(5300), 에너지 추출기(5400), 워킹 메모리(5500), 통신 장치(5600), 및 스토리지 장치(5700)를 포함할 수 있다. 전자 장치(5000)의 구성 요소들은 내부 버스를 통해 서로 통신할 수 있다.

전자 장치(5000)는 컴퓨팅 시스템, 메모리 시스템, 전자 시스템, 통신 시스템 등으로도 지칭될 수 있다. 또는, 전자 장치(5000)는 에너지 하베스팅 시스템, 배터리-리스(Battery-less) 시스템 등으로도 지칭될 수 있다. 예를 들어, 전자 장치(5000)는 랩톱 컴퓨터, 태블릿 컴퓨터, 모바일 장치, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Media Player), 웨어러블(Wearable) 장치, IoT(Internet of Things) 장치, 드론 등일 수 있다. 다른 예를 들어, 전자 장치(5000)는 IoT 시스템을 구성하거나, 또는 그에 포함될 수 있다.

컨트롤러(5100)는 전자 장치(5000)의 동작을 제어할 수 있다. 컨트롤러(5100)는 프로세서, 마이크로 컨트롤러, 마이크로 프로세서 등으로도 지칭될 수 있다. 컨트롤러(5100)는 전자 장치(5000)의 중앙 처리 장치(Central Processing Unit; CPU)로서의 기능을 수행할 수 있다. 예를 들어, 컨트롤러(5100)는 전자 장치(5000) 내에서 생성되거나 또는 전자 장치(5000) 외부로부터 수신되는 다양한 신호들을 처리하기 위한 논리 회로 등을 포함할 수 있다. 다른 예를 들어, 컨트롤러(5100)는 워킹 메모리(5500)로 로드된 응용 프로그램들, 펌웨어들, 또는 소프트웨어들을 실행하기 위한 코어(들)를 포함할 수 있다.

PMIC(5200)는 전자 장치(5000)의 구성 요소들로 구동 전압을 제공할 수 있다. 예를 들어, PMIC(5200)는 전자 장치(5000)로 에너지 추출기(5400)를 통해 공급되는 전원 전압에 기반하여, 다양한 레벨의 전압들을 생성할 수 있다. PMIC(5200)는 생성된 전압들을 전자 장치(5000)의 다른 구성 요소들로 구동 전압으로서 제공할 수 있다. PMIC(5200)로부터 공급된 구동 전압에 응답하여, 전자 장치(5000)의 다른 구성 요소들이 동작할 수 있다.

일 실시 예에 있어서, PMIC(5200)는 도 1의 적응적 캐스코드 회로(1100) 및 기준 전압 생성기 회로(1200)를 포함할 수 있다. 또는, PMIC(5200)는 도 6의 적응적 캐스코드 회로(2100), 기준 전압 생성기 회로(2200), 및 스타트업 회로(2300)를 포함할 수 있다. PMIC(5200)는 에너지 추출기(5400)로부터 공급되는 전원 전압에 기반하여, 정확도가 개선된 기준 전압을 생성할 수 있다. 생성된 기준 전압에 기반하여, PMIC(5200)는 전자 장치(5000)의 다른 구성 요소들로 구동 전압을 공급할 수 있다.

센서(5300)는 전자 장치(5000)의 외부의 환경 변화 또는 표적 물지 등을 감지할 수 있다. 예를 들어, 센서(5300)는 온도 센서 등과 같이 전자 장치(5000)의 주변 환경을 감지하는 센서를 포함할 수 있다. 다른 예를 들어, 센서(5300)는 혈당 센서, 효소 센서, 면역 센서 등과 같은 바이오 센서를 포함할 수 있다.

에너지 추출기(5400)는 전자 장치(5000)의 외부로부터 전자 장치(5000)의 동작을 위한 전기 에너지를 공급받을 수 있다. 예를 들어, 에너지 추출기(5400)는 전자 장치(5000)의 외부로부터 전압을 공급받을 수 있다. 에너지 추출기(5400)는 전자 장치(5000)의 외부 장치로부터 전압을 공급받기 위한 유선 전력 수신기 또는 무선 전력 수신기를 포함할 수 있다. 다른 예를 들어, 에너지 추출기(5400)는 에너지 하베스팅 소자 등을 포함할 수 있다. 에너지 추출기(5400)는 에너지 하베스팅 소자를 이용하여, 전자 장치(5000)의 주변 환경으로부터 전기 에너지를 획득(추출)할 수 있다.

몇몇 실시 예들에 있어서, 전자 장치(5000)의 에너지 추출기(5400)는 에너지 하베스팅 소자 또는 무선 전력 수신기 등을 통해 전원 전압을 공급받을 수 있다. 이러한 실시 예들에 있어서, 전자 장치(5000)로 공급되는 전원 전압의 레벨이 상대적으로 낮을 수 있다. PMIC(5200)는 낮은 전압 하에서 더 적은 전력으로 동작하면서, 동시에 정확한 구동 전압을 전자 장치(5000)의 다른 구성 요소들로 제공할 수 있다.

워킹 메모리(5500)는 컨트롤러(5100)에 의해 사용되거나 사용될 예정인 데이터를 일시적으로 저장할 수 있다. 예를 들어, 워킹 메모리(5500)는 컨트롤러(5100)에 의해 처리된 데이터, 또는 컨트롤러(5100)에 의해 실행될 예정인 프로그램 코드들, 명령어들, 또는 소프트웨어들 등을 일시적으로 저장할 수 있다. 워킹 메모리(5500)는 전자 장치(5000)의 주 기억 장치로서의 기능을 수행할 수 있다. 워킹 메모리(5500)는 SRAM 또는 DRAM 등과 같은 RAM으로서 구현될 수 있다.

통신 장치(5600)는 전자 장치(5000)의 외부 장치와 무선 또는 유선으로 통신할 수 있다. 통신 장치(5600)는 외부 장치로부터 전자 장치(5000)의 동작을 위한 데이터를 수신할 수 있다. 통신 장치(5600)는 컨트롤러(5100)에 의해 생성된 데이터를 외부 장치로 전송할 수 있다.

스토리지 장치(5700)는 전자 장치(5000)의 보조 기억 장치로서의 기능을 수행할 수 있다. 스토리지 장치(5700)는 컨트롤러(5100)에 의해 실행될 수 있는 다양한 명령어들, 프로그램 코드들, 응용 프로그램들, 또는 소프트웨어들을 저장할 수 있다. 스토리지 장치(5700)는 전자 장치(5000)의 외부 장치로부터 수신된 데이터를 저장할 수 있다. 스토리지 장치(5700)는 컨트롤러(5100)에 의해 생성된 데이터를 저장할 수 있다.

상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안 되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

1000: 전자 장치
1100: 적응적 캐스코드 회로
1200: 기준 전압 생성기 회로

Claims

제 1 노드 및 제 2 노드로 제 1 전류를 각각 공급하는 제 1 전류원, 상기 제 1 노드의 제 1 전압 및 상기 제 2 노드의 제 2 전압의 차를 증폭하고 그리고 차동 전압을 출력하는 증폭기, 상기 제 1 노드로 연결된 제 1 BJT, 상기 제 2 노드로 연결된 제 1 저항, 상기 제 1 저항 및 접지 단 사이에 연결된 제 2 BJT, 상기 제 2 노드 및 상기 접지 단 사이에 연결된 제 2 저항, 및 상기 제 1 전류원로부터 제 2 전류를 공급받는 제 1 트랜지스터를 포함하고, 그리고 기준 전압을 상기 제 1 전압 및 상기 제 2 전압에 기반하여 생성하는 기준 전압 생성기 회로; 및
상기 제 1 트랜지스터의 게이트로 인가되는 바이어스 전압을 생성하는 적응적 캐스코드 회로를 포함하되,
상기 적응적 캐스코드 회로는 상기 제 1 BJT의 이미터-베이스 전압의 온도에 따른 변화를, 상기 바이어스 전압을 이용하여 보상하는 전자 장치.
제 1 항에 있어서,
상기 제 1 전류원은:
상기 제 1 노드로 연결되고 그리고 상기 제 1 전류가 공급되는 제 1 소스 트랜지스터;
상기 제 2 노드로 연결되고 그리고 상기 제 1 전류가 공급되는 제 2 소스 트랜지스터; 및
상기 증폭기의 출력단으로 연결되는 게이트를 포함하고 그리고 상기 제 2 전류가 공급되는 제 3 소스 트랜지스터를 포함하고,
상기 제 3 소스 트랜지스터의 제 1 단은 상기 제 4 트랜지스터의 제 1 단으로 연결되는 전자 장치.
제 2 항에 있어서,
상기 제 1 전압, 상기 제 2 전압, 및 상기 제 4 트랜지스터의 상기 제 1 단으로 인가되는 제 3 전압은 서로 동일한 전자 장치.
제 1 항에 있어서,
상기 적응적 캐스코드 회로는:
상기 증폭기의 출력 단으로 연결된 게이트를 포함하고, 상기 차동 전압을 수신하고, 그리고 상기 차동 전압에 응답하여 제 3 전류를 출력하는 제 2 트랜지스터; 및
상기 증폭기의 상기 출력단으로 연결된 게이트를 포함하고, 상기 차동 전압을 수신하고, 그리고 상기 차동 전압에 응답하여 상기 제 2 전류와 동일한 양의 제 4 전류를 출력하는 제 3 트랜지스터를 더 포함하는 전자 장치.
제 1 항에 있어서,
상기 적응적 캐스코드 회로는:
상기 바이어스 전압이 인가되는 게이트 및 상기 바이어스 전압이 인가되는 제 1 단을 포함하는 제 2 트랜지스터; 및
상기 바이어스 전압이 인가되는 게이트를 포함하는 제 3 트랜지스터를 더 포함하는 전자 장치.
제 5 항에 있어서,
상기 제 2 트랜지스터 및 상기 제 3 트랜지스터로 각각 상기 제 2 전류와 동일한 양의 제 3 전류를 공급하는 제 2 전류원을 더 포함하는 전자 장치.
제 5 항에 있어서,
상기 제 2 트랜지스터의 제 2 단으로 인가되는 전압, 상기 제 3 트랜지스터의 제 1 단으로 인가되는 전압, 및 상기 제 4 트랜지스터의 상기 제 1 단으로 인가되는 전압은 서로 동일한 전자 장치.
제 1 항에 있어서,
상기 적응적 캐스코드 회로는:
상기 바이어스 전압이 인가되는 제 1 단을 포함하는 제 2 트랜지스터; 및
상기 제 2 트랜지스터의 게이트로 연결되는 게이트, 상기 제 2 트랜지스터의 게이트로 연결된 제 1 단, 및 상기 접지 단으로 연결된 제 2 단을 포함하는 제 3 트랜지스터; 및
상기 제 2 전류와 동일한 양의 제 1 미러 전류를 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터로 공급하는 전류원을 포함하는 전자 장치.
제 8 항에 있어서,
상기 제 2 트랜지스터의 크기는 상기 제 3 트랜지스터의 크기와 동일한 전자 장치.
제 1 항에 있어서,
상기 적응적 캐스코드 회로는:
제 2 전류원;
상기 제 2 전류원 및 상기 접지 단 사이에 연결된 제 2 트랜지스터; 및
상기 제 2 트랜지스터와 병렬로 연결된 제 3 저항을 더 포함하는 전자 장치.
제 10 항에 있어서,
상기 제 2 전류원은 상기 제 1 전류와 동일한 양의 레플리카 전류를 상기 제 2 트랜지스터로 공급하는 전자 장치.
제 10 항에 있어서,
상기 제 2 트랜지스터는 BJT로 구현되고, 그리고
상기 제 2 트랜지스터의 이미터-베이스 전압은 상기 제 1 BJT의 상기 이미터-베이스 전압과 동일한 전자 장치.
제 1 노드 및 제 2 노드로 제 1 전류를 각각 공급하는 제 1 전류원, 상기 제 1 노드의 제 1 전압 및 상기 제 2 노드의 제 2 전압의 차를 증폭하는 증폭기, 및 상기 제 1 전류원으로부터 제 2 전류를 공급받는 제 1 트랜지스터를 포함하고, 그리고 기준 전압을 상기 제 1 전압 및 상기 제 2 전압에 기반하여 생성하는 기준 전압 생성기 회로;
상기 제 1 트랜지스터의 게이트로 인가되는 바이어스 전압을 생성하는 적응적 캐스코드 회로; 및
상기 적응적 캐스코드 회로로 상기 바이어스 전압의 크기를 조정하기 위한 스타트업 전압을 공급하는 스타트업 회로를 포함하되,
상기 제 1 전압, 상기 제 2 전압, 및 상기 제 1 트랜지스터의 상기 제 1 전류원으로 연결된 제 1 단의 전압은 서로 동일한 전자 장치.
제 13 항에 있어서,
상기 기준 전압 생성기 회로는 상기 제 1 노드 및 접지 단 사이에 연결된 제 1 BJT를 더 포함하되,
상기 적응적 캐스코드 회로는 상기 제 1 BJT의 이미터-베이스 전압의 온도에 따른 변화를, 상기 바이어스 전압을 이용하여 보상하는 전자 장치.
제 13 항에 있어서,
상기 적응적 캐스코드 회로는 상기 제 1 트랜지스터의 상기 게이트로 연결되는 제 1 단 및 상기 스타트업 전압이 인가되는 게이트를 포함하는 제 2 트랜지스터를 더 포함하는 전자 장치.
제 15 항에 있어서,
상기 스타트업 전압은:
상기 전자 장치가 초기화된 이후로부터, 상기 기준 전압의 크기가 제 1 레벨이 되는 제 1 시점까지, 상기 전자 장치로 공급되는 구동 전압의 크기와 동일하고, 그리고
상기 제 1 시점 이후부터, 접지 전압의 크기와 동일한 전자 장치.
제 13 항에 있어서,
상기 적응적 캐스코드 회로는:
상기 제 1 트랜지스터, 상기 바이어스 전압이 인가되는 게이트 및 상기 바이어스 전압이 인가되는 제 1 단을 포함하는 제 2 트랜지스터, 및 상기 바이어스 전압이 인가되는 게이트를 포함하고, 그리고 상기 제 2 전류와 동일한 양의 제 3 전류가 흐르는 제 3 트랜지스터를 포함하는 전압 버퍼 회로;
상기 전압 버퍼 회로로 연결되고, 그리고 상기 제 3 전류를 미러링하는 제 1 전류 미러 회로;
상기 전압 버퍼 회로로 상기 제 3 전류를 공급하는 제 2 전류원 회로; 및
상기 제 2 전류원으로부터 상기 제 1 전류와 동일한 크기의 레플리카 전류를 공급받고, 그리고 상기 제 1 전압이 인가되는 레플리카 트랜지스터를 포함하는 레플리카 회로를 포함하는 전자 장치.
제 1 노드 및 제 2 노드로 제 1 전류를 각각 공급하고, 그리고 제 3 노드로 제 2 전류를 공급하는 제 1 전류원, 및 상기 기준 전압이 출력되는 상기 기준 전압 생성기 회로의 출력 노드로 연결된 제 1 단 및 상기 제 2 전류가 인가되는 제 2 단을 포함하는 제 1 트랜지스터를 포함하고, 그리고 상기 제 1 노드의 제 1 전압 및 상기 제 2 노드의 제 2 전압 사이의 차 및 상기 제 2 전류에 연관된 기준 전압을 생성하는 기준 전압 생성기 회로;
상기 제 1 트랜지스터의 게이트로 연결된 제 1 단을 포함하는 제 2 트랜지스터(NS)를 포함하는 적응적 캐스코드 회로; 및
상기 제 2 트랜지스터의 게이트로 스타트업 전압을 공급하는 스타트업 회로를 포함하되,
상기 제 1 노드로 인가되는 전압, 상기 제 2 노드로 인가되는 전압, 및 상기 제 1 트랜지스터의 상기 제 2 단의 전압은 서로 동일한 전자 장치.
제 18 항에 있어서,
상기 적응적 캐스코드 회로는 상기 제 1 트랜지스터의 게이트로 인가되는 바이어스 전압을 생성하고 그리고 상기 제 1 BJT의 이미터-베이스 전압의 온도에 따른 변화를, 상기 바이어스 전압을 이용하여 보상하는 전자 장치.
제 18 항에 있어서,
상기 제 2 트랜지스터는, 상기 스타트업 전압에 응답하여, 상기 바이어스 전압을 접지 단으로 전기적으로 연결하는 전자 장치.