KR20100071201A - 적층 세라믹 전자 부품의 제조방법 - Google Patents

적층 세라믹 전자 부품의 제조방법 Download PDF

Info

Publication number
KR20100071201A
KR20100071201A KR1020080129833A KR20080129833A KR20100071201A KR 20100071201 A KR20100071201 A KR 20100071201A KR 1020080129833 A KR1020080129833 A KR 1020080129833A KR 20080129833 A KR20080129833 A KR 20080129833A KR 20100071201 A KR20100071201 A KR 20100071201A
Authority
KR
South Korea
Prior art keywords
laminate
electronic component
ceramic electronic
manufacturing
multilayer ceramic
Prior art date
Application number
KR1020080129833A
Other languages
English (en)
Inventor
장동익
정지훈
김효정
조순삼
김두영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080129833A priority Critical patent/KR20100071201A/ko
Publication of KR20100071201A publication Critical patent/KR20100071201A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 적층 세라믹 전자 부품의 제조 방법에 관한 것이며, 본 발명의 적층 세라믹 전자 부품의 제조 방법은 내부 전극 패턴이 형성된 다수의 세라믹 시트가 적층된 적층체를 마련하는 단계; 상기 적층체의 하면에 점착 테이프를 부착하는 단계; 및 상기 점착 테이프가 부착된 적층체를 압착하는 단계를 포함하는 것을 그 특징으로 한다.
적층세라믹, 그린시트, 압착

Description

적층 세라믹 전자 부품의 제조방법{Method of manufacturing laminated ceramic electronic component}
본 발명은 적층 세라믹 전자 부품의 제조 방법에 관한 것으로, 보다 구체적으로는 적층체의 하면을 점착 테이프로 고정하고 압착 공정을 실시함으로써, 압착시 변형이 일어나는 것을 억제하고, 전극부와 비전극부의 밀도차를 줄여 크랙(Crack)이나 디라미네이션(delamination)과 같은 구조 결함이 발생하는 것을 방지할 수 있는 적층 세라믹 전자 부품의 제조 방법에 관한 것이다.
일반적으로 적층 세라믹 전자 부품의 제조 공정은 세라믹 파우더, 폴리머, 용제 등을 혼합하여 세라믹 슬러리를 제조하는 단계, 세라믹 슬러리를 캐리어 필름 위에 도포한 후 건조시켜 수 ㎛ 두께의 세라믹 그린 시트를 제조하는 단계, 세라믹 그린 시트 표면에 내부 전극 패턴을 형성하는 단계, 세라믹 그린 시트를 캐리어 필름으로부터 분리하고, 수십~ 수백층으로 겹쳐 쌓아올려 세라믹 적층체를 형성하는 단계, 상기 세라믹 적층체를 고온, 고압으로 압착하여 딱딱한 바(bar) 형태로 만드는 단계 및 상기 바(bar) 형태의 적층체를 절단하는 단계로 이루어진다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다. 이에 따라, 세라믹 적층체의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께가 2㎛ 이하이면서 적층수가 500 층 이상인 적층 세라믹 전자 부품들이 제조되어 있다.
그러나 이와 같이 세라믹 적층체의 적층수가 높아짐에 따라 내부 전극이 형성된 부분(이하, '전극부'라 함)과 내부 전극이 형성되지 않은 부분(이하, '비전극부'라 함)의 두께 차가 커지게 되고, 그 결과 적층체를 고온, 고압으로 압착하는 공정에서, 이러한 두께차에 의해 적층체가 불균일하게 변형 압착된다는 문제가 발생한다.
도 1은 종래의 적층 세라믹 전자 부품 제조 시에 발생하는 변형 압착을 설명하기 위한 도면으로, 압착전 세라믹 그린 시트의 형태와 압착 후의 변형이 일어난 세라믹 그린 시트의 형태가 도시되어 있다. 일반적으로 세라믹 그린 시트의 전극부와 비전극부 사이에는 내부 전극의 높이만큼의 단차가 발생하게 된다. 이러한 그린 시트를 다층으로 적층하여 세라믹 적층체를 형성할 경우, 비전극부의 밀도가 전극부에 비해 낮아지게 된다. 따라서, 적층체를 고온, 고압으로 압착할 경우, 밀도가 낮은 비전극부에 상대적으로 많은 압력이 가해지면서, 도 1에 도시된 바와 같은 변형이 일어나게 된다. 이와 같은 변형 압착은 절단 후 내부 전극이 외부로 노출되는 불량 발생의 원인이 된다. 일반적으로 적층체의 절단은 두 대의 카메라가 적층체 가장 자리에 있는 절단 인덱스(cutting index)(2)를 인식하여 절단선(3)을 설정하고, 이에 따라 절단을 수행하게 된다(도 4 참조). 그런데 도 1에 도시된 바와 같이 압착 변형이 일어나면 그린 시트 상의 일부 내부 전극들(1)의 위치가 달라지게 된고, 그 결과 절단 후 내부 전극이 외부로 노출되는 불량이 발생하게 된다.
또한, 전극부와 비전극부 사이의 밀도차에 의해 크랙(crack), 디라미네이션(delamination) 또는 기공 형성과 같은 내부 구조 결함이 발생할 수 있다. 이와 같은 내부 구조 결함이 발생할 경우, 내부 구조 강도가 취약해지면서 내열, 내습성 저하로 이어져 제품의 신뢰성이 떨어지게 된다. 이와 같은 문제점은 적층수가 높아질 수록 더욱 커지게 된다.
따라서, 이와 같은 문제점을 해결하기 위해 여러가지 방안이 제시되었다. 그 중 대표적인 방법으로 적층체를 창틀 모양의 압착 지그(JIG)에 넣고 압착시킴으로써, 적층체의 변형 압착을 억제하는 방법이 있다. 그러나 이 방법의 경우, 지그와 적층체 사이에 틈이 생기면 변형을 억제하는 효과가 현저히 떨어지기 때문에, 적층체 및 지그(JIG)의 엄격한 사이즈 관리가 요구되고, 지그(JIG) 사용에 따라 생산 비용이 높아지고, 생산 효율이 떨어진다는 문제점이 있다. 또한, 전극부와 비전극부의 밀도차를 근본적으로 개선하는 방법이 아니기 때문에, 내부 결함을 억제하는데는 큰 효과가 없다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 변형 압착을 억제하고, 내부 결함을 효과적으로 방지할 수 있는 적층 세라믹 전자 부품 제조 방법을 제공하는 것을 그 목적으로 한다.
이를 위해 본 발명은 일 측면에서 내부 전극이 형성된 다수의 세라믹 시트가 적층된 적층체를 마련하는 단계; 상기 적층체의 하면에 점착 테이프를 부착하는 단계; 및 상기 점착 테이프가 부착된 적층체를 압착하는 단계를 포함하는 적층 세라믹 전자 부품의 제조 방법을 제공한다.
이때 상기 점착 테이프는 고분자 필름 및 상기 고분자 필름 상에 코팅된 점착층을 포함하는 것이 바람직하며, 상기 고분자 필름은 PET 필름일 수 있고, 상기 점착층은 70 내지 95중량%의 점착 수지 및 5 내지 30중량%의 입자 셀을 포함하는 것이 바람직하다. 또한, 상기 점착층은 두께가 10 내지 60㎛정도인 것이 바람직하다.
또한, 상기 입자셀은 평균 입경이 5㎛ 내지 20㎛정도인 것이 바람직하다.
상기 점착 수지는 아크릴 수지, 에폭시 수지 및 이들의 조합으로 이루어진 군 으로부터 선택되는 것이 바람직하며, 상기 입자 셀은 예를 들면, 폴리염화비닐리덴 과 같은 열 가소성 수지(thermoplastic resin)로 이루어지는 것이 바람직하다.
한편, 상기 압착하는 단계는 온도 60 내지 95℃, 압력 500 내지 1000kg/cm2의 조건 하에서 수행되는 것이 바람직하며, 정수압 압착으로 수행되는 것이 특히 바람직하다.
또한, 본 발명은 상기 압착하는 단계 이전에 적층체 상면에 탄성 재질 플레이트를 적용하는 단계를 더 포함할 수 있으며, 이때 상기 탄성 재질 플레이트는 고무 또는 종이로 이루어질 수 있다.
본 발명의 적층 세라믹 전자 부품 제조 방법에 의하면, 적층체 하면이 점착 테이프에 의해 고정되기 때문에 압착 변형이 억제되고, 그 결과 절단 후 내부 전극 노출에 의한 불량율을 줄일 수 있다.
또한, 점착 테이프의 점착층의 탄성에 의해 밀도가 낮은 비전극부가 가압되면서, 비전극부와 전극부의 밀도차가 줄어들고, 그 결과 내부 결함 발생을 방지하는데 효과적이다.
이하, 도면을 참조하여 본 발명을 보다 구체적으로 설명하기로 한다.
도 2에는 본 발명의 일 실시예가 도시되어 있다.
도 2에 도시된 바와 같이, 본 발명의 적층 세라믹 전자 부품 제조 방법은 내부 전극 패턴이 형성된 다수의 세라믹 시트가 적층된 적층체(10)를 마련하는 단계(A); 상기 적층체(10)의 하면에 점착 테이프(40)를 부착하는 단계(B); 및 상기 점착 테이프(40)가 부착된 적층체(10)를 압착하는 단계(C)를 포함한다.
내부 전극 패턴이 형성된 세라믹 시트는 당해 기술 분야에 알려진 다양한 방법들, 예를 들면, 세라믹 슬러리를 캐리어 필름 상에 도포하고 건조하여 세라믹 그린 시트를 형성하고, 세라믹 그린 시트 표면에 도전성 페이스트를 인쇄하여 내부 전극 패턴을 형성한 다음, 캐리어 필름을 분리하는 방법 등에 의해 제조될 수 있다.
이러한 방법을 통해 내부 전극 패턴이 형성된 세라믹 시트를 원하는 적층수로 겹쳐 쌓아올리는 방법으로 세라믹 적층체를 마련할 수 있다.
그런 다음 상기 적층체 하면에 점착 테이프를 부착한다. 점착 테이프는 적층체를 고정하여 압착 시 변형이 일어나는 것을 방지하기 위한 것으로, 본 발명에서 상기 점착 테이프는 고분자 필름 및 상기 고분자 필름 상에 코팅된 점착층을 포함할 수 있다.
이때 상기 고분자 필름으로는 일반적으로 사용되는 플라스틱 필름들, 예를 들면, PET(PolyEthylene Terephthalate, 폴리에틸렌 테레프탈레이트) 등이 사용될 수 있다.
또한, 상기 점착층은 적층체와 점착 테이프를 접착시킬 수 있도록 점착력을 갖는 점착 수지들, 예를 들면, 아크릴 수지, 에폭시 수지 또는 이들의 조합으로 이루어질 수 있으며, 더 바람직하게는 입자 셀이 분산된 점착 수지로 이루어질 수 있다.
상기 입자 셀들은 점착 수지에 고정력을 부여하기 위한 것으로, 예를 들면, 폴리염화비닐리덴 등과 같은 열가소성 수지로 이루어진 입자 셀을 사용할 수 있다.
한편, 상기 입자셀이 분산된 점착 수지의 경우, 상기 점착 수지의 함량은 70 내지 95중량%이고, 입자 셀의 함량은 5 내지 30중량% 정도인 것이 바람직하다. 입자 셀의 함량이 5% 미만이면, 고정 효과가 미미하고, 30%를 초과하면 점착력이 떨어진다는 문제점이 있기 때문이다.
한편, 상기 입자셀은 평균 입경이 5㎛ 내지 20㎛정도인 것이 바람직하다. 입자 셀의 평균 입경이 5㎛ 미만일 경우, 제조 비용이 너무 비싸지고, 20㎛를 초과할 경우, 점착층의 두께가 너무 두꺼워진다는 문제점이 있기 때문이다.
상기 점착층에는 바인더 수지, 입자 셀 이외에도 가교제나 경화제 등의 첨가물이 추가로 포함될 수 있다.
한편, 상기 점착층은 그 두께가 10 내지 60㎛ 정도인 것이 바람직하다. 점착층의 두께가 10㎛ 미만인 경우에는 점착력이 저하되어, 적층체와 점착 테이프가 박리되기 쉽고, 점착층의 두께가 60㎛를 초과하는 경우에는 점착층의 유동성이 커진다는 문제점이 있다.
상기와 같이 이루어진 점착 테이프를 적층체 하면에 부착한 다음, 압착을 실시한다. 상기 압착은 온도 60 내지 95℃, 압력 500 내지 1000kg/cm2의 조건 하에서 수행되는 것이 바람직하며, 특히 정수압 압착법으로 수행되는 것이 바람직하다.
정수압 압착은 물 또는 기름을 압착 매질로 하여 압착하는 방법으로, 정수압 압착법을 이용할 경우, 제품의 모든 면에 균일한 압력이 가해지기 때문에 압착이 균일하게 일어난다는 장점이 있다.
본 발명에서와 같이 점착 테이프를 적층체 하면에 부착한 다음 압착을 실시하면, 적층체의 하면이 점착 테이프에 의해 고정되기 때문에 도 1에 나타난 것과 같은 변형 압착이 억제되고, 도 2의 c에 도시된 바와 같이 압착시에 밀도가 낮은 비전극부 쪽으로 점착층이 밀려 올라가, 비전극부의 공극이 줄어들면서 밀도가 높아 지게 된다. 그 결과 전극부와 비전극부 사이의 밀도차가 줄어들게 된다.
한편, 도 3에는 본 발명의 다른 실시예가 기재되어 있다.
도 3에 도시된 바와 같이, 본 발명의 적층 세라믹 전자 부품 제조 방법은 내부 전극 패턴이 형성된 다수의 세라믹 시트가 적층된 적층체(10)를 마련하는 단계(A); 상기 적층체(10)의 하면에 점착 테이프(40)를 부착하고, 상기 적층체 상면에 탄성 재질 플레이트(50)를 적용하는 단계(B); 및 상기 점착 테이프(40)가 부착된 적층체(10)를 압착하는 단계(C)를 포함하여 이루어질 수 있다.
본 실시예의 특징은 적층체 하면에 점착 테이프를 부착함과 함께, 적층체 상면에 탄성 재질의 플레이트(50)를 추가로 적용한다는 점이다. 이때 적층체 하면에 점착 테이프를 부착하는 단계, 적층체 형성 단계 및 압착 단계는 상기와 동일하므로, 설명을 생략한다.
본 실시예서와 같이, 적층체 상면에 탄성 재질의 플레이트를 추가로 적용할 경우, 압착시에 상면의 탄성 재질의 플레이트가 밀도가 낮은 비전극부 쪽으로 밀려내려가게 된다. 그 결과 도 3에 도시된 바와 같이, 상면과 하면 양쪽에서 비전극부를 상대적으로 더 많이 가압하게 되므로, 비전극부와 전극부의 밀도차를 보다 효과적으로 개선할 수 있다.
이때 상기 탄성 재질 플레이트로는 실리콘 고무, 우레탄 고무 또는 종이 등의 재질로 이루어진 시트를 사용할 수 있다.
상기와 같은 과정을 거쳐 적층체가 딱딱한 바(bar) 형태로 압착되면, 절단, 소성, 연마, 외부 전극 형성, 도금 등의 후속 공정을 거쳐 적층 세라믹 전자 부품을 제조한다. 상기 후속 공정들은 당해 기술 분야에 잘 알려진 종래의 방법에 의해 이루어질 수 있다.
이하에서는 구체적인 실시예를 통해 본 발명을 보다 자세히 설명한다.
실시예
유전체 층의 두께가 1.2㎛이고, 내부 전극 패턴이 형성된 세라믹 그린 시트를 300층으로 적층하여 세라믹 적층체를 형성하였다.
다음으로, 아크릴 점착 수지와 에폭시 점착 수지를 혼합한 점착 수지와 평균 입도가 15㎛인 입자 셀을 9:1의 비율로 혼합하여 제조된 점착 수지 조성물을 PET 필름 위에 25 ㎛의 두께로 도포하여 점착 테이프를 제조하였다.
상기와 같이 제조된 점착 테이프를 적층체 하부에 부착하고, 온도 85℃, 압력 1000kg/cm2의 조건 하에서 정수압 압착하여, 바(bar) 형태의 적층체를 얻었다.
비교예
유전체 층의 두께가 1.2㎛이고, 내부 전극 패턴이 형성된 세라믹 그린 시트들을 300층으로 적층하여 세라믹 시트 적층체를 온도 85℃, 압력 1000kg/cm2의 조건 하에서 정수압 압착하여, 바(bar) 형태의 적층체를 얻었다.
실험예 1
상기 실시예 및 비교예에 의해 제조된 바 형태의 적층체를 각각 절단하여, 내부 전극이 외부로 노출되어 있는 불량 여부를 조사하였다. 적층체의 절단은 적층체 가장 자리에 있는 절단 인덱스를 카메라로 인식한 후, 절단하는 방법으로 이루어졌으며, 결과는 하기 [표 1]에 나타내었다.
[표 1]
내부 전극 외부 노출 불량율
실시예 1.5% 이하
비교예 7 ~ 9%
표 1에 나타난 바와 같이, 실시예의 경우, 내부 전극이 외부로 노출되는 불량율이 비교예에 비해 현저히 개선된 것을 알 수 있으며, 이는 점착 테이프가 적층체 하면을 고정하여 압착시 변형이 일어나는 것을 억제하기 때문이다.
실험예 2
상기 실시예 및 비교예에 의해 제조된 바 형태의 적층체의 전극부와 비전극부의 밀도차를 측정하였으며, 측정 결과는 하기 [표 2]에 나타내었다.
[표 2]
밀도차
실시예 1% 이내
비교예 4~8%
표 2에 나타난 바와 같이, 본 발명의 방법으로 제조된 실시예의 적층체는 전극부와 비전극부의 밀도차가 종래 방법으로 제조된 비교예의 적층체에 비해 현저히 줄어든 것을 알 수 있다. 이는 점착층 내에 존재하는 입자 셀에 의해 비전극부가 가압되면서, 밀도가 균일화되기 때문이며, 이와 같은 밀도차의 감소로 인해 크렉이나 층 분리와 같은 구조 결함이 발생하는 것을 방지할 수 있을 것으로 예상된다.
도 1은 세라믹 적층체의 압착시에 발생하는 변형을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예를 도시한 도면이다.
도 3은 본 발명의 다른 실시예를 도시한 도면이다.
도 4는 세라믹 시트 적층체를 절단하는 과정을 설명하기 위한 도면이다.

Claims (12)

  1. 내부 전극 패턴이 형성된 다수의 세라믹 시트가 적층된 적층체를 마련하는 단계;
    상기 적층체의 하면에 점착 테이프를 부착하는 단계; 및
    상기 점착 테이프가 부착된 적층체를 압착하는 단계를 포함하는 적층 세라믹 전자 부품의 제조 방법.
  2. 제1항에 있어서,
    상기 점착 테이프는 고분자 필름 및 상기 고분자 필름 상에 코팅된 점착층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  3. 제2항에 있어서,
    상기 고분자 필름은 PET 필름인 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  4. 제2항에 있어서,
    상기 점착층은 두께가 10㎛ 내지 60㎛인 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  5. 제2항에 있어서,
    상기 점착층은 70 내지 95중량%의 점착 수지 및 5 내지 30중량%의 입자 셀을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  6. 제5항에 있어서,
    상기 입자셀은 평균 입경이 5㎛ 내지 20㎛인 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  7. 제5항에 있어서,
    상기 점착 수지는 아크릴 수지, 에폭시 수지 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  8. 제5항에 있어서,
    상기 입자 셀은 열가소성 수지로 이루어지는 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  9. 제1항에 있어서,
    상기 압착하는 단계는 온도 60 내지 95℃, 압력 500 내지 1000kg/cm2의 조건 하에서 수행되는 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  10. 제1항에 있어서,
    상기 압착하는 단계는 정수압 압착으로 수행되는 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  11. 제1항에 있어서,
    상기 압착하는 단계 이전에 상기 적층체 상면에 탄성 재질 플레이트를 적용하는 단계를 더 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
  12. 제11항에 있어서,
    상기 탄성 재질 플레이트는 실리콘 고무, 우레탄 고무 또는 종이로 이루어지는 것을 특징으로 하는 적층 세라믹 전자 부품의 제조 방법.
KR1020080129833A 2008-12-19 2008-12-19 적층 세라믹 전자 부품의 제조방법 KR20100071201A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080129833A KR20100071201A (ko) 2008-12-19 2008-12-19 적층 세라믹 전자 부품의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080129833A KR20100071201A (ko) 2008-12-19 2008-12-19 적층 세라믹 전자 부품의 제조방법

Publications (1)

Publication Number Publication Date
KR20100071201A true KR20100071201A (ko) 2010-06-29

Family

ID=42368734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129833A KR20100071201A (ko) 2008-12-19 2008-12-19 적층 세라믹 전자 부품의 제조방법

Country Status (1)

Country Link
KR (1) KR20100071201A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018199507A1 (ko) * 2017-04-25 2018-11-01 (주) 씨앤아이테크놀로지 전자 부품 캐리어 시트, 및 이를 이용한 점착 장치와 박막 형성장치
KR20180119483A (ko) * 2017-04-25 2018-11-02 (주) 씨앤아이테크놀로지 전자 부품 캐리어 시트 및 이를 이용한 박막 형성장치
US11355286B2 (en) 2018-11-19 2022-06-07 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018199507A1 (ko) * 2017-04-25 2018-11-01 (주) 씨앤아이테크놀로지 전자 부품 캐리어 시트, 및 이를 이용한 점착 장치와 박막 형성장치
KR20180119483A (ko) * 2017-04-25 2018-11-02 (주) 씨앤아이테크놀로지 전자 부품 캐리어 시트 및 이를 이용한 박막 형성장치
US11355286B2 (en) 2018-11-19 2022-06-07 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor component

Similar Documents

Publication Publication Date Title
KR101141442B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법
KR100755231B1 (ko) 적층 세라믹 전자부품의 제조방법
KR20100071201A (ko) 적층 세라믹 전자 부품의 제조방법
KR100733125B1 (ko) 적층 세라믹 전자부품의 제조방법
JP2001155959A (ja) 積層型電子部品およびその製法
KR100733141B1 (ko) 적층 세라믹 전자부품의 제조방법
KR102145310B1 (ko) 커패시터 부품 및 그 제조 방법
KR20120064963A (ko) 내부전극용 도전성 페이스트 조성물, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품
JPH09106925A (ja) 積層セラミックコンデンサの製造方法
JP2011204849A (ja) 積層セラミック電子部品の製造方法
KR20080026065A (ko) 전극 단차 흡수용 유전체 페이스트 및 적층 세라믹 전자부품의 제조 방법
WO2010109562A1 (ja) 積層セラミック電子部品の製造方法
JP2001023853A (ja) 積層セラミックコンデンサの製造方法
KR101018261B1 (ko) 적층 세라믹 전자 부품 제조 방법
JP4303020B2 (ja) 積層部品の製造方法
JP2629857B2 (ja) 積層セラミック電子部品の製造方法
KR100863398B1 (ko) 적층형 전자부품의 제조방법
JP4788446B2 (ja) グリーンシート積層体及びその製造方法並びに積層セラミック電子部品及びその製造方法
JP2000133547A (ja) 積層電子部品用セラミックペーストの製造方法
KR20010075728A (ko) 세라믹 전자 부품의 제조 방법
KR20120072870A (ko) 적층 세라믹 전자부품의 제조방법
JPH09139321A (ja) セラミック生シートおよびそれを用いたセラミック電子部品の製造方法
JP2004276279A (ja) 支持フィルム付きセラミックグリーンシートおよびその製造方法
JP2000173858A (ja) 積層セラミック電子部品の製造方法
JP2004266229A (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application