KR20100063526A - 인쇄회로기판 제조방법 - Google Patents

Abstract

인쇄회로기판 제조방법이 개시된다. 본 발명의 일 측면에 따르면, 표면이 매끄러운 면이 되도록 프리프레그를 경화하는 단계; 프리프레그에 홀을 형성하는 단계; 프리프레그 표면 및 홀의 내벽에 이온빔 표면처리하고, 시드층을 형성하는 단계; 시드층에 회로패턴에 상응하는 개구부가 형성된 도금레지스트층을 형성하는 단계; 개구부에 회로패턴을 형성하는 단계; 도금레지스트층을 제거하는 단계; 및 표면에 드러난 시드층을 플래쉬 에칭하는 단계를 포함하는 인쇄회로기판 제조방법은 이온빔 표면처리와 니켈 결합층의 증착으로 낮은 조도의 표면에도 프리프레그와 회로패턴의 밀착력을 확보할 수 있고, 표면 조도가 거의 없기 때문에 시드층의 제거가 용이하며, 잔사가 남지 않아 제품의 신뢰성이 향상되고, 고주파에서 표피효과(skin effect)에 의한 신호손실을 줄일 수 있다.

매끄러운(shiny), 프리프레그, 동박, 시드층

Description

인쇄회로기판 제조방법{manufacturing method or PCB}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.

　　최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장 시 고밀도화, 고정도화, 고집적화가 가능한 인쇄회로기판을 이용한 실장기술을 채용하고 있는 추세이다. 이러한 인쇄회로기판을 이용하고 있는 분야로는 공장자동화(FA)기기, 사무실 자동화(OA)기기, 통신 기기, 방송 기기, 휴대형 컴퓨터 등 많은 분야가 있다. 특히, 전자제품이 소형화, 고밀도화, 패키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 인쇄회로기판 역시 소형화 및 고밀도화가 동시에 진행되고 있다. 또한, 최근 BGA(Ball Grid Array), TCP(Tape Carrier Package)등의 CSP(Chip Size Package)기술의 발달에 의해 칩을 실장 할 수 있는 고밀도 인쇄회로기판에 대한 관심도 점점 증가하고 있는 실정이다.

패키지 인쇄회로기판의 회로를 구현하는 공법은 서브트랙티브(Subtractive) 및 SAP(Semi Additive Process)가 있다.

서브트랙티브(Subtractive) 공법은 동박적층판(CCL; Copper Clad Laminate) 에 있는 기존 동박 위에 전기동으로 판넬도금을 하기 때문에 전체 동박의 두께가 두꺼워진다. 이 두꺼운 두께의 동박을 에칭할 때 에칭팩터 때문에 미세한 회로를 형성 할 수 없다. 따라서 미세회로를 구현하기 위해서는 SAP공법으로 회로를 형성해야 하지만 이 경우 절연재와 도체층과의 접착력을 확보해야 하는 문제점이 있다.

절연자재에 조도를 형성 시킬 수 있는 방법으로는 완전 경화되지 않은 프리프레그에 동박의 조도가 없는 매끄러운 면(shiny side)과 조도가 있는 거친 면(mat side) 중 거친 면으로 적층 해서 절연자재에 조도를 전사 하는 방법이 있다. 하지만 회로폭이 줄어들수록 절연자재와 도체층에 요구되는 접착력은 더 증가기 때문에 일정 이상의 접착력을 확보하기 위해서는 조도가 수십 um 이상 되어야 한다. 절연자재에 형성된 수십 um 이상의 요철을 화학동으로 채우기 위해서는 일정 두께 이상의 구리를 증착 시켜야 하고 또 증착된 구리를 제거 하기 위해서는 과에칭을 해야 되는 문제가 있다. 또한 수십 um 이상 형성된 조도 위에 미세회로를 세우기 어렵다.

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 낮은 표면조도에서 시드층을 얇게 형성하더라도 충분한 박리강도(peel strength)를 확보하여 초박형 미세회로를 구현할 수 있는 인쇄회로기판 제조방법에 관한 것이다.

본 발명의 일 측면에 따르면, 표면이 매끄러운 면이 되도록 프리프레그를 경화하는 단계; 프리프레그에 홀을 형성하는 단계; 프리프레그 표면 및 홀의 내벽에 이온빔 표면처리하고, 시드층을 형성하는 단계; 시드층에 회로패턴에 상응하는 개구부가 형성된 도금레지스트층을 형성하는 단계; 개구부에 회로패턴을 형성하는 단계; 도금레지스트층을 제거하는 단계; 및 표면에 드러난 시드층을 플래쉬 에칭하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

프리프레그를 경화하는 단계 이전에 코어기판을 제공하는 단계 및 코어기판에 프리프레그를 레이업(lay-up)하는 단계를 더 포함할 수 있다.

프리프레그를 경화하는 단계는 프리프레그의 표면에 금속박의 매끄러운 면을 접하여 가압하는 단계; 금속박을 제거하는 단계를 통해 수행될 수 있다.

시드층을 형성하는 단계는 니켈 결합층(Ni tie-layer)을 형성하는 단계 및 구리 시드층(Cu Seed layer)을 형성하는 단계를 포함할 수 있고, 스퍼터링 방식으로 수행될 수 있다.

플래쉬 에칭한 후에 표면에 솔더레지스트층을 형성하는 단계를 더 포함할 수 있다.

본 발명의 바람직한 실시예에 따르면, 이온빔 표면처리와 니켈 결합층의 증착으로 낮은 조도의 표면에도 프리프레그와 회로패턴의 밀착력을 확보할 수 있고, 표면 조도가 거의 없기 때문에 시드층의 제거가 용이하며, 잔사가 남지 않아 제품의 신뢰성이 향상되고, 고주파에서 표피효과(skin effect)에 의한 신호손실을 줄일 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 인쇄회로기판의 바람직한 실시예를 첨부도면을 참조하 여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도이다. 도 2 내지 도 10을 참조하면, 코어기판(10), 프리프레그(20), 금속박(25), 홀(22), 시드층(28), 도금레지스트층(30), 회로패턴(35), 비아(36), 솔더레지스트층(40)이 도시되어 있다.

먼저, 코어기판(10)을 제공한다(S110). 코어기판(10)은 표면에 추가적으로 회로패턴을 포함하는 레이어가 형성될 수 있는 기판을 의미하며, 도 2에는 이미 내층회로패턴이 형성된 코어기판(10)이 도시되어 있다.

다음으로 도 4에 도시된 바와 같이 코어기판에 프리프레그를 레이업(lay-up)한다(S115), 프리프레그(20)란 반경화 상태의 절연물질로서, 반경화 상태의 프리프레그(20)는 접착력이 우수하며, 이를 이용하여 레이업(lay-up) 시에 반경화 상태이므로 다음의 경화단계에서 코어기판(10) 방향으로 가압하면 홀(22)에도 절연물질로 채워질 수 있다. 여기서 레이업(lay-up)이란 코어기판에 부착되어 떨어지지 않는 상태로 적층된 상태를 의미하는 것이 아니라, 경화 되기 이전에 코어기판의 표면에 프리프레그를 배치한 상태를 의미한다.

코어기판에 프리프레그를 레이업(lay-up)한 후에 프리프레그의 표면이 매끄러운 면이 되도록 경화한다(S120). 표면이 울퉁불퉁하게 되면 시드층(28)을 형성하 기에는 유리하나, 표면의 조도 때문에 돌출된 부분까지 시드층(28)으로 덮여야 하므로 시드층(28)의 두께가 두꺼워지게 된다. 결과적으로 시드층(28)을 형성하는 공정도 제거하는 공정도 작업시간이 길어지게 되어 에칭시간이 길어지게 됨으로써, 미세회로 형성에 한계가 발생한다. 이러한 문제가 있으므로 표면이 울퉁불퉁하지 않는 매끄러운 면이 되도록 프리프레그(20)를 경화하는 것이다.

이러한 반경화 상태의 프리프레그(20)를 경화하기 위해서는 압력과 열이 가해져야 하므로 표면에 필름이나 금속박(25) 등을 얹어 가압한다. 도 3에 도시된 바와 같이, 금속박(25)의 매끄러운 면(25b)을 프리프레그(20)의 표면에 접하여 코어기판(10) 방향으로 가압하고(S123), 도 4에 도시된 바와 같이 금속박(25)을 제거(S126)하는 공정을 통해 프리프레그(20)의 표면이 매끄러운 면이 되도록 경화할 수 있다.

일반적으로, 프리프레그(20)의 표면에 적층하는 금속박(25)은 조도가 거의 없는 매끄러운 면(25b)(shiny side)과 울퉁불퉁하게 조도가 형성된 거친 면(25a)(mat side)을 포함한다. 이러한 금속박(25)의 거친 면(25a)을 프리프레그(20)에 접하여 가압함으로써 프리프레그(20)에 조도를 형성하는 것이 일반적이나, 본 실시예에서는 도 3에 도시된 바와 같이 기존의 방식과 반대로 매끄러운 면(25b)을 프리프레그(20)에 접하여 가압함으로써 프리프레그(20)를 경화한다. 경화된 프리프레그(20)는 코어기판(10)에 밀착되어 분리되지 않는 상태가 되고, 경화된 프리프레그(20)로부터 금속박(25)을 제거 하면 도 4에 도시된 바와 같이 표면은 조도가 거의 없는 매끄러운 면이 된다.

다음으로, 도 5에 도시된 바와 같이 홀(22)을 가공한다(S130). 내층회로와 층간 전기적 연결을 위한 홀(22)로서, 레이저드릴이나, CNC드릴(Computer Numerical Control Drill)을 이용해 홀(22)을 형성할 수 있다. CNC 드릴을 이용하는 방식은 양면 인쇄회로기판의 비아홀이나 다층 인쇄회로기판의 도통홀을 형성할 때 적당하고, 레이저를 이용하는 방식은 다층 인쇄회로기판의 마이크로 비아홀(22)을 형성할 때 적당하다. 이때, 레이저는 YAG 레이저(Yttrium Aluminum Garnet Laser)나 이산화탄소 레이저(CO2 Laser)가 이용된다.

다음으로 도 6에 도시된 바와 같이 프리프레그(20) 표면 및 홀(22)의 내벽에 이온빔 표면처리하고, 시드층(28)을 형성한다(S140). 표면에 조도가 형성되어 있지 아니한 경우에는 표면에 접착력이 없어 바로 시드층(28)을 형성하기 어렵다. 이러한 문제를 해결하기 위해 프리프레그(20)의 표면에 이온빔 처리를 한다.

이온빔 표면처리란 고분자 표면에 에너지를 가진 불활성 또는 반응성 이온을 조사하여 여기 시키며, 1차적으로 고분자에 불안정한 고리를 형성시키고, 그 상태에서 분위기 가스로 산소를 공급해주면 불안정한 고리와 산소 가스가 화학적 반응을 통해 표면에 친수성 작용기를 형성하게 하여 고분자 표면을 친수성으로 바꾸는 것을 의미한다. 이때, 친수성 표면은 조도가 거의 없어 미세회로 형성에 유리하며, 반 영구적으로 구리(Cu)와 강한 결합력을 가지게 한다.

이러한, 이온빔 표면처리는 Ar, O2, N2, Xe, CF4, H2, Ne, Kr 및 이들의 혼합 가스로 이루어진 불활성 가스 중 어느 하나의 불활성 가스의 존재 하에 행해진다.

이온빔 처리한 후에 진공증착법을 이용하여 시드층(28)을 형성한다. 시드층은 전해도금을 위해 얇게 금속층을 형성하는 것으로서 구리 시드층이 대표적으로 이용된다. 진공 증착법은 스퍼터(sputter), 열증착(thermal evaporation), 이-빔(e-beam)법 중 어느 하나의 방법이 사용되나 당 업계에 공지된 것이라면 특별히 이에 한정되지는 않는다. 이로부터 형성되는 구리 시드층(28)의 두께는 0.5㎛ 이하, 바람직하게는 10㎚ 내지 0.5㎛로 형성된다.

이와 같이, 이온빔 표면처리 공정 및 스퍼터 공정은 건식공정으로 기존의 습식공정인 디스미어 처리 이후 화학동으로 시드층을 형성하는 기존의 시드층 형성방법에 비해 폐액 등이 발생 되지 않아 친환경적이다.

또한 절연물질과 시드층(28)의 접착력을 향상시키기 위해 니켈 결합층(Ni tie-layer) 스퍼터 이후 구리 시드층 (Cu seed layer)을 형성할 수 있다. 이온빔 처리 없이 니켈 결합층(tie-layer)형성하고 구리 시드층을 형성하는 경우 도 20에 도시된 바와 같이 박리강도(peel strength)가 0.5N/cm에도 미치지 못하나, 이온빔 처리 한 후에 구리 시드층을 형성하는 경우에는 박리강도는 3.0 N/cm이상이고, 이온빔 표면처리한 후에 니켈 결합층(tie layer)을 형성한 경우 구리 시드층의 접착력은 7.0N/cm 이상으로 측정된다.

즉, 매끄러운 면에 이온빔 처리와 니켈 결합층(tie layer)를 동시에 적용하면 진공증착으로 시드층(28)을 수백 나노센티 이하로 형성하더라도 두께 편차가 없어, 시드층(28) 위에 회로를 형성하는데 문제가 없다. 시드층(28)이 얇기 때문에 시드층(28)을 제거 시 에칭 시간이 짧아져 수 마이크로 미터의 회로형성도 가능해 진다.

또한 프리프레그(20) 표면에 조도가 거의 없기 때문에 고주파에서의 표피효과(skin effect: 도체에 고주파 전류를 흐르게 할 때 전류가 도체의 표면 부근만을 흐르는 현상)에 의한 신호손실이 없어 고주파용 기판에도 적용할 수 있다.

다음으로, 도 7에 도시된 바와 같이 시드층(28)에 회로패턴(35)에 상응하는 개구부가 형성된 도금레지스트층(30)를 형성한다(S150). 도금레지스트층(30)는 일반적으로 드라이필름을 이용하여 노광 현상을 통해 회로패턴(35)이 형성될 부분을 제거하는 방법으로 형성할 수 있다.

다음으로, 도 8에 도시된 바와 같이 개구부에 회로패턴(35)을 형성한다(S160). 회로패턴(35)은 시드층(28)에 전해도금장치의 음극을 연결하여 개구부에 전해도금 방식으로 금속을 채움으로써 형성할 수 있다

다음으로, 도 9에 도시된 바와 같이 도금레지스트층(30)층을 제거하고(S170), 도금레지스트층(30)층을 제거하고 난 후에 표면에 드러난 시드층(28)을 플래쉬 에칭한다(S180). 회로패턴(35)은 시드층(28)과 전해도금으로 형성된 도금층으로 구성되며, 표면 조도가 있는 프리프레그(20)를 이용할 때 보다 짧은 시간에 시드층(28)의 물질이 표면에 남지 않도록 잔사 없이 시드층(28)을 제거할 수 있다.

다음으로 도 10에 도시된 바와 같이 솔더레지스트층(40)을 더 형성할 수 있다. 솔더레지스트층(40)은 완성된 기판의 표면에 드러난 회로패턴(35)이 손상되는 것을 방지하기 위해 보호하는 기능을 하며, 솔더를 위한 솔더패드 이외의 부분을 커버하여 솔더링 시의 솔더가 흘러 쇼트 등 전기적인 오류가 생기는 것을 방지한 다. 상술한 단계를 거쳐 최외각층을 형성한 경우에 본 단계는 적용한다.

도 11은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 12 내지 도 19은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도이다. 도 12 내지 도 19를 참조하면 프리프레그(70), 금속박(75), 홀(72), 시드층(78), 도금레지스트층(80), 회로패턴(85), 비아(86), 솔더레지스트층(90)이 도시되어 있다.

본 실시예는 이층의 인쇄회로기판을 제조하는 방법으로서, 전술한 실시예와 차이점을 중심으로 설명하도록 한다.

먼저, 표면이 매끄러운 면이 되도록 프리프레그(70)를 경화한다(S210). 전술한 바와 같이 반경화 상태의 프리프레그(70)를 경화하기 위한 가압공정은 도 12에 도시된 바와 같이 프리프레그(70)의 표면에 금속박(75)의 매끄러운 면(75b)을 접하여 가압하고(S213), 도 13에 도시된 바와 같이 금속박(75)을 제거함으로써(S216) 수행 가능하다. 프리프레그(70)와 금속박(75)은 전술한 실시예의 프리프레그(도 3의 20)와 금속박(도 3의 25)과 같은 소재를 이용할 수 있다.

다음으로 도 14에 도시된 바와 같이 홀(72)을 가공한다(S230). 이층의 인쇄회로기판이므로, 관통홀 형상이다. 홀(72)을 형성하는 방법은 전술하였으므로, 생략하도록 한다.

다음의 공정은 전술한 실시예와 같이 프리프레그(70) 표면 및 홀(72)의 내벽에 이온빔 표면처리하고, 시드층(78)을 형성하며(S240, 도 15), 시드층(78)에 회로 패턴(85)에 상응하는 개구부가 형성된 도금레지스트층(80)을 형성한다(S250, 도 16). 그리고, 개구부에 회로패턴(85)을 형성(S260, 도 17)하고, 도금레지스트층(80)과 표면에 드러난 시드층(78)을 플래쉬 에칭한다(S270, S280, 도 18). 표면에 드러나는 회로패턴(85)을 보호하기 위해 솔더레지스트층(90)을 형성하여 기판을 완성한다(S290, 도 19).

S240 내지 S290은 전술한 실시예에서의 S140 내지 S190과 유사하므로 구체적인 설명은 생략하도록 한다.

이상에서 살펴본 본 발명의 바람직한 실시예에 따르면, 이온빔 표면처리와 니켈 결합층의 증착으로 낮은 조도의 표면에도 프리프레그와 회로패턴의 밀착력을 확보할 수 있고, 표면 조도가 거의 없기 때문에 시드층의 제거가 용이하며, 잔사가 남지 않아 제품의 신뢰성이 향상되고, 고주파에서 표피효과(skin effect)에 의한 신호손실을 줄일 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.

도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도.

도 11은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.

도 12 내지 도 19은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도.

도 20은 이온빔 처리 여부와 니켈 결합층의 형성 여부에 따른 구리 시드층의 박리강도를 나타낸 그래프.

<도면의 주요부분에 대한 부호의 설명>

10: 코어기판 20,70: 프리프레그

25, 75: 금속박 22, 72: 홀

28, 78: 시드층 30, 80: 도금레지스트층

35, 85: 회로패턴 36, 86: 비아

40, 90: 솔더레지스트층

Claims (6)

1. 표면이 매끄러운 면이 되도록 프리프레그를 경화하는 단계;

   상기 프리프레그에 홀을 형성하는 단계;

   상기 프리프레그 표면 및 상기 홀의 내벽에 이온빔 표면처리하고, 시드층을 형성하는 단계;

   상기 시드층에 회로패턴에 상응하는 개구부가 형성된 도금레지스트층을 적층하는 단계;

   상기 개구부에 회로패턴을 형성하는 단계;

   상기 도금레지스트층을 제거하는 단계; 및

   표면에 드러난 상기 시드층을 플래쉬 에칭하는 단계를 포함하는 인쇄회로기판 제조방법.
2. 제1항에 있어서,

   상기 프리프레그를 경화하는 단계 이전에

   코어기판을 제공하는 단계; 및

   코어기판에 프리프레그를 레이업(lay-up)하는 단계를 더 포함하는 인쇄회로기판 제조방법.
3. 제1항에 있어서,

   상기 프리프레그를 경화하는 단계는

   상기 프리프레그의 표면에 금속박의 매끄러운 면을 접하여 가압하는 단계;

   상기 금속박을 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
4. 제1항에 있어서,

   상기 시드층을 형성하는 단계는

   니켈 결합층(tie-layer)을 형성하는 단계 및 구리 시드층(seed layer)을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
5. 제1항에 있어서,

   상기 시드층을 형성하는 단계는

   진공증착 방식으로 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
6. 제1항에 있어서,

   플래쉬 에칭한 후에

   표면에 솔더레지스트층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.

Images