KR20100062806A - 주파수 보정루프 - Google Patents

주파수 보정루프 Download PDF

Info

Publication number
KR20100062806A
KR20100062806A KR1020090023897A KR20090023897A KR20100062806A KR 20100062806 A KR20100062806 A KR 20100062806A KR 1020090023897 A KR1020090023897 A KR 1020090023897A KR 20090023897 A KR20090023897 A KR 20090023897A KR 20100062806 A KR20100062806 A KR 20100062806A
Authority
KR
South Korea
Prior art keywords
frequency
output
value
oscillator
division ratio
Prior art date
Application number
KR1020090023897A
Other languages
English (en)
Other versions
KR101220173B1 (ko
Inventor
민병훈
이자열
김성도
김천수
유현규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/581,105 priority Critical patent/US8031009B2/en
Publication of KR20100062806A publication Critical patent/KR20100062806A/ko
Application granted granted Critical
Publication of KR101220173B1 publication Critical patent/KR101220173B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은, 발진기에서 원하는 출력 주파수를 얻기 위해 입력해주는 비트값인 주파수 채널 워드 명령값(FCW) 및 프로그래머블 분주기의 최소 분주비(n : n은 상수)가 설정된 주파수 보정 루프에 있어서, 입력되는 제어비트에 따라 출력 주파수를 조절하는 발진기(Oscillator)와, 상기 발진기의 출력 주파수를 분주하며, 분주비가 가변되는 프로그래머블 분주기와, 상기 프로그래머블 분주기의 출력신호 및 기준 주파수를 입력받아 상기 기준 주파수의 한주기 동안에 상기 분주기의 출력 신호의 클럭수를 측정하여 출력하는 카운터부, 및 상기 채널 워드 명령값을 상기 최소 분주비로 나눈 값의 정수값인 기준 비교값(p)에서 상기 카운터부에서 출력되는 클럭수를 뺀 값을 상기 발진기의 제어비트로 출력하는 주파수 검출기를 포함하며, 상기 프로그래머블 분주기는 상기 카운터부에서 출력되는 클럭수를 피드백받아 상기 발진기의 출력신호에 대한 분주비를 정하는 것을 특징으로 하는 주파수 보정루프를 제공할 수 있다.
Figure P1020090023897
발진기(oscillator), 분주기(divider), 카운터(counter)

Description

주파수 보정루프{FREQUENCY CALIBRATION LOOP}
본 발명은 주파수 합성기에 응용될 수 있는 주파수 보정루프에 관한 것으로서, 보다 상세하게는 빠른 시간내에 발진기의 발진 주파수를 빠른 시간내에 사용자가 원하는 주파수 대역으로 이동시킬 수 있는 주파수 보정루프에 관한 것이다.
본 발명은 지식경제부 및 정보통신 연구진흥원의 IT원천기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다.[과제 관리번호: 2008-F-008-01, 과제명: 차세대 무선 융합 단말용 Advanced Digital RF 기술개발]
이동통신 분야에서 주파수 합성기는 송수신을 위한 안정적인 주파수를 생성하는데 널리 사용되고 있다. 주파수 보정루프는 광대역 주파수 합성기에서 발진기의 발진 주파수가 빠른 시간 내에 사용자가 원하는 주파수 대역으로 이동하게하므로서, 주파수 합성기의 락 루프가 락을 거는데 걸리는 시간을 단축시키는 역활을 수행한다.
광대역 튜닝을 위한 종래의 디지털 주파수 보정루프는 적응형 주파수 보정 루프를 이용하여 왔다. 상기 주파수 보정 루프는 발진기, 주-분배기, 주파수 검출 기, 그리고 상태머신을 포함할 수 있다. 상기 발진기는 입력 비트값에 의해 출력 주파수가 제어되며, 디지털 제어 비트값의 증가에 따라 출력 주파수가 선형적으로 증가하는 특성을 갖는다. 주-분배기는 발진기에서 출력된 발진 주파수의 파형을 분주하여 분주된 신호를 생성할 수 있다. 주파수 검출기는 카운터로 구성되어 있으며, 기준 주파수의 n 클럭 동안 기준주파수와 분주 주파수의 클럭수 차이를 계산한다. 상태 머신은 기준 주파수의 n클럭동안, 주파수 검출기의 클럭수 차이값을 받아 기준주파수와 분주 주파수 간의 주파수 상태를 판단하여 출력비트 값을 재조정할수 있다. 이와 같은 과정을 반복함으로서 발진기의 출력 주파수는 주 분배기의 분배값과 기준 주파수의 곱 만큼의 주파수로 옮겨가게 된다.
그러나, 상기 주파수 보정루프는 상태 머신에 의해 단순히 주파수 차이의 상태만을 검출하여 발진기의 입력 비트를 재조정하므로 발진기의 주파수 보정을 위한 입력비트가 클 경우 원하는 주파수 대역으로 옮겨가는 시간이 길다는 단점이 있다.
본 발명은, 상기한 문제점을 해결하기 위해서 보다 빠른 시간내에 원하는 주파수 대역으로 주파수를 이동시킬 수 있는 주파수 보정루프를 제공하는 것을 목적으로 한다.
본 발명은, 발진기에서 원하는 출력 주파수를 얻기 위해 입력해주는 비트값인 주파수 채널 워드 명령값(FCW) 및 프로그래머블 분주기의 최소 분주비(n : n은 상수)가 설정된 주파수 보정 루프에 있어서, 입력되는 제어비트에 따라 출력 주파수를 조절하는 발진기(Oscillator)와, 상기 발진기의 출력 주파수를 분주하며, 분주비가 가변되는 프로그래머블 분주기와, 상기 프로그래머블 분주기의 출력신호 및 기준 주파수를 입력받아 상기 기준 주파수의 한주기 동안에 상기 분주기의 출력 신호의 클럭수를 측정하여 출력하는 카운터부, 및 상기 채널 워드 명령값을 상기 최소 분주비로 나눈 값의 정수값인 기준 비교값(p)에서 상기 카운터부에서 출력되는 클럭수를 뺀 값을 상기 발진기의 제어비트로 출력하는 주파수 검출기를 포함하며, 상기 프로그래머블 분주기는 상기 카운터부에서 출력되는 클럭수를 피드백받아 상기 발진기의 출력신호에 대한 분주비를 정하는 것을 특징으로 하는 주파수 보정루프를 제공할 수 있다.
상기 주파수 보정루프는, 상기 주파수 검출기와 발진기 사이에 연결되어, 상기 주파수 검출기에서 출력된 값을 평균화하여 상기 발진기로 출력하는 루프필터를 더 포함할 수 있다.
상기 주파수 보정루프는, 상기 주파수 검출기에서 출력되는 값에 의해 상기 발진기의 출력 주파수가 원하는 주파수 대역으로 옮겨졌는지를 판단하는 락 판별부를 더 포함할 수 있다.
상기 락 판별부는, 상기 기준 주파수의 상승 모서리(up-rising edge) 시간 마다 상기 주파수 검출기의 출력값이 0의 값을 연속으로 출력하는 횟수를 세어, 발진주파수가 사용자가 원하는 주파수에서 허용 오차 주파수 범위내인지를 판단할 수 있다.
상기 프로그래머블 분주기는, 상기 기준 주파수의 한주기동안 상기 발진기의 출력 신호를 분주하며, 상기 채널 워드 명령값의 정수값을 상기 최소 분주비로 나눈 값의 나머지와 상기 최소 분주비를 더한 값으로 한번 분주하고, 나머지는 상기 최소 분주비로 분주할 수 있다.
상기 카운터부는, 상기 기준 주파수 및 상기 프로그래머블 분주기의 출력신호를 입력신호로 입력받는 플립플롭과, 상기 플립플롭의 출력신호를 리셋신호로 입 력받고 상기 프로그래머블 분주기의 출력신호를 클럭 신호로 입력받는 카운터, 및 상기 카운터의 출력 및 상기 기준 전압을 입력받아 클럭수를 출력하는 래치회로를 포함할 수 있다.
상기 발진기는, 입력되는 제어 비트 값이 음의 값이면 출력 주파수를 이전 출력 주파수보다 낮게 조절하고, 입력되는 제어 비트 값이 양의 값이면, 출력 주파수를 이전 출력 주파수보다 높게 조절할 수 있다.
본 발명에 따르면, 보다 빠른 시간내에 원하는 주파수 대역으로 발진기의 발진 주파수를 이동시킬 수 있는 주파수 보정루프를 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 1은, 본 발명의 일실시 형태에 따른 주파수 보정루프의 구성도이다.
도 1을 참조하면, 본 실시형태에 따른 주파수 보정루프(100)는, 발진기(140), 프로그래머블 분주기(150), 카운터부(110), 및 주파수 검출기(120)를 포함하는 루프를 형성할 수 있다.
본 실시형태에 따른 주파수 보정루프(100)에서는 발진기(140)에서 원하는 출 력 주파수를 얻기 위해 입력해주는 주파수 채널 워드 명령값(FCW : Frequency Channel Word) 및 프로그래머블 분주기의 최소 분주비(n : n은 상수)가 기설정될 수 있다.
상기 발진기(140)는 전압제어 발진기(Voltage Controlled Oscillator : VCO) 또는 디지털 제어 발진기(Digitally Controlled Oscillator : DCO)일 수 있다. 상기 디지털 제어 발진기는 입력되는 제어비트에 따라 출력되는 주파수를 조절할 수 있다. 상기 디지털 제어 발진기(DCO)에서 출력되는 주파수는 프로그래머블 분주기(150)를 통해 피드백되고 카운터부(110), 및 주파수 검출기(120)를 거쳐 다시 상기 발진기(140)를 제어함으로서 상기 주파수 보정루프에서 주파수 보정 루프가 형성될 수 있다.
상기 프로그래머블 분주기(150)는, 상기 디지털 제어 발진기의 출력 주파수(f_dco)를 분주하여 출력할 수 있다. 본 실시형태에서 상기 프로그래머블 분주기(150)는 상기 기설정된 최소 분주비인 n 내지 2n-1의 분주비를 가질 수 있으며, 상기 분주비중 선택된 분주비로 상기 디지털 제어 발진기(140)의 출력 주파수를 분주하여 출력할 수 있다.
본 실시형태에서는 상기 프로그래머블 분주기(150)의 분주비는, 상기 카운터부(110)에서 출력되는 값(Cnk[K])에 의해 결정될 수 있다.
상기 주파수 채널 워드 명령값(FCW)은 정수부분 및 소수부분을 포함할 수 있 다. 본 실시형태에 따른 주파수 보정루프에서는 정수부분만을 사용하여 구성될 수 있다.
상기 주파수 보정루프(100)의 주파수 보정 루프가 락이 걸린 상태, 즉, 상기 발진기에서 출력되는 주파수가 일정한 상태인 경우, 상기 프로그래머블 분주기(150)에서의 분주는 아래 수학식 1으로 나타낼 수 있다.
Figure 112009016936918-PAT00001
여기서, W는 기설정된 주파수 채널 워드 명령값이고, n은 프로그래머블 분주기의 기설정된 최소 분주비, c는 상기 주파수 채널 워드 명령값(W)을 최소 분주비(n)로 나누었을 때의 나머지를 나타낸다. 상기 수학식 1에 의해 상기 주파수 검출기에서 기준이 되는 기준 비교값(p)이 계산될 수 있다.
따라서, 상기 주파수 보정루프의 주파수 보정 루프가 락이 걸린상태라고 가정할 때, 상기 프로그래머블 분주기(150)는 상기 디지털 제어 발진기의 출력 주파수(f_dco)를 n의 분주비로 p-1 번 분주하고, n+c 의 분주비로 한번 분주할 수 있다. 따라서 상기 p는 상기 발진기의 출력신호가 상기 프로그래머블 분주기에서 분주되는 횟수를 나타낼 수 있다.
상기 카운터부(110)는, 상기 프로그래머블 분주기(150)의 출력신호(f_div) 및 기준 주파수(f_ref)를 입력받아 상기 기준 주파수(f_ref)의 한주기 동안에 상기 프로그래머블 분주기의 출력 신호(f_div)의 클럭수(Cnk[K])를 측정하여 출력할 수 있다.
본 실시형태에서 상기 카운터부(110)는 상기 기준 주파수(f_ref) 및 상기 프로그래머블 분주기의 출력신호(f_div)를 입력신호로 입력받는 플립플롭(112), 상기 플립플롭(112)의 출력신호를 리셋신호로 입력받고 상기 프로그래머블 분주기의 출력신호를 클럭 신호로 입력받는 카운터(111), 및 상기 카운터의 출력 및 상기 기준 전압을 입력받아 클럭수를 출력하는 래치회로(113)를 포함할 수 있다.
상기 플립 플롭(112)에서는 기준 주파수(f_ref)와 프로그래머블 분주기의 출력신호(f_div)를 입력받아 재타임(re-timed) 되도록 하여 카운터 리셋 신호(f_reset)을 출력할 수 있다.
상기 카운터(111)는 업 카운터일 수 있으며, 상기 카운터 리셋신호(f_reset)가 0 에서 1(Low-to-High)로 될 때 리셋되어 다음 리셋이 될 때까지 리셋 신호(f_reset)의 한주기동안 들어오는 분주된 신호(f_div)의 클럭 수를 카운팅할 수 있다.
상기 카운터(111)에서 카운팅된 숫자는 상기 기준 주파수(f_ref)의 한 주기동안 상기 프로그래머블 분주기에서 출력되는 신호(f_div)의 클럭수이며, 상기 카운터에서 출력되는 신호는 래치(113)를 거쳐 주파수 검출기(120)로 입력될 수 있다.
상기 주파수 검출기(120)는, 상기 주파수 채널 워드 명령값(FCW)을 상기 최소 분주비(n)로 나눈 값의 정수값인 기준 비교값(p)에서 상기 카운터부(110)에서 출력되는 클럭수(Cnk[K])를 뺀 값을 상기 디지털 제어 발진기의 제어비트로 출력할 수 있다. 상기 기준 비교값(p)은 상기 수학식 1에 의해 계산될 수 있다.
본 실시형태에서, 상기 디지털 제어 발진기(140)로 입력되는 제어 비트가 음의 값이면 상기 분주된 주파수가 기준 주파수보다 빠르다는 의미이며 상기 디지털 제어 발진기(140)에서는 이전 제어비트 값에 음의 제어 비트 값을 더하여 상기 디지털 제어 발진기의 출력 주파수가 이전 보다 느려지도록 조정할 수 있다. 또한, 상기 디지털 제어 발진기(140)로 입력되는 제어비트가 양의 값이면, 상기 분주된 주파수가 기준 주파수보다 느리다는 의미이며 상기 디지털 제어 발진기에서는 이전 입력 제어 비트값에 양의 제어 비트값을 더하여 상기 디지털 제어 발진기의 출력 주파수가 이전보다 빨라지도록 조정할 수 있다.
본 실시형태에 따른 주파수 보정루프(100)는, 상기 주파수 검출기(120)와 디지털 제어 발진기(140) 사이에 연결되는 루프필터(130)를 더 포함할 수 있다.
상기 루프필터(130)는 상기 주파수 검출기(120)에서 출력된 값을 평균화하여 상기 디지털 제어 발진기(140)로 출력할 수 있다. 상기 루프필터는 저역통과 필터로 구현될 수 있다. 상기 루프 필터(130)는 상기 주파수 보정루프(100)의 주파수 보정 루프의 루프 안정성을 확보하기 위해 사용될 수 있다.
본 실시형태에 따른 주파수 보정루프(100)는, 상기 주파수 검출기(120)에서 출력되는 값에 의해 상기 디지털 제어 발진기의 출력 주파수가 원하는 주파수 대역으로 옮겨졌는지를 판단하는 락 판별부(160)를 더 포함할 수 있다.
기준 주파수 및 프로그래머블 분주기의 최소 분주비를 각각 f_ref 와 n 이라고 정의하고, 상기 원하는 발진기 출력 주파수로부터 사용자가 허용할 수 있는 오차 주파수 범위를 Δf 라고 할 때, 허용 오차 주파수 범위 내에서 주파수 검출기의 출력(Φf[K])이 기준 주파수의 클럭마다 0을 연속해서 출력하는 횟수(N_f0)는 다음과 같다.
N_f0 = (n×f_ref)/Δf
예를 들어, 프로그래머블 분주기의 최소 분주비가 4이고, 허용오차 주파수가 기준 주파수 만큼이라면, N_f0는 4의 값을 가질 수 있다. 즉, 기준 주파수의 라이징 에지마다 연속해서 주파수 검출기의 출력의 값이 네번 0의 값을 발생하면, 상기 발진기의 출력 주파수는 원하는 주파수에서 상기 허용 오차 주파수 범위내로 락이 되었음을 의미할 수 있다.
이처럼, 본 실시형태에 따른 주파수 보정루프에서는 빠른 시간내에 주파수 보상 루프가 락 상태를 형성할 수 있도록 허용 오차 주파수 범위 내에서 원하는 주파수 대역으로 발진기의 출력 주파수를 옮길 수 있다.
도 2는, 상기 도 1의 실시형태에 따른 주파수 보정루프에서 각 단계별 주파수의 시간축 도면이다. 상기 도 2의 T_ref는 f_ref의 한 주기이며, f_reset은 상기 프로그래머블 분주기의 분주신호에 의해 T_ref가 재-타임(re-timed)된 신호를 나타낸다.
본 실시 예에서, 프로그래머블 분주기의 최소 분주비는 4이며, T_ref의 한주기 동안, 프로그래머블 분주기에 의해 분주된 신호 f_div의 상승 모서리는 총 4번 카운트 될 수 있다. 반면 p값은 FCW의 정수값을 최소분주비 n으로 나눈 값으로, 만일 FCW의 정수값이 4이면, 그 가운데 세 번은 4분주이고, 한 번은 7분주이므로 cnk[k]값은 19의 값을 가질 수 있다.
본 실시예에서, 주파수 채널 워드 명령값(FCW)은 19, 프로그래머블 분주기의 최소 분주비는 4로 설정될 수 있다. 따라서, 상기 프로그래머블 분주기는 상기 디지털 제어 발진기에서 출력되는 주파수에 대해 3번은 최소 분주비인 4분주를 실행하고, 한번은 7 분주를 실행할 수 있다. 또한, 상기 수학식 1에 의해 주파수 검출기에서의 기준값(p)은 4로 계산될수 있다.
도 1 및 도 2를 참조하면, 디지털 제어 발진기의 출력신호(f_dco)는, 프로그래머블 분주기(150)에 의해 3번은 4분주(n1, n2, n4)되고, 한번은 7분주(n3)될 수 있다.
상기 프로그래머블 분주기(150)에서 출력되는 신호(f_div)는 상기 프로그래머블 분주기의 분주에 따라 한 클럭을 형성할 수 있다.
상기 카운터부의 플립플롭(112)에서는 상기 프로그래머블 분주기의 출력신호(f_div)와 기준 주파수(f_ref)를 입력받아 리셋 신호(f_reset)를 출력할 수 있다. 상기 리셋 신호(f_reset)는 상기 기준 주파수(f_ref)가 1인 상태에서 분주기의 출력신호(f_div)가 라이징되는 타임(B)에 라이징되고, 상기 기준 주파수(f_ref)가 0인 상태에서 분주기의 출력신호(f_div)가 라이징되는 타임(D)에 폴링되어 상기 기준 주파수의 클럭이 재타임될 수 있다.
상기 카운터(111)에서는 상기 리셋 신호(f_reset) 및 상기 분주기의 출력신호(f_div)를 입력받아 상기 리셋 신호의 1주기동안 상기 분주기의 출력신호(f_div)의 클럭수를 출력할 수 있다. 본 실시예에서는 상기 리셋 신호(f_reset)의 허용된 카운팅 시간(counting time)동안 상기 분주기의 출력신호(f_div)는 4 를 카운팅할 수 있다.
따라서, 상기 카운터부에서 출력되는 값과 상기 주파수 검출기에서의 기분값(p)이 동일하게 되어 상기 주파수 검출기에서 출력되는 값은 0일 수 있다.
도 2에서 err 값은 기준 주파수(f_ref)와 리셋 신호(f_reset)간의 위상 오차이다. 상기 err 구간 내에서의 발진기 출력신호(f_dco)의 주기값은 3.5로 프로그래머블 분주기의 최소 분주값인 4보다 작은 값이다. 상기 err 구간 내에서의 발진기 출력신호(f_dco)의 주기값은 락 판별부에 의해 허용 오차 범위로 줄일 수 있다.
도 3은, 본 발명의 다른 실시형태에 따른 주파수 보정루프에서 루프필터의 일 실시예이다. 본 실시형태에 따른 주파수 보정루프에서 루프필터를 사용하는 목적은 주파수 보정 루프의 루프 안정성을 확보하기 위한 것이다.
본 실시예에 따른 디지털 루프 필터는 이득값을 λ로 한 블록(G1 과 G2), 가산기 블록(A1 과 A2), 그리고 지연 블록(Z-1)을 포함할 수 있다. 기준 주파수(f_ref)를 상기 디지털 루프 필터의 클럭 주파수로 사용한다고 가정하고, 입력(x[k])과 출력(y[k])간의 전달 함수를 S-도메인에서 표현하면 아래와 같다.
H(s) = (1+s/f_ref)/(1+s/λf_ref)
주파수 검출기의 기준값(P)을 기준입력으로 하고 디지털 제어 발진기의 출력(f_dco)를 출력으로 하여 상기 도 3의 디지털 루프 필터를 사용하여 S-도메인에서 도 1의 주파수 보정루프를 재구성하면 도 4와 같다.
상기 디지털 제어 발진기는 디지털 제어 발진기의 이득값을 KDCO로 정의할 때 KDCO/s 의 적분기로 표현될 수 있다. 폐루프(closed loop)의 전달함수를 구하면 아래식과 같다.
Figure 112009016936918-PAT00002
상기 식의 분모항은 S-도메인의 좌반면에 폴을 가지므로, 루프필터 계수값 λ 등을 조절하여 시스템적으로 안정한 상태를 만들수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은, 본 발명의 일실시 형태에 따른 주파수 보정루프의 구성도이다.
도 2는, 상기 도 1의 실시형태에 따른 주파수 보정루프에서 각 단계별 주파수의 시간축 도면이다.
도 3은, 본 발명의 다른 실시형태에 따른 주파수 보정루프에서 루프필터의 일 실시예이다.
도 4는, 상기 도 3의 디지털 루프필터를 사용하여 S-도메인에서 주파수 보정루프를 구성한 도면이다.
<도면의 주요부분에 대한 부호설명>
110 : 카운터부 120 : 주파수 검출기
130 : 루프필터 140 : 발진기
150 : 프로그래머블 분주기 160 : 락 판별부

Claims (7)

  1. 발진기에서 원하는 출력 주파수를 얻기 위해 입력해주는 비트값인 주파수 채널 워드 명령값(FCW) 및 프로그래머블 분주기의 최소 분주비(n : n은 상수)가 설정된 주파수 보정 루프에 있어서,
    입력되는 제어비트에 따라 출력 주파수를 조절하는 발진기(Oscillator);
    상기 발진기의 출력 주파수를 분주하며, 분주비가 가변되는 프로그래머블 분주기;
    상기 프로그래머블 분주기의 출력신호 및 기준 주파수를 입력받아 상기 기준 주파수의 한주기 동안에 상기 분주기의 출력 신호의 클럭수를 측정하여 출력하는 카운터부; 및
    상기 채널 워드 명령값을 상기 최소 분주비로 나눈 값의 정수값인 기준 비교값(p)에서 상기 카운터부에서 출력되는 클럭수를 뺀 값을 상기 발진기의 제어비트로 출력하는 주파수 검출기
    를 포함하며,
    상기 프로그래머블 분주기는 상기 카운터부에서 출력되는 클럭수를 피드백받아 상기 발진기의 출력신호에 대한 분주비를 정하는 것을 특징으로 하는 주파수 보정루프.
  2. 제1항에 있어서,
    상기 주파수 검출기와 발진기 사이에 연결되어, 상기 주파수 검출기에서 출력된 값을 평균화하여 상기 발진기로 출력하는 루프필터
    를 더 포함하는 것을 특징으로 하는 주파수 보정루프.
  3. 제1항에 있어서,
    상기 주파수 검출기에서 출력되는 값에 의해 상기 발진기의 출력 주파수가 원하는 주파수 대역으로 옮겨졌는지를 판단하는 락 판별부
    를 더 포함하는 것을 특징으로 하는 주파수 보정루프.
  4. 제3항에 있어서,
    상기 락 판별부는,
    상기 기준 주파수의 상승 모서리(up-rising edge) 시간 마다 상기 주파수 검출기의 출력값이 0의 값을 연속으로 출력하는 횟수를 세어, 발진주파수가 사용자가 원하는 주파수에서 허용 오차 주파수 범위내인지를 판단하는 것을 특징으로 하는 주파수 보정루프.
  5. 제1항에 있어서,
    상기 프로그래머블 분주기는,
    상기 기준 주파수의 한주기동안 상기 발진기의 출력 신호를 분주하며,
    상기 채널 워드 명령값의 정수값을 상기 최소 분주비로 나눈 값의 나머지와 상기 최소 분주비를 더한 값으로 한번 분주하고,
    나머지는 상기 최소 분주비로 분주하는 것을 특징으로 하는 주파수 보정루프.
  6. 제1항에 있어서,
    상기 카운터부는,
    상기 기준 주파수 및 상기 프로그래머블 분주기의 출력신호를 입력신호로 입력받는 플립플롭;
    상기 플립플롭의 출력신호를 리셋신호로 입력받고 상기 프로그래머블 분주기의 출력신호를 클럭 신호로 입력받는 카운터; 및
    상기 카운터의 출력 및 상기 기준 전압을 입력받아 클럭수를 출력하는 래치회로
    를 포함하는 것을 특징으로 하는 주파수 보정루프.
  7. 제6항에 있어서,
    상기 발진기는,
    입력되는 제어 비트 값이 음의 값이면 출력 주파수를 이전 출력 주파수보다 낮게 조절하고,
    입력되는 제어 비트 값이 양의 값이면, 출력 주파수를 이전 출력 주파수보다 높게 조절하는 것을 특징으로 하는 주파수 보정루프.
KR1020090023897A 2008-12-02 2009-03-20 주파수 보정루프 KR101220173B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/581,105 US8031009B2 (en) 2008-12-02 2009-10-16 Frequency calibration loop circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080121232 2008-12-02
KR20080121232 2008-12-02

Publications (2)

Publication Number Publication Date
KR20100062806A true KR20100062806A (ko) 2010-06-10
KR101220173B1 KR101220173B1 (ko) 2013-01-11

Family

ID=42363013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090023897A KR101220173B1 (ko) 2008-12-02 2009-03-20 주파수 보정루프

Country Status (1)

Country Link
KR (1) KR101220173B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101979403B1 (ko) * 2018-09-05 2019-05-16 주식회사 뉴이스트원테크 레이더 출력 주파수 제어 방법, 그리고 이를 구현한 레이더 시스템
CN112865791A (zh) * 2021-01-11 2021-05-28 厦门星宸科技有限公司 频率产生器装置、图像处理芯片以及频率信号校正方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256981A (en) * 1992-02-27 1993-10-26 Hughes Aircraft Company Digital error corrected fractional-N synthesizer and method
US5313503A (en) * 1992-06-25 1994-05-17 International Business Machines Corporation Programmable high speed digital phase locked loop
DE102005023909B3 (de) 2005-05-24 2006-10-12 Infineon Technologies Ag Digitaler Phasenregelkreis und Verfahren zur Korrektur von Störanteilen in einem Phasenregelkreis

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101979403B1 (ko) * 2018-09-05 2019-05-16 주식회사 뉴이스트원테크 레이더 출력 주파수 제어 방법, 그리고 이를 구현한 레이더 시스템
CN112865791A (zh) * 2021-01-11 2021-05-28 厦门星宸科技有限公司 频率产生器装置、图像处理芯片以及频率信号校正方法
CN112865791B (zh) * 2021-01-11 2024-01-23 星宸科技股份有限公司 频率产生器装置、图像处理芯片以及频率信号校正方法

Also Published As

Publication number Publication date
KR101220173B1 (ko) 2013-01-11

Similar Documents

Publication Publication Date Title
US8031009B2 (en) Frequency calibration loop circuit
US8115525B2 (en) Frequency synthesizer
KR100682279B1 (ko) 주파수 합성기의 적응 주파수 조정장치
US8362815B2 (en) Digital phase locked loop
WO2015184963A1 (zh) 一种锁相环频率校正方法及系统
US8571161B2 (en) Electronic device for generating a fractional frequency
KR100793988B1 (ko) 자기 교정 전압 제어 발진기를 위한 시스템 및 방법
US20100123488A1 (en) Digital pll with known noise source and known loop bandwidth
EP1444783A2 (en) Cascaded delay locked loop circuit
US6351164B1 (en) PLL circuit
US7558358B1 (en) Method and apparatus for generating a clock signal according to an ideal frequency ratio
US10771072B2 (en) Frequency generator and associated method
US6943598B2 (en) Reduced-size integrated phase-locked loop
CN113711495A (zh) 用于确定两频率之间比值的电路和方法
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
US8525608B2 (en) PLL frequency synthesizer
KR101220173B1 (ko) 주파수 보정루프
EP1721388B1 (en) Fractional frequency synthesizer
US20200026323A1 (en) Phase locked loop using direct digital frequency synthesizer
US10270487B2 (en) Frequency generator and associated method
KR101263220B1 (ko) 주파수 합성기
US6556087B2 (en) Fractional frequency division frequency synthesizer having rounded phase control value
KR20070055011A (ko) 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법
US20050036580A1 (en) Programmable phase-locked loop fractional-N frequency synthesizer
JP6284728B2 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090320

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120323

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121025

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130103

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130104

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161228

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171226

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20191014