KR20100059640A - 센서 회로 - Google Patents

센서 회로 Download PDF

Info

Publication number
KR20100059640A
KR20100059640A KR1020090008517A KR20090008517A KR20100059640A KR 20100059640 A KR20100059640 A KR 20100059640A KR 1020090008517 A KR1020090008517 A KR 1020090008517A KR 20090008517 A KR20090008517 A KR 20090008517A KR 20100059640 A KR20100059640 A KR 20100059640A
Authority
KR
South Korea
Prior art keywords
amplifier
input terminal
current source
measurement
capacitance
Prior art date
Application number
KR1020090008517A
Other languages
English (en)
Other versions
KR101068037B1 (ko
Inventor
김민철
Original Assignee
(주)락싸
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)락싸 filed Critical (주)락싸
Priority to US12/863,027 priority Critical patent/US8395432B2/en
Priority to PCT/KR2009/005010 priority patent/WO2010062026A1/ko
Priority to EP09829233A priority patent/EP2226933A1/en
Publication of KR20100059640A publication Critical patent/KR20100059640A/ko
Application granted granted Critical
Publication of KR101068037B1 publication Critical patent/KR101068037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier

Abstract

본 발명은 센서 회로를 제공한다. 상기 센서 회로는 측정 신호를 입력단으로 입력받아 증폭하여 제1 출력단으로 출력하는 제1 증폭기, 제1 증폭기의 자체 입력 저항(Ri)으로 흐르는 전류(Ir)를 제공하는 제1 전류원, 제1 증폭기의 자체 입력 정전용량(Ci)으로 흐르는 전류(Ic)를 제공하는 제2 전류원, 및 제1 증폭기의 출력에 나타나는 직류 오프셋 전압을 감소시키는 바이어스 전류원을 포함한다.
비접촉 센서, 전위 센서, 생체 신호 증폭기, 고입력 임피던스, 저입력 커패시턴스

Description

센서 회로{SENSOR CIRCUIT}
본 발명은 센서 회로에 관한 것이다. 더 구조체적으로, 전위 센서 회로에 관한 것이다.
전기 신호 등의 신호원의 임피던스가 클 경우에는 증폭기의 입력 임피던스가 매우 높아야 손실 없이 전기 신호를 계측할 수 있다. 전기 신호 계측 분야의 신호 계측용으로 높은 입력 임피던스를 갖는 증폭기가 꾸준히 개발되어 왔다. 상기 증폭기가 연산 증폭기(op-amp)인 경우, 연산 증폭기의 입력 임피던스에 의해 센서 회로의 입력 임피던스가 거의 결정된다. 특히, 전기 신호 계측에서는 사용하는 연산 증폭기의 입력 임피던스가 센서 회로의 입력 임피던스가 되기 때문에, 다른 회로 요소는 거의 임피던스 상승 요인으로 사용되지 않는다. 전통적인 전기 신호 계측에서는 증폭기 자체의 입력 임피던스만으로도 손실 없는 측정이 충분히 달성될 수 있다.
전통적인 전기 신호 계측에서는 전기 신호 계측을 위해 전해질이 포함된 금속 전극이 피검자 피부에 부착된다. 여기서, 피검자 피부에 부착되는 전해질 전극은 측정 과정의 번거로움과 피검자에게 불쾌감을 유발할 수 있다. 측정 과정의 번 거로움과 피검자의 불쾌감은 생체 전기 신호 활용의 폭발적인 수요를 막는 큰 걸림돌이 되고 있다.
본 발명은 교육과학기술부의 21세기 프론티어연구개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제번호-M103KV010019-06K2201-01910 , 과제명: 뇌-기계접속장치개발].
본 발명이 해결하고자 하는 일 기술적 과제는 전압 신호원에 물리적 및/또는 전기적으로 접촉하지 않고 신호원의 전위를 측정할 수 있는 전위 센서 회로를 제공하는 것이다.
본 발명의 실시예에 따른 센서 회로는 측정 신호를 입력단으로 입력받아 증폭하여 제1 출력단으로 출력하는 제1 증폭기, 상기 제1 증폭기의 자체 입력 저항(Ri)으로 흐르는 전류(Ir)를 제공하는 제1 전류원, 상기 제1 증폭기의 자체 입력 정전용량(Ci)으로 흐르는 전류(Ic)를 제공하는 제2 전류원, 및 상기 제1 증폭기의 출력에 나타나는 직류 오프셋 전압을 감소시키는 바이어스 전류원을 포함한다.
본 발명의 일 실시예에 있어서, 생성 전위를 가지는 측정 대상과 축전 결합하는 측정 전극, 상기 측정 전극과 상기 입력단 사이에 직렬 연결된 결합 축전기, 및 상기 결합 축전기 및/또는 상기 측정 전극 주위를 감싸고 상기 측정 신호의 전압으로 유지되는 가드부 중에서 적어도 하나를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 증폭기의 이득은 1 이상일 수 있다.
본 발명의 일 실시예에 있어서, 생성 전위를 가지는 측정 대상과 축전 결합하는 측정 전극, 상기 측정 전극과 상기 입력단 사이에 직렬 연결된 결합 축전기, 및 상기 결합 축전기 및/또는 상기 측정 전극 주위를 감싸고 상기 측정 신호의 전 압으로 유지되는 가드부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 전극의 표면은 절연체로 코팅될 수 있다.
본 발명의 일 실시예에 있어서, 상기 결합 축전기의 정전용량은 상기 측정 대상과 상기 측정 전극에 의하여 형성된 등가 정전 용량보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전류원은 상기 센서 회로의 등가 입력 저항을 증가시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전류원은 상기 센서 회로의 등가 입력 정전용량을 감소시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 바이어스 전류원은 상기 제1 증폭기의 안정적 동작을 제공할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전류원은 양의 되먹임을 가지는 비반전 증폭회로를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전류원은 양의 되먹임 및 비반전 증폭회로를 가지는 미분회로를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 바이어스 전류원은 음의 되먹임 및 반전 증폭회로를 가지는 적분회로를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전류원은 상기 입력단과 제2 노드 사이에 연결된 되먹임 저항, 상기 제2 노드에 연결되는 제2 출력단을 포함하는 제2 증폭기, 상기 제2 증폭기의 제2 음의 입력단과 접지단 사이에 연결된 제1 저항, 및 상기 제2 노드와 상기 제2 증폭기의 제2 음의 입력단 사이에 연결된 제1 저항을 포함하되, 상기 제2 증폭기의 제2 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전류원은 상기 입력단과 제3 노드 사이에 연결된 되먹임 축전기, 상기 제3 노드에 연결된 제3 출력단을 포함하는 제3 증폭기, 상기 제3 증폭기의 상기 제3 음의 입력단과 접지단 사이에 연결된 제3 저항, 및 상기 제3 노드와 상기 제3 증폭기의 제3 음의 입력단 사이에 연결된 제4 저항을 포함하되, 상기 제3 증폭기의 제3 양의 입력단은 상기 제1 증폭기의 제1 출력단에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 바이어스 전류원은 상기 입력단과 제4 노드 사이에 연결된 바이어스 저항, 상기 제4 노드에 연결된 제4 출력단을 포함하는 제4 증폭기, 상기 제4 노드와 상기 제4 증폭기의 제4 음의 입력단 사이에 연결된 축전기, 및 상기 제4 증폭기의 상기 제4 음의 입력단과 상기 제1 출력단 사이에 연결된 저항을 포함하되, 상기 제4 증폭기의 제4 양의 입력단은 접지에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 증폭기는 연산 증폭기, TR 증폭 회로, 및 FET 증폭 회로 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 센서 회로는 증폭기의 설계 지침을 제공한다. 상기 센서 회로의 등가 입력저항을 높이는 방법, 등가 입력 정전용량(capacitance)을 줄이는 방법, 및 증폭기의 정상 동작을 위한 바이어스 방법이 제공된다. 이에 따라, 상기 센서 회로는 다양한 신호원에 대해 비접촉으로 신호 계측을 제공할 수 있다. 특히, 생체 전기 신호 계측에 있어서, 전해질 전극 없는 비접촉식으로 신호 계측이 가능하다.
비접촉식 생체 전기 신호 계측은 접촉식 생체 전기 신호 측정 방법에서 탈피할 수 있어, 생체 전기 신호 계측 분야의 계측 장비 및 산업화의 활성화에 크게 기여할 것이다.
본 발명의 일 실시예에 따른 센서 회로는 뇌파나 심전도 같은 생체 전기 신호가 전극의 피부 접촉 없이 계측할 수 있는 이론적 및 실질적 방안을 제공한다.
본 발명의 일 실시예에 따른 상기 센서 회로는 생체 전기 신호 계측뿐만 아니라 모든 전기 신호 측정에 있어서 비접촉 센서로서 활용될 수 있다.
본 발명의 일 실시예에 따른 센서회로는 측정 대상과 물리적, 전기적으로 비접촉으로 상기 측정 대상의 전위를 계측할 수 있도록, 상기 센서회로의 입력 저항을 증가시키고(이론적으로 무한대), 상기 센서회로의 입력 정전용량을 감소시킬 수 (이론적으로 0) 있다.
본 발명의 일 실시예에 따른 상기 센서회로는 전기적 절연체로 코팅된 금속 측정 전극, 상기 측정 전극과 직렬로 연결된 결합 축전기, 상기 결합 축전기와 직렬로 연결되는 증폭기, 및 상기 증폭기의 출력 전압을 상기 증폭기의 입력에 전류 되먹임을 제공하는 되먹임 회로들을 포함할 수 있다.
본 발명의 일 실시예에 따른 상기 센서회로는 입력 저항을 높이기 위한(이론적으로 무한대) 되먹임 회로를 포함할 수 있다. 상기 되먹임 회로는 증폭기의 출력 전압에 일정 이득을 부여하여 상기 증폭기의 입력에 양의 전류 되먹임을 제공할 수 있다.
본 발명의 일 실시예에 따른 상기 센서회로는 입력 정전용량을 줄이기 위해(이론적으로 0) 되먹임 회로를 포함할 수 있다. 상기 되먹임 회로는 증폭기의 출력 전압을 미분하여 상기 증폭기의 입력에 양의 전류 되먹임을 제공할 수 있다.
본 발명의 일 실시예에 따른 상기 센서회로는 상기 센서회로의 안정적인 동작을 위한 바이어스를 제공하는 되먹임 회로를 포함할 수 있다. 상기 되먹임 회로는 증폭기의 출력 전압을 적분하여 상기 증폭기의 입력에 음의 전류 되먹임을 제공할 수 있다.
상기 회로를 인쇄회로기판에 구현할 경우, 상기 센서회로는 회로 입력단의 누설 전류를 줄이기 위하여 상기 증폭기의 입력단, 결합 축전기, 및 측정 전극을 감싸는 가드부를 포함할 수 있다.
전해질이 포함된 금속 전극의 문제점을 해결하기 위해서는 전해질 전극이 사용되지 않는 비접촉 생체 전기 신호 계측이 요구된다. 비접촉 생체 전기 신호 계측은 전기적 충격에 대한 안전성을 확보할 수 있다.
본 발명의 일 실시예에 따른 센서 회로는 입력 임피던스를 제어할 수 있다. 따라서, 상기 센서 회로는 사용되는 증폭기 자체의 입력 임피던스에 크게 의존하지 않는 회로 입력 임피던스를 제공할 수 있다.
본 발명의 일 실시예에 따른 센서 회로는 전압 신호원으로부터 물리적, 전기적 접촉 없이 전위 신호의 측정을 제공할 수 있다. 예를 들어, 상기 센서 회로는 생체 전기 신호 계측에 활용될 수 있다. 상기 전압 신호원의 임피던스가 클 경우, 상기 전압 신호원의 전압 신호는 상기 센서 회로의 증폭기의 입력 임피던스가 매우 높을 때 손실 없이 계측될 수 있다. 상기 증폭기로 연산 증폭기(OP AMP)가 사용될 경우, 상기 연산 증폭기의 입력 임피던스에 의해 상기 센서 회로의 입력 임피던스가 거의 결정될 수 있다. 특히, 생체 전기 신호 계측 분야에서 사용하는 상기 연산 증폭기의 입력 임피던스는 상기 센서 회로의 증폭기의 입력 임피던스일 수 있다. 따라서, 다른 회로 요소는 거의 상기 센서의 임피던스에 기여하지 않을 수 있다. 통상적으로, 접촉식 생체 전기 신호 계측 분야에서, 상기 연산 증폭기 자체의 입력 임피던스만으로도 충분히 손실 없는 측정을 달성할 수 있다.
본 발명의 일 실시예에 따른 상기 센서 회로는 전압을 생성하는 전압 신호원과 전기적, 물리적 접촉 없이 상기 전압 신호원으로부터 전위를 계측할 수 있다. 상기 전기적, 물리적 비접촉은 측정 전극과 상기 전압 신호원 사이에 직류 전압 신호가 흐르지 않는 것을 의미할 수 있다. 예를 들어, 상기 전압 신호원과 측정 전극 사이에 유전체가 개재될 수 있다.
[비접촉 전위 측정의 물리적 상황]
도 1은 본 발명의 일 실시예에 따른 센서 회로의 동작 원리를 설명하는 도면이다. 도 2는 도 1의 센서 회로의 등가 회로도이다. 도 3은 도 2의 센서 회로의 주파수 특성을 설명하는 도면이다.
도 1 내지 도 3을 참조하면, 전압 신호원(102)의 생성 전위(eletric potential,Vs)는 비접촉식으로 측정 전극(103)에 축전 결합할 수 있다. 상기 측정전극(103)에 유도된 측정 전압(Vm) 또는 측정 신호는 이득이 A인 증폭기(106)를 통하여 계측될 수 있다. 상기 전압 신호원(102)과 상기 측정 전극(103)은 전기적으로 축전 결합(capacitive coupling)을 형성하므로, 상기 축전 결합은 등가 정전용량(Cs)를 가지는 등가 축전기(104)로 표시될 수 있다. 상기 전압 신호원(102)과 상기 증폭기(106)는 상기 등가 정전용량(Cs), 상기 증폭기(106)의 자체 입력 저항(Ri), 및 자체 입력 정전용량(Ci)으로 모델화될 수 있다.
상기 증폭기(106)는 상기 측정 전극(103)에 측정된 측정 전위(Vm)를 이득 A로 증폭하여 출력할 수 있다. 상기 증폭기(106)는 연산 증폭기일 수 있다. 또는, 상기 증폭기는 TR 증폭회로, FET 증폭회로로 구성될 수 있다.
상기 측정 전위(Vm)와 상기 전압 신호원(102)의 생성 전위(Vs)와 다음과 같은 주파수 특성을 보일 수 있다.
Figure 112009006697292-PAT00001
여기서, ω는 상기 전압 신호원(102)의 상기 생성 전위(Vs)의 각주파수(angular frequency)이다. 상기 각주파수가 매우 큰 상황을 고려하면, 수학식 1은 다음과 같이 표시될 수 있다.
Figure 112009006697292-PAT00002
gm은 상기 측정 전위(Vm)의 최대 크기를 나타낸다. 수학식 2를 참조하면, 상기 gm은 상기 등가 축전기(104)의 정전용량(Cs)과 상기 증폭기(106)의 자체 입력 정전용량(Ci)에 의존할 수 있다. 상기 증폭기(106)의 자체 입력 정전용량(Ci)은 일정한 값을 가질 수 있다. 상기 등가 축전기(104)의 정전용량(Cs)은 상기 전압 신호원(102)과 상기 측정 전극(103) 사이의 거리 등에 의존할 수 있다.
통상적으로, 상기 등가 정전용량(Cs)은 1pF 이하의 값을 가질 수 있다. 한편, 상기 증폭기(106)의 상기 자체 입력 정전용량(Ci)은 10pF 수준일 수 있다. 이 경우, 수학식 2를 참조하면, 상기 측정 전위(Vm)는 상기 생성 전위(Vs)의 1/10 미만이 될 수 있다. 따라서, 상기 등가 정전용량(Cs)이 작고 상기 증폭기(106)의 상기 자체 입력 정전용량(Ci)이 크면, gm이 감소하여 비접촉 방식의 전위 계측은 어려워질 수 있다. 더구나, 생체 전기 신호와 같이 신호 주파수가 낮을 경우( 수 Hz 영역)에는, 수학식 1의 상기 주파수 특성에 의해 상기 측정 전위(Vm)의 크기가 더 낮아지기 때문에 비접촉 계측은 더 어려워질 수 있다. 비접촉 계측을 위하여, 상기 등가 정전용량(Cs)은 상기 증폭기(106)의 상기 자체 입력 정전용량(Ci)보다 큰 것이 바람직하다.
도 3을 참조하면, 상기 측정 전위(Vm)은 주파수 의존성 측면에서 고주파 통과 필터(high pass filter)와 같다. 상기 고주파 통과 필터의 차단 주파수(cut-off frequency, ωc)는 다음과 같이 주어질 수 있다.
Figure 112009006697292-PAT00003
수학식 3을 참조하면, 상기 등가 정전용량(Cs)이 1pF이고, 상기 증폭기의 상기 자체 입력 정전용량(Ci)이 10pF인 경우, 1Hz의 상기 차단 주파수(ωc)에 대응되는 상기 증폭기(106)의 상기 자체 입력 저항(Ri)은 약 14GΩ 수준일 수 있다.
1Hz의 신호가 감쇠 없이 상기 고주파 통과 필터를 통과되려면 상기 차단 주파수(ωc)는 0.1Hz 정도가 요구될 수 있다. 수학식 2를 참조하면, 상기 등가 정전용량(Cs)과 상기 증폭기(106)의 상기 자체 입력 정전용량(Ci)에 의한 신호 감쇠를 줄이려면, 상기 증폭기(106)의 입력 정전용량(Ci)은 등가 정전용량(Cs)의 1/10 정도가 바람직할 수 있다. 상기 등가 정전용량(Cs)은 1pF 수준으로 고려할 경우, 상기 증폭기(106)의 상기 자체 입력 정전용량(Ci) 값은 0.1pF 수준일 수 있다. 따라서, 수학식 3을 참조하면, 상기 증폭기(106)의 자체 입력 저항(Ri)은 1.4TΩ수준일 수 있다. 수학식 1을 참조하면, 1Hz 신호에 대해 측정 전위(Vm)는 상기 전압 신호 원(102)의 생성 전위(Vs)의 약 90% 크기를 가질 수 있다.
통상적인 고입력 임피던스를 갖는 상용 연산 증폭기(Op-amp)를 사용할 경우, 상용 연산 증폭기(Op-amp)의 자체 입력 저항(Ri)은 1TΩ, 자체 입력 정전용량(Ci)은 1pF 수준이다. 따라서, 상기 상용 연산 증폭기(Op-amp)는 비접촉 전위 측정에 사용되기 어렵다. 결국, 비접촉 방식으로 전압 신호원(102)의 생성 전위(Vs)를 계측하기 위한 센서 회로의 안정적인 동작을 위하여, 상기 상용 연산 증폭기를 사용하더라도 상기 센서 회로의 등가 입력 저항은 100TΩ 이상이고, 상기 센서 회로의 등가 입력 정전용량은 0.1pF 이하인 것이 바람직할 수 있다.
한편, 상기 설계 기준은 등가 정전용량(Cs)에 따라 크게 변할 수 있다. 결정된 설계 내용은 변화되지 않는 것이 바람직하기 때문에 상기 등가 정전용량(Cs)의 영향을 줄이는 방안이 강구될 필요가 있다.
[전압 신호원과 측정 전극 사이의 등가 정전용량(Cs)의 영향 줄이기]
상기 전압 신호원(102)과 상기 측정 전극(103) 사이의 전기적 결합이 상기 센서 회로에 미치는 영향을 줄이는 방법이 이하에서 설명된다.
수학식 2를 참조하면, 증폭기(106)의 입력단의 측정 전위(Vm)의 최대값은 신호원(102)과 측정 전극(103) 사이의 등가 정전용량(Cs)과 상기 증폭기(106)의 자체 입력 정전용량(Ci)에 의해 결정될 수 있다. 상기 증폭기(106)의 자체 입력 정전용량(Ci)은 회로의 결선으로 한 번 결정되면 거의 변함없이 그 값을 유지하지만, 등가 정전용량(Cs)은 측정 전극(103)과 신호원(102) 사이의 상대적인 배치에 의해 상황마다 변할 수 있다.
상기 전압 신호원(102)의 생성 전위(Vs)를 계측할 경우에는 상기 등가 정전용량(Cs)의 변화가 없어야 함이 요구된다. 상기 측정 전위(Vm)는 상기 전압 신호원(102)의 생성 전위(Vs)에 기인할 수 있다.
도 4은 본 발명의 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.
도 4를 참조하면, 전압 신호원(102)과 측정 전극(103)은 등가 축전기(104)를 제공할 수 있다. 상황에 따른 등가 정전용량(Cs)의 의존성을 감소시키기 위하여, 상기 등가 축전기(104)와 증폭기(106)의 입력단(105) 사이에 정전용량(Cc)를 가지는 결합 축전기(112)가 직렬 연결될 수 있다. 직렬로 연결된 등가 축전기(104)와 결합 축전기(112)의 결과적인 총 정전용량(Ct)은 항상 개별적인 정전용량(Cs, Cc)보다 항상 작은 값을 갖는다. 상기 결합 축전기(112)의 정전용량(Cc)이 상기 등가 축전기(104)의 정전용량(Cs)보다 충분히 작으면, 총 정전용량(Ct)은 결합 축전기(112)의 정전용량(Cc)과 거의 일치할 수 있다. 상기 총 정전용량(Ct)은 다음과 같이 표현될 수 있다.
Figure 112009006697292-PAT00004
여기서, 상기 결합 정전용량(Cc)이 등가 정전용량(Cs)보다 충분히 작다면, 총 정전용량(Ct)은 거의 상기 결합 정전용량(Cc)과 거의 같음을 알 수 있다. 즉, 이 조건이 성립하면 상기 전압 신호원(102)과 상기 측정전극(103) 사이의 거리 등의 변화에 기인한 등가 축전기(104)의 정전용량(Cs)의 변화가 상기 측정 전위(Vm)에 미치는 영향은 무시될 수 있다는 것이다.
예를 들어, 상기 등가 정전용량(Cs)이 1pF 수준인 경우, 상기 측정 전위(Vm)의 상기 등가 정전용량(Cs) 의존성을 무시하려면, 상기 결합 정전용량(Cc)은 0.1pF 수준일 수 있다. 이 경우, 수학식 1 내지 3의 등가 정전용량(Cs)은 수학식 4의 총 정전용량(Ct) 값으로 치환될 수 있다. 총 정전용량(Ct)이 상기 결합 축전기(112)의 정전용량(Cc)과 거의 같을 조건에서는 수학식 1 내지 3의 상기 등가 정전용량(Cs)은 상기 결합 정전용량(Cc) 값으로 치환되어, 수학식 2의 최대 측정 전위(Vm)는 상기 결합 축전기(112)의 정전용량(Cc)과 상기 증폭기(106)의 자체 입력 정전용량(Ci)에 의존할 수 있다.
[ 입력 저항이 매우 크고 입력 정전용량 매우 작은 센서회로]
수학식 2를 참조하면, 상기 등가 정전용량(Cs)이 상기 결합 정전용량(Cc)으로 치환되어, 상기 결합 정전용량(Cc)가 0.1pF 수준이 되면, 상기 증폭기(106)의 자체 입력 정전용량(Ci)은 0.01pF 정도인 것이 바람직할 수 있다. 이 경우, 수학식 3을 참조하면, 0.1Hz의 차단 주파수(ωc)를 갖기 위한 상기 증폭기(106)의 자체 입력 저항(Ri)은 14TΩ 수준일 수 있다. 이러한 사양을 만족하는 상용 증폭기를 구하기는 어렵다. 고입력 임피던스를 갖는 상용 연산 증폭기(Op-amp)를 사용할 경우라 도, 통상 입력 저항은 1TΩ, 입력 정전용량은 1pF 수준 정도이다. 이러한 사양의 증폭기를 사용하여 100TΩ 이상의 입력 저항을 갖고, 0.01pF 이항의 입력 정전용량을 갖는 센서회로를 구성하여야 한다. 이론적으로는 무한대의 입력 저항을 가지면서 0의 입력 정전용량을 갖는 센서회로가 가장 이상적이다.
이하에서, 센서회로의 입력 저항을 증가시키고 입력 정전용량을 감소시키는 방법이 설명된다.
도 5는 도 4의 센서 회로의 등가 회로도이다.
도 4 및 도 5를 참조하면, 전압 신호원(102)과 증폭기(106)의 입력단(105) 사이에 총 정전용량(Ct)이 연결될 수 있다. 상기 전압 신호원(102)의 생성 전위(Vs)에 의해 측정 전류(Im)가 상기 증폭기(106)의 자체 입력 저항(Ri)과 자체 입력 정전용량(Ci)를 통해 흐를 수 있다. 이에 따라, 상기 증폭기(106)의 입력단(105)에 측정 전위(Vm)가 형성될 수 있다.
상기 증폭기(106)의 입력단(105)에 형성되는 상기 측정 전위(Vm)는 상기 증폭기(106)의 자체 입력 저항(Ri)을 통해 흐르는 전류(Ir)와 자체 입력 정전용량(Ci)을 통해 흐르는 전류(Ic)를 제공할 수 있다. 상기 증폭기(106)의 자체 입력 저항(Ri)을 통해 흐르는 전류(Ir)와 자체 입력 정전용량(Ci)을 통해 흐르는 전류(Ic)는 상기 전압 신호원(102)에 의하여 제공될 수 있다.
상기 전압 신호원(102)에서 제공되는 측정전류(Im)가 영이 되는 경우, 상기 센서 회로는 무한대의 입력 임피던스를 가질 수 있다. 즉, 상기 증폭기는 무한대의 입력 저항과 영의 정전용량을 가질 수 있다.
상기 측정전류(Im)가 영이 될 경우에라도, 상기 측정전위(Vm)는 상기 전압 신호원(102)의 생성 전위(Vs)에 비례하는 값을 가질 수 있다. 이 경우, 상기 증폭기(106)의 자체 입력 저항(Ri)과 자체 입력 정전용량(Ci)을 통해 옴의 법칙에 의한 전류(Ir, Ic)가 흐를 수 있다. 상기 측정전류(Im)가 영이기 때문에, 상기 전류들(Ir, Ic)은 결국 다른 전류원에서 제공될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 센서 회로의 등가 회로도이다.
도 6을 참조하면, 상기 센서 회로는 측정 신호 또는 측정 전위(Vm)를 입력단(105)으로 입력받아 증폭하여 제1 출력단(107)으로 출력하는 제1 증폭기(106), 상기 증폭기의 자체 입력 저항(Ri)으로 흐르는 전류(Ir)를 제공하는 제1 전류원(120), 및 상기 제1 증폭기(106)의 자체 입력 정전용량(Ci)으로 흐르는 전류(Ic)를 제공하는 제2 전류원(130)을 포함할 수 있다.
상기 제1 증폭기(106)의 자체 입력 저항(Ri)을 통한 전류(Ir)는 상기 제1 전류원(120)의 출력 전류(Ifr)로부터 제공받을 수 있다. 상기 제1 증폭기(106)의 자체 입력 정전용량(Ci)을 통한 전류(Ic)는 상기 제2 전류원(110)의 출력 전류(Ifc)로부터 제공받을 수 있다. 상기 제1 증폭기(106)의 입력단(105)에 유입되는 전류들(Ifr, Ifc)이 유출되는 전류(Ir, Ic)와 같은 값이면, 상기 입력단(105)의 상기 측정전위(Vm)는 일정한 값으로 유지될 수 있다. 결과적으로, 전압 신호원(102)에서 상기 제1 증폭기(106)로 흐르는 측정전류(Im)가 없더라도, 상기 제1 증폭기(106)의 입력단(105)에는 상기 전압 신호원(102)의 생성 전위(Vs)에 비례하 는 상기 측정 전위(Vm)가 형성되어 센서 회로의 입력 임피던스는 무한대가 될 수 있다. 즉, 상기 센서 회로의 등가 입력 저항은 무한대, 등가 입력 정전용량은 영이 될 수 있다. 상기 측정전류(Im)는 흐르지 않으면서 상기 측정 전위(Vm)가 형성되도록 제1, 제2 전류원들(120, 130)이 도입될 수 있다. 이에 따라, 상기 센서회로의 등가 입력 저항은 무한대이고, 상기 센서 회로의 등가 입력 정전용량은 영이 될 수 있다.
제1 전류원(120)은 상기 제1 증폭기(106)의 자체 입력 저항(Ri)으로 흐르는 전류(Ir)를 제공할 수 있다. 상기 제1 전류원(109)의 출력 전류(Ifr)는 측정 전위(Vm)를 유지하도록 측정 전위(Vm)가 증가하면 같이 증가하고, 감소하면 같이 감소하는 특성을 가질 수 있다. 유사하게, 제2 전류원(130)은 상기 제1 증폭기(106)의 자체 입력 정전용량(Ci)을 통해 흐르는 전류(Ic)를 제공할 수 있다. 상기 제2 전류원(130)의 출력전류(Ifc)는 상기 측정전위(Vm)를 유지하도록 상기 측정전위(Vm)가 증가하면 같이 증가하고, 감소하면 같이 감소하는 특성을 가질 수 있다. 상기 제1, 제2 전류원들(120,130)은 상기 측정전위(Vm)에 비례하는 전류들(Ifr,Ifc)을 상기 제1 증폭기(106)의 입력단에 제공할 수 있다.
상기 제1 증폭기(106)는 상기 측정전위(Vm)를 이득 A로 증폭하여 출력할 수 있다. 상기 제1, 제2 전류원들(120,130)은 상기 증폭기(106)의 출력이 상승하면 제1, 제2 전류원들(120,130)의 출력 전류(Ifr, Ifc)를 상승시키는 양의 되먹임을 형성할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 등가 회로 도이다. 도 6에서 설명한 부분과 중복되는 설명은 생략한다.
도 6 및 도 7을 참조하면, 상기 제1 증폭기(106)가 정상적인 동작하기 위해서는, 상기 제1 증폭기(106)의 입력단(105)에 존재하는 바이어스 전류가 흐를 수 있는 경로가 확보될 필요가 있다. 상기 제1 증폭기(106)의 자체 입력 저항(Ri)을 통한 바이어스 전류 경로가 고려될 수 있다. 하지만, 높은 자체 입력 저항(Ri) 값에 의한 오프셋 전압 생성으로 인해, 상기 제1 증폭기의 출력은 포화되어 정상동작을 하지 못할 수 있다. 증폭기 구성에서는 입력단에 작은 저항값을 가진 저항을 삽입함으로써 바이어스 전류 경로가 고려될 수 있다. 하지만, 본 발명의 일 실시예에 따른 센서 회로는 높은 입력 저항을 갖도록 구성되어, 작은 저항값을 가진 저항을 삽입하는 수단은 사용될 수 없다.
결국, 상기 센서 회로의 입력 저항은 훼손하지 않으면서 바이어스 전류 경로를 확보하는 방법이 이하에 설명된다.
바이어스 전류(Ib)가 흐를 수 있는 바이어스 전류원(140)이 상기 제1 증폭기(106)의 입력단(105)에 연결될 수 있다. 상기 바이어스 전류원(140)은 바이어스 전류(Ib)의 부호에 따라 전류를 흡수 또는 방출할 수 있다. 상기 바이어스 전류원(140)은 상기 센서 회로의 등가 입력 저항과 입력 정전용량에 영향을 미치지 않은 것이 바람직할 수 있다.
한편, 상기 바이어스 전류(Ib)를 제공하는 상기 바이어스 전류원(140)의 특성은 다를 수 있다. 상기 바이어스 전류원(140)은 상기 측정 전위(Vm)에 의해 그 동작이 결정되지 않을 수 있다. 상기 바이어스 전류원(140)은 상기 제1 증폭 기(106)의 출력에 나타나는 직류(DC) 오프셋 전압의 크기에 의해 결정될 수 있다. 상기 바이어스 전류원(140)은 상기 제1 증폭기(106)의 출력에 양의 오프셋 전압이 형성되면, 상기 양의 오프셋 전압 값이 영이 되도록 상기 바이어스 전류(Ib)를 줄이도록 동작할 수 있다. 또한, 상기 바이어스 전류원(140)은 상기 제1 증폭기(106)의 출력에 음의 오프셋 전압이 형성되면, 상기 음의 오프셋 전압 값이 영이 되도록 상기 바이어스 전류(Ib)가 증가하도록 동작할 수 있다. 결국, 상기 바이어스 전류원(140)은 상기 제1 증폭기(106)의 출력과 반대 방향으로 상기 바이어스 전류(Ib)를 제공하도록 작동할 수 있다. 상기 바이어스 전류원(140)의 입력은 상기 제1 증폭기(106)의 출력에 연결되어, 상기 바이어스 전류원(140)은 상기 증폭기(106)의 출력에 나타나는 직류 오프셋 전압이 영이 되도록 음의 되먹임을 형성할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 등가 회로도이다. 제1 증폭기(106)의 자체 입력 저항(Ri)과 자체 입력 정전용량(Ci)은 상기 제1 증폭기 속으로 다시 원위치시켜 나타내고 있다.
도 8을 참조하면, 제1, 제2 전류원들(120,130) 및 바이어스 전류원(140)은 각각 제1 증폭기(106)의 출력(Vout)을 입력받아 상기 증폭기(106)의 입력단(105)에 출력 전류(If)를 제공하는 되먹임 회로들를 포함할 수 있다. 상기 제1 증폭기(106)의 입력단(105)에서 측정전류(Im)와 되먹임 전류(If)는 결합하여 상기 제1 증폭기(106)의 입력 전류(Ii)를 제공할 수 있다.
상기 제1 전류원(120)은 상기 증폭기(106)의 자체 입력 저항(Ri)으로 흐르는 전류(Ir)를 제공할 수 있고, 상기 제1 전류원(120)은 상기 증폭기(106)의 출 력(Vout)에 비례하여 전류를 출력할 수 있다. 상기 제1 전류원(120)은 일정 이득을 가지는 양의 되먹임 회로를 포함할 수 있다.
상기 제2 전류원(130)은 상기 증폭기(106)의 자체 입력 정전용량(Ci)으로 흐르는 전류(Ic)를 제공할 수 있다. 상기 제2 전류원(130)은 상기 증폭기(106)의 자체 입력 정전용량(Ci)에 전하가 축적되도록 상기 증폭기(106)의 출력(Vout)을 미분한 전류를 출력할 수 있다. 상기 제2 전류원(130)은 양의 되먹임을 가지는 미분 회로를 포함할 수 있다.
상기 바이어스 전류원(140)은 상기 증폭기(106)의 입력단(105)에 바이어스 전류(Ib)를 제공할 수 있다. 상기 바이어스 전류원은 상기 증폭기(106)의 출력(Vout)에 나타나는 직류 오프셋 전압이 영이 되도록 상기 증폭기 출력(Vout)을 적분하여 상기 바이어스 전류(Ib)를 제공할 수 있다. 상기 바이어스 전류원(140)은 음의 되먹임을 가지는 적분회로를 포함할 수 있다.
이하에서, 상기 제1, 제2 전류원들(120,130) 및 바이어스 전류원(140)과 상기 센서 회로의 입력 저항과 입력 정전용량의 관계를 설명한다.
상기 증폭기(106)의 입력단(105)에서 얻는 신호 계측과 관련된 전류 방정식은 다음과 같다(편의상 상기 증폭기(106) 자체에 존재하는 바이어스 전류는 무시한다).
Figure 112009006697292-PAT00005
여기서, Ii는 증폭기(106)의 자체 입력 저항(R1)과 자체 입력 정전용량(Ci)에 공급되는 증폭기의 입력전류이고, Im은 전압 신호원(102)의 생성 전위(Vs)에 의해 상기 센서 회로에 공급되는 측정전류이며, If는 전류원들(120,130,140)에 의해 제공되는 되먹임 전류이다. 전류들(Ii, Im, If)은 각각 다음과 같이 주어질 수 있다.
Figure 112009006697292-PAT00006
여기서, i는 복소수, ω는 계측 신호의 각주파수, α는 일정 이득의 상기 제1 전류원(120)의 비례상수, β는 상기 제2 전류원(130)의 비례 상수, γ는 상기 바이어스 전류원(140)의 비례상수, A는 상기 증폭기(106)의 이득, Vs는 전압 신호원(102)의 생성 전위, Vm는 상기 증폭기의 입력단(105)에서 얻는 측정전위를 각각 나타낸다. 비례상수 α는 저항의 역수, 비례상수β는 정전용량, 비례상수γ는 각주파수 나누기 저항 단위(unit)를 각각 갖는다. 수학식 6을 수학식 5에 대입하여 정리하면 다음을 얻는다.
Figure 112009006697292-PAT00007
비례상수 γ값이 신호의 각주파수 ω보다 충분히 작으면, 이 식에서 분모의 마지막 항은 무시 가능하다. 그러면 수학식 7은 다음과 같이 주어질 수 있다.
Figure 112009006697292-PAT00008
수학식 1과 수학식 8을 비교하면, 상기 센서회로의 등가 입력 저항은 Rie이고, 등가 입력 정전용량은 Cie인 도 2의 센서 회로와 등가일 수 있다. 결과적으로, 도 8과 같이 센서 회로를 구성하면, 상기 증폭기의 입력 저항과 입력 정전용량은 회로적으로 조절할 수 있다. 상기 증폭기의 등가 입력 저항(Rie)과 등가 입력 정전용량(Cie)은 수학식 8에서 다음과 같이 주어질 수 있다.
Figure 112009006697292-PAT00009
증폭기(106)의 이득(A), 상기 제1 전류원(120)의 비례상수(α), 및 상기 제2 전류원(110)의 비례상수(β)를 조절하면, 상기 증폭기의 등가 입력 저항(Rie)은 무한대, 등가 입력 정전용량(Cie)은 영이 되게 할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 센서 회로를 나타내는 블록도이다.
도 9를 참조하면, 상기 센서회로는 인쇄회로기판(PCB)에 실장될 수 있다. 이 경우, 회로선들 사이의 상호작용, 측정 전극(103)과 주위 환경의 상호작용 등은 상기 센서회로에 영향을 미칠 수 있다. 이러한 영향을 줄이기 위하여, 상기 측정 전극을 포함한 상기 제1 증폭기(106)의 입력단 주위에 가드부가 배치될 수 있다. 상기 가드부는 회로선 등에서 형성되는 누설 전류 경로를 차단하여 상기 센서 회로의 안정적인 동작을 제공할 수 있다. 상기 가드부는 상기 제1 증폭기(106)의 입력단(105)의 측정전위(Vm)와 같은 전위로 구동될 수 있다. 상기 측정 전극(103)은 표면이 절연체(103a)에 의하여 코팅될 수 있다. 상기 가드부는 결합 축전기(112) 및/또는 상기 측정 전극(103) 주위를 감싸고 상기 측정 전압(Vm)으로 유지될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.
도 10을 참조하면, 상기 센서 회로는 측정 신호를 입력단으로 입력받아 증폭하여 제1 출력단으로 출력하는 제1 증폭기(106), 상기 제1 증폭기의 자체 입력 저항(Ri)으로 흐르는 전류(Ir)를 제공하는 제1 전류원(120), 상기 제1 증폭기의 자체 입력 정전용량(Ci)으로 흐르는 전류(Ic)를 제공하는 제2 전류원(130), 및 상기 제1 증폭기의 출력에 나타나는 직류 오프셋 전압을 감소시키는 바이어스 전류원(140)을 포함할 수 있다. 상기 센서 회로는 측정 대상과 물리적 비접촉하여 상기 측정 대상의 전위를 측정할 수 있다. 상기 센서 회로는 생성 전위를 가지는 측정 대상과 축전 결합하는 측정 전극(미도시), 상기 측정 전극과 상기 입력단 사이에 직렬 연결된 결합 축전기(112), 및 상기 결합 축전기(112) 및/또는 상기 측정 전극 주위를 감싸고 상기 측정 신호의 전압으로 유지되는 가드부(115)를 포함할 수 있다.
상기 제1 증폭기(106)는 상기 측정 대상(미도시)과 축전 결합하여 측정 신호를 생성하는 측정 전극에 연결된 제1 양의 입력단(106a) 및 제1 음의 입력단(106b)을 포함할 수 있다. 상기 제1 증폭기(106)는 제1 양의 입력단(106a)으로 상기 측정 신호를 입력받아 상기 측정 신호를 증폭하여 제1 출력단(107)으로 출력할 수 있다. 상기 결합 축전기(112)는 상기 측정 전극과 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a) 사이에 연결될 수 있다. 상기 결합 축전기(112)의 정전용량(Cc)은 상기 측정 대상과 상기 측정 전극에 의하여 형성된 등가 정전 용량(Cs)보다 작을 수 있다. 상기 제1 증폭기(106)의 상기 제1 음의 입력단(106b)은 상기 제1 출력단(107)에 연결될 수 있다. 제1 노드(N1)은 상기 결합 축전기(112)와 상기 제1 양의 입력단(106a) 사이에 위치할 수 있다.
상기 제1 전류원(120)은 상기 제1 노드(N1)와 상기 제1 출력단(107) 사이에 연결되어 상기 센서 회로의 등가 입력 저항(Rie)을 증가시킬 수 있다. 상기 제2 전류원(130)은 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a)과 상기 결합 축전기(112) 사이에 위치한 제1 노드(N1)와 상기 제1 증폭기(106)의 상기 제1 출력단(107) 사이에 연결되어 상기 센서 회로의 등가 입력 정전용량(Cie)을 감소시 킬 수 있다. 바이어스 전류원(140)은 상기 제1 노드(N1)와 상기 제1 출력단(107) 사이에 연결되어 상기 제1 증폭기(106)의 안정적 동작을 제공할 수 있다. 가드부(115)는 상기 결합 축전기(112) 및/또는 상기 측정 전극 주위를 감싸고 상기 제1 출력단(107)에 연결될 수 있다.
상기 제1 전류원(120)는 상기 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 되먹임 저항(Rf,121), 상기 제2 노드(N2)에 연결되는 제2 출력단(124c)을 포함하는 제2 증폭기(124), 상기 제2 증폭기(124)의 제2 음의 입력단(124b)과 접지단 사이에 연결된 제1 저항(R1,123), 및 상기 제2 노드(N2)와 상기 제2 증폭기(124)의 제2 음의 입력단(124b) 사이에 연결된 제2 저항(R2,122)을 포함할 수 있다. 상기 제2 증폭기(124)의 제2 양의 입력단(124a)은 상기 제1 증폭기(106)의 상기 제1 출력단(107)에 연결될 수 있다. 상기 제1 전류원(120)은 양의 되먹임을 가지는 비반전 증폭회로를 포함할 수 있다.
상기 제2 전류원(130)은 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 되먹임 축전기(Cf,131), 상기 제3 노드(N3)에 연결된 제3 출력단(135c)을 포함하는 제3 증폭기(135), 상기 제3 증폭기(135)의 상기 제3 음의 입력단(135b)과 접지단 사이에 연결된 제3 저항(R3,134), 및 상기 제3 노드(N3)와 상기 제3 증폭기(135)의 제3 음의 입력단(135b) 사이에 연결된 제4 저항을 포함할 수 있다. 상기 제3 증폭기의 제3 양의 입력단은 상기 제1 증폭기의 제1 출력단에 연결될 수 있다. 상기 제2 전류원(130)은 양의 되먹임을 가지는 비반전 증폭회로를 포함할 수 있다.
상기 바이어스 전류원(140)은 상기 제1 노드(N1)와 제4 노드(N4) 사이에 연 결된 바이어스 저항(Rb), 상기 제4 노드(N4)에 연결된 제4 출력단(144c)을 포함하는 제4 증폭기(144), 상기 제4 노드(N4)와 상기 제4 증폭기(144)의 제4 음의 입력단(144b) 사이에 연결된 축전기(C,142), 및 상기 제4 증폭기(144)의 제4 음의 입력단(144b)과 상기 제1 증폭기(106)의 상기 제1 출력단(107) 사이에 연결된 저항(R,143)을 포함할 수 있다. 상기 제4 증폭기(144)의 제4 양의 입력단(144a)은 접지와 연결될 수 있다. 상기 바이어스 전류원(140)는 음의 되먹임의 적분회로를 포함할 수 있다.
상기 가드부(115)는 신호 입력단(118) 주위에 배치된 가드 연결단(116)에 연결될 수 있다. 상기 가드 연결단(116)는 신호 검출용 측정 전극(미도시)의 가드 역할도 수행할 수 있다. 입력 단자부(119)는 신호입력단자(118), 기준 접지단(117), 및 가드 연결단(116)를 포함할 수 있다. 상기 입력 단자부(119)는 측정 전극의 장착을 용이하도록 구성해 둘 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 센서 회로의 동작 원리를 설명하는 도면이다.
도 2는 도 1의 센서 회로의 등가 회로도이다.
도 3은 도 2의 센서 회로의 주파수 특성을 설명하는 도면이다.
도 4은 본 발명의 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.
도 5는 도 4의 센서 회로의 등가 회로도이다.
도 6은 본 발명의 또 다른 실시예에 따른 센서 회로의 등가 회로도이다.
도 7은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 등가 회로도이다.
도 8은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 등가 회로도이다.
도 9는 본 발명의 또 다른 실시예에 따른 센서 회로를 나타내는 블록도이다.
도 10은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.

Claims (16)

  1. 측정 신호를 입력단으로 입력받아 증폭하여 제1 출력단으로 출력하는 제1 증폭기;
    상기 제1 증폭기의 자체 입력 저항(Ri)으로 흐르는 전류(Ir)를 제공하는 제1 전류원;
    상기 제1 증폭기의 자체 입력 정전용량(Ci)으로 흐르는 전류(Ic)를 제공하는 제2 전류원; 및
    상기 제1 증폭기의 출력에 나타나는 직류 오프셋 전압을 감소시키는 바이어스 전류원을 포함하는 것을 특징으로 하는 센서 회로.
  2. 제 1항에 있어서,
    생성 전위를 가지는 측정 대상과 축전 결합하는 측정 전극;
    상기 측정 전극과 상기 입력단 사이에 직렬 연결된 결합 축전기; 및
    상기 결합 축전기 및/또는 상기 측정 전극 주위를 감싸고 상기 측정 신호의 전압으로 유지되는 가드부 중에서 적어도 하나를 더 포함하는 것을 특징으로 하는 센서 회로.
  3. 제 1항에 있어서,
    상기 제1 증폭기의 이득은 1 이상인 것을 특징으로 하는 센서 회로.
  4. 제 1항에 있어서,
    생성 전위를 가지는 측정 대상과 축전 결합하는 측정 전극;
    상기 측정 전극과 상기 입력단 사이에 직렬 연결된 결합 축전기; 및
    상기 결합 축전기 및/또는 상기 측정 전극 주위를 감싸고 상기 측정 신호의 전압으로 유지되는 가드부를 더 포함하는 것을 특징으로 하는 센서 회로.
  5. 제 4항에 있어서,
    상기 측정 전극의 표면은 절연체로 코팅된 것을 특징으로 하는 센서 회로.
  6. 제 4항에 있어서,
    상기 결합 축전기의 정전용량은 상기 측정 대상과 상기 측정 전극에 의하여 형성된 등가 정전 용량보다 작은 것을 특징으로 하는 센서 회로.
  7. 제 1항에 있어서,
    상기 제1 전류원은 상기 센서 회로의 등가 입력 저항을 증가시키는 것을 특징으로 하는 센서 회로.
  8. 제 1항에 있어서,
    상기 제2 전류원은 상기 센서 회로의 등가 입력 정전용량을 감소시키는 것을 특징으로 하는 센서 회로.
  9. 제 1항에 있어서,
    상기 바이어스 전류원은 상기 제1 증폭기의 안정적 동작을 제공하는 것을 특징으로 하는 센서 회로.
  10. 제 1항에 있어서,
    상기 제1 전류원은 양의 되먹임을 가지는 비반전 증폭회로를 포함하는 것을 특징으로 하는 센서 회로.
  11. 제 1항에 있어서,
    상기 제2 전류원은 양의 되먹임 및 비반전 증폭회로를 가지는 미분회로를 포함하는 것을 특징으로 하는 센서 회로.
  12. 제 1항에 있어서,
    상기 바이어스 전류원은 음의 되먹임 및 반전 증폭회로를 가지는 적분회로를 포함하는 것을 특징으로 하는 센서 회로.
  13. 제1 항에 있어서,
    상기 제1 전류원은:
    상기 입력단과 제2 노드 사이에 연결된 되먹임 저항;
    상기 제2 노드에 연결되는 제2 출력단을 포함하는 제2 증폭기;
    상기 제2 증폭기의 제2 음의 입력단과 접지단 사이에 연결된 제1 저항; 및
    상기 제2 노드와 상기 제2 증폭기의 제2 음의 입력단 사이에 연결된 제1 저항을 포함하되,
    상기 제2 증폭기의 제2 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결된 것을 특징으로 하는 센서 회로.
  14. 제1 항에 있어서,
    상기 제2 전류원은:
    상기 입력단과 제3 노드 사이에 연결된 되먹임 축전기;
    상기 제3 노드에 연결된 제3 출력단을 포함하는 제3 증폭기;
    상기 제3 증폭기의 상기 제3 음의 입력단과 접지단 사이에 연결된 제3 저항; 및
    상기 제3 노드와 상기 제3 증폭기의 제3 음의 입력단 사이에 연결된 제4 저항을 포함하되,
    상기 제3 증폭기의 제3 양의 입력단은 상기 제1 증폭기의 제1 출력단에 연결된 것을 특징으로 하는 센서 회로.
  15. 제1 항에 있어서,
    상기 바이어스 전류원은:
    상기 입력단과 제4 노드 사이에 연결된 바이어스 저항;
    상기 제4 노드에 연결된 제4 출력단을 포함하는 제4 증폭기;
    상기 제4 노드와 상기 제4 증폭기의 제4 음의 입력단 사이에 연결된 축전기; 및
    상기 제4 증폭기의 상기 제4 음의 입력단과 상기 제1 출력단 사이에 연결된 저항을 포함하되,
    상기 제4 증폭기의 제4 양의 입력단은 접지에 연결된 것을 특징으로 하는 센서 회로.
  16. 제 1항에 있어서,
    상기 제1 증폭기는 연산 증폭기, TR 증폭 회로, 및 FET 증폭 회로 중에서 적어도 하나를 포함하는 것을 특징으로 하는 센서 회로.
KR1020090008517A 2008-11-25 2009-02-03 센서 회로 KR101068037B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/863,027 US8395432B2 (en) 2008-11-25 2009-09-04 Contactless electrical potential sensor circuit
PCT/KR2009/005010 WO2010062026A1 (ko) 2008-11-25 2009-09-04 센서 회로
EP09829233A EP2226933A1 (en) 2008-11-25 2009-09-04 Sensor circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080117484 2008-11-25
KR20080117484 2008-11-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084724A Division KR20100101062A (ko) 2008-11-25 2010-08-31 센서 회로

Publications (2)

Publication Number Publication Date
KR20100059640A true KR20100059640A (ko) 2010-06-04
KR101068037B1 KR101068037B1 (ko) 2011-09-28

Family

ID=42360925

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020090008517A KR101068037B1 (ko) 2008-11-25 2009-02-03 센서 회로
KR1020100084724A KR20100101062A (ko) 2008-11-25 2010-08-31 센서 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020100084724A KR20100101062A (ko) 2008-11-25 2010-08-31 센서 회로

Country Status (4)

Country Link
US (1) US8395432B2 (ko)
EP (1) EP2226933A1 (ko)
KR (2) KR101068037B1 (ko)
WO (1) WO2010062026A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068037B1 (ko) 2008-11-25 2011-09-28 (주)락싸 센서 회로
JP6349748B2 (ja) * 2014-01-31 2018-07-04 オムロン株式会社 非接触電圧計測装置
TWI675324B (zh) * 2016-09-09 2019-10-21 原相科技股份有限公司 利用電容式感測的壓力感測電路及其電容電壓轉換器
CN107843363B (zh) * 2016-09-20 2020-04-10 原相科技股份有限公司 利用电容式感测的压力感测电路及其电容电压转换器
JP7245663B2 (ja) * 2019-01-30 2023-03-24 ローム株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CZ283656B6 (cs) 1992-06-01 1998-05-13 Prefoam Ag Zařízení pro plynulou výrobu deskového materiálu z polyuretanové pěny
US5519354A (en) * 1995-06-05 1996-05-21 Analog Devices, Inc. Integrated circuit temperature sensor with a programmable offset
US6573785B1 (en) * 2002-01-03 2003-06-03 Intel Corporation Method, apparatus, and system for common mode feedback circuit using switched capacitors
JP3935777B2 (ja) * 2002-05-28 2007-06-27 富士通株式会社 出力回路装置
US6587001B1 (en) * 2002-09-25 2003-07-01 Raytheon Company Analog load driver
FR2854008B1 (fr) * 2003-04-17 2005-07-15 St Microelectronics Sa Amplificateur differentiel a correction de mode commun
US7348838B2 (en) * 2004-04-27 2008-03-25 Broadcom Corporation Method and system for DC offset cancellation from a modulated signal
KR100613574B1 (ko) * 2004-05-06 2006-08-16 매그나칩 반도체 유한회사 전류-전압 증폭기
JP2006033091A (ja) * 2004-07-12 2006-02-02 Jepico Corp センサユニット及びセンサ信号処理回路
JP2006220454A (ja) * 2005-02-08 2006-08-24 Denso Corp 容量式物理量センサのセンサ回路
WO2009035665A1 (en) * 2007-09-14 2009-03-19 Analog Devices, Inc. Improved low power, low noise amplifier system
KR101068037B1 (ko) 2008-11-25 2011-09-28 (주)락싸 센서 회로

Also Published As

Publication number Publication date
KR20100101062A (ko) 2010-09-16
KR101068037B1 (ko) 2011-09-28
EP2226933A1 (en) 2010-09-08
WO2010062026A1 (ko) 2010-06-03
US20110227607A1 (en) 2011-09-22
US8395432B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
US7466148B2 (en) Sensor system for measuring an electric potential signal of an object
KR101206280B1 (ko) 전기적 비접촉 전위 센서 회로
EP2002273B1 (en) Electric potential sensor
KR101068037B1 (ko) 센서 회로
US20100283539A1 (en) Voltage detection device
US9551738B2 (en) Robust capacitive measurement system
EP1426772B1 (en) Impedance measuring circuit, its method, and capacitance measuring circuit
JP4287130B2 (ja) 静電容量検出回路及び静電容量検出方法
JP3501398B2 (ja) インピーダンス検出回路及びインピーダンス検出方法
KR20040053121A (ko) 센서 용량 검출 장치 및 센서 용량 검출 방법
KR101001865B1 (ko) 비접촉식 센서 회로
KR101001863B1 (ko) 비접촉식 센서 회로
US9939315B2 (en) Two-wire electronics interface sensor with integrated mechanical transducing and temperature monitoring capability
JPS6182104A (ja) 静電容量型距離計
US20100321002A1 (en) Integrated sensor with capacitive coupling rejection to the mechanical ground
JP6538532B2 (ja) 圧電センサ
US11779253B1 (en) Measurement of electrode impedances in biopotential-physiological-phenomena sensing systems
JP3356029B2 (ja) 電気量検出回路
SU1222273A1 (ru) Измеритель токового воздействи электрического пол на биологически активные точки кожи
JP2004212212A (ja) インピーダンス検出装置及びインピーダンス検出方法
JP2009064878A (ja) 印刷配線基板、実装配線基板及び電流検出器
JP2000329786A (ja) 圧電型加速度センサを備えた加速度検出装置
JP2011188405A (ja) 電子回路および電子装置
JP2003075484A (ja) 静電容量検出回路及び静電容量検出方法
JPS6351270B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 9