KR20100055064A - Ｒｃ 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법 - Google Patents

Ｒｃ 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법 Download PDF

Info

Publication number
KR20100055064A
KR20100055064A KR1020080113978A KR20080113978A KR20100055064A KR 20100055064 A KR20100055064 A KR 20100055064A KR 1020080113978 A KR1020080113978 A KR 1020080113978A KR 20080113978 A KR20080113978 A KR 20080113978A KR 20100055064 A KR20100055064 A KR 20100055064A
Authority
KR
South Korea
Prior art keywords
metal
metal stack
insulating film
hard mask
air gap
Prior art date
Application number
KR1020080113978A
Other languages
English (en)
Inventor
이선찬
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080113978A priority Critical patent/KR20100055064A/ko
Publication of KR20100055064A publication Critical patent/KR20100055064A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 동일층에 위치한 금속 배선 간의 커패시턴스를 감소시키기 위한 에어 갭을 금속 배선 사이에 정확하게 위치시킬 수 있는 RC 지연을 감소시키기 위한 금속 배선 구조에 관한 것이다.
본 발명의 반도체 소자의 금속 배선 구조는, 하부 절연막의 상부에 접합 물질(210), 금속 물질(230), 확산 장벽 물질(250)이 순차로 적층되고 패터닝되어 1 : 1 이하의 종횡비(D2/W2)를 가지고 형성되는 다수의 금속 스택 패턴(200); 상기 금속 스택 패턴(200)의 상부에 적층되는 하드 마스크(500); 상기 금속 스택 패턴(200) 및 하드 마스크(500)의 사이에 매립되어 상기 금속 스택 패턴(200)을 전기적으로 고립시키는 상부 절연막(300); 및 상기 상부 절연막(300) 내에서 소정의 체적을 가지고 상기 금속 스택 패턴(200) 사이에 형성되는 에어 갭(400);을 포함하는 것을 특징으로 한다.
반도체 소자, 금속 배선, RC 지연, 커패시턴스, 에어 갭, 종횡비

Description

ＲＣ 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법{metal line structure for diminishing RC delay and method for forming thereof}
본 발명은 RC 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법에 관한 것으로 보다 상세하게는, 동일층에 위치한 금속 배선 간의 커패시턴스를 감소시키기 위한 에어 갭을 금속 배선 사이에 정확하게 위치시킬 수 있는 RC 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화에 따라 배선의 미세화가 계속 진행되고 있고 배선 간의 간격도 감소하고 있다.
여기서, 동일층에서 이웃하는 두 배선 간의 간격의 감소는 두 배선 간에 위치한 유전체의 커패시턴스를 증가시켜 신호 전달 지연(RC delay)을 가져온다.
신호 전달 지연 문제를 해결하기 위해 동일층에서 이웃하는 두 배선 간의 커패시턴스를 결정하는 파라미터 중에서 두 배선 간에 위치한 유전체의 유전 상수(ε)를 감소시키는 방법이 제시되었다.
대표적인 예로 동일층에서 이웃하는 두 배선 간에 유전 상수의 값이 1.0 F/m로 매우 낮은 공기로 이루어진 공간(air gap, 이하 "에어 갭")을 위치시켜 두 배선간의 커패시턴스를 감소시키는 방법이 있다.
다만, 에어 갭을 동일 층에서 이웃하는 두 배선의 사이에 정확하게 위치시키는데 어려움이 있다.
따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 동일층에 위치한 금속 배선 사이에 에어 갭을 정확히 위치시킴으로서 동일층에 위치한 금속 배선 간의 커패시턴스를 감소시킬 수 있는 금속 배선 구조 및 그 형성 방법을 제공하는데 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 반도체 소자의 금속 배선 구조는, 하부 절연막의 상부에 접합 물질, 금속 물질, 확산 장벽 물질이 순차로 적층되고 패터닝되어 1 : 1 이상의 종횡비(D1/W1)를 가지고 형성되는 다수의 금속 스택 패턴; 상기 금속 스택 패턴 사이에 매립되어 상기 금속 스택 패턴을 전기적으로 고립시키는 상부 절연막; 및 상기 상부 절연막 내에서 소정의 체적을 가지고 상기 금속 스택 패턴 사이에 형성되는 에어 갭;을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 일 측면으로서, 본 발명의 반도체 소자의 금속 배선 구조는, 하부 절연막의 상부에 접합 물질, 금속 물질, 확산 장벽 물질이 순차로 적층되고 패터닝되어 1 : 1 이하의 종횡비(D2/W2)를 가지고 형성되는 다수의 금속 스택 패턴; 상기 금속 스택 패턴의 상부에 적층되는 하드 마스크; 상기 금속 스택 패턴 및 하드 마스크의 사이에 매립되어 상기 금속 스택 패턴을 전기적으로 고립시키는 상부 절연막; 및 상기 상부 절연막 내에서 소정의 체적을 가지고 상기 금속 스택 패턴 사이에 형성되는 에어 갭;을 포함하는 것을 특징으로 한다.
여기서, 상기 하드 마스크는 상기 하드 마스크 및 금속 스택 패턴이 형성하는 종횡비가 1 : 1 이상이 되도록 형성되는 것을 특징으로 한다.
본 발명의 또 다른 일 측면으로서, 본 발명의 반도체 소자의 금속 배선 형성 방법은, 하부 절연막의 상부에 접합 물질, 금속 물질, 확산 장벽 물질을 순차로 적층하는 단계(S1): 상기 확산 물질 상부에 포토 레지스트를 도포하고 이를 패터닝하는 단계(S2); 상기 포토 레지스트의 패턴을 사용하여 확산 장벽 물질, 금속 물질 및 접합 물질을 순차로 식각하여 금속 스택 패턴을 형성하는 단계(S3); 상부 절연막을 상기 금속 스택 패턴을 포함한 기판 전면에 증착함과 동시에 상기 금속 스택 패턴의 사이에서 에어 갭을 형성하는 단계(S4); 및 상기 상부 절연막을 평탄화하는 단계(S5);를 포함하는 것을 특징으로 한다.
여기서, 상기 에어 갭을 형성하는 단계는 상부 절연막을 비 등각(non conformal)으로 증착함으로서 이루어지는 것을 특징으로 한다.
또한, 상기 금속 스택 패턴을 형성하는 단계에서 상기 금속 스택 패턴은 종횡비(D1/W1)가 1 : 1 이상으로 형성되도록 이루어지는 것을 특징으로 한다.
또한, 상기 에어 갭을 형성하는 단계에서 상부 절연막은 PECVD 방식으로 증착되는 것을 특징으로 한다.
또한, 상기 증착은 350 ~ 400 ℃, 2.1 ~ 2.3 Torr의 조건에서, N2O 3000 ~ 3200 sccm, SiH4 200 ~ 210 sccm, N2 7900 ~ 8100 sccm 을 공급하고, HF 520 ~ 530 W 및 LF 470 ~ 480 W로 이루어진 RF 파워를 인가하여 이루어지는 것을 특징으로 한다.
본 발명의 또 다른 일 측면으로서, 반도체 소자의 금속 배선 형성 방법은 하부 절연막의 상부에 접합 물질, 금속 물질, 확산 장벽 물질 및 하드마스크를 순차로 적층하는 단계(S1): 상기 확산 물질 상부에 포토 레지스트를 도포하고 이를 패터닝하는 단계(S2); 상기 포토 레지스트의 패턴을 사용하여 하드마스크를 패터닝하여 상기 확산 장벽 물질을 노출시키는 단계(S3); 상기 확산 장벽 물질, 금속 물질 및 접합 물질을 순차로 식각하여 금속 스택 패턴을 형성하는 단계(S4); 상부 절연막을 상기 하드 마스크를 포함한 기판 전면에 증착함과 동시에 상기 금속 스택 패턴의 사이에서 에어 갭을 형성하는 단계(S5); 및 상기 상부 절연막을 평탄화하는 단계(S6);를 포함하는 것을 특징으로 한다.
여기서, 상기 에어 갭을 형성하는 단계는 상부 절연막을 비 등각으로 증착함 으로서 이루어지는 것을 특징으로 한다.
또한, 상기 하드마스크를 순차로 적층하는 단계에서 상기 하드 마스크(500)는 상기 하드 마스크 및 금속 스택 패턴이 형성하는 종횡비(D2/W2)가 1 : 1 이상으로 형성되도록 이루어지는 것을 특징으로 한다.
또한, 상기 에어 갭을 형성하는 단계에서 상기 상부 절연막은 PECVD 방식으로 증착되는 것을 특징으로 한다.
또한, 상기 증착은 350 ~ 400 ℃, 2.1 ~ 2.3 Torr의 조건에서, N2O 3000 ~ 3200 sccm, SiH4 200 ~ 210 sccm, N2 7900 ~ 8100 sccm 을 공급하고, HF 520 ~ 530 W 및 LF 470 ~ 480 W로 이루어진 RF 파워를 인가하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 금속 배선 구조 및 그 형성 방법에 의하면, 동일층에 위치한 금속 배선 사이에 에어 갭을 정확히 위치시킴으로서 동일층에 위치한 금속 배선 간의 커패시턴스를 감소시킬 수 있다.
또한, RC 지연 현상을 효과적으로 줄일 수 있어 반도체 소자의 속도를 상승시킬 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
먼저, 금속 배선을 형성하기 위해 별도의 추가 공정없이 금속 스택 패턴 간에 에어 갭을 위치시키기 위한 실험을 하였다.
본 실험은 동일한 증착 조건에서 금속 스택 패턴의 종횡비를 변경하면서 에어 갭 위치의 변동을 관찰하는 것으로 이루어진다.
이하, 종횡비는 금속 스택 패턴의 두께와 금속 스택 패턴 간의 간격의 비율을 의미한다.
여기서 상기 증착은 PECVD 방식을 사용한다.
증착 조건으로 350 ~ 400 ℃, 2.1 ~ 2.3 Torr의 조건에서, N2O 3000 ~ 3200 sccm, SiH4 200 ~ 210 sccm, N2 7900 ~ 8100 sccm 을 공급하고, HF 520 ~ 530 W 및 LF 470 ~ 480 W로 이루어진 RF 파워를 인가한다.
도 1a는 종횡비를 1 : 4.15로 하고 증착을 수행한 경우의 SEM 사진이다. 도 1a에 도시된 바와 같이 절연막은 금속 스택 패턴 위에 등각(conformal)으로 증착된 다. 따라서 에어 갭은 생기지 않는다.
도 1b는 종횡비를 1 : 2.1로 하고 증착을 수행한 경우의 SEM 사진이다. 도 1b에 도시된 바와 같이 절연막이 약간 비 등각(non conformal)으로 증착되면서 에어 갭을 생성하나 금속 스택 패턴의 상부에 형성되어 금속 스택 패턴 간의 커패시턴스를 감소시키지는 못한다.
도 1c는 종횡비를 1 : 1.75로 하고 증착을 수행한 경우의 SEM 사진이다. 도 1c에 도시된 바와 같이 증착 과정에서 형성된 에어 갭이 금속 스택 패턴에 약간 걸쳐있어 효과적으로 커패시턴스를 감소시키지는 못한다.
도 1d는 종횡비를 1 : 1로 하고 증착을 수행한 경우의 SEM 사진이다. 도 1d에 도시된 바와 같이 증착과정에서 에어 갭이 형성되고 상기 에어 갭은 정확하게 금속 스택 패턴 사이에 위치한다.
상기한 실험 결과에서 보이는 바와 같이 금속 스택 패턴의 종횡비가 커질수록 에어 갭이 쉽게 생성되고, 상기 에어 갭 또한 금속 스택 패턴의 종횡비가 커질수록 금속 스택 패턴의 사이에 위치하는 것을 할 수 있다.
그리고, 상기 종횡비가 1 : 1 이상인 경우에는 에어 갭이 금속 스택 패턴 사이에 정확히 위치함을 알 수 있다.
제 1 실시예
제 1 실시예는 상기 실험 결과를 기초로 금속 스택 패턴의 종횡비가 1 : 1 이상인 경우에 에어 갭을 사용하여 금속 스택 패턴 사이의 커패시턴스를 감소시키는 구조이다.
도 2는 본 발명의 제 1 실시예에 따른 금속 배선 구조를 설명하기 위한 단면도이다.
도 2에 도시된 바와 같이, 금속 배선 구조는 하부 절연막(100), 금속 스택 패턴(200), 상부 절연막(300) 및 에어 갭(400)을 포함한다.
상기 금속 스택 패턴(200)은 하부 절연막(100)의 상부에 형성된다.
상기 금속 스택 패턴(200)은, 접합 물질(210), 금속 물질(230), 확산 장벽 물질(250)이 순차로 적층됨으로서 이루어진다. 여기서 상기 금속 스택 패턴(200)의 종횡비(D1/W1)는 1 : 1 이상이다.
상기 상부 절연막(300)은 상기 금속 스택 패턴(200) 사이에 매립되고 및 기판 전면에 증착되어 동일층에 형성된 상기 금속 스택 패턴(200)을 전기적으로 고립시킨다. 그리고, 상하부 금속 스택 패턴을 전기적으로 고립시킨다.
에어 갭(400)은 상기 상부 절연막(300) 내에서 소정의 체적을 가지고 상기 금속 스택 패턴(200) 사이에 형성된다.
여기서, 상기 금속 스택 패턴(200)의 두께는 10000 Å 이하로 형성될 수 있다.
상기 금속 스택 패턴(200)의 두께가 10000 Å 이상이라면 상기 금속 스택 패턴의 상부에 산화막 등으로 형성된 하드 마스크(미도시)를 포함할 수 있으나, 반드시 하드 마스크가 형성되어야 하는 것은 아니다.
이하 첨부된 도면을 참조하여 상기 구성을 가지는 금속 배선의 형성 방법을 설명하고, 본 발명의 금속 배선 구조에 대하여 보다 구체적으로 설명한다.
도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 금속 배선 구조를 형성하기 위한 공정 순서를 설명하기 위한 각 공정별 단면도이다.
- S 1 -
도 3a는 금속 스택을 형성하는 공정을 나타낸다. 도 3a에 도시된 바와 같이 하부 절연막(100)의 상부에 접합 물질(210), 금속 물질(230) 및 확산 장벽 물질(250)을 순차로 적층시켜 금속 스택을 형성한다.
상기 하부 절연막(100)은 PMD(Pre Metal Dielectric) 또는 IMD(Inter Metal Dielectric)이다.
상기 접합 물질(210), 금속 물질(230) 및 확산 장벽 물질(250)은 스퍼터링(sputtering) 또는 화학 기상 증착법(CVD)에 의해 순차 형성된다.
여기서, 접합 물질(210)은 Ti, TiN 또는 Ti/TiN 등이 사용될 수 있다.
금속 물질(230)로는 Al, Cu 또는 복합 물질 등이 사용될 수 있으며, 확산 장벽 물질(250)로는 TiN 등이 사용될 수 있다.
- S 2 -
도 3b는 포토 레지스트(10)의 패턴을 형성하는 공정을 나타낸다. 도 3b에 도시된 바와 같이 포토 레지스트(10)가 상기 확산 물질(250) 상부에 도포되고 노광 및 현상 공정을 거쳐 금속 스택 패턴을 정의하는 포토 레지스트를 패터닝하여 확산 장벽 물질(250)을 선택적으로 노출시킨다.
- S 3 -
도 3c는 금속 스택 패턴(200)을 패터닝하는 공정을 나타낸다. 도 3c에 도시된 바와 같이 상기 포토 레지스트(10)의 패턴을 사용하여 확산 장벽 물질(250), 금속 물질(230) 및 접합 물질(210)을 순차로 식각하여 금속 스택 패턴(200)을 형성한다.
확산 장벽 물질(250) 및 접합 물질(210)은 플로린(Fruorine) 플라즈마를 사용하여 식각하며, 금속 물질(230)은 클로린(Chlorine) 플라즈마를 사용하여 식각한다.
여기서, 상기 금속 스택 패턴(200)은 종횡비(D1/W1)가 1 : 1 이상으로 형성된다.
- S 4 -
도 3d는 금속 스택 패턴(200)을 포함하는 기판 전면에 상부 절연막(300)을 증착하는 공정을 나타낸다. 도 3d에 도시된 바와 같이, 상부 절연막(300)이 상기 금속 스택 패턴(200)을 포함한 기판 전면에 증착함과 동시에 상기 금속 스택 패턴(200)의 사이에서 에어 갭(400)을 형성한다.
여기서, 상부 절연막(400)은 금속 스택 패턴(200)과 등각인 증착 조건에서 증착되지 않는다.
즉, 상부 절연막(300)은 비 등각 증착 조건에서 증착된다.
증착 조건은 앞서 기술한 실험 조건과 동일하다.
PECVD 방식으로 증착하며, 증착 조건으로 350 ~ 400 ℃, 2.1 ~ 2.3 Torr의 조건에서, N2O 3000 ~ 3200 sccm, SiH4 200 ~ 210 sccm, N2 7900 ~ 8100 sccm 을 공급하고, HF 520 ~ 530 W 및 LF 470 ~ 480 W로 이루어진 RF 파워를 인가한다.
상기 증착 조건에서 1 : 1 이상의 높은 종횡비는 절연막(300)의 갭필 특성을 저하시켜 절연막(300)이 비 등각으로 증착되게 한다.
따라서, 증착되는 과정에서 보이드(void) 즉 에어 갭(400)을 형성하게 된다.
- S 5 -
도 3e에 도시된 바와 같이, 상기 상부 절연막(300)을 평탄화함으로서 금속 배선이 완성된다.
제 2 실시예
반도체 소자에 포함되는 금속 스택 패턴이 1 : 1 이하일 수 있다. 따라서 제 2 실시예는 금속 스택 패턴의 종횡비가 1 : 1 이하인 경우에 있어서, 에어 갭을 금속 스택 패턴에 위치시킬 수 있는 구조를 제안한다.
설명의 편의 및 제 2 실시예를 보다 명확히 설명하기 위해 제 1 실시예와 반복되는 설명은 간략히 기술한다.
도 4는 본 발명의 제 2 실시예에 따른 금속 배선 구조를 설명하기 위한 단면도이다.
도 4에 도시된 바와 같이 본 발명의 금속 배선 구조는 하부 절연막(100), 금속 스택 패턴(200), 상부 절연막(300), 에어 갭(400) 및 하드 마스크(500)를 포함한다.
상기 하부 절연막(100), 금속 스택 패턴(200), 상부 절연막(300), 에어 갭(400)의 구조는 제 1 실시예와 동일하다.
다만, 상기 금속 스택 패턴(200)의 상부에 하드 마스크(500)가 적층되어 있다.
여기서, 제 1 실시예에서는 금속 스택 패턴(200)이 형성하는 종횡비(D1/W1)가 1 : 1 이상이었으나, 제 2 실시예에서는 상기 하드 마스크(500) 및 금속 스택 패턴(200)이 형성하는 종횡비(D2/W2)가 1 : 1 이상이다.
상기 하드 마스크(500)는 금속 스택 패턴(200)의 두께가 10000 Å 이상인 경우에 금속 스택 패턴의 사진 식각 공정을 수행할때 공정 마진(margin)을 제공하고, 1 : 1 이하인 금속 스택 패턴(200)의 종횡비를 보상하는 역할을 한다.
다만, 금속 스택 패턴(200)의 두께가 10000 Å 이하인 경우라도 하드마스크(500)가 적용될 수 있음은 물론이다.
이하 첨부된 도면을 참조하여 상기 구성을 가지는 금속 배선의 형성 방법을 설명하고, 본 발명의 금속 배선 구조에 대하여 보다 구체적으로 설명한다.
도 5a 내지 도 5f는 본 발명의 제 2 실시예에 따른 금속 배선 구조를 형성하 기 위한 공정 순서를 설명하기 위한 각 공정별 단면도이다.
- S' 1 -
도 5a는 금속 스택 및 하드 마스크(500)를 형성하는 공정이다.
금속 스택은 접합 물질(210), 금속 물질(230) 및 확산 장벽 물질(250)을 순차로 적층함으로서 형성된다.
여기서, 상기 금속 스택은 후속 공정에서 금속 스택 패턴으로 패터닝 되었을때 1 : 1 이하의 종횡비를 가지고, 그 두께는 10000 Å 이상일 수 있다.
금속 스택의 두께가 10000 Å 이상이면, 이를 식각하기 위해서는 2 ㎛ 이상의 식각 마스크를 형성해야만 한다. 따라서, 포토 레지스트의 프로파일 형성에 어려움이 있다. 즉, 포토 레지스트의 슬로프에 의한 크리티칼 디멘존(CD) 변화가 야기된다는 문제가 있다.
상기와 같은 문제점을 해결하기 위해, 금속 스택의 상부에 하드 마스크(500)를 형성한다.
하드 마스크(500)는 실레인 또는 TEOS 계열을 사용하여 CVD 방식으로 증착된다.
그리고 후술할 후속 공정에서 하드 마스크를 포함한 금속 스택을 패터닝하였을 때 하드 마스크는 종횡비를 증가시켜 에어갭이 금속 스택 패턴 사이에 위치하게하는 역할을 한다.
- S' 2 -
도 5b는 포토 레지스트를 패터닝하는 공정을 나타낸다. 도 5b에 도시된 바와 같이 포토 레지스트(10)를 패터닝하여 하드 마스크(500)의 일부를 노출시킨다.
- S' 3 -
도 5c는 하드 마스크(500)을 패터닝하는 공정을 나타낸다. 도 5c에 도시된 바와 같이, 포토 레지스트(10)를 식각 방지막으로 하여 하드 마스크를 식각한다.
하드 마스크(500)는 플로린 계열의 플라즈마로 식각된다.
- S' 4 -
도 5d는 금속 스택 패턴을 형성하는 공정을 나타낸다. 도 5d에 도시된 바와 같이, 확산 장벽 물질(250), 금속 물질(230) 및 접합 물질(210)을 순차로 식각하여 금속 스택 패턴(200)을 형성한다.
상기 식각은 제 1 실시예와 동일한 방법에 의한다.
일반적으로 금속 배선을 형성하는 과정에서 하드 마스크(500)를 선택적으로 제거할 수 있다.
다만, 본 발명에서는 상기 하드 마스크(500)는 상기 하드 마스크(500) 및 금속 스택 패턴(200)이 형성하는 종횡비(D2/W2)가 1 : 1 이상으로 형성되도록 하는 역할을 하므로 제거하지 않는다.
잔존하는 하드 마스크는 층간 절연막의 CMP 공정에서 공정 마진을 확보하는데 사용될 수 있다.
- S' 5 -
도 5e는 금속 스택 패턴(200) 사이에 에어 갭(500)을 형성하는 공정을 나타낸다. 도 5e에 도시된 바와 같이, 상부 절연막(300)이 상기 하드 마스크(500)을 포함한 기판 전면에 증착함과 동시에 상기 금속 스택 패턴(200)의 사이에서 에어 갭(400)을 형성한다.
여기서 상부 절연막(400)은 비 등각 증착 조건에서 증착된다.
증착 조건은 앞서 기술한 실험 조건과 동일하다.
PECVD 방식으로 증착하며, 증착 조건으로 350 ~ 400 ℃, 2.1 ~ 2.3 Torr의 조건에서, N2O 3000 ~ 3200 sccm, SiH4 200 ~ 210 sccm, N2 7900 ~ 8100 sccm 을 공급하고, HF 520 ~ 530 W 및 LF 470 ~ 480 W로 이루어진 RF 파워를 인가한다.
상기 증착 조건에서 금속 스택 패턴(200) 및 하드 마스크(500)이 형성하는 1 : 1 이상의 높은 종횡비는 절연막(300)의 갭필 특성을 저하시켜 절연막(300)이 비 등각으로 증착되게 한다.
따라서, 증착되는 과정에서 에어 갭(400)을 형성하게 된다.
- S' 6 -
도 5f는 상부 절연막을 평탄화하는 단계를 나타낸다. 도 5f에 도시된 바와 같이 상부 절연막(300)을 평탄화 함으로서 금속 배선이 완성된다.
실시예 2 에서는 금속 스택 패턴의 종횡비가 1 : 1 이하인 경우 만을 설명하고 있으나 금속 스택 패턴의 종횡비가 1 : 1 이상인 경우에도 적용될 수 있다.
본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
도 1a 내지 도 1d는 금속 스택 패턴의 종횡비에 따라 에어 갭의 위치가 변동하는지를 실험한 결과를 설명하기 위한 SEM 사진,
도 2는 본 발명의 제 1 실시예에 따른 금속 배선 구조를 설명하기 위한 단면도,
도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 금속 배선 구조를 형성하기 위한 공정 순서를 설명하기 위한 각 공정별 단면도,
도 4는 본 발명의 제 2 실시예에 따른 금속 배선 구조를 설명하기 위한 단면도,
도 5a 내지 도 5f는 본 발명의 제 2 실시예에 따른 금속 배선 구조를 형성하기 위한 공정 순서를 설명하기 위한 각 공정별 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 포토 레지스트
100 : 하부 절연막
200 : 금속 스택 패턴 210 : 접합 물질
220 : 금속 물질 230 : 확산 장벽 물질
300 : 상부 절연막
400 : 에어 갭
500 : 하드 마스크

Claims (11)

  1. 반도체 소자의 금속 배선 구조에 있어서,
    하부 절연막의 상부에 접합 물질, 금속 물질 및 확산 장벽 물질이 순차로 적층되고 패터닝되어 1 : 1 내지 10 : 1의 종횡비(D1/W1)를 가지고 형성되는 다수의 금속 스택 패턴;
    상기 금속 스택 패턴 사이에 매립되어 상기 금속 스택 패턴을 전기적으로 고립시키는 상부 절연막; 및
    상기 상부 절연막 내에서 소정의 체적을 가지고 상기 금속 스택 패턴 사이에 형성되는 에어 갭;
    을 포함하는 것을 특징으로 하는 금속 배선 구조.
  2. 반도체 소자의 금속 배선 구조에 있어서,
    하부 절연막의 상부에 접합 물질, 금속 물질 및 확산 장벽 물질이 순차로 적층되고 패터닝되어 1 : 1 내지 0.1 : 1의 종횡비(D2/W2)를 가지고 형성되는 다수의 금속 스택 패턴;
    상기 금속 스택 패턴의 상부에 적층되는 하드 마스크;
    상기 금속 스택 패턴 및 하드 마스크의 사이에 매립되어 상기 금속 스택 패턴을 전기적으로 고립시키는 상부 절연막; 및
    상기 상부 절연막 내에서 소정의 체적을 가지고 상기 금속 스택 패턴 사이에 형성되는 에어 갭;
    을 포함하는 것을 특징으로 하는 금속 배선 구조.
  3. 제 2 항에 있어서, 상기 하드 마스크는 상기 하드 마스크 및 금속 스택 패턴이 형성하는 종횡비가 1 : 1 내지 10 : 1로 형성되도록 형성되는 것을 특징으로 하는 금속 배선 구조.
  4. 반도체 소자의 금속 배선 형성 방법에 있어서,
    하부 절연막의 상부에 접합 물질, 금속 물질 및 확산 장벽 물질을 순차로 적층하는 단계;
    상기 확산 물질 상부에 포토 레지스트를 도포하고 이를 패터닝하는 단계;
    상기 포토 레지스트의 패턴을 사용하여 확산 장벽 물질, 금속 물질 및 접합 물질을 순차로 식각하여 금속 스택 패턴을 형성하는 단계;
    상부 절연막을 상기 금속 스택 패턴을 포함한 기판 전면에 증착함과 동시에 상기 금속 스택 패턴의 사이에서 에어 갭을 형성하는 단계; 및
    상기 상부 절연막을 평탄화하는 단계;
    를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  5. 제 4 항에 있어서, 상기 에어 갭을 형성하는 단계는 상부 절연막을 비 등각으로 증착함으로서 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
  6. 제 4 항에 있어서, 상기 금속 스택 패턴을 형성하는 단계에서 상기 금속 스택 패턴은 종횡비(D1/W1)가 1 : 1 내지 10 : 1로 형성되도록 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
  7. 제 4 항에 있어서, 상기 에어 갭을 형성하는 단계에서 상부 절연막은 PECVD 방식으로 증착되는 것을 특징으로 하는 금속 배선 형성 방법.
  8. 반도체 소자의 금속 배선 형성 방법에 있어서,
    하부 절연막의 상부에 접합 물질, 금속 물질 및 확산 장벽 물질 및 하드마스크를 순차로 적층하는 단계;
    상기 확산 물질 상부에 포토 레지스트를 도포하고 이를 패터닝하는 단계;
    상기 포토 레지스트의 패턴을 사용하여 하드마스크를 패터닝하여 상기 확산 장벽 물질을 노출시키는 단계;
    상기 확산 장벽 물질, 금속 물질 및 접합 물질을 순차로 식각하여 금속 스택 패턴을 형성하는 단계;
    상부 절연막을 상기 하드 마스크를 포함한 기판 전면에 증착함과 동시에 상기 금속 스택 패턴의 사이에서 에어 갭을 형성하는 단계; 및
    상기 상부 절연막을 평탄화하는 단계;
    를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  9. 제 8 항에 있어서, 상기 에어 갭을 형성하는 단계는 상부 절연막을 비 등각으로 증착함으로서 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
  10. 제 8 항에 있어서, 상기 하드마스크를 순차로 적층하는 단계에서 상기 하드 마스크는 상기 하드 마스크 및 금속 스택 패턴이 형성하는 종횡비(D2/W2)가 1 : 1 내지 10 : 1로 형성되도록 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
  11. 제 8 항에 있어서, 상기 에어 갭을 형성하는 단계에서 상기 상부 절연막은 PECVD 방식으로 증착되는 것을 특징으로 하는 금속 배선 형성 방법.
KR1020080113978A 2008-11-17 2008-11-17 Ｒｃ 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법 KR20100055064A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080113978A KR20100055064A (ko) 2008-11-17 2008-11-17 Ｒｃ 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113978A KR20100055064A (ko) 2008-11-17 2008-11-17 Ｒｃ 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR20100055064A true KR20100055064A (ko) 2010-05-26

Family

ID=42279600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113978A KR20100055064A (ko) 2008-11-17 2008-11-17 Ｒｃ 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR20100055064A (ko)

Similar Documents

Publication Publication Date Title
US6083824A (en) Borderless contact
KR0179292B1 (ko) 반도체소자의 다층배선 형성방법
KR100833201B1 (ko) 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
JP3214475B2 (ja) デュアルダマシン配線の形成方法
US8624394B2 (en) Integrated technology for partial air gap low K deposition
US7557038B2 (en) Method for fabricating self-aligned contact hole
KR20080030292A (ko) 반도체 소자의 금속 배선 형성 방법
US7678661B2 (en) Method of forming an insulating layer in a semiconductor device
KR100698101B1 (ko) 반도체 소자의 텅스텐 플러그의 구조 및 그 형성방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
KR20100055064A (ko) Ｒｃ 지연을 감소시키기 위한 금속 배선 구조 및 그 형성 방법
US6475901B2 (en) Method for manufacturing semiconductor device having a multi-layer interconnection
KR100588665B1 (ko) 반도체 소자의 장벽금속층 형성 방법
JP2014175525A (ja) 半導体装置及びその製造方法
US20090072402A1 (en) Semiconductor device and method of fabricating the same
JP2009054879A (ja) 集積回路の製造方法
KR100900773B1 (ko) 반도체 소자의 콘택홀 제조방법
KR100253338B1 (ko) 반도체소자의 배선형성방법
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR20040043931A (ko) 반도체 소자의 층간 절연막 형성 방법
KR101094914B1 (ko) 다층 배선 구조의 반도체 장치 및 그 제조 방법
KR20050005972A (ko) 반도체 소자의 제조방법
KR100277867B1 (ko) 반도체소자의배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application