KR20100054480A - 고전압 발생기 - Google Patents

고전압 발생기 Download PDF

Info

Publication number
KR20100054480A
KR20100054480A KR1020080113428A KR20080113428A KR20100054480A KR 20100054480 A KR20100054480 A KR 20100054480A KR 1020080113428 A KR1020080113428 A KR 1020080113428A KR 20080113428 A KR20080113428 A KR 20080113428A KR 20100054480 A KR20100054480 A KR 20100054480A
Authority
KR
South Korea
Prior art keywords
voltage
regulator
output
terminal
high voltage
Prior art date
Application number
KR1020080113428A
Other languages
English (en)
Other versions
KR100967041B1 (ko
Inventor
권이현
강인호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080113428A priority Critical patent/KR100967041B1/ko
Publication of KR20100054480A publication Critical patent/KR20100054480A/ko
Application granted granted Critical
Publication of KR100967041B1 publication Critical patent/KR100967041B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본원 발명의 고전압 발생기는 차지 펌프의 출력전압을 일정레벨의 전압으로 안정화시켜 출력하는 제1 레귤레이터 및 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 출력하는 제2 레귤레이터를 포함하는 고전압 발생기에 있어서, 상기 제1 레귤레이터는 제1 분배전압과 제1 기준전압을 비교하는 제1 비교부 및 전원전압의 공급 차단시에 상기 제1 분배전압을 방전시키는 제1 고전압 방전부를 포함하고, 상기 제2 레귤레이터는 제2 분배전압과 제2 기준전압을 비교하는 제2 비교부 및 전원전압의 공급 차단시에 상기 제2 분배전압을 방전시키는 제2 고전압 방전부를 포함하며, 상기 전원전압의 공급 여부에 따라 상기 제1 레귤레이터의 출력단과 상기 제2 레귤레이터의 입력단을 선택적으로 접속시키는 레귤레이터 접속 차단부를 포함한다.
Figure P1020080113428
고전압 발생기, 레벨 쉬프터,

Description

고전압 발생기{high voltage generator}
본원 발명은 반도체 메모리 장치 등에 고전압을 공급하는 고전압 발생기에 관한 것이다.
통상적인 메모리, IC 칩등의 내부에는 전원 전압 이상의 전압을 필요로 하는 회로들이 존재한다. 전원 전압 이상의 전압을 공급하는 고전압 발생기는 대부분의 경우 차지 펌프를 이용하여 생성하고, 상기 차지 펌프는 발진기에 의해 발생된 클럭 신호에 따라 구동된다.
이러한 차지 펌프의 출력 전압을 일정하게 유지하기 위해 레귤레이터(regulator)를 필요로 한다. 일반적인 레귤레이션 방법의 하나로 차지 펌프의 출력 전압과 기준 전압을 비교하여 출력 전압이 기준 전압보다 낮으면 발진기에 의해 클럭 신호가 생성되어 차지 펌프를 구동시키고, 레귤레이터의 출력 전압이 기준 전압보다 높으면 클럭 신호의 생성을 차단하는 방식을 이용하고 있다.
다만, 이러한 고전압 발생기의 동작 중에 갑자기 전원 공급이 중단되는 경우 차지 펌프에서 출력된 고전압이 방전되지 못하고 레귤레이터에 포함된 비교부에 입력단으로 입력되어 트랜지스터가 열화되는 문제점이 있다.
이러한 문제를 해결하기 위하여 상기 고전압을 방전시키기 위한 별도의 방전부를 포함하는 고전압 발생기를 고려할 수 있다. 다만 이러한 구성에서도 각 고전압 방전부에 의한 방전 전류가 증가할 수 있는바 이에 의한 누설전류를 감소시킬 필요가 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 고전압 방전부를 포함하는 고전압 발생기에 있어서, 고전압 방전시에 발생하는 누설 전류를 감소시킬 수 있는 고전압 발생기를 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 고전압 발생기는 차지 펌프의 출력전압을 일정레벨의 전압으로 안정화시켜 출력하는 제1 레귤레이터 및 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 출력하는 제2 레귤레이터를 포함하는 고전압 발생기에 있어서, 상기 제1 레귤레이터는 제1 분배전압과 제1 기준전압을 비교하는 제1 비교부 및 전원전압의 공급 차단시에 상기 제1 분배전압을 방전시키는 제1 고전압 방전부를 포함하고, 상기 제2 레귤레이터는 제2 분배전압과 제2 기준전압을 비교하는 제2 비교부 및 전원전압의 공급 차단시에 상기 제2 분배전압을 방전시키는 제2 고전압 방전부를 포함하며, 상기 전원전압의 공급 여부에 따라 상기 제1 레귤레이터의 출력단과 상기 제2 레귤레이터의 입력단을 선택적으로 접속시키는 레귤레이터 접속 차단부를 포함한다.
전술한 본원 발명의 과제 해결 수단에 따라 전원 전압이 공급되지 아 각 레귤레이터의 구동이 중지된 경우에는 제1 레귤레이터와 제2 레귤레이터의 접속을 차단시킬 수 있다. 그 결과 제2 레귤레이터에서 고전압 방전시 발생하는 누설전류를 최소화 할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 고전압 발생기에 공급되는 전원전압의 공급 중단시에 나타나는 문제점을 설명하기 위한 도면이다.
상기 고전압 발생기(100)는 발진기(110), 클럭구동부(120), 차지 펌프(130), 제1 레귤레이터(140) 및 제2 레귤레이터(150)를 포함한다.
상기 발진기(110)는 특정 주기의 클럭 신호(CLK1)를 생성하여 클럭구동부(120)로 전달한다. 상기 클럭 구동부(120)는 제1 레귤레이터에 포함된 제1 비교부(142)의 출력신호에 따라 상기 클럭 신호(CLK1)를 지연시켜 상반된 레벨의 두 클럭 신호(CLK2 및 CLK2b)를 출력한다. 이를 위해, n개의 인버터가 직렬 접속된 제1 인버터 그룹과, n+1개의 인버터가 직렬 접속된 제2 인버터 그룹을 포함한다(미도시 됨). 상기 차지 펌프(130)는 클럭 구동부(120)로부터 출력된 레벨이 다른 두 클럭 신호(CLK2 및 CLK2b)에 따라 펌핑 동작을 실시하여 소정의 펌핑 전압(VPP)을 출력한다.
상기 제1 레귤레이터(140)는 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압(VPP)을 공급한다. 상기 제1 레귤레이터(140)는 상기 펌핑전압을 분배하여 제1 분배 전압(Vf1)을 출력하는 제1 전압 분배부(144)와, 상기 제1 분배전압(Vf1)과 제1 기준 전압(VREF1)을 비교하여 상기 클럭 구동부(120)의 동작을 제어하는 제1 비교부(142), 레귤레이터의 동작 여부를 제어하는 제1 레귤레이터 구동부(146)를 포함한다.
상기 제1 전압 분배부(144)는 직렬로 연결된 다수의 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(142)로 입력되는 제1 분배전압(Vf1)을 출력한다. 이를 위해 제1 레귤레이션 전압 출력단(VPP)과 접지사이에 직렬로 연결된 다수의 제1 및 제2 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(142)로 입력되는 제1 분배전압(Vf1)을 출력한다.
상기 제1 비교부(142)는 제1 기준 전압(VREF1)과 제1 분배전압(Vf1)을 비교하여 제1 기준 전압이 더 큰 경우 하이 레벨 신호를 상기 클럭 구동부(120)로 출력시킨다. 이때, 상기 제1 기준 전압(VREF1)으로는 제1 분배전압(Vf1)과 동일한 전압을 인가함으로써, 실제로 입력되는 제1 분배전압과 제1 기준 전압의 크기를 비교하게 된다.
이와 같은 구성에 따라 최종 펌핑 전압(VPP)의 값은 다음과 같은 수식을 갖게 되며, 이 전압이 제1 레귤레이션 전압이 된다.
Figure 112008078825383-PAT00001
상기 제1 레귤레이터 구동부(146)는 상기 전압 분배부(144)의 제2 저항과 접지사이에 접속된 NMOS 트랜지스터(N146)를 포함한다. 상기 제1 레귤레이터 구동부(146)는 NMOS 트랜지스터의 게이트에 인가되는 하이 레벨의 구동신호(REG_ON)에 응답하여 상기 전압 분배부와 접지를 접속시켜 레귤레이터가 정상적으로 동작하게 한다.
상기 제1 레귤레이터의 경우 차지 펌프의 동작 여부만을 제어함으로써 제1 레귤레이션 전압을 출력하므로, 출력의 리플(ripple)이 심하다는 단점이 있다. 이를 제거하기 위하여, 전류 제어 방법을 이용한 방식의 제2 레귤레이터를 추가로 구성한다.
상기 제2 레귤레이터(150)는 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 상기 제2 레귤레이션 전압을 출력시킨다.
상기 제2 레귤레이터(150)는 상기 제1 레귤레이터의 출력단과 접지단자 사이로 이어지는 전류 경로를 형성하는 전류 차단부(156)와, 제2 레귤레이터의 출력단의 전압을 분배하여 제2 분배 전압을 출력하는 제2 전압 분배부(154)와, 상기 제2 분배전압과 제2 기준 전압을 비교하여 상기 전류 차단부의 동작을 제어하는 제2 비교부(152)와, 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압을 전달받아 제2 레귤레이터의 출력단에 공급하거나 차단하는 전압 공급부(158)와, 레귤레이터의 동작 여부를 제어하는 제2 레귤레이터 구동부(159)를 포함한다.
상기 제2 전압 분배부(154)는 직렬로 연결된 다수의 저항(R2, R3)을 포함하며, 이들 저항의 비에 따라 상기 제2 레귤레이션전압을 분배하여 제2 분배 전압(Vf2)을 출력한다. 이를 위해 출력단(VREG)과 접지사이에 직렬로 연결된 다수의 제3 및 제4 저항(R3, R4)을 포함하며, 이들 저항의 비에 따라 상기 제2 비교부(152)로 입력되는 제2 분배전압(Vf2)을 출력한다.
상기 제2 비교부(152)는 상기 제2 분배전압과 제2 기준 전압(VREF2)을 비교하여 전류 차단부(156)의 동작을 제어한다.
이때, 상기 제2 기준 전압(VREF2)으로는 제2 분배전압(Vf2)과 동일한 전압을 인가함으로써, 실제로 입력되는 제2 분배전압과 제2 기준 전압의 크기를 비교하게 된다. 따라서 비교 결과에 따라, 제2 분배전압이 제2 기준 전압보다 크면 하이 레벨 전압을 출력하고, 제2 분배전압이 제2 기준 전압보다 작으면 로우 레벨 전압을 출력한다.
한편, 상기 전류 차단부(156)는 상기 제1 레귤레이터의 출력단과 접지단자사이로 이어지는 전류 경로를 형성한다. 이를 위해, 제2 비교부의 출력전압에 응답하 여 턴온되는 NMOS 트랜지스터(N156)를 포함한다. 상기 NMOS 트랜지스터(N156)는 전압 공급부(158)와 접지사이에 접속되며, 하이레벨 신호에 응답하여 턴온됨으로서 차지 펌프 출력단으로부터 접지로 이어지는 전류 경로를 형성한다. 상기 NMOS 트랜지스터(N156)와 접지사이에는 전류의 역류를 방지하기 위한 다이오드(D156)를 더 포함할 수 있다.
따라서 상기 제2 비교부(152)의 비교 결과에 따라, 제2 분배전압이 제2 기준 전압보다 크면 하이 레벨 전압이 출력되므로 상기 전류 차단부(156)를 통하여 전류 경로가 형성된다. 이때, 상기 형성된 전류 경로를 통해 흘러가는 전류의 크기는 제2 분배전압이 제2 기준 전압보다 클수록 더 커지게 된다. 또한, 전류 경로가 형성됨에 따라 제1 레귤레이션 전압(VPP)의 레벨은 낮아지게 된다.
한편, 제2 분배전압이 제2 기준 전압보다 작으면 로우 레벨 전압이 출력되므로 상기 NMOS 트랜지스터(N156)가 턴오프되어 전류 경로가 차단된다.
상기 전압 공급부(158)는 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압(VPP)을 제2 레귤레이터의 출력단(VREG)에 공급하거나 차단한다. 이를 위해, 상기 전압 공급부(158)는 차지 펌프 출력단(VPP)과 전류 차단부(156) 사이에 접속된 저항(R2), 상기 차지 펌프 출력단과 레귤레이터의 출력단(VREG)사이에 접속되고 상기 저항(R2)과 전류 차단부(156)의 접속노드의 전압이 게이트로 인가되는 NMOS 트랜지스터(N158)를 포함한다.
상기 전압 공급부(158)는 상기 전류 경로가 형성되지 않는 경우에는 제1 레귤레이션 전압이 상기 NMOS 트랜지스터(N155)의 게이트에 직접 인가되어 해당 트랜 지스터를 턴온시킴으로서 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VREG)에 공급되도록 한다.
그러나, 상기 전류 경로가 형성된 경우에는 상기 NMOS 트랜지스터(N158)의 게이트에 인가되는 전압레벨이 낮아 해당 트랜지스터를 턴온시키지 못하므로, 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VREG)에 공급되지 않는다.
이와 같은 레귤레이터의 구성에 의하여 출력되는 전압(VREG)은 다음과 같다.
Figure 112008078825383-PAT00002
상기 제2 레귤레이터 구동부(159)는 상기 전압 분배부(154)의 제2 저항과 접지사이에 접속된 NMOS 트랜지스터(N159)를 포함한다. 상기 제2 레귤레이터 구동부(159)는 NMOS 트랜지스터의 게이트에 인가되는 하이 레벨의 구동신호(REG_ON)에 응답하여 상기 전압 분배부와 접지를 접속시켜 레귤레이터가 정상적으로 동작하게 한다.
도시된 바와 같이 전원전압의 공급이 중단되면, 상기 제1 및 제2 레귤레이션 구동부(146, 159)에 인가되는 구동신호가 로우레벨로 천이되어 해당 트랜지스터가 턴온되지 않는다. 따라서 전압 분배부와 접지사이의 접속을 차단하게 된다.
이와 같이 전압 분배부와 접지사이의 접속이 차단됨에 따라 상기 차지펌프에 의해 출력되는 고전압이 접지로 흘러가지 못하고 상기 비교부(142, 152)의 음의 단자(-)로 인가된다. 한편, 비교부의 음의 단자에 입력되는 전압은 비교부 내에 포함되어 있는 MOS 트랜지스터(미도시 됨)의 게이트에 직접 인가되는데, 통상적으로 차지펌프에서 출력되는 전압은 대략 20V 정도의 고전압이므로 이와 같은 전압이 MOS 트랜지스터의 게이트에 직접 인가될 경우 해당 트랜지스터가 열화되어 오동작을 일으킬 우려가 있다.
따라서 전원전압의 공급이 중단되는 경우에도 차지펌프의 고전압이 방전될 수 있도록 하는 장치를 제공할 필요성이 있다.
도 2는 전원전압의 공급 중단시의 문제점을 해결하기 위한 고전압 발생기를 도시한 회로도이다.
도시된 고전압 발생기는 본원 발명의 출원인이 대한민국 출원(출원번호:20070079483)에 포함시킨 발명에 해당한다.
상기 고전압 발생기(200)는 발진기(210), 클럭구동부(220), 차지 펌프(230), 제1 레귤레이터(240) 및 제2 레귤레이터(250)를 포함한다.
상기 제1 레귤레이터(240)는 상기 펌핑전압을 분배하여 제1 분배 전압(Vf1)을 출력하는 제1 전압 분배부(244)와, 상기 제1 분배전압(Vf1)과 제1 기준 전압(VREF1)을 비교하여 상기 클럭 구동부(220)의 동작을 제어하는 제1 비교부(242), 레귤레이터의 동작 여부를 제어하는 제1 레귤레이터 구동부(246) 및 전원 전압의 공급 차단시에 상기 제1 분배 전압이 인가되는 제1 비교부의 일측단자에 인가되는 전압을 방전시키는 제1 고전압 방전부(248)를 포함한다. 대부분의 구성은 도 1에서 설명한 바와 같으므로, 제1 고전압 방전부(248)에 대해 더 상세히 설명하기로 한다.
상기 제1 고전압 방전부(248)는 상기 제1 전압 분배부의 분배 전압이 인가되는 제1 비교부의 일측 단자(Vf1)와 전원 전압 단자(VCC) 사이에 접속되는 다이오드를 포함한다. 이때, 상기 다이오드는 다이오드 접속된 NMOS 트랜지스터로서 구현된다. 도면에는 두 개의 다이오드가 직렬접속된 것으로 도시되어 있으나, 설계자의 선택에 따라 하나의 다이오드만으로도 충분히 구성할 수 있으며, 세 개 이상의 다이오드를 직렬접속시킨 것으로 구성할 수도 있다.
상기 제1 고전압 방전부(248)는 전원전압이 정상적으로 인가되는 경우에는 동작하지 않으며, 전원전압이 인가되지 않는 경우에 한하여 상기 분배 전압이 인가되는 비교부의 일측 단자(Vf1)에 인가되는 전압을 방전시키는 역할을 한다. 즉, 비교부의 일측단자로 인가될 고전압을 다른 경로로 방전시키게 된다.
상기 제2 레귤레이터(250)는 상기 제1 레귤레이터의 출력단과 접지단자 사이로 이어지는 전류 경로를 형성하는 전류 차단부(256)와, 제2 레귤레이터의 출력단의 전압을 분배하여 제2 분배 전압을 출력하는 제2 전압 분배부(254)와, 상기 제2 분배전압과 제2 기준 전압을 비교하여 상기 전류 차단부의 동작을 제어하는 제2 비 교부(252)와, 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압을 제2 레귤레이터의 출력단에 공급하거나 차단하는 전압 공급부(256)와, 레귤레이터의 동작 여부를 제어하는 제2 레귤레이터 구동부(258) 및 전원전압의 공급 차단시에 상기 제2 분배 전압이 인가되는 제2 비교부의 일측단자에 인가되는 전압을 방전시키는 제2 고전압 방전부(259)를 포함한다.
한편, 상기 제2 고전압 방전부(259)는 상기 제2 전압 분배부의 분배 전압이 인가되는 제2 비교부의 일측 단자(Vf2)와 전원 전압 단자(VCC) 사이에 접속되는 다이오드를 포함한다. 이때, 상기 다이오드는 다이오드 접속된 NMOS 트랜지스터로서 구현된다. 도면에는 두 개의 다이오드가 직렬접속된 것으로 도시되어 있으나, 설계자의 선택에 따라 하나의 다이오드만으로도 충분히 구성할 수 있으며, 세 개 이상의 다이오드를 직렬접속시킨 것으로 구성할 수도 있다.
상기 제2 고전압 방전부(259)는 전원전압이 정상적으로 인가되는 경우에는 동작하지 않으며, 전원전압이 인가되지 않는 경우에 한하여 상기 분배 전압이 인가되는 비교부의 일측 단자(Vf2)에 인가되는 전압을 방전시키는 역할을 한다. 즉, 비교부의 일측단자로 인가될 고전압을 다른 경로로 방전시키게 된다.
다만, 상기와 같은 구성의 고전압 발생기에서는 각 고전압 방전부에 의한 방전 전류가 증가한다는 문제점이 있다. 즉 각 레귤레이터 구동부에 인가되는 구동신호(REG_ON)가 로우 레벨인 경우 각 고전압 방전부가 동작하게 되는바, 이에 의한 누설전류를 감소시킬 필요가 있다.
도 3은 본원 발명의 일 실시예에 따른 고전압 발생기를 도시한 회로도이다.
상기 고전압 발생기(300)는 발진기(310), 클럭구동부(320), 차지 펌프(330), 제1 레귤레이터(340) 및 제2 레귤레이터(350), 레귤레이터 접속 차단부(360)를 포함한다.
상기 제1 레귤레이터(340)는 상기 펌핑전압을 분배하여 제1 분배 전압(Vf1)을 출력하는 제1 전압 분배부(344)와, 상기 제1 분배전압(Vf1)과 제1 기준 전압(VREF1)을 비교하여 상기 클럭 구동부(320)의 동작을 제어하는 제1 비교부(342), 레귤레이터의 동작 여부를 제어하는 제1 레귤레이터 구동부(346) 및 전원 전압의 공급 차단시에 상기 제1 분배 전압이 인가되는 제1 비교부의 일측단자에 인가되는 전압을 방전시키는 제1 고전압 방전부(348)를 포함한다. 대부분의 구성은 앞서 설명한 바와 같다.
상기 제1 고전압 방전부(348)는 상기 제1 전압 분배부의 분배 전압이 인가되는 제1 비교부의 일측 단자(Vf1)와 전원 전압 단자(VCC) 사이에 접속되는 다이오드를 포함한다. 이때, 상기 다이오드는 다이오드 접속된 NMOS 트랜지스터로서 구현된다. 도면에는 두 개의 다이오드가 직렬접속된 것으로 도시되어 있으나, 설계자의 선택에 따라 하나의 다이오드만으로도 충분히 구성할 수 있으며, 세 개 이상의 다이오드를 직렬 접속시킨 것으로 구성할 수도 있다.
상기 제1 고전압 방전부(348)는 전원전압이 정상적으로 인가되는 경우에는 동작하지 않으며, 전원전압이 인가되지 않는 경우에 한하여 상기 분배 전압이 인가 되는 비교부의 일측 단자(Vf1)에 인가되는 전압을 방전시키는 역할을 한다. 즉, 비교부의 일측단자로 인가될 고전압을 다른 경로로 방전시키게 된다.
상기 제2 레귤레이터(350)는 상기 제1 레귤레이터의 출력단과 접지단자 사이로 이어지는 전류 경로를 형성하는 전류 차단부(356)와, 제2 레귤레이터의 출력단의 전압을 분배하여 제2 분배 전압을 출력하는 제2 전압 분배부(354)와, 상기 제2 분배전압과 제2 기준 전압을 비교하여 상기 전류 차단부의 동작을 제어하는 제2 비교부(352)와, 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압을 제2 레귤레이터의 출력단에 공급하거나 차단하는 전압 공급부(356)와, 레귤레이터의 동작 여부를 제어하는 제2 레귤레이터 구동부(358) 및 전원전압의 공급 차단시에 상기 제2 분배 전압이 인가되는 제2 비교부의 일측단자에 인가되는 전압을 방전시키는 제2 고전압 방전부(359)를 포함한다.
한편, 상기 제2 고전압 방전부(359)는 상기 제2 전압 분배부의 분배 전압이 인가되는 제2 비교부의 일측 단자(Vf2)와 전원 전압 단자(VCC) 사이에 접속되는 다이오드를 포함한다. 이때, 상기 다이오드는 다이오드 접속된 NMOS 트랜지스터로서 구현된다. 도면에는 두 개의 다이오드가 직렬접속된 것으로 도시되어 있으나, 설계자의 선택에 따라 하나의 다이오드만으로도 충분히 구성할 수 있으며, 세 개 이상의 다이오드를 직렬접속시킨 것으로 구성할 수도 있다.
상기 제2 고전압 방전부(359)는 전원전압이 정상적으로 인가되는 경우에는 동작하지 않으며, 전원전압이 인가되지 않는 경우에 한하여 상기 분배 전압이 인가 되는 비교부의 일측 단자(Vf2)에 인가되는 전압을 방전시키는 역할을 한다. 즉, 비교부의 일측단자로 인가될 고전압을 다른 경로로 방전시키게 된다.
상기 레귤레이터 접속 차단부(360)는 상기 구동신호(REG_ON)에 따라 제1 레귤레이터(340)의 출력단과 제2 레귤레이터(350)의 입력단을 선택적으로 접속시킨다. 이를 위해, 상기 제1 레귤레이터(340)의 출력단과 제2 레귤레이터(350)의 전압 공급부(355)사이에 접속되어 상기 구동신호(REG_ON)에 따라 제1 레귤레이터(340)와 제2 레귤레이터(350)를 접속시키는 스위칭부(362)와, 상기 구동신호(REG_ON)의 로직 레벨을 반전시켜 상기 스위칭부로 전달하는 레벨 쉬프터(364)를 포함한다.
상기 스위칭부(362)는 상기 레벨 쉬프터(364)의 출력을 게이트로 입력받고 제1 레귤레이터(340)의 출력단과 제2 레귤레이터(350)의 전압 공급부(355)사이에 접속되는 PMOS 트랜지스터(P362)를 포함한다. 따라서 상기 레벨 쉬프터(364)가 로우 레벨 신호를 출력하는 경우 상기 PMOS 트랜지스터(P362)가 턴온되어 제1 레귤레이터(340)의 출력단과 제2 레귤레이터(350)의 전압 공급부(355)를 접속시킨다. 그러나 상기 레벨 쉬프터(364)가 하이 레벨 신호를 출력하는 경우 상기 PMOS 트랜지스터(P362)가 턴오프되어 제1 레귤레이터(340)의 출력단과 제2 레귤레이터(350)의 전압 공급부(355)의 접속을 차단시킨다.
상기 레벨쉬프터(364)는 상기 각 레귤레이터 구동부(346, 358)에 인가되는 구동신호(REG_ON)의 로직 레벨을 반전시켜 상기 스위칭부(362)에 전달한다. 상기 레벨쉬프터(364)의 상세 구성을 살펴보기로 한다.
도 4는 본원 발명의 일 실시예에 따른 고전압 발생기의 레귤레이터 접속 차단부에 포함되는 레벨쉬프터를 도시한 회로도이다.
상기 레벨 쉬프터(364)는 상기 구동신호(REG_ON)에 따라 접지 전압 또는 펌핑 전압(VPP)을 출력하며, 구동신호(REG_ON)의 로직 레벨과는 상반된 로직 레벨을 갖게 된다. 이를 위해 펌핑 전압(VPP)단자와 접지 단자사이에 직렬접속된 제1 PMOS 트랜지스터(P364), 제1 NMOS 트랜지스터(N364) 및 제2 PMOS 트랜지스터(P365), 제2 NMOS 트랜지스터(N365)를 포함한다. 이때, 직렬접속된 제1 PMOS 트랜지스터(P364), 제1 NMOS 트랜지스터(N364)는 또 다른 직렬접속된 제2 PMOS 트랜지스터(P365), 제2 NMOS 트랜지스터(N365)와 병렬 접속관계에 있다.
한편 상기 구동신호(REG_ON)는 제1 NMOS 트랜지스터(N364)의 게이트에 인가되고, 반전된 구동신호(REG_ON)는 제2 NMOS 트랜지스터(N365)의 게이트에 인가된다. 이때, 상기 구동신호(REG_ON)를 반전시키는 제1 인버터(IV364)는 전원전압(VCC)과 접지전압을 공급받는다. 따라서 제1 인버터(IV364)의 출력은 전원전압(VCC)과 접지전압 사이에서 스윙하게 된다.
또한 제1 PMOS 트랜지스터(P364)의 게이트는 상기 제2 PMOS 트랜지스터(P365)와 제2 NMOS 트랜지스터(N365)의 접속노드인 제2 접속노드(N2)와 접속된다. 그리고 제2 PMOS 트랜지스터(P365)의 게이트는 상기 제1 PMOS 트랜지스터(P364)와 제1 NMOS 트랜지스터(N364)의 접속노드인 제1 접속노드(N1)와 접속된 다.
이때 상기 접속노드(N2)에 인가되는 신호는 제2 인버터(IV365)에 의하여 반전된다. 이때 제2 인버터(IV365)는 펌핑전압(VPP)과 접지전압을 공급받는다. 따라서 제2 인버터(IV365)의 출력은 펌핑전압(VPP)과 접지전압 사이에서 스윙하게 된다. 이때 상기 펌핑전압(VPP)은 전원전압(VCC) 보다 크다.
상세 동작을 살펴보기로 한다.
먼저 하이 레벨의 구동신호(REG_ON)가 인가된다고 가정한다. 이때 구동신호(REG_ON)의 전압 레벨은 전원전압(VCC)과 대략 같은 범위의 값이다. 상기 구동신호(REG_ON)의 인가에 따라 제1 NMOS 트랜지스터(N364)가 턴온되어, 접지전압이 제1 접속노드(N1)에 인가된다. 상기 접지전압은 제2 PMOS 트랜지스터(N365)에 인가되고, 그에 따라 제2 PMOS 트랜지스터(N365)가 턴온된다. 따라서 펌핑전압(VPP)이 제2 접속노드(N2)로 전달되고, 이는 제2 인버터(IV365)에 의하여 접지 전압으로 반전된다. 즉 출력전압(Vout)은 접지전압이 된다.
다음으로 로우 레벨의 구동신호(REG_ON)가 인가된다고 가정한다. 제1 인버터(IV364)에 의해 반전된 구동신호에 따라 제2 NMOS 트랜지스터(N365)가 턴온되어, 접지전압이 제2 접속노드(N2)에 인가된다. 상기 접지전압은 제1 PMOS 트랜지스터(N365)에 인가되고, 그에 따라 제1 PMOS 트랜지스터(N364)가 턴온된다. 따라서 펌핑전압(VPP)이 제1 접속노드(N1)로 전달되고, 이는 제2 PMOS 트랜지스터(P365)가 턴온되지 않도록 차단시킨다. 제2 접속노드(N2)에 인가되는 접지전압은 제2 인버 터(IV365)에 의하여 펌핑 전압(VPP)으로 반전된다. 즉 출력전압(Vout)은 펌핑 전압(VPP)이 된다.
이와 같이 상기 레벨 쉬프터(364)는 구동신호(REG_ON)와 상반된 로직 레벨의 신호를 출력하되, 그 스윙폭은 구동신호(REG_ON)의 진동 범위이상으로 증가한다. 즉 구동신호(REG_ON)의 최대값은 전원전압(Vcc)이지만, 출력신호(Vout)의 최대값은 펌핑전압(VPP)이 된다.
이제 다시 도 3을 참조하여 상세 동작을 살펴보기로 한다. 하이레벨의 구동신호(REG_ON)가 인가되면, 상기 레벨 쉬프터(364)가 접지전압을 출력한다. 그에 따라 스위칭부(362)가 턴온되고, 제1 레귤레이터와 제2 레귤레이터가 접속되어 정상적인 고전압 발생동작을 수행한다.
다음으로 로우 레벨의 구동신호(REG_ON)가 인가되면, 상기 레벨 쉬프터(364)가 펌핑 전압을 출력한다. 그에 따라 스위칭부(362)가 턴오프된다. 제1 레귤레이터(340)에서 공급되는 펌핑 전압(VPP)의 레벨보다 상기 스위칭 소자(P362)의 게이트에 인가되는 전압이 낮을 경우, 해당 스위칭 소자가 턴온될 수 있으므로, 상기 스위칭 소자의 게이트에는 전원 전압(Vcc)보다 큰 전압, 바람직하게는 펌핑 전압(VPP)을 인가시킬 필요가 있다.
상기 스위칭부(362)가 턴오프되어 제1 레귤레이터와 제2 레귤레이터의 접속이 차단되므로, 펌핑전압이 제2 레귤레이터(350)로 전달되는 것을 차단할 수 있다. 그 결과 제2 레귤레이터에서 발생하는 누설전류를 최소화 시킬 수 있다.
도 1은 통상적인 고전압 발생기에 공급되는 전원전압의 공급 중단시에 나타나는 문제점을 설명하기 위한 도면이다.
도 2는 전원전압의 공급 중단시의 문제점을 해결하기 위한 고전압 발생기를 도시한 회로도이다.
도 3은 본원 발명의 일 실시예에 따른 고전압 발생기를 도시한 회로도이다.
도 4는 본원 발명의 일 실시예에 따른 고전압 발생기의 레귤레이터 접속 차단부에 포함되는 레벨쉬프터를 도시한 회로도이다.
<도면의 주요부분에 대한 설명>
300: 고전압 발생기
340: 제1 레귤레이터
350: 제2 레귤레이터
360: 레귤레이터 접속 차단부

Claims (10)

  1. 차지 펌프의 출력전압을 일정레벨의 전압으로 안정화시켜 출력하는 제1 레귤레이터 및 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 출력하는 제2 레귤레이터를 포함하는 고전압 발생기에 있어서,
    상기 제1 레귤레이터는 제1 분배전압과 제1 기준전압을 비교하는 제1 비교부 및 전원전압의 공급 차단시에 상기 제1 분배전압을 방전시키는 제1 고전압 방전부를 포함하고,
    상기 제2 레귤레이터는 제2 분배전압과 제2 기준전압을 비교하는 제2 비교부 및 전원전압의 공급 차단시에 상기 제2 분배전압을 방전시키는 제2 고전압 방전부를 포함하며,
    상기 전원전압의 공급 여부에 따라 상기 제1 레귤레이터의 출력단과 상기 제2 레귤레이터의 입력단을 선택적으로 접속시키는 레귤레이터 접속 차단부를 포함하는 고전압 발생기.
  2. 제1항에 있어서, 상기 제1 레귤레이터는 차지 펌프의 출력전압을 분배하여 제1 분배 전압을 출력하는 제1 전압 분배부와,
    기준전압과 상기 제1 분배 전압의 크기를 비교하여 클럭 구동부를 동작시키는 제어신호를 출력하는 제1 비교부와,
    상기 전원 전압의 공급에 따라 상기 제1 전압 분배부와 접지단자를 선택적으 로 접속시키는 제1 레귤레이터 구동부를 포함하는 고전압 발생기.
  3. 제1항에 있어서, 상기 제2 레귤레이터는 상기 제1 레귤레이터의 출력단과 접지단자 사이로 이어지는 전류 경로를 형성하는 전류 차단부와,
    제2 레귤레이터의 출력단의 전압을 분배하여 제2 분배 전압을 출력하는 제2 전압 분배부와,
    상기 제2 분배전압과 제2 기준 전압을 비교하여 상기 전류 차단부의 동작을 제어하는 제2 비교부와,
    상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압을 제2 레귤레이터의 출력단에 공급하거나 차단하는 전압 공급부와,
    상기 전원 전압의 공급에 따라 상기 제2 전압 분배부와 접지단자를 선택적으로 접속시키는 제2 레귤레이터 구동부를 포함하는 고전압 발생기.
  4. 제1항에 있어서, 상기 레귤레이터 접속 차단부는 상기 전원전압의 공급차단시에 상기 제1 레귤레이터의 출력단과 상기 제2 레귤레이터의 입력단의 접속을 차단시키는 고전압 발생기.
  5. 제1항에 있어서, 상기 레귤레이터 접속 차단부는 상기 제1 레귤레이터의 출력단과 제2 레귤레이터의 입력단 사이에 접속되어 전원전압의 공급 여부에 따라 제1 레귤레이터와 제2 레귤레이터를 접속시키는 스위칭부와,
    전원전압의 인가에 따라 천이되는 구동신호의 로직 레벨을 반전시켜 상기 스위칭부로 전달하는 레벨 쉬프터를 포함하는 고전압 발생기.
  6. 제5항에 있어서, 상기 스위칭부는 상기 레벨 쉬프터의 출력을 게이트로 입력받고 상기 제1 레귤레이터의 출력단과 상기 제2 레귤레이터의 입력단 사이에 접속되는 PMOS 트랜지스터를 포함하는 고전압 발생기.
  7. 제5항에 있어서, 상기 레벨 쉬프터는 0V의 전압 또는 전원전압을 상기 제1 레귤레이터의 출력전압 또는 0V의 전압으로 변환하여 출력하는 고전압 발생기.
  8. 제5항에 있어서, 상기 레벨 쉬프터는 상기 제1 레귤레이터의 출력전압 단자와 접지 단자사이에 직렬접속된 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터와,
    상기 제1 레귤레이터의 출력전압 단자와 접지 단자사이에 직렬접속되며 상기 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터와 병렬 관계를 갖는 제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터와,
    상기 제1 PMOS 트랜지스터의 게이트는 상기 제2 PMOS 트랜지스터와 제2 NMOS 트랜지스터의 접속노드인 제2 접속노드와 접속되고,
    상기 제2 PMOS 트랜지스터의 게이트는 상기 제1 PMOS 트랜지스터와 제1 NMOS 트랜지스터의 접속노드인 제1 접속노드와 접속되며,
    상기 제1 NMOS 트랜지스터의 게이트에는 상기 구동신호가 입력되고, 상기 제 2 NMOS 트랜지스터의 게이트에는 반전된 구동신호가 인가되는 고전압 발생기.
  9. 제8항에 있어서, 전원전압과 접지전압을 공급받으며 상기 구동신호를 반전시켜 제2 NMOS 트랜지스터의 게이트에 인가시키는 제1 인버터를 더 포함하는 고전압 발생기.
  10. 제8항에 있어서, 상기 제1 레귤레이터의 출력전압과 접지전압을 공급받으며 상기 제2 접속노드의 출력전압을 반전시키는 제2 인버터를 더 포함하는 고전압 발생기.
KR1020080113428A 2008-11-14 2008-11-14 고전압 발생기 KR100967041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080113428A KR100967041B1 (ko) 2008-11-14 2008-11-14 고전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113428A KR100967041B1 (ko) 2008-11-14 2008-11-14 고전압 발생기

Publications (2)

Publication Number Publication Date
KR20100054480A true KR20100054480A (ko) 2010-05-25
KR100967041B1 KR100967041B1 (ko) 2010-06-29

Family

ID=42279203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113428A KR100967041B1 (ko) 2008-11-14 2008-11-14 고전압 발생기

Country Status (1)

Country Link
KR (1) KR100967041B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427370A (zh) * 2017-09-04 2019-03-05 北京兆易创新科技股份有限公司 一种电荷泵稳压电路以及存储器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0782149B1 (en) 1995-12-29 2003-05-28 STMicroelectronics S.r.l. Device for generating and regulating a gate voltage in a non-volatile memory
JP4111109B2 (ja) 2002-10-30 2008-07-02 株式会社デンソー スイッチングレギュレータ及び電源装置
KR100865852B1 (ko) 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427370A (zh) * 2017-09-04 2019-03-05 北京兆易创新科技股份有限公司 一种电荷泵稳压电路以及存储器
CN109427370B (zh) * 2017-09-04 2021-04-13 北京兆易创新科技股份有限公司 一种电荷泵稳压电路以及存储器

Also Published As

Publication number Publication date
KR100967041B1 (ko) 2010-06-29

Similar Documents

Publication Publication Date Title
KR100865852B1 (ko) 레귤레이터 및 고전압 발생기
KR100881522B1 (ko) 고전압 발생기
KR100702933B1 (ko) 전원 클램프 회로 및 반도체 장치
JP5156187B2 (ja) レベルシフタｅｓｄプロテクション回路
US8305057B2 (en) Power supply and over voltage protection apparatus and over voltage protection method
JP5143483B2 (ja) 昇圧回路、およびその昇圧回路を備える集積回路
EP1744457A2 (en) Overvoltage protection circuit
KR101424917B1 (ko) Esd 보호 회로를 구비한 반도체 집적 회로
US9246331B2 (en) Power supply control system and semiconductor integrated circuit
JP5352500B2 (ja) 半導体装置
JP5595256B2 (ja) 半導体回路および半導体装置
US6433623B1 (en) Voltage booster circuit control method
KR100368307B1 (ko) 안티퓨즈 프로그램 회로
KR100967041B1 (ko) 고전압 발생기
JP7134255B2 (ja) チャージポンプ回路及び半導体装置
JP5074536B2 (ja) 電流量を制御するシステム
KR20090096871A (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
JP2007202317A (ja) チャージポンプ回路及びこれを備えた電気機器
KR100642402B1 (ko) 반도체 장치의 초기화 신호 발생회로
US9571092B2 (en) Cascaded high voltage switch architecture
JP2010206382A (ja) 電源シーケンス回路
KR100908536B1 (ko) 고전압 발생기의 전류 소모 방지 장치
KR102521572B1 (ko) 정전기 방전 회로 및 정전기 방전 제어 시스템
JP2014089560A (ja) 半導体装置
JP7191124B2 (ja) チャージポンプ回路及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee