KR20100051627A

KR20100051627A - 수직 자기 읽기 채널에서의 피드-포워드 ｄｃ 복구

Info

Publication number: KR20100051627A
Application number: KR1020107001865A
Authority: KR
Inventors: 박종성; 안드레이 비트예브; 알란 포에펠만
Original assignee: 엘에스아이 코포레이션
Priority date: 2007-06-28
Filing date: 2008-03-03
Publication date: 2010-05-17
Also published as: KR101243936B1; TW200900893A; CN101785061B; EP2158590B1; US20090002862A1; JP2010531524A; CN101785061A; WO2009005545A1; US7602567B2; JP5038495B2; TWI387864B; EP2158590A1

Abstract

수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법이 개시된다. 이 방법은 일반적으로 (A) DC 성분이 상기 수직 자기 읽기 채널에서 미리 필터링 아웃된 입력 신호에서 제1 검출을 수행함으로써 피드-포워드 신호를 발생시키는 단계; (B) 상기 입력 신호와 상기 피드-포워드 신호를 합산함으로써 복구 신호를 발생시키는 단계로서, 상기 합산은 미리 필터링 아웃된 상기 DC 성분을 복구시키는 단계; 및 (C) 상기 복구 신호에서, 상기 제1 검출과 무관한 제2 검출을 수행함으로써 출력 신호를 발생시키는 단계를 포함한다.

Description

수직 자기 읽기 채널에서의 피드-포워드 ＤＣ 복구{FEED-FORWARD DC RESTORATION IN A PERPENDICULAR MAGNETIC READ CHANNEL}

본 발명은 자기 매체 읽기 채널들에 관한 것으로, 특히 수직 자기 읽기 채널에서의 피드-포워드 DC 복구에 관한 것이다.

도 1은 수직 자기 매체(12)를 갖는 종래 시스템(10)에서의 프론트 엔드를 나타낸 도면이다. 수직 자기 매체(12)에서 감지된 읽기 신호는 DC 성분 부근에서 많은 전력을 갖는다. 종래의 읽기 채널에서, MR(magneto-resistive) 읽기 헤드(14)내의 전치증폭기 회로(16)와 아날로그-프론트-엔드 회로(18)내의 AC 커플링은 매체(12)로부터 읽혀진 데이터의 DC 성분들의 전달을 방해한다. 전치증폭기(16) 및 아날로그-프론트-엔드 회로(18)는 큰 신호 대 잡음(SNR) 손실을 회피하기 위하여 전송 신호의 DC 근방의 매우 좁은 주파수 밴드만을 제거한다. 결과적인 DC-프리 신호는 DC 부근에서 급격한 주파수 응답 변화를 보이며 소정의 부분 응답 타겟으로 균등화하기 어렵다. 상당한 SNR 손실을 발생시키지 않고 DC-프리 신호를 적절히 균등화하기 위해, 일반적으로 긴 균등화기 타겟과 긴 균등화기가 구현된다. 하지만, 일반적인 구현들은 복잡하고 전력 부족 시스템들을 야기한다. 대안적으로, 검출기(20)로부터의 곤란한 결정들의 피드백에 의한 손실 DC 신호의 보충(즉, DC 복구)은 유사한 SNR 이득을 얻을 수 있다.

DC 복구 문제를 해결하기 위한 종래의 해결방법들은 검출기(20)에서 시작하여 아날로그-프론트-엔드 회로(18)내의 아날로그-디지털 변환기(ADC) 부근에서 끝나는 피드백 루프를 갖는다. 이 피드백 루프는 손실된 DC 성분들을 검출기(20) 앞에서 산출하여 복구한다.

종래의 해결방법들은 피드백 루프내에 존재하는 긴 지연을 갖는 본질적인 문제를 가지고 있다. 제시간에 뒤로 이동 능력이 없기 때문에(즉, 안티-코살리티(anti-causality) 문제), 피드백 지연은 종래의 피드백 DC 복구 체계의 SNR 이득으로 제한을 설정한다. 또한, 피드백 루프내의 피드백 지연은 루프 불안정을 야기할 수 있는 복잡한 루프 행위를 만든다.

본 발명은 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법을 제공하는 것을 목적으로 한다.

이 방법은 일반적으로 (A) DC 성분이 수직 자기 읽기 채널에서 미리 필터링 아웃된 입력 신호에서 제1 검출을 수행함으로써 피드-포워드 신호를 발생시키는 단계; (B) 상기 입력 신호와 상기 피드-포워드 신호를 합산함으로써 복구 신호를 발생시키는 단계로서, 상기 합산은 미리 필터링 아웃된 상기 DC 성분을 복구시키는 단계; 및 (C) 상기 복구 신호에서, 상기 제1 검출과 무관한 제2 검출을 수행함으로써 출력 신호를 발생시키는 단계를 포함한다.

본 발명의 목적들, 특징들 및 장점들은 (ⅰ)무한히 긴 임펄스 응답을 효과적으로 제공함으로써 유한 임펄스 응답 균등화기를 이용하는 종래의 방식보다 좋은 에러율 성능을 얻고 및/또는 (ⅱ)피드백 루프들과 관련된 안정성 문제들을 저감시킬 수 있는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구의 제공을 포함한다.

본 발명의 목적들, 특징들 및 장점들은 다음의 상세한 설명, 첨부한 청구범위 및 도면들로부터 명백할 것이다.
도 1은 수직 자기 매체 시스템을 갖는 종래 시스템에서의 프론트 엔드를 나타낸 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 시스템의 블록도이다.
도 3은 디지털 프로세서 회로의 상세 블록도이다.
도 4는 시스템의 예로 구현된 기능 블록도이다.
도 5는 시스템의 시뮬레이션에서 예시적인 필터 파라미터들의 그래프들을 나타낸 도면이다.

도 2는 본 발명의 바람직한 실시예에 따른 시스템(100)의 블록도이다. 시스템(또는 장치)(100)은 일반적으로 수직 기록 체계를 구현하는 자기 매체(예를 들면, 매체(12))를 위한 읽기 채널을 구현한다. 시스템(100)은 일반적으로 읽기 헤드(14), 전치증폭기 회로(16), 회로(또는 모듈)(102), 및 회로(또는 모듈)(104)를 포함한다.

읽기 헤드(14)는 수직 기록 자기 매체로부터 읽혀진 데이터를 감지함으로써 신호(예를 들면, READ)를 발생시킬 수 있다. 아날로그 신호(예를 들면, ANG)는 회로(16)에 의해 발생되어 회로(102)로 전달될 수 있다. 회로(102)는 디지털 신호(예를 들면, DIG)를 발생시켜 회로(104)로 전달할 수 있다. 피드백 신호(예를 들면, FB)는 회로(104)에서 다시 회로(102)로 전달될 수 있다. 회로(104)는 출력 신호(예를 들면, OUT)를 발생시킬 수 있다.

읽기 헤드(14)는 MR(magneto-resistive) 읽기 헤드로 구현될 수 있다. 특정 용도의 기준을 충족시키도록 다른 기술들이 읽기 헤드(14)를 구현하는데 사용될 수 있다. 신호 READ는 일반적으로 수직 기록 기술로 인한 큰 저주파 성분들을 포함한다. 이하, 저주파 성분들은 DC 성분들이라 한다.

회로(16)는 헤드(14)내의 전치증폭기 회로로 구현될 수 있다. 회로(16)는 신호 ANG를 만들기 위해 신호 READ를 증폭하도록 동작할 수 있다. 회로(16)에서의 하이 패스 필터링은 신호 READ에 대한 신호 ANG내의 DC 성분들을 감쇠시킬 수 있다.

회로(102)는 일반적으로 아날로그 회로를 구현한다. 이 회로(102)는 (ⅰ)헤드(14)의 비대칭 특성들에 대한 신호 ANG를 조절하고, (ⅱ)신호 ANG를 로우 패스 필터링하고, (ⅲ)신호 DIG를 만들기 위해 신호 ANG를 디지털화하고, (ⅳ)피드백 신호 FB를 기반으로 하여 신호 ANG에 피드백 DC 복구를 수행하도록 동작할 수 있다. 신호 DIG는 헤드(14)에 의해 감지된 데이터를 나타내는 일련의 이산 심볼들을 회로(104)로 전달할 수 있다. 일예로, 회로(102)는 헤드(14)/회로(16) 조립체에 관계없이 칩내(상)에 제조될 수 있다.

회로(104)는 디지털 프로세서 회로로 구현될 수 있다. 회로(104)는 (ⅰ)회로(102)로 신호 FB를 발생시키고 (ⅱ)매체내(상)에 기록된 데이터를 재생하기 위해 신호 DIG로 수신된 일련의 심볼들을 변환(검출)하도록 동작할 수 있다. 회로(104)는 회로(16) 및/또는 회로(102)에 의해 필터링 아웃될 수 있는 신호 READ의 DC 성분들을 복구하기 위해 피드-포워드 DC 복구 루프를 수행하도록 더 동작할 수 있다. 일예로, 회로(104)는 회로(102) 및/또는 헤드(14)/회로(16) 조립체와 별도로 다른 칩내(상)에 제조될 수 있다.

도 3은 회로(104)의 상세 블록도이다. 회로(104)는 일반적으로 회로(또는 모듈)(110), 회로(또는 모듈)(112), 및 회로(또는 모듈)(114)를 포함한다. 회로는 회로(102)로부터 신호 DIG를 수신할 수 있다. 신호(예를 들면, IN)는 회로(110)에 의해 발생되어 회로(112)와 회로(114)에 전달될 수 있다. 회로(112)는 신호 OUT를 발생시킬 수 있다. 회로(114)는 회로(112)로 전달되는 신호 FB 및 피드-포워드 신호(예를 들면, FF)를 발생시킬 수 있다.

회로(110)는 균등화 회로로 구현될 수 있다. 회로(110)는 신호 IN를 만들기 위해 신호 DIG를 주파수 균등화하도록 동작할 수 있다. 일예로, 균등화는 FIR(finite impulse response) 필터를 구현함으로써 달성될 수 있다. 특정 용도의 기준을 충족시키기 위해 다른 균등화 기술들이 구현될 수 있다.

회로(112)는 검출기 회로로 구현될 수 있다. 회로(112)는 (ⅰ)신호 IN내의 데이터를 신호 FF내의 데이터와 동기화하고, (ⅱ)미리 필터링된 DC 성분들을 다시 신호 IN로 복구시키고, (ⅲ)복구 신호를 균등화하고, (ⅳ)신호 OUT를 발생시키기 위해 신호 IN로 수신된 DC 복구 심볼들을 기반으로 하여 대부분 예상되는 데이터 시퀀스를 검출하도록 동작할 수 있다. 그것으로서, 회로(112)는 주 검출기 회로라 할 수 있다. 일예로, 회로(112)는 비터비 검출을 수행할 수 있다. 특정 용도의 기준을 충족시키기 위해 다른 검출 기술들이 구현될 수 있다.

회로(114)는 일반적으로 다른 검출기 회로를 구현한다. 회로(114)는 (ⅰ)신호 IN내의 데이터의 예비 검출을 수행하고, (ⅱ)신호 FF를 만들기 위해 검출 결과들을 필터링하고, (ⅲ)신호 FB를 만들기 위해 검출 결과들을 필터링하도록 동작할 수 있다. 그것으로서, 회로(114)는 예비 검출기 회로라 할 수 있다.

회로(114)의 역할은 일반적으로 신호 IN로 수신된 비트들로 예비 결정하고 내부 DC-복구 피드-포워드 필터를 구동시키는 것을 포함한다. DC-복구 필터에 의해 발생된 신호 FF는 신호 READ로부터 필터링된 손실 DC 성분들을 전달할 수 있다. 회로(112)는 신호 IN에 DC 성분들을 부가할 수 있다. 결합된 신호는 주 균등화기 및 회로(112)내의 주 검출기에 의해 처리될 수 있다. 따라서, 주 검출기의 타겟은 일반적으로 풀 DC 타겟이다. 회로(112)내의 지연 라인 기능은 신호 IN를 신호 FF와 동기화시키기 위해 회로(110)와 주 균등화기 사이에 위치할 수 있다. 상술한 전체 DC-복구 체계는 DC-프리 미리균등화된 신호에 손실 DC 신호를 효과적으로 부가하여 주 검출기는 읽기 채널의 프론트 엔드에서의 하이 패스 필터들의 존재를 무시할 수 있다.

도 4는 시스템(100)의 예로 구현된 기능 블록도이다. 도 5는 시스템(100)의 시뮬레이션에서 예시적인 필터 파라미터들의 그래프들을 나타낸 도면이다. 시스템(100)은 일반적으로 블록(또는 모듈)(122), 블록(또는 모듈)(124), 블록(또는 모듈)(126), 블록(또는 모듈)(127), 블록(또는 모듈)(128), 블록(또는 모듈)(130), 블록(또는 모듈)(132), 블록(또는 모듈)(134), 블록(또는 모듈)(136), 블록(또는 모듈)(137), 블록(또는 모듈)(138), 블록(또는 모듈)(140), 블록(또는 모듈)(142), 및 블록(또는 모듈)(144)을 포함한다. 하기에 사용된 읽기 채널 신호는 포괄적으로 블록(122)에서 신호 OUT로 시스템(100)을 통해 흐르는 읽기 데이터라 할 수 있다.

블록(122)은 읽기 헤드(14)의 동작을 나타낼 수 있다. 블록(122)은 수직 자기 매체로부터의 데이터 감지로부터 초기 전기신호 READ를 만들 수 있다. 블록(124) 및 블록(126)은 회로(16)의 동작을 나타낼 수 있다. 하이 패스 필터링(HPF)은 블록(124)에 의해 수행될 수 있다. 하이 패스 필터링은 모든 이전 하이 패스 필터들 중에서 하이 컷-오프 주파수를 제공할 수 있다. 가변 이득 증폭(VGA)은 블록(126)에 의해 수행될 수 있다. 신호 ANG는 블록(126)에 의해 만들어질 수 있다.

블록들(127-132)은 일반적으로 회로(102)의 동작들을 나타낸다. 블록(127)은 DC 복구 피드백 루프의 시작에서 신호 ANG와 신호 FB를 부가하는 합산 모듈을 구현할 수 있다. 블록(128)은 헤드(14)의 MRA(magneto-resistive asymmetry) 특성에 대한 보상을 제공하도록 동작할 수 있다. 일예로, 블록(128)은 QMRA(quadratic MRA) 보상을 구현할 수 있다. 블록(130)은 일반적으로 CTF(continuous time filter) 능력을 구현하도록 동작한다. CTF는 읽기 채널 신호의 파형 평활화 및 위상 균등화를 제공할 수 있다. 아날로그-디지털 변환(ADC)은 블록(132)에 의해 수행될 수 있다. 블록(132)은 신호 DIG로 전달된 바와 같이 읽기 채널 신호를 아날로그 영역에서 디지털 영역으로 변환시킬 수 있다.

블록들(134-144)은 일반적으로 회로(104)의 동작들을 나타낸다. 블록(134)은 신호 DIG를 균등화함으로써 신호 IN를 만드는 균등화 모듈을 구현할 수 있다. 블록(134)은 유한 임펄스 응답(FIR) 모듈로 구현될 수 있다. 특정 용도의 기준을 충족시키기 위해 다른 균등화 기술들이 구현될 수 있다. 블록(134)에 대한 일련의 예시적인 파라미터들이 도 5의 그래프(160)에 예시되어 있다.

블록(136)은 일반적으로 지연 모듈을 구현한다. 블록(136)은 시간 주기동안 신호 IN를 지연시키도록 동작할 수 있다. 시간 주기는 블록들(142 및 144)을 통해 지연을 매칭시킬 수 있다. 일단 지연되면, 신호 IN는 지연 신호(예를 들면, DEL)라 할 수 있다. 신호 DEL은 블록(139)으로 전달될 수 있다.

블록(137)은 다른 합산 모듈을 구현할 수 있다. 블록(137)은 복구 신호(예를 들면, RES)를 만들기 위해 신호 DEL를 피드-포워드 신호(예를 들면, FF)에 부가하도록 동작할 수 있다. 부가는 일반적으로 블록들(124,128,130 및/또는 134)에 의해 필터링 아웃된 읽기 채널 신호의 DC 성분들을 복구한다.

블록(138)은 주 균등화 모듈로 구현될 수 있다. 블록(138)은 일반적으로 주 검출 동작에 앞서 신호 RES를 균등화하도록 동작한다. 일예로, 블록(138)은 유한 임펄스 응답 필터로 구현될 수 있다. 특정 용도의 기준을 충족시키기 위해 다른 균등화 기술들이 구현될 수 있다. 블록(138)에 대한 일련의 예시적인 파라미터들이 도 5의 그래프(162)에 예시되어 있다.

블록(140)은 일반적으로 주 검출 모듈을 구현한다. 블록(140)은 블록(138)으로부터 수신된 DC-복구 및 균등화 데이터를 검출함으로써 신호 OUT를 발생시키도록 동작할 수 있다. 일예로, 블록(140)은 비터비 검출기로 구현될 수 있다. 특정 용도의 기준을 충족시키기 위해 다른 검출 설계들이 구현될 수 있다. 블록(140)에 대한 일련의 예시적인 파라미터들이 도 5의 그래프(164)에 예시되어 있다.

블록(142)은 예비 검출 모듈을 구현할 수 있다. 블록(142)은 신호 IN의 예비 검출을 수행함으로써 검출 신호(예를 들면, F)를 발생시키도록 동작할 수 있다. 신호 F는 일반적으로 읽기 채널 신호의 DC 측면들을 복구하는 블록(144) 및 블록(137)을 통해 피드-포워드 루프를 시작한다. 또한, 신호 F는 블록(146)을 통해 블록(127)으로 피드백 루프를 시작한다. 블록(142)에 대한 일련의 예시적인 파라미터들이 도 5의 그래프(166)에 예시되어 있다.

블록(140)에 의해 수행된 주 검출은 블록(142)에 의해 수행된 예비 검출과 다를 수 있다. 손실 DC 성분이 복구될 수 있기 때문에 주 검출은 예비 검출과 다른 타겟을 가질 수 있으며 SNR은 일반적으로 블록(140)동안 개선된다. 또한, 주 검출의 에러율들은 복구된 DC 성분들로 인해 예비 검출의 에러율들보다 훨씬 낮을 수 있다.

블록(144)은 DC 복구(DCR) 필터로 구현될 수 있다. 블록(144)은 일반적으로 검출 신호 F로부터 피드-포워드 신호 FF를 만들기 위해 (ⅰ)로우 패스 필터와 (ⅱ)증폭기로 동작한다. 일예로, 증폭은 대략 2의 스케일 팩터를 가질 수 있다. 다른 스케일 팩터들이 적절히 구현될 수 있다.

블록(144)은 다음과 같이 기재된 임펄스 응답을 가질 수 있다. 우세한 하이-패스 폴(예를 들면, 일반적으로 회로(102)내의 하이-패스 폴) 전의 읽기 채널의 임펄스 응답을 h(z)라고 하고, 우세한 하이-패스 필터는 일반적으로 N(z)/D(z)로 기재한다. 따라서, 블록(144)의 이상적인 임펄스 응답은 h(z)*{(D(z)-N(z))/(D(z))}*Q(z)일 수 있으며, 여기서 *는 다항식 컨볼루션이고 Q(z)는 균등화기이다. 일예로, 블록(144)은 우세한 하이-패스 필터와 동일한 컷오프 주파수를 갖는 상기 식에서 (D(z)-N(z))/D(z) 대신에 단순한 로우 패스 필터로 구현될 수 있다. 블록(144)에 대한 일련의 예시적인 파라미터들이 도 5의 그래프들(168 및 170)에 예시되어 있다.

블록(146)은 다른 DC 복구 필터로 구현될 수 있다. 블록(146)은 일반적으로 검출 신호 F로부터 피드백 신호 FF를 발생시키도록 동작한다. 신호 F는 DC 복구 피드백 루프의 시작점을 이룰 수 있다. 블록(146)은 일반적으로 MRA 복구의 손실 DC 성분들을 복구하여 블록(128)에 의해 수행되는 MRA 보정이 올바르게 작용한다.

피드-포워드 루프(예를 들면, 블록들(142 및 144)) 및 지연 블록(136)은 일반적으로 종래 방법에 본질적인 안티-코살리티(anti-causality) 문제를 해결한다. 따라서, 시스템(100)은 최적의 에러율 성능을 얻을 수 있다. 최적의 에러율 성능은 일반적으로 (ⅰ)읽기 채널에 하이-패스 필터가 없고 (ⅱ)균등화기와 타겟이 함께 최적화되었을 때의 에러율로서 정의된다. 또한, DC-복구는 피드-포워드 루프를 기반으로 하기 때문에, 본 발명은 피드백-온리 기술들에서 일반적으로 발견되는 안정성 문제에 보다 강하다.

읽기 헤드에서의 MRA 등의 채널조건들에 따라, 시스템(100)에 대한 시뮬레이션 결과들은 일반적으로 본 발명이 상기한 최적의 에러율들 보다 좋은 에러율들을 얻을 수 있다는 것을 보여준다. 우수한 에러율들은 일반적으로 무한히 긴 임펄스 응답을 갖는 균등화 체계로 작용하는 DC-복구 체계에 기인한다.

본 발명은 패리티 코드가 있거나 없는 포스트-프로세서를 포함하는 시스템들에 적용될 수 있다. 이러한 경우에, 예비 검출기(예를 들면, 블록(142))가 제거되고 주 검출기(예를 들면, 블록(140))는 DC-복구 피드-포워드 필터를 통해 DC-복구 루프를 구동할 수 있다. 그리고 나서, 복구된 DC 신호는 에러율들을 개선시키기 위해 포스트-프로세서내의 브랜치 매트릭 연산에 사용될 수 있다.

도 2-5에 의해 수행되는 기능들은 본 발명의 교시들에 따라 프로그램된 종래의 범용 디지털 컴퓨터를 이용하여 구현될 수 있다는 것을 이 기술분야의 당업자는 이해할 것이다. 적절한 소프트웨어 코딩이 본 발명의 교시들을 기반으로 한 숙련된 프로그래머들에 의해 쉽게 준비될 수 있다는 것도 이 기술분야의 당업자는 이해할 것이다.

여기에 기재되어 있으며, 그 변형물들이 이 기술분야의 당업자에게 자명한 본 발명은 ASIC들, FPGA들의 준비에 의해 또는 적절한 종래 구성 회로들의 네트워크를 상호연결함으로써 구현될 수 있다.

따라서, 본 발명은 본 발명에 따라 컴퓨터가 프로세스를 수행하도록 프로그램하는데 사용될 수 있는 명령들을 포함하는 저장매체일 수 있는 컴퓨터 제품을 포함할 수 있다. 저장 매체는, 그에 한정되지는 않지만, 플로피 디스크를 포함한 모든 타입의 디스크, 광 디스크, CD-ROM, 자기-광 디스크들, ROM들, RAM들, EPROM들, EEPROM들, 플래시 메모리, 자기 또는 광학 카드들, 또는 전자 명령들을 저장하기에 적합한 모든 타입의 매체를 포함할 수 있다.

본 발명이 바람직한 실시예들을 참조하여 특별히 도시되고 설명되었지만, 형태와 상세에 있어 다양한 변형물이 본 발명의 범위를 일탈하지 않고 이루어질 수 있다는 것을 이 기술분야의 당업자는 이해할 것이다.

Claims

수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법으로서,
(A) DC 성분이 상기 수직 자기 읽기 채널에서 미리 필터링 아웃된 입력 신호에서 제1 검출을 수행함으로써 피드-포워드 신호를 발생시키는 단계;
(B) 상기 입력 신호와 상기 피드-포워드 신호를 합산함으로써 복구 신호를 발생시키는 단계로서, 상기 합산은 미리 필터링 아웃된 상기 DC 성분을 복구시키는 단계; 및
(C) 상기 복구 신호에서, 상기 제1 검출과 무관한 제2 검출을 수행함으로써 출력 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
제1항에 있어서,
상기 단계(A)는 상기 입력 신호에서 상기 제1 검출을 수행함으로써 제1 중간 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
제2항에 있어서,
상기 단계(A)는 상기 제1 중간 신호를 로우 패스 필터링함으로써 상기 피드-포워드 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
제2항에 있어서,
상기 입력 신호에서 상기 제1 검출을 수행함으로써 제2 중간 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
제4항에 있어서,
상기 제2 중간 신호를 로우 패스 필터링함으로써 피드백 신호를 발생시키는 단계를 더 포함하고, 상기 피드백 신호는 상기 수직 자기 읽기 채널에서 DC 복구 피드백 동작을 하는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
제1항에 있어서,
상기 단계(C)는 상기 합산 전에 어떤 시간 길이만큼 상기 입력 신호를 지연시키는 단계를 포함하고, 상기 시간 길이는 상기 입력 신호를 상기 피드-포워드 신호와 동기화시키는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
제6항에 있어서,
상기 단계(C)는 상기 복구 신호를 균등화함으로써 중간 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
제7항에 있어서,
상기 단계(C)는 상기 중간 신호에서 상기 제2 검출을 수행함으로써 상기 출력 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
제1항에 있어서,
(ⅰ) 상기 제1 검출은 제1 비터비 검출을 포함하고, (ⅱ) 상기 제2 검출은 제2 비터비 검출을 포함하고, (ⅲ) 상기 제2 비터비 검출은 상기 제1 비터비 검출보다 좋은 신호 대 잡음비를 얻는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
제1항에 있어서,
자기 매체에서 수직으로 기록된 데이터를 읽음으로써 읽기 신호를 발생시키는 단계;
상기 읽기 신호를 하이 패스 필터링함으로써 상기 DC 성분을 제거하는 단계; 및
상기 하이 패스 필터링 후에 상기 읽기 신호를 디지털화함으로써 상기 입력 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 수직 자기 읽기 채널에서의 피드-포워드 DC 복구 방법.
DC 성분이 수직 자기 읽기 채널에서 미리 필터링 아웃된 입력 신호에서 제1 검출을 수행함으로써 피드-포워드 신호를 발생시키도록 구성된 예비 검출 모듈; 및
(ⅰ) 상기 입력 신호와 상기 피드-포워드 신호를 합산함으로써 복구 신호를 발생시키고, 상기 합산은 미리 필터링 아웃된 상기 DC 성분을 복구시키고, (ⅱ)상기 복구 신호에서, 상기 제1 검출과 무관한 제2 검출을 수행함으로써 출력 신호를 발생시키도록 구성된 주 검출 모듈을 포함하는 것을 특징으로 하는 회로.
제11항에 있어서,
상기 예비 검출 모듈은 상기 입력 신호에서 상기 제1 검출을 수행함으로써 제1 중간 신호를 발생시키도록 구성된 제1 검출기를 포함하는 것을 특징으로 하는 회로.
제12항에 있어서,
상기 예비 검출 모듈은 상기 제1 중간 신호를 로우 패스 필터링함으로써 상기 피드-포워드 신호를 발생시키도록 구성된 제1 필터 모듈을 더 포함하는 것을 특징으로 하는 회로.
제12항에 있어서,
상기 제1 검출기는 상기 입력 신호에서 상기 제1 검출을 수행함으로써 제2 중간 신호를 발생시키도록 더 구성된 것을 특징으로 하는 회로.
제14항에 있어서,
상기 예비 검출 모듈은 상기 제2 중간 신호를 로우 패스 필터링함으로써 피드백 신호를 발생시키도록 구성된 제2 필터 모듈을 더 포함하고, 상기 피드백 신호는 상기 수직 자기 읽기 채널에서 DC 복구 피드백 동작을 하는 것을 특징으로 하는 회로.
제11항에 있어서,
상기 주 검출 모듈은 상기 합산 전에 어떤 시간 길이만큼 상기 입력 신호를 지연시키도록 구성된 지연 모듈을 포함하고, 상기 시간 길이는 상기 입력 신호를 상기 피드-포워드 신호와 동기화시키는 것을 특징으로 하는 회로.
제16항에 있어서,
상기 주 검출 모듈은 상기 지연 모듈로부터의 상기 입력 신호와 상기 피드-포워드 신호를 합산함으로써 상기 복구 신호를 발생시키도록 구성된 합산 모듈을 더 포함하는 것을 특징으로 하는 회로.
제17항에 있어서,
상기 주 검출 모듈은 상기 복구 신호를 균등화하도록 구성된 균등화 모듈을 더 포함하는 것을 특징으로 하는 회로.
제18항에 있어서,
상기 주 검출 모듈은 상기 복구 신호에서 상기 제2 검출을 수행함으로써 상기 출력 신호를 발생시키도록 구성된 제2 검출기를 더 포함하는 것을 특징으로 하는 회로.
DC 성분이 수직 자기 읽기 채널에서 미리 필터링 아웃된 입력 신호에서 제1 검출을 수행함으로써 피드-포워드 신호를 발생시키는 수단;
상기 입력 신호와 상기 피드-포워드 신호를 합산함으로써 복구 신호를 발생시키는 수단으로서, 상기 합산은 미리 필터링 아웃된 상기 DC 성분을 복구시키는 수단; 및
상기 복구 신호에서, 상기 제1 검출과 무관한 제2 검출을 수행함으로써 출력 신호를 발생시키는 수단을 포함하는 것을 특징으로 하는 회로.