JP2010531524A

JP2010531524A - 垂直磁気読み取りチャネルにおけるフィードフォワード型ｄｃ再生方法及び回路

Info

Publication number: JP2010531524A
Application number: JP2010514747A
Authority: JP
Inventors: パク，ジョンスン; ヴィチャーエフ，アンドレイ; ポッペルマン，アラン
Original assignee: LSI Logic Corp
Current assignee: LSI Corp
Priority date: 2007-06-28
Filing date: 2008-03-03
Publication date: 2010-09-24
Anticipated expiration: 2028-03-03
Also published as: KR101243936B1; TW200900893A; CN101785061B; EP2158590B1; US20090002862A1; CN101785061A; WO2009005545A1; US7602567B2; JP5038495B2; TWI387864B; EP2158590A1; KR20100051627A

Abstract

垂直磁気読み取りチャネルにおけるフィードフォワード型ＤＣ再生方法が開示される。この方法は、一般に、（Ａ）入力信号に対して第１の検出を実行することによって、フィードフォワード信号を生成するステップであって、入力信号のＤＣ成分が、垂直磁気読み取りチャネルにおいて予めフィルタで除去されたステップと、（Ｂ）入力信号およびフィードフォワード信号を加算することによって再生信号を生成するステップであって、加算が、予めフィルタで除去されたＤＣ成分を再生するステップと、（Ｃ）再生信号に対して第２の検出を実行することによって出力信号を生成するステップであって、第１の検出が第２の検出から独立しているステップと、を含む。
【選択図】図３

Description

本発明は、一般に、磁気媒体読み取りチャネルに関し、特に、垂直磁気読み取りチャネルにおけるフィードフォワード型ＤＣ再生方法及び回路に関する。

図１を参照すると、垂直磁気媒体１２を有する従来システム１０におけるフロントエンドの図が示されている。垂直磁気媒体１２から検出された読み取り信号は、ＤＣ成分の回りに多量の電力を有する。従来の読み取りチャネルでは、磁気抵抗（ＭＲ）読み取りヘッド１４における前置増幅回路１６、およびアナログフロントエンド回路１８におけるＡＣカップリングが、媒体１２から読み取られたデータにおけるＤＣ成分の伝送をブロックする。前置増幅器１６およびアナログフロントエンド回路１８は、送信信号におけるＤＣの回りは非常に狭い周波数帯だけを除去して、大きな信号対雑音（ＳＮＲ）損失を回避する。結果として得られたＤＣフリー信号は、ＤＣの回りで鋭い周波数応答変化を示し、所定の部分応答目標に等化するのが難しい。著しいＳＮＲ損失を被ることなくＤＣフリー信号を適切に等化するために、通常、長いイコライザ目標および長いイコライザの両方が実現される。しかしながら、通常の実装では、複雑で電力消費の多いシステムに帰着する。代替として、検出器２０の厳しい決定をフィードバックして、失ったＤＣ信号を補充すること（すなわちＤＣ再生）により、同様のＳＮＲ利得を達成することができる。

ＤＣ再生問題を扱う既存の解決法は、検出器２０で始まり、かつアナログフロントエンド回路１８のアナログ／デジタル変換器（ＡＤＣ）あたりで終了するフィードバックループを有する。フィードバックループは、欠落したＤＣ成分を検出器２０の前に計算し再生する。

既存の解決法は、フィードバックループ内に長い遅延を存在させるという固有の問題を有する。時間内に後ろへ戻れないゆえに（すなわち反因果性問題）、フィードバック遅延は、既存のフィードバック型ＤＣ再生方式のＳＮＲ利得に対して限界を設ける。さらに、フィードバックループにおけるフィードバック遅延は、ループの不安定性をもたらす可能性がある複雑なループ挙動を引き起こす。

本発明は、垂直磁気読み取りチャネルにおけるフィードフォワード型ＤＣ再生方法に関する。この方法には、一般に、（Ａ）入力信号に対して第１の検出を実行することによって、フィードフォワード信号を生成するステップであって、入力信号のＤＣ成分が、垂直磁気読み取りチャネルにおいて予めフィルタで除去されたステップと、（Ｂ）入力信号およびフィードフォワード信号を加算することによって再生信号を生成するステップであって、加算が、予めフィルタで除去されたＤＣ成分を再生するステップと、（Ｃ）再生信号に対して第２の検出を実行することによって出力信号を生成するステップであって、第１の検出が第２の検出から独立しているステップと、が含まれる。

本発明の目的、特徴および利点には、垂直磁気読み取りチャネルにおけるフィードフォワード型ＤＣ再生を提供することが含まれるが、このＤＣ再生は、（ｉ）非常に長いインパルス応答を効果的に提供することによって、有限インパルス応答イコライザを用いる従来のアプローチより優れた誤り率性能を達成し、かつ／または（ｉｉ）フィードバックループに関連する安定性問題を低減することが可能である。

本発明のこれらや他の目的、特徴および利点は、次の詳細な説明ならびに添付の特許請求の範囲および図面から明らかになろう。

垂直磁気媒体システムを有する従来システムにおけるフロントエンドの図である。本発明の好ましい実施形態によるシステムのブロック図である。デジタルプロセッサ回路の例示的な実装の詳細なブロック図である。本システムの例示的な実装の機能ブロック図である。本システムのシミュレーションから、例示的なフィルタパラメータのいくつかのグラフを示す。

図２を参照すると、システム１００のブロック図が、本発明の好ましい実施形態に従って示されている。システム（または装置）１００は、一般に、垂直記録方式を実行する磁気媒体（例えば媒体１２）用の読み取りチャネルを実現する。システム１００には、一般に、読み取りヘッド１４、前置増幅回路１６、回路（またはモジュール）１０２、および回路（またはモジュール）１０４が含まれる。

読み取りヘッド１４は、垂直に記録された磁気媒体から読み取られたデータを検出することによって、信号（例えばＲＥＡＤ）を生成してもよい。アナログ信号（例えばＡＮＧ）を回路１６によって生成し、回路１０２に供給してもよい。回路１０２は、デジタル信号（例えばＤＩＧ）を生成し、回路１０４に供給してもよい。フィードバック信号（例えばＦＢ）を回路１０４から逆に回路１０２に供給してもよい。回路１０４は、出力信号（例えばＯＵＴ）を生成してもよい。

読み取りヘッド１４は、磁気抵抗読み取りヘッドとして実現してもよい。他の技術を用いて読み取りヘッド１４を実現し、特定の用途の基準を満たしてもよい。信号ＲＥＡＤには、一般に、垂直記録技術による大きな低周波成分が含まれる。以下において、低周波成分は、ＤＣ成分と呼んでもよい。

回路１６は、ヘッド１４中に（上に）搭載された前置増幅回路として実現してもよい。回路１６は、信号ＲＥＡＤを増幅して信号ＡＮＧを生成するように動作可能であってもよい。回路１６における高域通過フィルタリングにより、信号ＲＥＡＤと比較して信号ＡＮＧ中のＤＣ成分を減衰してもよい。

回路１０２は、一般に、アナログ回路を実現する。回路１０２は、（ｉ）ヘッド１４の非対称特性に関して信号ＡＮＧを調整するように、（ｉｉ）信号ＡＮＧを低域通過フィルタリングするように、（ｉｉｉ）信号ＡＮＧをデジタル化して信号ＤＩＧを生成するように、かつ（ｉｖ）フィードバック信号ＦＢに基づき、信号ＡＮＧに対してフィードバック型ＤＣ再生を実行するように、動作可能であってもよい。信号ＤＩＧは、ヘッド１４によって検出されたデータを表す別個のシンボルのシーケンスを回路１０４に伝達してもよい。いくつかの実施形態では、回路１０２は、ヘッド１４／回路１６アセンブリから独立して、チップ中に（上に）作製してもよい。

回路１０４は、デジタルプロセッサ回路として実現してもよい。回路１０４は、（ｉ）回路１０２への信号ＦＢを生成するように、かつ（ｉｉ）信号ＤＩＧで受信されたシンボルのシーケンスを変換（検出）して、媒体中に（上に）記録されたデータを再現するように動作可能であってもよい。回路１０４は、フィードフォワード型ＤＣ再生ループを実行して、回路１６および／または回路１０２によってフィルタで除去された可能性がある信号ＲＥＡＤのＤＣ成分を再生するようにさらに動作可能であってもよい。いくつかの実施形態では、回路１０４は、回路１０２および／またはヘッド１４／回路１６アセンブリとは独立して、別のチップ中に（上に）作製してもよい。

図３を参照すると、回路１０４の例示的な実装の詳細なブロック図が示されている。回路１０４には、一般に、回路（またはモジュール）１１０、回路（またはモジュール）１１２、および回路（またはモジュール）１１４が含まれる。この回路は、回路１０２から信号ＤＩＧを受信してもよい。信号（例えばＩＮ）を回路１１０によって生成し、回路１１２および回路１１４の両方に供給してもよい。回路１１２は、信号ＯＵＴを生成してもよい。回路１１４は、信号ＦＢと、回路１１２に転送されるフィードフォワード信号（例えばＦＦ）とを生成してもよい。

回路１１０は、等化回路として実現してもよい。回路１１０は、信号ＤＩＧを周波数等化して信号ＩＮを生成するように動作可能であってもよい。いくつかの実施形態では、等化は、有限インパルス応答（ＦＩＲ）フィルタを実現することによって達成してもよい。他の等化技術を実行して、特定の用途の基準を満たしてもよい。

回路１１２は、検出回路として実現してもよい。回路１１２は、（ｉ）信号ＩＮにおけるデータを信号ＦＦにおけるデータと同期させるように、（ｉｉ）予めフィルタリングされたＤＣ成分を逆に信号ＩＮに再生するように、（ｉｉｉ）再生された信号を等化するように、かつ（ｉｖ）信号ＩＮで受信されたＤＣ再生シンボルに基づき、最もありそうなデータシーケンスを検出して信号ＯＵＴを生成するように、動作可能であってもよい。かかるものとして、回路１１２は、主検出回路と呼んでもよい。いくつかの実施形態では、回路１１２は、ビタビ検出を実行してもよい。他の検出技術を用いて、特定の用途の基準を満たしてもよい。

回路１１４は、一般に、別の検出回路を実現する。回路１１４は、（ｉ）信号ＩＮにおけるデータの予備検出を実行するように、（ｉｉ）検出結果をフィルタリングして信号ＦＦを生成するように、かつ（ｉｉｉ）検出結果をフィルタリングして信号ＦＢを生成するように、動作可能であってもよい。かかるものとして、回路１１４は、予備検出回路と呼んでもよい。

回路１１４の役割には、一般に、信号ＩＮで受信されたビットに対して予備決定をすること、および内部のＤＣ再生フィードフォワードフィルタを駆動することが含まれる。ＤＣ再生フィルタによって生成された信号ＦＦは、信号ＲＥＡＤからフィルタリングされて欠落したＤＣ成分を伝達してもよい。回路１１２は、ＤＣ成分を信号ＩＮに加算してもよい。結合された信号は、回路１１２内の主イコライザおよび次に主検出器によって処理してもよい。したがって、主検出器の目標は、一般に、フルＤＣ目標である。回路１１２における遅延線機能は、回路１１０と主イコライザとの間に位置して、信号ＩＮを信号ＦＦと同期させてもよい。上記のＤＣ再生方式全体が、欠落したＤＣ信号をＤＣフリーの事前に等化された信号に効果的に加算して、主検出器が、読み取りチャネルのフロントエンドにおける高域通過フィルタの存在を無視できるようにする。

図４を参照すると、システム１００の例示的な実装の機能ブロック図１２０が示されている。図５は、一般に、システム１００のシミュレーションから、例示的なフィルタパラメータのいくつかのグラフを示す。システム１００には、一般に、ブロック（またはモジュール）１２２、ブロック（またはモジュール）１２４、ブロック（またはモジュール）１２６、ブロック（またはモジュール）１２７、ブロック（またはモジュール）１２８、ブロック（またはモジュール）１３０、ブロック（またはモジュール）１３２、ブロック（またはモジュール）１３４、ブロック（またはモジュール）１３６、ブロック（またはモジュール）１３７、ブロック（またはモジュール）１３８、ブロック（またはモジュール）１４０、ブロック（またはモジュール）１４２、およびブロック（またはモジュール）１４４が含まれる。以下で用いられているように、読み取りチャネル信号は、ブロック１２２から信号ＯＵＴまでシステム１００を通って流れる読み取りデータを包括的に指してもよい。

ブロック１２２は、読み取りヘッド１４の動作を表してもよい。ブロック１２２は、垂直磁気媒体からのデータ検出から、最初の電気信号ＲＥＡＤを生成してもよい。ブロック１２４およびブロック１２６は、回路１６の動作を表してもよい。高域通過フィルタリング（ＨＰＦ）は、ブロック１２４によって実行してもよい。この高域通過フィルタリングは、全ての前の高域通過フィルタの中でも高域遮断周波数を提供してもよい。可変利得増幅（ＶＧＡ）は、ブロック１２６によって実行してもよい。信号ＡＮＧは、ブロック１２６によって生成してもよい。

ブロック１２７−１３２は、一般に、回路１０２の動作を表す。ブロック１２７は、ＤＣ再生フィードバックループの最初において信号ＡＮＧおよび信号ＦＢを加算する加算モジュールを実現してもよい。ブロック１２８は、ヘッド１４の磁気抵抗非対称（ＭＲＡ）特性を補正するように動作可能であってもよい。いくつかの実施形態では、ブロック１２８は、二次ＭＲＡ（ＱＭＲＡ）補正を実行してもよい。ブロック１３０は、一般に、連続時間フィルタ（ＣＴＦ）機能を実行するように動作可能である。ＣＴＦは、読み取りチャネル信号の波形平滑化および位相等化を提供してもよい。アナログ／デジタル変換（ＡＤＣ）は、ブロック１３２によって実行してもよい。ブロック１３２は、読み取りチャネル信号をアナログ領域からデジタル領域に変換して、信号ＤＩＧで伝達されるようにしてもよい。

ブロック１３４−１４４は、一般に、回路１０４の動作を表す。ブロック１３４は、信号ＤＩＧを等化することによって信号ＩＮを生成する等化モジュールを実現してもよい。ブロック１３４は、有限インパルス応答（ＦＩＲ）モジュールとして実現してもよい。他の等化技術を実行して、特定の用途の基準を満たしてもよい。ブロック１３４用の例示的なパラメータのセットが、図５のグラフ１６０に示されている。

ブロック１３６は、一般に、遅延モジュールを実現する。ブロック１３６は、ある期間にわたって信号ＩＮを遅延させるように動作可能であってもよい。この期間は、ブロック１４２および１４４を通した遅延と一致してもよい。ひとたび遅延されると、信号ＩＮは、遅延信号（例えばＤＥＬ）と呼んでもよい。信号ＤＥＬは、ブロック１３７に転送してもよい。

ブロック１３７は、別の加算モジュールを実現してもよい。ブロック１３７は、信号ＤＥＬをフィードフォワード信号（例えばＦＦ）に加算して、再生信号（例えばＲＥＳ）を生成するように動作可能であってもよい。この加算によって、一般に、ブロック１２４、１２８、１３０および／または１３４によりフィルタで除去された読み取りチャネル信号のＤＣ成分が再生される。

ブロック１３８は、主等化モジュールとして実現してもよい。ブロック１３８は、一般に、主検出動作の前に、信号ＲＥＳを等化するように動作する。いくつかの実施形態では、ブロック１３８は、有限インパルス応答フィルタとして実現してもよい。他の等化技術を実行して、特定の用途の基準を満たしてもよい。ブロック１３８用の例示的なパラメータのセットが、図５のグラフ１６２に示されている。

ブロック１４０は、一般に、主検出モジュールを実現する。ブロック１４０は、ブロック１３８から受信した、ＤＣ再生されて等化されたデータを検出することによって、信号ＯＵＴを生成するように動作可能であってもよい。いくつかの実施形態では、ブロック１４０は、ビタビ検出器として実現してもよい。他の検出設計を実装して、特定の用途の基準を満たしてもよい。ブロック１４０用の例示的なパラメータのセットが、図５のグラフ１６４に示されている。

ブロック１４２は、予備検出モジュールを実現してもよい。ブロック１４２は、信号ＩＮの予備検出を実行することによって、検出信号（例えばＦ）を生成するように動作可能であってもよい。信号Ｆは、一般に、ブロック１４４と、読み取りチャネル信号のＤＣ側を再生するブロック１３７とを通るフィードフォワードループを開始する。信号Ｆは、また、ブロック１４６を通ってブロック１２７へ至るフィードバックループを開始してもよい。ブロック１４２用の例示的なパラメータのセットが、図５のグラフ１６６に示されている。

ブロック１４０によって実行される主検出は、ブロック１４２によって実行される予備検出と異なってもよい。主検出は、予備検出とは異なる目標を有してもよい。なぜなら、欠落したＤＣ成分が再生可能であり、ＳＮＲが、一般に、ブロック１４０にとって改善されるからである。さらに、主検出の誤り率は、再生されたＤＣ成分ゆえに、予備検出の誤り率よりはるかに低くすることが可能である。

ブロック１４４は、ＤＣ再生（ＤＣＲ）フィルタとして実現してもよい。ブロック１４４は、一般に、（ｉ）低域通過フィルタとして、および（ｉｉ）検出信号Ｆからフィードフォワード信号ＦＦを生成する増幅器として、動作可能である。いくつかの実施形態では、増幅は、約２の倍率を有してもよい。必要に応じて、他の倍率を実現してもよい。

ブロック１４４は、下記のようなインパルス応答を有してもよい。主要な高域通過極（例えば、通常、回路１０２における高域通過極）の前の読み取りチャネルのインパルス応答をｈ（ｚ）とする。主要な高域通過フィルタを、一般に、Ｎ（ｚ）／Ｄ（ｚ）として示すものとする。したがって、ブロック１４４の理想的なインパルス応答は、ｈ（ｚ）^*｛（Ｄ（ｚ）−Ｎ（ｚ））／（Ｄ（ｚ））｝^*Ｑ（ｚ））であってもよく、ここで、^*は、多項式の畳み込みであり、Ｑ（ｚ）はイコライザである。いくつかの実施形態では、ブロック１４４は、上記の式における（Ｄ（ｚ）−Ｎ（ｚ））／Ｄ（ｚ）の代わりに、主要な高域通過フィルタと同じ遮断周波数を備えた単純な低域通過フィルタとして実現してもよい。ブロック１４４用の例示的なパラメータのセットが、図５のグラフ１６８および１７０に示されている。

ブロック１４６は、別のＤＣ再生フィルタとして実現してもよい。ブロック１４６は、一般に、検出信号Ｆからフィードバック信号ＦＢを生成するように動作可能である。信号Ｆは、ＤＣ再生フィードバックループの始点を形成してもよい。ブロック１４６は、一般に、ブロック１２８によって実行されるＭＲＡ補正が正確に働くように、ＭＲＡ歪みの欠落ＤＣ成分を再生する。

フィードフォワードループ（例えば、ブロック１４２および１４４）ならびに遅延ブロック１３６は、一般に、既存の解決法では固有の反因果性問題を解決する。したがって、システム１００は、最適な誤り率性能を達成可能である。最適な誤り率性能は、一般に、（ｉ）高域通過フィルタが読み取りチャネルに存在せず、かつ（ｉｉ）イコライザおよび目標が一緒に最適化されるときの誤り率として定義される。さらに、ＤＣ再生がフィードフォワードループに基づいているので、本発明は、フィードバックだけの技術において普通に見つかる安定性問題に関して、より強固である。

読み取りヘッドにおける磁気抵抗非対称性などのチャネル状態に依存して、システム１００用のシミュレーション結果が一般的に示すところによれば、本発明は、上記で定義した最適な誤り率より優れた誤り率を達成可能である。優れた誤り率は、一般に、非常に長いインパルス応答を有する等化方式として動作するＤＣ再生方式に帰される。

本発明は、パリティー符号の有無にかかわらず、ポストプロセッサを含むシステムに適用してもよい。かかる場合に、予備検出器（例えばブロック１４２）は、削除してもよく、主検出器（例えば、ブロック１４０）は、ＤＣ再生フィードフォワードフィルタを通るＤＣ再生ループを駆動してもよい。次に、再生ＤＣ信号をポストプロセッサの内でブランチメトリック計算に用いて、誤り率を改善してもよい。

図２−５の図によって実行される機能は、関連技術の当業者には明らかであろうように、本明細書の教示に従ってプログラムされた従来の汎用デジタルコンピュータを用いて実現してもよい。同様に関連技術の当業者には明らかであろうように、適切なソフトウェアコーディングは、本開示の教示に基づき、熟練したプログラマによって容易に準備することができる。

本明細書で説明するように、本発明はまた、ＡＳＩＣ、ＦＰＧＡを準備することによってか、または従来のコンポーネント回路の適切なネットワークを相互接続することによって実施してもよく、それらの修正は、当業者には容易に明らかになろう。

したがって、本発明にはまた、コンピュータ製品を含んでもよく、このコンピュータ製品は、本発明に従って処理を実行するようにコンピュータをプログラムするために使用できる命令を含む記憶媒体であってもよい。記憶媒体としては、限定するわけではないが、フロッピー（登録商標）ディスク、光ディスク、ＣＤ−ＲＯＭ、光磁気ディスク、ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、磁気もしくは光カードを含む任意のタイプのディスク、または電子命令を記憶するのに適した任意のタイプの媒体を含むことができる。

本発明の好ましい実施形態に関連して本発明を特に図示し説明したが、本発明の範囲から逸脱せずに、形態および詳細における様々な変更をなし得ることが、当業者によって理解されよう。

Claims

垂直磁気読み取りチャネルにおけるフィードフォワード型ＤＣ再生方法であって、
（Ａ）入力信号における第１のシンボルのシーケンスに対して第１の検出を実行することによって、フィードフォワード信号を生成するステップであって、（ｉ）前記入力信号のＤＣ成分が、前記垂直磁気読み取りチャネルにおいて予めフィルタで除去され、かつ（ｉｉ）前記第１のシンボルが、磁気媒体から読み取られたデータを表すステップと、
（Ｂ）前記入力信号および前記フィードフォワード信号を加算することによって、第２のシンボルのシーケンスを再生信号において生成するステップであって、前記加算が、予めフィルタで除去された前記ＤＣ成分を再生するステップと、
（Ｃ）前記再生信号における前記第２のシンボルに対して第２の検出を実行することによって、前記データの１番目に最もありそうなシーケンスを出力信号において生成するステップであって、前記第１の検出が前記第２の検出から独立しているステップと、
を含む方法。
ステップ（Ａ）が、
前記入力信号に対して前記第１の検出を実行することによって、前記データの２番目に最もありそうなシーケンスを第１の中間信号において生成するサブステップを含む、請求項１に記載の方法。
ステップ（Ａ）が、
前記データの前記２番目に最もありそうなシーケンスを低域通過フィルタリングすることによって、前記フィードフォワード信号を生成するサブステップをさらに含む、請求項２に記載の方法。
前記入力信号に対して前記第１の検出を実行することによって第２の中間信号を生成するステップをさらに含む、請求項２に記載の方法。
前記第２の中間信号を低域通過フィルタリングすることによってフィードバック信号を生成するステップであって、前記フィードバック信号が、前記垂直磁気読み取りチャネルにおけるＤＣ再生フィードバック動作を駆動するステップをさらに含む、請求項４に記載の方法。
ステップ（Ｃ）が、
前記加算の前に前記入力信号をある時間の長さ遅延させるサブステップであって、前記時間の長さが、前記入力信号における前記第１のシンボルを前記フィードフォワード信号における対応する情報と同期させるサブステップを含む、請求項１に記載の方法。
ステップ（Ｃ）が、
前記再生信号を等化することによって中間信号を生成するサブステップをさらに含む、請求項６に記載の方法。
ステップ（Ｃ）が、
前記中間信号に対して前記第２の検出を実行することによって前記出力信号を生成するサブステップをさらに含む、請求項７に記載の方法。
（ｉ）前記第１の検出が、第１のビタビ検出を含み、
（ｉｉ）前記第２の検出が、第２のビタビ検出を含み、
（ｉｉｉ）前記第２のビタビ検出が、前記第１のビタビ検出より優れた信号対雑音比を達成する、請求項１に記載の方法。
前記磁気媒体に垂直に記録された前記データを読み取ることによって、読み取り信号を生成するステップと、
前記読み取り信号を高域通過フィルタリングし、それによって前記ＤＣ成分を除去するステップと、
前記高域通過フィルタリング後に前記読み取り信号をデジタル化することによって、前記入力信号を生成するステップと、
をさらに含む、請求項１に記載の方法。
入力信号における第１のシンボルのシーケンスに対して第１の検出を実行することによって、フィードフォワード信号を生成するように構成された予備検出モジュールであって、（ｉ）前記入力信号のＤＣ成分が、垂直磁気読み取りチャネルにおいて予めフィルタで除去され、かつ（ｉｉ）前記第１のシンボルが、磁気媒体から読み取られたデータを表す予備検出モジュールと、
（ｉ）前記入力信号および前記フィードフォワード信号を加算することによって、第２のシンボルのシーケンスを再生信号において生成し、前記加算が、予めフィルタで除去された前記ＤＣ成分を再生するように、かつ（ｉｉ）前記再生信号における前記第２のシンボルに対して第２の検出を実行することによって、前記データの１番目に最もありそうなシーケンスを出力信号において生成し、前記第１の検出が前記第２の検出から独立しているように、構成された主検出モジュールと、
を含む回路。
前記予備検出モジュールが、前記入力信号に対して前記第１の検出を実行することによって、前記データの２番目に最もありそうなシーケンスを第１の中間信号において生成するように構成された検出器を含む、請求項１１に記載の回路。
前記予備検出モジュールが、前記データの前記２番目に最もありそうなシーケンスを低域通過フィルタリングすることによって前記フィードフォワード信号を生成するように構成された第１のフィルタモジュールをさらに含む、請求項１２に記載の回路。
前記検出器が、前記入力信号に対して前記第１の検出を実行することによって第２の中間信号を生成するようにさらに構成されている、請求項１２に記載の回路。
前記予備検出モジュールが、前記第２の中間信号を低域通過フィルタリングすることによってフィードバック信号を生成するように構成された第２のフィルタモジュールをさらに含み、前記フィードバック信号が、前記垂直磁気読み取りチャネルにおいてＤＣ再生フィードバック動作を駆動する、請求項１４に記載の回路。
前記主検出モジュールが、前記加算の前に前記入力信号をある時間の長さ遅延させるように構成された遅延モジュールを含み、前記時間の長さが、前記入力信号における前記第１のシンボルを前記フィードフォワード信号における対応する情報と同期させる、請求項１１に記載の回路。
前記主検出モジュールが、前記フィードフォワード信号を前記遅延モジュールからの前記入力信号と加算することによって前記再生信号を生成するように構成された加算モジュールをさらに含む、請求項１６に記載の回路。
前記主検出モジュールが、前記再生信号を等化するように構成された等化モジュールをさらに含む、請求項１７に記載の回路。
前記主検出モジュールが、前記再生信号に対して前記第２の検出を実行することによって前記出力信号を生成するように構成された検出器をさらに含む、請求項１８に記載の回路。
入力信号における第１のシンボルのシーケンスに対して第１の検出を実行することによってフィードフォワード信号を生成するための手段であって、（ｉ）前記入力信号のＤＣ成分が、垂直磁気読み取りチャネルにおいて予めフィルタで除去され、かつ（ｉｉ）前記第１のシンボルが、磁気媒体から読み取られたデータを表す手段と、
前記入力信号および前記フィードフォワード信号を加算することによって、第２のシンボルのシーケンスを再生信号において生成するための手段であって、前記加算が、予めフィルタで除去された前記ＤＣ成分を再生する手段と、
前記再生信号における前記第２のシンボルに対して第２の検出を実行することによって、前記データの１番目に最もありそうなシーケンスを出力信号において生成するための手段であって、前記第１の検出が前記第２の検出から独立している手段と、
を含む回路。