KR20100051291A - Printed circuit board having embedded electronic component and method of manufacturing the same - Google Patents

Printed circuit board having embedded electronic component and method of manufacturing the same Download PDF

Info

Publication number
KR20100051291A
KR20100051291A KR1020080110391A KR20080110391A KR20100051291A KR 20100051291 A KR20100051291 A KR 20100051291A KR 1020080110391 A KR1020080110391 A KR 1020080110391A KR 20080110391 A KR20080110391 A KR 20080110391A KR 20100051291 A KR20100051291 A KR 20100051291A
Authority
KR
South Korea
Prior art keywords
electronic device
resin layer
photocurable resin
printed circuit
circuit board
Prior art date
Application number
KR1020080110391A
Other languages
Korean (ko)
Other versions
KR101047484B1 (en
Inventor
김운천
임순규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080110391A priority Critical patent/KR101047484B1/en
Publication of KR20100051291A publication Critical patent/KR20100051291A/en
Application granted granted Critical
Publication of KR101047484B1 publication Critical patent/KR101047484B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Abstract

PURPOSE: An electronic component embedded printed circuit board and a manufacturing method thereof are provided to reduce manufacturing costs by excluding a separate mask for forming a via hole. CONSTITUTION: A photo-curable resin layer is formed on an electronic component in order to cover the electrode of the electric component(S130). The electronic component is buried to an insulating layer(S140). A via hole is formed in the photo-curable resin layer in order to expose the electrode of the electric component(S160). A via is formed by filling the conductive material in the via hole(S170). A circuit pattern is formed in order to be electrically connected to the via(S180).

Description

전자 소자 내장 인쇄회로기판 및 그 제조 방법{Printed circuit board having embedded electronic component and method of manufacturing the same}Printed circuit board having embedded electronic component and method of manufacturing the same

본 발명은 전자 소자 내장 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to an electronic device embedded printed circuit board and a method of manufacturing the same.

전자 산업의 발달에 따라, 전자 부품의 고기능화, 소형화에 대한 요구가 증가되고 있고, 이와 함께, 전자 소자가 실장된 인쇄회로기판의 박형화가 요구되고 있다.With the development of the electronic industry, there is an increasing demand for high functionalization and miniaturization of electronic components, and at the same time, there is a demand for thinning printed circuit boards on which electronic devices are mounted.

이에 인쇄회로기판의 표면에 전자 소자를 실장하는 기존의 표면 실장식(SMT, Surface Mount Technology)과는 다른 새로운 방식의 전자 소자 실장 방식이 대두되고 있다.Accordingly, a new method of mounting an electronic device, which is different from the existing surface mount technology (SMT) for mounting an electronic device on the surface of a printed circuit board, has emerged.

즉, 인쇄회로기판의 내부에, 반도체 칩과 같은 능동 부품이나 캐패시터(capacitor)와 같은 수동 부품을 매립시켜 부품의 고밀도화 및 신뢰성 향상을 추구하는 전자 소자(능동 및 수동 소자) 내장 인쇄회로기판에 대한 연구가 진행되고 있는 것이다.That is, a printed circuit board for electronic devices (active and passive devices) in which active components such as semiconductor chips or passive components such as capacitors are embedded in a printed circuit board to seek high density and reliability of components. Research is ongoing.

그러나, 종래 기술에 따른 전자 소자 내장 인쇄회로기판의 경우, 전자 소자 의 전극을 외부와 전기적으로 연결하는 비아를 형성하기 위한 비아홀 가공 공정에 있어, 레이져를 이용함으로써, 생산성이 떨어지고, 제조 비용이 증가하는 문제점이 있다.However, in the case of a printed circuit board incorporating an electronic device according to the prior art, in a via hole processing process for forming a via which electrically connects an electrode of an electronic device with the outside, productivity is reduced and manufacturing cost is increased by using a laser. There is a problem.

본 발명은, 생산성이 향상되고, 제조 비용이 절감된 전자 소자 내장 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.The present invention provides an electronic device-embedded printed circuit board with improved productivity and reduced manufacturing cost, and a method of manufacturing the same.

본 발명의 일 측면에 따르면, 복수의 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서, 전자 소자의 전극을 커버하도록 전자 소자에 광경화성 수지층을 형성하는 단계, 절연층에 전자 소자를 매립하는 단계, 광경화성 수지층의 일부에 광을 조사하여, 광경화성 수지층에 전자 소자의 전극이 노출되도록 비아홀(via hole)을 형성하는 단계, 비아홀에 전도성 물질을 충전하여 비아(via)를 형성하는 단계, 및 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법이 제공된다.According to an aspect of the present invention, a method for manufacturing a printed circuit board containing an electronic device having a plurality of electrodes, comprising: forming a photocurable resin layer on the electronic device to cover the electrode of the electronic device, the electron in the insulating layer Embedding the device, irradiating light to a portion of the photocurable resin layer, forming a via hole to expose the electrode of the electronic device to the photocurable resin layer, and filling a via hole with a conductive material And forming a circuit pattern to be electrically connected to the via.

이 때. 광경화성 수지층을 형성하는 단계는, 금속박(metal foil)과 전자 소자의 전극 사이에 광경화성 수지층을 개재하여, 전자 소자의 전극이 금속박을 향하도록 금속박에 전자 소자를 적층하는 단계를 포함할 수 있다.At this time. Forming the photocurable resin layer may include laminating the electronic device on the metal foil so that the electrode of the electronic device faces the metal foil through the photocurable resin layer between the metal foil and the electrode of the electronic device. Can be.

또한, 비아홀을 형성하는 단계 이전에, 금속박에 전자 소자의 전극 위치와 각각 대응되도록 복수의 관통홀을 형성하는 단계를 더 포함하고, 비아홀을 형성하는 단계는, 관통홀을 통해 광경화성 수지층에 광을 조사하는 단계를 포함할 수 있다.Further, before forming the via hole, the method may further include forming a plurality of through holes in the metal foil so as to correspond to electrode positions of the electronic elements, and the forming of the via holes may include forming the through holes in the photocurable resin layer. Irradiating light.

그리고, 광경화성 수지층을 형성하는 단계 이전에, 캐리어(carrier)에 금속박을 형성하는 단계를 더 포함하고, 전자 소자를 매립하는 단계와 비아홀을 형성하는 단계 사이에, 캐리어를 제거하는 단계를 더 포함할 수 있다.And, before forming the photocurable resin layer, further comprising the step of forming a metal foil on the carrier (carrier), between the step of embedding the electronic device and the step of forming the via hole, further removing the carrier It may include.

또한, 전자 소자를 매립하는 단계는, 전자 소자가 매립되도록 금속박에 절연층을 적층하는 단계를 포함할 수 있다.Also, embedding the electronic device may include laminating an insulating layer on the metal foil so that the electronic device is embedded.

한편, 광경화성 수지층은, 전자 소자의 전극을 모두 커버하되, 너비가 전자 소자의 너비 이하일 수 있다.On the other hand, the photocurable resin layer covers all the electrodes of the electronic device, the width may be less than the width of the electronic device.

또한, 본 발명의 다른 측면에 따르면, 복수의 전극이 형성된 전자 소자가 내장된 인쇄회로기판으로서, 절연층, 절연층에 매립되는 전자 소자, 전자 소자의 전극을 커버하도록 전자 소자에 형성되는 광경화성 수지층, 광경화성 수지층을 관통하여 전자 소자의 전극과 접하는 비아, 및 비아와 전기적으로 연결되도록 형성되는 회로 패턴을 포함하는 전자 소자 내장 인쇄회로기판이 제공된다.In addition, according to another aspect of the present invention, a printed circuit board in which an electronic device with a plurality of electrodes is formed is embedded, an insulating layer, an electronic device embedded in the insulating layer, a photocurable formed on the electronic device to cover the electrode of the electronic device Provided is an electronic device embedded printed circuit board including a resin layer, a via penetrating through a photocurable resin layer, and a circuit pattern formed to be electrically connected to the via.

이 때, 광경화성 수지층은, 전자 소자의 전극을 모두 커버하되, 너비가 전자 소자의 너비 이하일 수 있다.In this case, the photocurable resin layer covers all the electrodes of the electronic device, but the width may be equal to or less than the width of the electronic device.

본 발명의 실시예에 따르면, 비아홀의 형성에 있어 레이져를 사용하지 않으 므로, 생산성을 향상시키고 제조 비용을 절감할 수 있다.According to the embodiment of the present invention, since the laser is not used in the formation of the via hole, the productivity can be improved and the manufacturing cost can be reduced.

본 발명에 따른 전자 소자 내장 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.In describing an embodiment of an electronic device embedded printed circuit board and a method of manufacturing the same according to the present invention with reference to the accompanying drawings, the same or corresponding components will be given the same reference numerals and redundant description thereof will be omitted. .

또한, 형성 또는 적층이라 함은, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the forming or lamination does not mean only the case where the components are in direct physical contact between each component, but also encompasses the case where other components are interposed between the components and the components are in contact with each other. Use it as a concept.

도 1은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 2 내지 도 9는 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.1 is a flow chart showing an embodiment of a method for manufacturing an electronic device embedded printed circuit board 100 according to an aspect of the present invention. 2 to 9 are cross-sectional views illustrating each process of an embodiment of a method for manufacturing an electronic device-embedded printed circuit board 100 according to an exemplary embodiment of the present invention.

본 실시예에 따르면, 도 1에 도시된 바와 같이, 복수의 전극(132)이 형성된 전자 소자(130)가 내장된 인쇄회로기판(100)을 제조하는 방법으로서, 전자 소자(130)의 전극(132)을 커버하도록 전자 소자(130)에 광경화성 수지층(160)을 형성하는 단계, 절연층(140)에 전자 소자(130)를 매립하는 단계, 광경화성 수지층(160)의 일부에 광을 조사하여, 광경화성 수지층(160)에 전자 소자(130)의 전극(132)이 노출되도록 비아홀(via hole, 152)을 형성하는 단계, 비아홀(152)에 전도성 물질을 충전하여 비아(via, 150)를 형성하는 단계, 및 비아(150)와 전기적으로 연결되도록 회로 패턴(170)을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판(100) 제조 방법이 제시된다.According to the present embodiment, as shown in FIG. 1, as a method of manufacturing the printed circuit board 100 in which the electronic device 130 having the plurality of electrodes 132 is formed, the electrode of the electronic device 130 ( Forming the photocurable resin layer 160 in the electronic device 130 to cover the 132, embedding the electronic device 130 in the insulating layer 140, and light in a portion of the photocurable resin layer 160. To form a via hole 152 such that the electrode 132 of the electronic device 130 is exposed to the photocurable resin layer 160, and fills the via hole 152 with a conductive material. , 150, and forming a circuit pattern 170 to be electrically connected to the via 150, a method of manufacturing an electronic device-embedded printed circuit board 100 is provided.

이와 같은 본 실시예에 따르면, 전자 소자(130)의 전극(132)을 커버하도록 전자 소자(130)에 광경화성 수지층(160)을 형성함으로써, 레이져를 사용하지 않고 비아홀(152)을 형성할 수 있으며, 이에 따라, 생산성을 향상시키고 제조 비용을 절감할 수 있다.According to the present exemplary embodiment, the photocurable resin layer 160 is formed on the electronic device 130 to cover the electrode 132 of the electronic device 130, thereby forming the via hole 152 without using a laser. As a result, it is possible to improve productivity and reduce manufacturing costs.

또한, 광경화성 수지층(160)을 비아홀(152)의 형성을 위하여 필요한 부분에만 국부적으로 형성함으로써, 제조 비용을 절감할 수 있다.In addition, the photocurable resin layer 160 may be locally formed only in a portion necessary for forming the via hole 152, thereby reducing manufacturing cost.

이하, 도 1 내지 도 9를 참조하여, 각 공정에 대하여 보다 상세히 설명하도록 한다.Hereinafter, each process will be described in more detail with reference to FIGS. 1 to 9.

먼저, 도 2에 도시된 바와 같이, 캐리어(190)에 금속박(110)을 형성하고(S110), 금속박(110)에 전자 소자(130)의 전극(132) 위치와 각각 대응되도록 복수의 관통홀(116)을 형성한다(S120).First, as shown in FIG. 2, the metal foil 110 is formed on the carrier 190 (S110), and the plurality of through holes are formed to correspond to the positions of the electrodes 132 of the electronic device 130 on the metal foil 110, respectively. 116 is formed (S120).

우선, 캐리어(190)와 금속박(110) 사이에 발포 수지(195)를 개재하여, 캐리어(190) 상에 금속박(110)을 형성한다. 이에 따라, 이후 공정에서 발포 수지(195)를 이용하여 캐리어(190)를 보다 용이하게 제거할 수 있다.First, the metal foil 110 is formed on the carrier 190 via the foamed resin 195 between the carrier 190 and the metal foil 110. Accordingly, the carrier 190 may be more easily removed using the foamed resin 195 in a later step.

이어서, 금속박(110)의, 전자 소자(130)의 전극(132) 위치와 대응되는 위치 에, 복수의 관통홀(116)을 각각 형성한다. 이러한 관통홀(116)은 전자 소자(130) 전극(132)의 위치 및 사이즈와 상응하도록 형성되므로, 이와 같은 관통홀(116)이 형성된 금속박(110)은, 이후 공정에서 전자 소자(130)의 전극(132)을 외부로 노출시키는 비아홀(152)을 형성하기 위한 마스크(mask)로서의 기능을 수행할 수 있다.Subsequently, a plurality of through holes 116 are formed at positions corresponding to the positions of the electrodes 132 of the electronic element 130 of the metal foil 110. Since the through hole 116 is formed to correspond to the position and size of the electrode 132 of the electronic device 130, the metal foil 110 having the through hole 116 formed thereon may be formed in the electronic device 130 in a subsequent process. It may function as a mask for forming the via hole 152 exposing the electrode 132 to the outside.

따라서, 비아홀(152)을 형성하기 위한 별도의 마스크가 필요치 않아, 제조 공정을 단순화하고, 제조 비용을 절감할 수 있다.Therefore, a separate mask for forming the via hole 152 is not necessary, so that the manufacturing process can be simplified and the manufacturing cost can be reduced.

다음으로, 도 3에 도시된 바와 같이, 전자 소자(130)의 전극(132)을 커버하도록 전자 소자(130)에 광경화성 수지층(160)을 형성한다(S130). 전자 소자(130)에 형성된 복수의 전극(132)이 광경화성 수지층(160)에 의해 커버되도록 전자 소자(130)의 일면 상에 광경화성 수지층(160)을 형성하는 공정이다.Next, as shown in FIG. 3, the photocurable resin layer 160 is formed on the electronic device 130 to cover the electrode 132 of the electronic device 130 (S130). The photocurable resin layer 160 is formed on one surface of the electronic device 130 such that the plurality of electrodes 132 formed on the electronic device 130 are covered by the photocurable resin layer 160.

이에 따라, 이후 공정에서, 기존의 레이져 등을 이용하지 않고, 단순히 광에 의해 일부 영역을 경화시킴으로써 비아홀(152)을 천공할 수 있으므로, 제조 비용을 현저히 절감시킬 수 있고, 생산성 역시 향상시킬 수 있다.Accordingly, in the subsequent process, since the via hole 152 can be drilled by simply curing some regions by light without using an existing laser or the like, manufacturing cost can be significantly reduced and productivity can be improved. .

또한, 광경화성 수지층(160)은, 전자 소자(130)의 전극(132)을 모두 커버하되, 너비(도 9의 d1)가 전자 소자(130)의 너비(도 9의 d2) 이하가 되도록 형성될 수 있다.In addition, the photocurable resin layer 160 covers all the electrodes 132 of the electronic device 130, but the width (d1 of FIG. 9) is equal to or less than the width (d2 of FIG. 9) of the electronic device 130. Can be formed.

즉, 광경화성 수지층(160)은 전자 소자(130)의 일면 중, 광에 의한 패터닝에 의하여 비아홀(152)을 형성할 필요가 있는 영역, 즉, 전극(132)이 형성된 위치에 상응하는 영역만을 커버하도록 국부적으로 형성될 수 있으므로, 제조 비용을 절감할 수 있다.That is, the photocurable resin layer 160 is a region of one surface of the electronic device 130 that needs to form the via hole 152 by patterning by light, that is, a region corresponding to the position where the electrode 132 is formed. It can be formed locally to cover only the bay, thereby reducing the manufacturing cost.

이와 같은 광경화성 수지층(160)은, 광, 예를 들어, 자외선에 의해 패터닝이 가능한 수지로서, 최종 인쇄회로기판(100)에도 잔존하게 되므로, 기판 절연체로서의 특성, 즉, 강도, 내열성 및 내흡습성 등을 만족시킬 필요가 있다.Since the photocurable resin layer 160 is a resin which can be patterned by light, for example, ultraviolet rays, and thus remains on the final printed circuit board 100, the photocurable resin layer 160 has characteristics as a substrate insulator, that is, strength, heat resistance and resistance to heat. It is necessary to satisfy hygroscopicity and the like.

본 공정은, 보다 구체적으로, 도 3에 도시된 바와 같이, 금속박(110)과 전자 소자(130)의 전극(132) 사이에 광경화성 수지층(160)을 개재하여, 전자 소자(130)의 전극(132)이 금속박(110)을 향하도록 금속박(110)에 전자 소자(130)를 적층함으로써 수행될 수 있다.In more detail, as shown in FIG. 3, the present process includes the photocurable resin layer 160 between the metal foil 110 and the electrode 132 of the electronic device 130. The electronic device 130 may be stacked on the metal foil 110 so that the electrode 132 faces the metal foil 110.

상술한 S120 공정에 의하여, 금속박(110)에는 전자 소자(130)의 전극(132)과 상응하는 관통홀(116)이 복수개 형성되어 있으므로, 이 관통홀(116)의 위치와 전자 소자(130)의 전극(132) 위치를 정렬시킨 후, 금속박(110)과 전자 소자(130) 사이에 광경화성 수지층(160)을 개재하여 전자 소자(130)를 금속박(110)에 적층 및 고정시키는 것이다.By the above-described S120 process, since the plurality of through holes 116 corresponding to the electrodes 132 of the electronic element 130 are formed in the metal foil 110, the positions of the through holes 116 and the electronic element 130 are described. After aligning the positions of the electrodes 132, the electronic device 130 is laminated and fixed on the metal foil 110 via the photocurable resin layer 160 between the metal foil 110 and the electronic device 130.

다음으로, 도 4에 도시된 바와 같이, 절연층(140)에 전자 소자(130)를 매립한다(S140). 예를 들어, 반경화 상태의 절연층(140)에 전자 소자를 매립시키는 공정으로, 이후 경화 공정을 통하여 반경화 상태의 절연층(140)을 경화시킬 수 있다.Next, as shown in FIG. 4, the electronic device 130 is embedded in the insulating layer 140 (S140). For example, a process of embedding an electronic device in the semi-cured insulating layer 140 may be followed by curing of the semi-cured insulating layer 140 through a curing process.

본 공정은, 보다 구체적으로, 도 4에 도시된 바와 같이, 전자 소자(130)가 매립되도록 금속박(110)에 절연층(140)을 적층함으로써 수행될 수 있다. 즉, 캐리어(190) 상의 금속박(110)에 전자 소자(130)를 커버하도록 절연층(140)을 적층하는 것이다.In more detail, as shown in FIG. 4, the present process may be performed by stacking the insulating layer 140 on the metal foil 110 to embed the electronic device 130. That is, the insulating layer 140 is laminated on the metal foil 110 on the carrier 190 to cover the electronic device 130.

다음으로, 도 5에 도시된 바와 같이, 캐리어(190)를 제거한다(S150). 금속 박(110)이 캐리어(190)에 형성된 상태에서 전술한 공정들이 수행되므로, 광경화성 수지층(160)에 비아홀(152)을 형성하기 위해서는 캐리어(190)를 제거하여야 한다.Next, as shown in FIG. 5, the carrier 190 is removed (S150). Since the above processes are performed while the metal foil 110 is formed on the carrier 190, the carrier 190 must be removed to form the via holes 152 in the photocurable resin layer 160.

이 때, 금속박(110)과 캐리어(190) 사이에는 발포 수지(195)가 개재되어 있으므로, 이 발포 수지(195)를 이용하여 보다 용이하게 캐리어(190)를 제거할 수 있다.At this time, since the foamed resin 195 is interposed between the metal foil 110 and the carrier 190, the carrier 190 can be more easily removed using the foamed resin 195.

다음으로, 도 6에 도시된 바와 같이, 광경화성 수지층(160)의 일부에 광을 조사하여, 광경화성 수지층(160)에 전자 소자(130)의 전극(132)이 노출되도록 비아홀(152)을 형성한다(S160). 상술한 바와 같이, 전자 소자(130)의 전극(132)은 광경화성 수지층(160)에 의해 커버되므로, 이 광경화성 수지층(160)의 일부에 광을 조사함으로써, 비아(150)의 형성을 위한 비아홀(152)을 천공할 수 있다.Next, as shown in FIG. 6, a portion of the photocurable resin layer 160 is irradiated with light to expose the via hole 152 to expose the electrode 132 of the electronic device 130 to the photocurable resin layer 160. ) Is formed (S160). As described above, since the electrode 132 of the electronic element 130 is covered by the photocurable resin layer 160, the via 150 is formed by irradiating a part of the photocurable resin layer 160 with light. The via hole 152 may be drilled for.

본 공정은, 보다 구체적으로, 도 6에 도시된 바와 같이, 금속박(110)에 형성된 관통홀(116)을 통해 광경화성 수지층(160)에 광을 조사함으로써 수행될 수 있다. 즉, 금속박(110)은 광경화성 수지층(160)을 패터닝(patterning)하기 위한 마스크의 기능을 수행하게 되므로, 관통홀(116)을 통하여 광경화성 수지층(160)의 비아홀(152)이 형성될 영역, 즉, 전자 소자(130)의 전극(132) 위치와 상응하는 위치에, 광, 예를 들어, 자외선(UV)을 조사하여, 이 영역을 선택적으로 제거함으로써, 별도의 마스크를 사용할 필요 없이, 전자 소자(130)의 전극(132)을 외부로 노출시키는 비아홀(152)을 형성할 수 있다.In more detail, as shown in FIG. 6, the present process may be performed by irradiating light to the photocurable resin layer 160 through the through hole 116 formed in the metal foil 110. That is, since the metal foil 110 functions as a mask for patterning the photocurable resin layer 160, the via hole 152 of the photocurable resin layer 160 is formed through the through hole 116. A separate mask is required by irradiating light, for example, ultraviolet (UV) light, to selectively remove this region in a region to be formed, that is, a position corresponding to the position of the electrode 132 of the electronic device 130. The via hole 152 may be formed to expose the electrode 132 of the electronic device 130 to the outside.

다음으로, 도 7에 도시된 바와 같이, 비아홀(152)에 전도성 물질을 충전하여 비아(150)를 형성한다(S170). 즉, 도금 등의 방식에 의하여 비아홀(152) 내부에 전 도성 물질을 충전함으로써, 비아(150)를 형성할 수 있다.Next, as shown in FIG. 7, the via 150 is filled with the conductive material to form the via 150 (S170). That is, the via 150 may be formed by filling the conductive material in the via hole 152 by plating or the like.

이 때, 비아(150)를 형성하기 위한 도금에 의하여 금속박(110)의 표면에도 도 7에 도시된 바와 같은 금속층이 형성될 수 있다. 이러한 금속층은 추후 공정에 의하여 회로 패턴(170)이 될 수 있다.In this case, a metal layer as shown in FIG. 7 may be formed on the surface of the metal foil 110 by plating to form the vias 150. The metal layer may be the circuit pattern 170 by a later process.

다음으로, 도 8에 도시된 바와 같이, 비아(150)와 전기적으로 연결되도록 회로 패턴(170)을 형성한다(S180). 전술한 공정에 의하여 비아(150)와 함께 형성된 금속층의 일부를 에칭하여 제거함으로써, 비아(150)와 전기적으로 연결되는 회로 패턴(170)을 형성할 수 있다.Next, as shown in FIG. 8, a circuit pattern 170 is formed to be electrically connected to the via 150 (S180). By etching and removing a portion of the metal layer formed with the vias 150 by the above-described process, a circuit pattern 170 electrically connected to the vias 150 may be formed.

다음으로, 도 9에 도시된 바와 같이, 회로 패턴(170)의 일부가 노출되도록 절연층(140)에 솔더 레지스트(180)를 형성한다. 회로 패턴(170)의 일부는, 외부 장치와의 전기적 연결을 위하여 패드(pad)로서 제공되므로, 이러한 패드 영역은 외부로 노출되고, 패드 영역을 제외한 나머지 회로 패턴(170)은 솔더 레지스트(180)에 의하여 보호된다.Next, as shown in FIG. 9, a solder resist 180 is formed on the insulating layer 140 so that a part of the circuit pattern 170 is exposed. Since a portion of the circuit pattern 170 is provided as a pad for electrical connection with an external device, such pad area is exposed to the outside, and the remaining circuit pattern 170 except for the pad area is solder resist 180. Is protected.

이러한 솔더 레지스트(180)는 공지된 포토 리소그래피 등의 방식에 의하여 형성될 수 있다.The solder resist 180 may be formed by a known photolithography method.

이하, 도 10 내지 도 17을 참조하여, 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법의 변형된 실시예에 대하여 설명하도록 한다.10 to 17, a modified embodiment of a method for manufacturing an electronic device embedded printed circuit board 100 according to an exemplary embodiment will be described.

도 10 내지 도 17은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법 변형 실시예의 각 공정을 나타낸 단면도이다.10 to 17 are cross-sectional views illustrating respective processes of a method of manufacturing an electronic device-embedded printed circuit board 100 according to an exemplary embodiment of the present invention.

본 변형 실시예에 따르면, 도 10에 도시된 바와 같이, 캐리어(190)에 금속박(110)을 형성하고(S110), 전자 소자(130)의 전극(132)을 커버하도록 전자 소자(130)에 광경화성 수지층(160)을 형성한다(S130).According to the present modified embodiment, as shown in FIG. 10, the metal foil 110 is formed on the carrier 190 (S110), and the electronic device 130 is disposed to cover the electrode 132 of the electronic device 130. The photocurable resin layer 160 is formed (S130).

이어서, 도 11에 도시된 바와 같이, 절연층(140)에 전자 소자(130)를 매립하고(S140), 도 12에 도시된 바와 같이, 캐리어(190)를 제거한다(S150).Subsequently, as shown in FIG. 11, the electronic device 130 is embedded in the insulating layer 140 (S140), and as shown in FIG. 12, the carrier 190 is removed (S150).

이 후, 도 13에 도시된 바와 같이, 금속박(110)에 전자 소자(130)의 전극(132) 위치와 각각 대응되도록 복수의 관통홀(116)을 형성하고(S120), 도 14에 도시된 바와 같이, 광경화성 수지층(160)의 일부에 광을 조사하여, 광경화성 수지층(160)에 전자 소자(130)의 전극(132)이 노출되도록 비아홀(152)을 형성한다(S160).Thereafter, as illustrated in FIG. 13, a plurality of through holes 116 are formed in the metal foil 110 so as to correspond to the positions of the electrodes 132 of the electronic device 130 (S120). As described above, a part of the photocurable resin layer 160 is irradiated with light to form the via hole 152 so that the electrode 132 of the electronic device 130 is exposed to the photocurable resin layer 160 (S160).

다음으로, 도 15에 도시된 바와 같이, 비아홀(152)에 전도성 물질을 충전하여 비아(150)를 형성하고(S170), 도 16에 도시된 바와 같이, 비아(150)와 전기적으로 연결되도록 회로 패턴(170)을 형성한 후(S180), 도 17에 도시된 바와 같이, 회로 패턴(170)의 일부가 노출되도록 절연층(140)에 솔더 레지스트(180)를 형성한다.Next, as shown in FIG. 15, the via hole 152 is filled with a conductive material to form the via 150 (S170), and as shown in FIG. 16, the circuit is electrically connected to the via 150. After forming the pattern 170 (S180), as shown in FIG. 17, a solder resist 180 is formed on the insulating layer 140 to expose a portion of the circuit pattern 170.

이와 같은 본 변형 실시예의 경우, 관통홀(116)을 형성하는 공정(S120)이 캐리어(190)를 제거하는 공정(S150)이후에 수행된다는 점 이외에는, 전술한 일 실시예와 공정의 순서 및 세부 사항이 동일 또는 유사하므로, 보다 상세한 설명은 생략하도록 한다.In this modified embodiment, except that the step (S120) of forming the through hole 116 is performed after the step (S150) of removing the carrier 190, the order and details of the above-described embodiment and process Since the details are the same or similar, more detailed description will be omitted.

다음으로, 도 18을 참조하여, 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판(200)의 일 실시예에 대하여 설명하도록 한다.Next, referring to FIG. 18, an embodiment of an electronic device-embedded printed circuit board 200 according to another aspect of the present invention will be described.

도 18은 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판(200)의 일 실시예를 나타낸 순서도이다.18 is a flowchart illustrating an embodiment of an electronic device-embedded printed circuit board 200 according to another aspect of the present invention.

본 실시예에 따르면, 도 18에 도시된 바와 같이, 복수의 전극(232)이 형성된 전자 소자(230)가 내장된 인쇄회로기판(200)으로서, 절연층(240), 절연층(240)에 매립되는 전자 소자(230), 전자 소자(230)의 전극(232)을 커버하도록 전자 소자(230)에 형성되는 광경화성 수지층(260), 광경화성 수지층(260)을 관통하여 전자 소자(230)의 전극(232)과 각각 접하는 비아(250), 및 비아(250)와 전기적으로 연결되도록 형성되는 회로 패턴(270)을 포함하는 전자 소자 내장 인쇄회로기판(200)이 제시된다.According to the present exemplary embodiment, as shown in FIG. 18, the printed circuit board 200 in which the electronic device 230 having the plurality of electrodes 232 is formed is embedded. The electronic device 230, the photocurable resin layer 260 formed on the electronic device 230, and the photocurable resin layer 260 formed to cover the electrode 232 of the electronic device 230 are embedded. An electronic device embedded printed circuit board 200 including a via 250 in contact with an electrode 232 of 230, and a circuit pattern 270 formed to be electrically connected to the via 250 is provided.

이와 같은 본 실시예에 따르면, 광경화성 수지층(260)이 전자 소자(230)의 전극(232)을 커버하도록 전자 소자(230)에 형성됨으로써, 레이져를 사용하지 않고도 비아홀(252)을 형성하는 것이 가능하며, 이에 따라, 생산성이 향상되고 제조 비용이 절감된 전자 소자 내장 인쇄회로기판(200)을 구현할 수 있다.According to the present exemplary embodiment, the photocurable resin layer 260 is formed in the electronic element 230 to cover the electrode 232 of the electronic element 230, thereby forming the via hole 252 without using a laser. In this case, the printed circuit board 200 having the electronic device having improved productivity and reduced manufacturing cost may be implemented.

또한, 광경화성 절연층(240)이 비아홀(252)의 형성을 위하여 필요한 부분에만 국부적으로 형성됨으로써, 제조 비용이 절감될 수 있다.In addition, since the photocurable insulating layer 240 is locally formed only in a portion necessary for forming the via hole 252, manufacturing cost may be reduced.

이하, 도 18을 참조하여, 각 구성에 대하여 보다 상세히 설명하도록 한다.Hereinafter, each configuration will be described in more detail with reference to FIG. 18.

전자 소자(230)는, 일면에 복수의 전극(232)이 형성되며, 절연층(240) 내부에 매립된다. 이 경우, 즉, 전자 소자(230)의 전극(232)이 형성된 일면 상에는 광 경화성 수지층(260)이 형성되며, 이 광경화성 수지층(260)도, 도 18에 도시된 바와 같이, 절연층(240)의 표면에 돌출되지 않도록 절연층(240)에 매립된다.The electronic device 230 has a plurality of electrodes 232 formed on one surface thereof, and is embedded in the insulating layer 240. In this case, that is, the photocurable resin layer 260 is formed on one surface on which the electrode 232 of the electronic element 230 is formed, and the photocurable resin layer 260 is also an insulating layer, as shown in FIG. 18. It is embedded in the insulating layer 240 so as not to protrude on the surface of the (240).

이러한 전자 소자(230)는, 발포 수지를 개재하여 캐리어에 형성된 금속박(210)에 전자 소자(230)를 적층하고, 금속박(210)에 전자 소자(230)를 커버하도록 절연층(240)이 형성됨으로써, 절연층(240) 내에 매립될 수 있으며, 이에 대하여는 전술한 일 실시예에서 설명한 바 있으므로, 상세한 설명은 생략하도록 한다.In the electronic device 230, the insulating layer 240 is formed to stack the electronic device 230 on the metal foil 210 formed on the carrier via the foamed resin, and cover the electronic device 230 on the metal foil 210. As a result, it may be buried in the insulating layer 240, and since this has been described in the above-described exemplary embodiment, a detailed description thereof will be omitted.

한편, 전자 소자(230)와 금속박(210) 사이에는, 이들의 정렬 및 고정을 위한 접착층이 개재될 수도 있으며, 이 역시 본 발명의 권리범위에 포함됨은 물론이다.On the other hand, between the electronic device 230 and the metal foil 210, an adhesive layer for the alignment and fixing thereof may be interposed, which is also included in the scope of the invention.

광경화성 수지층(260)은, 전자 소자(230)의 전극(232)을 커버하도록 전자 소자(230)에 형성된다. 즉, 전자 소자(230)에 형성된 복수의 전극(232)이 광경화성 수지층(260)에 의해 커버되도록 전자 소자(230)의 일면 상에 광경화성 수지층(260)이 형성되는 것이다.The photocurable resin layer 260 is formed in the electronic element 230 so as to cover the electrode 232 of the electronic element 230. That is, the photocurable resin layer 260 is formed on one surface of the electronic device 230 such that the plurality of electrodes 232 formed on the electronic device 230 are covered by the photocurable resin layer 260.

이에 따라, 기존의 레이져 등을 이용하지 않고, 단순히 광에 의해 광경화성 수지층(260)의 일부 영역을 경화시킴으로써 비아홀(252)이 형성될 수 있으므로, 제조 비용이 현저히 절감되고, 생산성 역시 향상된다.Accordingly, since the via hole 252 can be formed by simply curing a part of the photocurable resin layer 260 with light, without using a conventional laser or the like, manufacturing cost is significantly reduced and productivity is also improved. .

또한, 광경화성 수지층(260)은, 전자 소자(230)의 전극(232)을 모두 커버하되, 너비(d3)가 전자 소자(230)의 너비(d4) 이하가 되도록 형성될 수 있다.In addition, the photocurable resin layer 260 may cover all of the electrodes 232 of the electronic device 230, but may be formed such that the width d3 is less than or equal to the width d4 of the electronic device 230.

즉, 광경화성 수지층(260)은 전자 소자(230)의 일면 중, 광에 의한 패터닝에 의하여 비아홀(252)을 형성할 필요가 있는 영역, 즉, 전극(232)이 형성된 위치에 상응하는 영역에만 형성될 수 있으므로, 제조 비용을 절감할 수 있다.That is, the photocurable resin layer 260 is a region of one surface of the electronic element 230 in which the via hole 252 needs to be formed by patterning by light, that is, a region corresponding to the position where the electrode 232 is formed. Since it can be formed only in the manufacturing cost can be reduced.

이와 같은 광경화성 수지층(260)은, 광에 의해 패터닝이 가능한 수지로서, 최종 인쇄회로기판(200)에도 잔존하게 되므로, 기판 절연체로서의 특성, 즉, 강도, 내열성 및 내흡습성 등을 만족시킬 필요가 있다.Since the photocurable resin layer 260 is a resin that can be patterned by light, and thus remains on the final printed circuit board 200, it is necessary to satisfy characteristics as a substrate insulator, that is, strength, heat resistance, and hygroscopicity. There is.

이러한 광경화성 수지층(260)은, 캐리어 상에 형성된 금속박(210)과 전자 소자(230)의 전극(232) 사이에 광경화성 수지층(260)을 개재하여 금속박(210)에 전자 소자(230)를 적층함으로써, 전자 소자(230)에 형성될 수 있으며, 이에 대하여는 전술한 일 실시예에서 설명한 바 있으므로, 상세한 설명은 생략하도록 한다.The photocurable resin layer 260 is an electronic element 230 in the metal foil 210 via a photocurable resin layer 260 between the metal foil 210 formed on the carrier and the electrode 232 of the electronic element 230. ) May be formed on the electronic device 230, and since this has been described in the above-described exemplary embodiment, a detailed description thereof will be omitted.

비아(250)는, 광경화성 수지층(260)을 관통하며, 전자 소자(230)의 전극(232)과 전기적으로 연결되도록 전자 소자(230)의 전극(232)과 각각 접한다. 이러한 비아(250)는, 전자 소자(230) 전극(232)의 위치와 상응하도록 광경화성 수지층(260)에 비아홀(252)을 형성하고, 이 비아홀(252)을 충전함으로써 형성될 수 있다.The via 250 penetrates through the photocurable resin layer 260 and contacts the electrode 232 of the electronic device 230 so as to be electrically connected to the electrode 232 of the electronic device 230. The via 250 may be formed by forming a via hole 252 in the photocurable resin layer 260 so as to correspond to the position of the electrode 232 of the electronic device 230, and filling the via hole 252.

즉, 이러한 비아(250)는, 캐리어에 형성된 금속박(210)에, 전자 소자(230)의 전극(232)과 상응하는 관통홀(216)을 형성하고, 이 금속박(210)을 마스크로 이용하여, 관통홀(216)을 통해 광을 조사함에 따라 비아홀(252)을 형성한 후, 도금 등에 의해 비아홀(252)을 충전함에 의하여 형성될 수 있으며, 이에 대하여는 전술한 일 실시예에서 설명한 바 있으므로, 상세한 설명은 생략하도록 한다.That is, the via 250 forms a through hole 216 corresponding to the electrode 232 of the electronic element 230 in the metal foil 210 formed in the carrier, and uses the metal foil 210 as a mask. After the via hole 252 is formed by irradiating light through the through hole 216, the via hole 252 may be filled by plating or the like, which has been described in the above-described exemplary embodiment. Detailed description will be omitted.

또한, 회로 패턴(270)은, 절연층(240)에 비아(250)와 전기적으로 연결되도록 형성된다. 즉, 전술한 비아(250)를 형성하는 공정을 통하여 금속층도 함께 형성할 수 있으므로, 이렇게 형성된 금속층의 일부를 에칭하여 제거함으로써, 비아(250)와 전기적으로 연결되는 회로 패턴(270)을 형성할 수 있다.In addition, the circuit pattern 270 is formed to be electrically connected to the via 250 in the insulating layer 240. That is, since the metal layer may also be formed through the above-described process of forming the via 250, a portion of the formed metal layer may be etched and removed to form a circuit pattern 270 electrically connected to the via 250. Can be.

한편, 회로 패턴(270)의 일부만을 노출시키는 솔더 레지스트(280)가 형성될 수도 있으며, 이는 공지된 포토 리소그래피 공정 등을 통하여 형성될 수 있다.Meanwhile, a solder resist 280 exposing only a part of the circuit pattern 270 may be formed, which may be formed through a known photolithography process.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.As mentioned above, although an embodiment of the present invention has been described, those of ordinary skill in the art may add, change, delete or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention may be modified and changed in various ways, etc., which will also be included within the scope of the present invention.

도 1은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.1 is a flow chart showing an embodiment of a method for manufacturing an electronic device embedded printed circuit board according to an aspect of the present invention.

도 2 내지 도 9는 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.2 to 9 are cross-sectional views illustrating each process of the electronic device-embedded printed circuit board manufacturing method according to an aspect of the present invention.

도 10 내지 도 17은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법 변형 실시예의 각 공정을 나타낸 단면도.10 to 17 are cross-sectional views illustrating respective processes of a method of manufacturing an electronic device-embedded printed circuit board according to an exemplary embodiment of the present invention.

도 18은 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판의 일 실시예를 나타낸 순서도.18 is a flow chart illustrating an embodiment of a printed circuit board with electronic devices according to another aspect of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 인쇄회로기판 110: 금속박100: printed circuit board 110: metal foil

116: 관통홀 130: 전자 소자116: through hole 130: electronic device

132: 전극 140: 절연층132: electrode 140: insulating layer

150: 비아 152: 비아홀150: via 152: via hole

160: 광경화성 수지층 170: 회로 패턴160: photocurable resin layer 170: circuit pattern

180: 솔더 레지스트 195: 발포 수지180: solder resist 195: foamed resin

190: 캐리어190: carrier

Claims (8)

복수의 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서,A method of manufacturing a printed circuit board having an electronic device having a plurality of electrodes formed therein, 상기 전자 소자의 전극을 커버하도록 상기 전자 소자에 광경화성 수지층을 형성하는 단계;Forming a photocurable resin layer on the electronic device to cover the electrode of the electronic device; 절연층에 상기 전자 소자를 매립하는 단계;Embedding the electronic device in an insulating layer; 상기 광경화성 수지층의 일부에 광을 조사하여, 상기 광경화성 수지층에 상기 전자 소자의 전극이 노출되도록 비아홀(via hole)을 형성하는 단계;Irradiating light on a portion of the photocurable resin layer to form a via hole to expose the electrode of the electronic device to the photocurable resin layer; 상기 비아홀에 전도성 물질을 충전하여 비아(via)를 형성하는 단계; 및Filling the via hole with a conductive material to form a via; And 상기 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법.And forming a circuit pattern to be electrically connected to the via. 제1항에 있어서,The method of claim 1, 상기 광경화성 수지층을 형성하는 단계는,Forming the photocurable resin layer, 금속박(metal foil)과 상기 전자 소자의 전극 사이에 상기 광경화성 수지층을 개재하여, 상기 전자 소자의 전극이 상기 금속박을 향하도록 상기 금속박에 상기 전자 소자를 적층하는 단계를 포함하는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.Stacking the electronic device on the metal foil such that an electrode of the electronic device faces the metal foil through the photocurable resin layer between a metal foil and an electrode of the electronic device. Method of manufacturing a printed circuit board embedded with an electronic device. 제2항에 있어서,The method of claim 2, 상기 비아홀을 형성하는 단계 이전에,Prior to forming the via hole, 상기 금속박에 상기 전자 소자의 전극 위치와 각각 대응되도록 복수의 관통홀을 형성하는 단계를 더 포함하고,Forming a plurality of through holes in the metal foil so as to correspond to electrode positions of the electronic element, respectively; 상기 비아홀을 형성하는 단계는,Forming the via hole, 상기 관통홀을 통해 상기 광경화성 수지층에 광을 조사하는 단계를 포함하는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.And irradiating light to the photocurable resin layer through the through-holes. 제2항에 있어서,The method of claim 2, 상기 광경화성 수지층을 형성하는 단계 이전에,Before forming the photocurable resin layer, 캐리어(carrier)에 상기 금속박을 형성하는 단계를 더 포함하고,The method may further include forming the metal foil on a carrier. 상기 전자 소자를 매립하는 단계와 상기 비아홀을 형성하는 단계 사이에,Between filling the electronic device and forming the via hole, 상기 캐리어를 제거하는 단계를 더 포함하는 전자 소자 내장 인쇄회로기판 제조 방법.Removing the carrier further comprises the electronic device embedded printed circuit board manufacturing method. 제2항에 있어서,The method of claim 2, 상기 전자 소자를 매립하는 단계는,Filling the electronic device, 상기 전자 소자가 매립되도록 상기 금속박에 절연층을 적층하는 단계를 포함하는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.And laminating an insulating layer on the metal foil so that the electronic device is buried. 제1항에 있어서,The method of claim 1, 상기 광경화성 수지층은, 상기 전자 소자의 전극을 모두 커버하되, 너비가 상기 전자 소자의 너비 이하인 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.The photocurable resin layer covers all of the electrodes of the electronic device, the width of the electronic device embedded printed circuit board, characterized in that less than the width of the electronic device. 복수의 전극이 형성된 전자 소자가 내장된 인쇄회로기판으로서,A printed circuit board having an electronic device having a plurality of electrodes formed therein, 절연층;Insulating layer; 상기 절연층에 매립되는 상기 전자 소자;The electronic device embedded in the insulating layer; 상기 전자 소자의 전극을 커버하도록 상기 전자 소자에 형성되는 광경화성 수지층;A photocurable resin layer formed on the electronic device to cover the electrode of the electronic device; 상기 광경화성 수지층을 관통하여 상기 전자 소자의 전극과 접하는 비아; 및A via penetrating the photocurable resin layer to contact the electrode of the electronic device; And 상기 비아와 전기적으로 연결되도록 형성되는 회로 패턴을 포함하는 전자 소자 내장 인쇄회로기판.And a printed circuit board including a circuit pattern formed to be electrically connected to the via. 제7항에 있어서,The method of claim 7, wherein 상기 광경화성 수지층은, 상기 전자 소자의 전극을 모두 커버하되, 너비가 상기 전자 소자의 너비 이하인 것을 특징으로 하는 전자 소자 내장 인쇄회로기판.The photocurable resin layer covers all of the electrodes of the electronic device, the width of the electronic device embedded printed circuit board, characterized in that less than the width of the electronic device.
KR1020080110391A 2008-11-07 2008-11-07 Electronic printed circuit board and its manufacturing method KR101047484B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080110391A KR101047484B1 (en) 2008-11-07 2008-11-07 Electronic printed circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110391A KR101047484B1 (en) 2008-11-07 2008-11-07 Electronic printed circuit board and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20100051291A true KR20100051291A (en) 2010-05-17
KR101047484B1 KR101047484B1 (en) 2011-07-08

Family

ID=42277082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110391A KR101047484B1 (en) 2008-11-07 2008-11-07 Electronic printed circuit board and its manufacturing method

Country Status (1)

Country Link
KR (1) KR101047484B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3300105A1 (en) * 2016-09-26 2018-03-28 Infineon Technologies AG Semiconductor power module and method for manufacturing the same
AT516639B1 (en) * 2014-12-15 2019-02-15 Ge Embedded Electronics Oy Method for manufacturing an electronic module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20030293A (en) * 2003-02-26 2004-08-27 Imbera Electronics Oy Method for manufacturing an electronic module and an electronic module
FI115601B (en) * 2003-04-01 2005-05-31 Imbera Electronics Oy Method for manufacturing an electronic module and an electronic module
FI20031341A (en) * 2003-09-18 2005-03-19 Imbera Electronics Oy Method for manufacturing an electronic module
FI117814B (en) * 2004-06-15 2007-02-28 Imbera Electronics Oy A method for manufacturing an electronic module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT516639B1 (en) * 2014-12-15 2019-02-15 Ge Embedded Electronics Oy Method for manufacturing an electronic module
AT516639A3 (en) * 2014-12-15 2019-02-15 Ge Embedded Electronics Oy Method for manufacturing an electronic module
EP3300105A1 (en) * 2016-09-26 2018-03-28 Infineon Technologies AG Semiconductor power module and method for manufacturing the same
CN107871672A (en) * 2016-09-26 2018-04-03 英飞凌科技股份有限公司 Power semiconductor modular and the method for manufacturing power semiconductor modular

Also Published As

Publication number Publication date
KR101047484B1 (en) 2011-07-08

Similar Documents

Publication Publication Date Title
KR100836651B1 (en) Chip embedded pcb and manufacturing method thereof
KR101015651B1 (en) Chip embedded printed circuit board and manufacturing method thereof
KR101015704B1 (en) Chip embedded printed circuit board and manufacturing method thereof
US7338892B2 (en) Circuit carrier and manufacturing process thereof
KR100859004B1 (en) Manufacturing method of electro-component embedded pcb
CN102223757A (en) Wiring board and method for manufacturing wiring board
TW200847860A (en) Microelectronic device including bridging interconnect to top conductive layer of passive embedded structure and method of making same
KR20080061816A (en) Printed circuit board and method of fabricating the same
US9198296B1 (en) Double sided board with buried element and method for manufacturing the same
TWI586237B (en) Circuit board and method of manufacturing the same
KR101047484B1 (en) Electronic printed circuit board and its manufacturing method
JP5659234B2 (en) Component built-in board
KR101048515B1 (en) Electronic printed circuit board and its manufacturing method
KR100972050B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
KR100972051B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
KR101501902B1 (en) Printed circuit board substrate having metal post and the method of manufacturing the same
TWI449147B (en) Method for embedding electronic component into multi-layer substrate
KR20150136914A (en) Manufacturing method of printed circuit board
KR101013994B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
KR101084776B1 (en) Substrate having embedded electronic devices and method of manufacturing the same
KR101609268B1 (en) Embedded board and method of manufacturing the same
CN111465167B (en) Substrate structure and manufacturing method thereof
KR101085576B1 (en) Method for fabricating printed-circuit-board using metal and printed-circuit-board fabricated using thereof
KR100986831B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
KR100887134B1 (en) Method of manufacturing printed circuit board using paste and printed circuit board manufactured by the method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9