KR101048515B1 - Electronic printed circuit board and its manufacturing method - Google Patents

Electronic printed circuit board and its manufacturing method Download PDF

Info

Publication number
KR101048515B1
KR101048515B1 KR1020080101060A KR20080101060A KR101048515B1 KR 101048515 B1 KR101048515 B1 KR 101048515B1 KR 1020080101060 A KR1020080101060 A KR 1020080101060A KR 20080101060 A KR20080101060 A KR 20080101060A KR 101048515 B1 KR101048515 B1 KR 101048515B1
Authority
KR
South Korea
Prior art keywords
electronic device
seed layer
layer
electrode
circuit board
Prior art date
Application number
KR1020080101060A
Other languages
Korean (ko)
Other versions
KR20100041980A (en
Inventor
김운천
이성
임순규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080101060A priority Critical patent/KR101048515B1/en
Publication of KR20100041980A publication Critical patent/KR20100041980A/en
Application granted granted Critical
Publication of KR101048515B1 publication Critical patent/KR101048515B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자 소자 내장 인쇄회로기판 및 그 제조 방법이 개시된다. 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서, 시드층(seed layer)이 형성된 캐리어(carrier)를 제공하는 단계, 시드층과 전자 소자의 전극 사이에 접속 수지층을 개재하여 시드층에 전자 소자를 적층하는 단계, 절연층에 전자 소자를 매립하는 단계, 캐리어를 제거하는 단계, 시드층에, 접속 수지층을 통해 전극과 전기적으로 연결되는 회로 패턴을 형성하는 단계, 및 시드층의 노출된 부분을 플래시 에칭(flash etching)하여 제거하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법이 제공된다. 이와 같은 본 발명에 따르면, 미세한 전극 피치를 갖는 전자 소자가 내장될 수 있다.An electronic device embedded printed circuit board and a method of manufacturing the same are disclosed. A method of manufacturing a printed circuit board having an electronic device embedded therein, the method comprising: providing a carrier having a seed layer formed thereon, and forming an electron in the seed layer through a connection resin layer between the seed layer and an electrode of the electronic device; Stacking the device, embedding the electronic device in the insulating layer, removing the carrier, forming a circuit pattern in the seed layer electrically connected to the electrode through the connection resin layer, and exposing the seed layer. Provided is a method of manufacturing an electronic device embedded printed circuit board, which includes removing a portion by flash etching. According to the present invention, an electronic device having a fine electrode pitch can be embedded.

전자 소자, 내장, 인쇄회로기판 Electronic device, embedded circuit board

Description

전자 소자 내장 인쇄회로기판 및 그 제조 방법{Printed circuit board having embedded electronic component and method of manufacturing the same}Printed circuit board having embedded electronic component and method of manufacturing the same

본 발명은 전자 소자 내장 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to an electronic device embedded printed circuit board and a method of manufacturing the same.

전자 산업의 발달에 따라, 전자 부품의 고기능화, 소형화에 대한 요구가 증가되고 있고, 이와 함께, 전자 소자가 실장된 인쇄회로기판의 박형화가 요구되고 있다.With the development of the electronic industry, there is an increasing demand for high functionalization and miniaturization of electronic components, and at the same time, there is a demand for thinning printed circuit boards on which electronic devices are mounted.

이에 인쇄회로기판의 표면에 전자 소자를 실장하는 기존의 표면 실장식(SMT, Surface Mount Technology)과는 다른 새로운 방식의 전자 소자 실장 방식이 대두되고 있다.Accordingly, a new method of mounting an electronic device, which is different from the existing surface mount technology (SMT) for mounting an electronic device on the surface of a printed circuit board, has emerged.

즉, 인쇄회로기판의 내부에, 반도체 칩과 같은 능동 부품이나 캐패시터(capacitor)와 같은 수동 부품을 매립시켜 부품의 고밀도화 및 신뢰성 향상을 추구하는 전자 소자(능동 및 수동 소자) 내장 인쇄회로기판에 대한 연구가 진행되고 있는 것이다.That is, a printed circuit board for electronic devices (active and passive devices) in which active components such as semiconductor chips or passive components such as capacitors are embedded in a printed circuit board to seek high density and reliability of components. Research is ongoing.

그러나, 종래 기술에 따른 전자 소자 내장 인쇄회로기판의 경우, 전자 소자의 전극을 외부와 전기적으로 연결하기 위한 비아홀 가공 공정 등이 수반되어, 미 세한 전극 피치를 가지는 전자 소자에는 적용되기 어려운 문제가 있었다.However, in the case of a conventional printed circuit board with an electronic device, a via hole processing process for electrically connecting the electrode of the electronic device to the outside is involved, which makes it difficult to apply to an electronic device having a fine electrode pitch. .

본 발명은, 미세한 전극 피치를 갖는 전자 소자가 내장될 수 있는 전자 소자 내장 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.The present invention provides an electronic device-embedded printed circuit board on which an electronic device having a fine electrode pitch can be embedded and a method of manufacturing the same.

본 발명의 일 측면에 따르면, 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서, 시드층(seed layer)이 형성된 캐리어(carrier)를 제공하는 단계, 시드층과 전자 소자의 전극 사이에 접속 수지층을 개재하여 시드층에 전자 소자를 적층하는 단계, 절연층에 전자 소자를 매립하는 단계, 캐리어를 제거하는 단계, 시드층에, 접속 수지층을 통해 전극과 전기적으로 연결되는 회로 패턴을 형성하는 단계, 및 시드층의 노출된 부분을 플래시 에칭(flash etching)하여 제거하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법이 제공된다.According to an aspect of the present invention, a method for manufacturing a printed circuit board with an electronic device, comprising: providing a carrier having a seed layer, the number of connections between the seed layer and the electrode of the electronic device Laminating an electronic device on the seed layer via the ground layer, embedding the electronic device in the insulating layer, removing the carrier, and forming a circuit pattern on the seed layer electrically connected to the electrode through the connection resin layer. A method of manufacturing an electronic device-embedded printed circuit board is provided, the method including: and etching the removed portion of the seed layer by flash etching.

이 때, 전자 소자를 매립하는 단계는, 전자 소자가 적층된 캐리어를 절연층으로 가압하여 수행될 수 있다.In this case, the embedding of the electronic device may be performed by pressing the carrier on which the electronic device is stacked with the insulating layer.

또한, 접속 수지층은, 이방성 전도 필름(anisotropic conductive film, ACF), 이방성 전도 페이스트(anisotropic conductive paste, ACP), 비전도성 필름(non conductive film, NCF) 및 비전도성 페이스트(non conductive paste, NCP) 중 적어도 어느 하나를 포함할 수 있다.In addition, the connection resin layer includes an anisotropic conductive film (ACF), an anisotropic conductive paste (ACP), a non-conductive film (NCF), and a non-conductive paste (NCP). It may include at least one of.

한편, 캐리어는 한 쌍이고, 전자 소자는 복수개이며, 전자 소자를 적층하는 단계는, 캐리어 중 어느 하나의 시드층에 전자 소자의 일부를 적층하고, 캐리어 중 다른 하나의 시드층에 전자 소자의 다른 일부를 적층하는 단계이고, 전자 소자를 매립하는 단계는, 전자 소자의 일부를 전자 소자의 다른 일부와 전극이 반대 방향을 향하도록 배치하여 수행될 수 있다.On the other hand, the carrier is a pair, there are a plurality of electronic devices, the step of stacking the electronic device, laminating a part of the electronic device to one seed layer of any of the carrier, the other of the carrier The stacking of the part may be performed, and the embedding of the electronic device may be performed by arranging a part of the electronic device so that the other part of the electronic device and the electrode face in opposite directions.

또한, 본 발명의 다른 측면에 따르면, 절연층, 절연층에 매립되는 전자 소자, 전자 소자의 전극을 커버하도록 전자 소자에 형성되는 접속 수지층, 절연층에 접속 수지층과 접하도록 형성되는 시드(seed), 및 시드에 형성되어, 접속 수지층을 통해 전극과 전기적으로 연결되는 회로 패턴을 포함하는 전자 소자 내장 인쇄회로기판이 제공된다.According to another aspect of the present invention, an insulating layer, an electronic element embedded in the insulating layer, a connection resin layer formed on the electronic element to cover the electrode of the electronic element, a seed formed to contact the connection resin layer on the insulating layer ( seed, and a printed circuit board having an electronic element including a circuit pattern formed on the seed and electrically connected to the electrode through the connection resin layer.

이 때, 접속 수지층은, 이방성 전도 필름(anisotropic conductive film, ACF), 이방성 전도 페이스트(anisotropic conductive paste, ACP), 비전도성 필름(non conductive film, NCF) 및 비전도성 페이스트(non conductive paste, NCP) 중 적어도 어느 하나를 포함할 수 있다.At this time, the connection resin layer may be an anisotropic conductive film (ACF), an anisotropic conductive paste (ACP), a nonconductive film (NCF) and a non conductive paste (NCP). It may include at least one of).

또한, 전자 소자는 복수개이고, 전자 소자의 일부는, 전자 소자의 다른 일부와 전극이 반대 방향을 향하도록 배치될 수 있다.In addition, there are a plurality of electronic elements, and a part of the electronic elements may be disposed such that the electrode and the other part of the electronic element face in opposite directions.

본 발명의 실시예에 따르면, 미세한 전극 피치를 갖는 전자 소자가 내장될 수 있다.According to an embodiment of the present invention, an electronic device having a fine electrode pitch may be embedded.

본 발명에 따른 전자 소자 내장 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.An embodiment of an electronic device embedded printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. In describing the accompanying drawings, the same or corresponding components are given the same reference numerals. And duplicate description thereof will be omitted.

또한, 적층이라 함은, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term "lamination" does not mean a case in which the components are in direct physical contact between each component, but a concept encompassing a case in which another component is interposed between the components and the components are in contact with each other. To be used.

도 1은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법의 일 실시예를 나타낸 순서도이다.1 is a flow chart showing an embodiment of a method for manufacturing an electronic device embedded printed circuit board 100 according to an aspect of the present invention.

본 실시예에 따르면, 도 1에 도시된 바와 같이, 전자 소자(140)가 내장된 인쇄회로기판을 제조하는 방법으로서, 시드층(seed layer, 110)이 형성된 캐리어(carrier, 120)를 제공하는 단계(S110), 시드층(110)과 전자 소자(140)의 전극(142) 사이에 접속 수지층(130)을 개재하여 시드층(110)에 전자 소자(140)를 적층하는 단계(S120), 절연층(150)에 전자 소자(140)를 매립하는 단계(S130), 캐리어(120)를 제거하는 단계(S140), 시드층(110)에 접속 수지층(130)을 통해 전극(142)과 전기적으로 연결되는 회로 패턴(160)을 형성하는 단계(S150), 및 시드층(110)의 노출된 부분을 플래시 에칭(flash etching)하여 제거하는 단계(S160)를 포함하는 전자 소자 내장 인쇄회로기판(100) 제조 방법이 제시된다.According to the present embodiment, as shown in FIG. 1, as a method of manufacturing a printed circuit board having an electronic device 140 embedded therein, a carrier 120 having a seed layer 110 is provided. Step S110, stacking the electronic device 140 on the seed layer 110 via the connection resin layer 130 between the seed layer 110 and the electrode 142 of the electronic device 140 (S120). Filling the electronic device 140 in the insulating layer 150 (S130), removing the carrier 120 (S140), and connecting the electrode layer 142 to the seed layer 110 through the resin layer 130. Forming a circuit pattern 160 electrically connected to the circuit pattern (S150), and removing the exposed portion of the seed layer 110 by flash etching (S160). A method of manufacturing the substrate 100 is presented.

이와 같은 본 실시예에 따르면, 캐리어(120)에 전자 소자(140)를 적층하기 전에 미리 시드층(110)을 형성함으로써, 시드층(110)에 의해, 회로 패턴(160)을 전해 도금으로 형성할 수 있을 뿐 아니라, 시드층(110)에 의해, 캐리어(120)의 제거 시 발생할 수 있는 접속 수지층(130)의 손상을 방지할 수 있으므로, 전자 소자 내장 인쇄회로기판(100)에 있어서, 전자 소자(140) 전극(142)의 피치(pitch)를 보다 미세하게 구현할 수 있다.According to the present exemplary embodiment, the seed layer 110 is formed before the electronic device 140 is stacked on the carrier 120, thereby forming the circuit pattern 160 by electroplating by the seed layer 110. In addition, since the seed layer 110 prevents damage to the connection resin layer 130 that may occur when the carrier 120 is removed, the electronic device-embedded printed circuit board 100 may include: The pitch of the electrode 142 of the electronic device 140 may be more finely implemented.

이하, 도 1 내지 도 11을 참조하여, 본 실시예의 각 공정에 대하여 보다 상세히 설명하도록 한다.Hereinafter, referring to FIGS. 1 to 11, each process of the present embodiment will be described in more detail.

도 2 내지 도 8은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.2 to 8 are cross-sectional views illustrating each process of an embodiment of a method of manufacturing an electronic device-embedded printed circuit board 100 according to an exemplary embodiment of the present invention.

먼저, 도 2에 도시된 바와 같이, 시드층(110)이 형성된 캐리어(120)를 제공한다(S110). 여기서, 캐리어(120)는, 예를 들어, 알루미늄(Al) 등의 금속으로 이루어지거나, 이형(release) 물질로 이루어질 수 있다. 이에 따라, 캐리어(120)는 이 후 공정에서 에칭하여 제거되거나, 분리하여 제거될 수 있다.First, as shown in FIG. 2, the carrier 120 having the seed layer 110 is formed (S110). Here, the carrier 120 may be made of, for example, a metal such as aluminum (Al) or may be made of a release material. Accordingly, the carrier 120 may be removed by etching later in the process, or removed separately.

한편, 시드층(110)은, 예를 들어, 무전해 도금을 이용하여 형성될 수 있다. 이러한 시드층(110)은, 이 후 공정에서 회로 패턴(160)을 전해 도금에 의해 형성하기 위하여 이용됨은 물론이고, 접속 수지층(130)의 손상을 방지하기 위한 보호층으로서도 이용된다.Meanwhile, the seed layer 110 may be formed using, for example, electroless plating. This seed layer 110 is used not only to form the circuit pattern 160 by electroplating in a later step, but also as a protective layer for preventing damage to the connection resin layer 130.

다음으로, 도 3에 도시된 바와 같이, 시드층(110)과 전자 소자(140)의 전 극(142) 사이에 접속 수지층(130)을 개재하여 시드층(110)에 전자 소자(140)를 적층한다(S120).Next, as shown in FIG. 3, the electronic device 140 is disposed on the seed layer 110 via the connection resin layer 130 between the seed layer 110 and the electrode 142 of the electronic device 140. To stack (S120).

이와 같은 접속 수지층(130)은, 예를 들어, 이방성 전도 필름(anisotropic conductive film, ACF), 이방성 전도 페이스트(anisotropic conductive paste, ACP), 비전도성 필름(non conductive film, NCF), 비전도성 페이스트(non conductive paste, NCP) 또는 이들 간의 2 이상의 조합으로 이루어질 수 있다.Such a connection resin layer 130 may be, for example, an anisotropic conductive film (ACF), an anisotropic conductive paste (ACP), a non-conductive film (NCF), or a non-conductive paste. (non conductive paste, NCP) or a combination of two or more thereof.

이와 같이, 전자 소자(140)의 전극(142)과 시드층(110) 사이에 접속 수지층(130)을 개재함으로써, 전자 소자(140)의 전극(142)과 이 후 시드층(110)에 형성될 회로 패턴(160)은, 이러한 접속 수지층(130)에 의하여 보다 효과적으로 전기적으로 연결될 수 있다.In this manner, the connection resin layer 130 is interposed between the electrode 142 of the electronic device 140 and the seed layer 110 to thereby connect the electrode 142 of the electronic device 140 and the seed layer 110 thereafter. The circuit pattern 160 to be formed may be electrically connected more effectively by the connection resin layer 130.

또한, 시드층(110)이 접속 수지층(130)을 커버함으로써, 이 후 캐리어(120)를 제거하는 과정에서 에칭액(etchant) 등에 의해 발생할 수 있는 접속 수지층(130)의 손상을 방지하도록 접속 수지층(130)을 보호할 수 있다.In addition, the seed layer 110 covers the connection resin layer 130 so as to prevent damage to the connection resin layer 130, which may be caused by an etchant, during the subsequent removal of the carrier 120. The resin layer 130 can be protected.

그리고, 에칭 등에 의해 형성되어 표면 거칠기가 증가된 회로 패턴을 접속 수지층(130)에 접합하는 것이 아니라, 패터닝(patterning)되지 않아 표면 거칠기가 작은 시드층(110)을 접속 수지층(130)에 접합시키고 이 후 시드층(110)에 회로 패턴(160)을 형성하여 회로 패턴(160)과 전극(142)을 접속시킴으로써, 전극(142)과 회로 패턴(160) 간의 접속 효율이 향상될 수 있다.Instead of bonding the circuit pattern formed by etching or the like to increase the surface roughness to the connection resin layer 130, the seed layer 110 having a small surface roughness without patterning is attached to the connection resin layer 130. By bonding and then forming a circuit pattern 160 on the seed layer 110 to connect the circuit pattern 160 and the electrode 142, the connection efficiency between the electrode 142 and the circuit pattern 160 can be improved. .

한편, 캐리어(120)는 한 쌍이고, 전자 소자(140)는 복수개일 수 있으므로, 캐리어(120) 중 어느 하나의 시드층(110)에는 전자 소자(140)의 일부를 적층하고, 캐리어(120) 중 다른 하나의 시드층(110)에는 전자 소자(140)의 다른 일부를 적층할 수 있다. 즉, 도 3에 도시된 바와 같은 시드층(110)이 형성된 캐리어(120)에 전자 소자(140)를 적층하는 공정을 다수 수행하는 것이다.Meanwhile, since the carrier 120 is a pair and the electronic device 140 may be plural, part of the electronic device 140 may be stacked on the seed layer 110 of any one of the carriers 120, and the carrier 120 may be stacked. Another portion of the electronic device 140 may be stacked on the other seed layer 110. That is, a plurality of processes of stacking the electronic device 140 on the carrier 120 having the seed layer 110 as illustrated in FIG. 3 are performed.

이에 따라, 이 후 공정에서 전자 소자(140)의 일부 및 다른 일부를 절연층(150)의 양면으로 각각 가압하여 복수의 전자 소자(140)를 일괄적으로 절연층(150)에 매립할 수 있다.Accordingly, in the subsequent step, a part and the other part of the electronic device 140 may be respectively pressed onto both surfaces of the insulating layer 150 so that the plurality of electronic devices 140 may be collectively embedded in the insulating layer 150. .

다음으로, 도 4에 도시된 바와 같이, 절연층(150)에 전자 소자(140)를 매립한다(S130). 본 공정은, 상술한 공정에 의하여 전자 소자(140)가 적층된 캐리어(120)를 절연층(150)으로 가압함으로써 수행될 수 있다.Next, as shown in FIG. 4, the electronic device 140 is embedded in the insulating layer 150 (S130). This process may be performed by pressing the carrier 120 on which the electronic device 140 is stacked by the insulating layer 150 by the above-described process.

이 경우, 본 공정은, 도 4에 도시된 바와 같이, 전자 소자(140)의 일부를 전자 소자(140)의 다른 일부와 전극(142)이 반대 방향을 향하도록 배치하여 수행될 수 있다. 즉, 상술한 바와 같이, 한 쌍의 캐리어(120)의 시드층(110)에 복수의 전자 소자(140)를 나누어 각각 적층하고, 이들 복수의 전자 소자(140)가 절연층(150)의 양면에 각각 매립되도록 한 쌍의 캐리어(120)를 절연층(150)의 양면으로 각각 가압하는 것이다.In this case, as shown in FIG. 4, the process may be performed by arranging a part of the electronic device 140 so that the other part of the electronic device 140 and the electrode 142 face in opposite directions. That is, as described above, the plurality of electronic devices 140 are divided and stacked on the seed layer 110 of the pair of carriers 120, respectively, and the plurality of electronic devices 140 are both surfaces of the insulating layer 150. The pair of carriers 120 are pressed to both sides of the insulating layer 150 so as to be embedded in each.

본 실시예의 경우, 도 3 및 도 4에 도시된 바와 같이, 한 쌍의 캐리어(120)에 복수의 전자 소자(140)를 나누어 적층한 후, 이 캐리어(120)를 절연층(150)의 양면으로 가압하여 전자 소자(140)를 절연층(150) 내에 매립하는 경우를 일 예로 제시하였으나, 이 외에도 다양한 변형예가 수행될 수 있으며, 그 중 하나의 변형예가 도 9 내지 도 11에 도시되어 있다.3 and 4, after dividing and stacking a plurality of electronic devices 140 on a pair of carriers 120, the carriers 120 are formed on both surfaces of the insulating layer 150. Although the case in which the electronic device 140 is buried in the insulating layer 150 by pressing is illustrated as an example, various modifications may be performed, and one of them is illustrated in FIGS. 9 to 11.

도 9 내지 도 11은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법 일 실시예의 일부 변형된 공정을 나타낸 단면도이다.9 to 11 are cross-sectional views illustrating some modified processes of an embodiment of a method for manufacturing an electronic device-embedded printed circuit board 100 according to an exemplary embodiment of the present invention.

먼저, 도 9에 도시된 바와 같이, 한 쌍의 캐리어(120) 중 어느 하나의 시드층(110)에, 복수의 전자 소자(140)의 일부를, 접속 수지층(130)을 개재하여 전극(142)이 시드층(110)을 향하도록 적층하고, 복수의 전자 소자(140)의 다른 일부를, 접착층(145)을 개재하여 전극(142)이 형성되지 않은 면이 시드층(110)을 향하도록 적층한다.First, as shown in FIG. 9, a part of the plurality of electronic elements 140 is connected to one of the seed layers 110 of the pair of carriers 120 via the connection resin layer 130. 142 is laminated so as to face the seed layer 110, and the other surface of the plurality of electronic devices 140 is not formed with the electrode 142 via the adhesive layer 145 toward the seed layer 110. To be laminated.

이 후, 도 10에 도시된 바와 같이, 복수의 전자 소자(140)를 절연층(150)에 매립하고, 도 11에 도시된 바와 같이, 한 쌍의 캐리어(120) 중 다른 하나의 시드층(110)에, 복수의 전자 소자(140)의 다른 일부를, 접속 수지층(130)을 개재하여 전극(142)이 시드층(110)을 향하도록 적층함으로써, 한 쌍의 캐리어(120) 중 다른 하나를 절연층(150)에 적층한다.Thereafter, as illustrated in FIG. 10, the plurality of electronic devices 140 are embedded in the insulating layer 150, and as illustrated in FIG. 11, the seed layer (the other one of the pair of carriers 120) Another part of the plurality of electronic elements 140 is stacked on the 110 so that the electrode 142 faces the seed layer 110 via the connection resin layer 130. One is laminated on the insulating layer 150.

즉, 도 9 내지 도 11에 도시된 바와 같이, 복수의 전자 소자(140)를 절연층(150)에 매립하는 공정이, 전극(142)과 시드층(110) 사이에 접속 수지층(130)을 개재하여 전자 소자(140)를 한 쌍의 캐리어(120)에 나누어 각각 적층하는 공정 중에 진행될 수도 있는 것이다.That is, as shown in FIGS. 9 to 11, the process of embedding the plurality of electronic elements 140 in the insulating layer 150 includes the connection resin layer 130 between the electrode 142 and the seed layer 110. The electronic device 140 may be divided into a pair of carriers 120 and stacked in the stacking process.

다음으로, 도 5에 도시된 바와 같이, 캐리어(120)를 제거한다(S140). 상술한 바와 같이, 캐리어(120)가 알루미늄 등의 금속으로 이루어지는 경우, 이를 에칭하여 제거하고, 캐리어(120)가 이형 물질로 이루어지는 경우, 이를 분리하여 제거하는 것이다.Next, as shown in FIG. 5, the carrier 120 is removed (S140). As described above, when the carrier 120 is made of a metal such as aluminum, it is removed by etching, and when the carrier 120 is made of a release material, it is removed separately.

이 때, 캐리어(120)에는 시드층(110)이 형성되어 접속 수지층(130)을 커버하고 있으므로, 캐리어(120)를 제거 시, 접속 수지층(130)의 손상을 방지할 수 있다. 이에 따라, 결과적으로 보다 미세한 전극(142) 피치를 가진 전자 소자(140)를 절연층(150) 내에 매립할 수 있다.At this time, since the seed layer 110 is formed on the carrier 120 to cover the connection resin layer 130, damage to the connection resin layer 130 can be prevented when the carrier 120 is removed. As a result, the electronic device 140 having a finer pitch of the electrode 142 may be embedded in the insulating layer 150.

다음으로, 도 6 및 도 7에 도시된 바와 같이, 시드층(110)에 접속 수지층(130)을 통해 전극(142)과 전기적으로 연결되는 회로 패턴(160)을 형성한다(S150). 즉, 에디티브(additive) 공정을 통하여 시드층(110) 상에 회로 패턴(160)을 형성할 수 있으며, 이는 다음과 같이 나누어 설명할 수 있다.Next, as shown in FIGS. 6 and 7, the circuit pattern 160 is electrically connected to the electrode 142 through the connection resin layer 130 in the seed layer 110 (S150). That is, the circuit pattern 160 may be formed on the seed layer 110 through an additive process, which may be described as follows.

우선, 도 6에 도시된 바와 같이, 시드층(110) 상에 도금 레지스트층(155)을 형성하고, 포토리소그래피(photo-lithography) 공정에 의해, 이 도금 레지스트층(155) 중 회로 패턴(160)이 형성될 영역을 제거함으로써, 시드층(110) 중, 전자 소자(140)의 전극(142)을 커버하는 부분을 포함한 일부분을 노출시킨다.First, as shown in FIG. 6, the plating resist layer 155 is formed on the seed layer 110, and a circuit pattern 160 of the plating resist layer 155 is formed by a photo-lithography process. By removing the region to be formed, a portion of the seed layer 110 including a portion covering the electrode 142 of the electronic device 140 is exposed.

이어서, 도 7에 도시된 바와 같이, 전해 도금에 의하여 회로 패턴(160)을 형성한다. 즉, 시드층(110)에는 전자 소자(140)의 전극(142)과 접속 수지층(130)을 통해 전기적으로 연결되는 회로 패턴(160)이 형성된다.Subsequently, as shown in FIG. 7, the circuit pattern 160 is formed by electroplating. That is, a circuit pattern 160 is formed on the seed layer 110 to be electrically connected to the electrode 142 of the electronic device 140 through the connection resin layer 130.

이와 같이, 에디티브 공정에 의하여 회로 패턴(160)을 형성함으로써, 에칭 편차 등이 발생하지 않아 보다 미세한 회로 패턴(160)을 형성할 수 있으므로, 결과적으로, 전자 소자(140)의 전극(142)이 미세한 피치를 가지고 있는 경우에도, 전자 소자(140)를 보다 정밀하고 효과적으로 절연층(150) 내에 내장할 수 있다.As described above, since the circuit pattern 160 is formed by the additive process, the etching variation does not occur and thus the finer circuit pattern 160 can be formed. As a result, the electrode 142 of the electronic element 140 is formed. Even in the case of having such a fine pitch, the electronic element 140 can be embedded in the insulating layer 150 more accurately and effectively.

다음으로, 도 8에 도시된 바와 같이, 시드층(110)의 노출된 부분을 플래시 에칭(flash etching)하여 제거한다(S160). 회로 패턴(160)을 형성한 이후, 도금 레지스트층(155)을 제거하고, 이에 따라 외부로 노출되는 시드층(110)의 일부를 제거함으로써, 시드(112)만을 잔존시키는 것이다.Next, as shown in FIG. 8, the exposed portion of the seed layer 110 is removed by flash etching (S160). After forming the circuit pattern 160, the plating resist layer 155 is removed, and thus the part of the seed layer 110 exposed to the outside is removed, so that only the seed 112 remains.

즉, 도금 레지스트층(155)에 의하여 시드층(110)의 일부에만 회로 패턴(160)이 형성되므로, 회로 패턴(160)이 형성되지 않은 나머지 부분을 플래시 에칭에 의하여 제거함으로써, 회로 패턴(160)의 단락을 방지하는 것이다.That is, since the circuit pattern 160 is formed only on a part of the seed layer 110 by the plating resist layer 155, the circuit pattern 160 is removed by flash etching to remove the remaining part where the circuit pattern 160 is not formed. ) To prevent short circuits.

이 경우, 플래시 에칭에 의하여 회로 패턴(160)의 표면도 일부 제거되나, 회로 패턴(160)의 두께에 비하여 시드층(110)의 두께가 현저하게 작으므로, 회로 패턴(160)의 두께에는 큰 영향을 미치지 못한다.In this case, a part of the surface of the circuit pattern 160 is also removed by flash etching, but the thickness of the seed layer 110 is significantly smaller than the thickness of the circuit pattern 160, so that the thickness of the circuit pattern 160 is large. Does not affect

다음으로, 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판(200)의 일 실시예에 대하여 설명하도록 한다.Next, an embodiment of an electronic device-embedded printed circuit board 200 according to another aspect of the present invention will be described.

도 12는 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판(200)의 일 실시예를 나타낸 단면도이다.12 is a cross-sectional view showing an embodiment of an electronic device-embedded printed circuit board 200 according to another aspect of the present invention.

본 실시예에 따르면, 도 12에 도시된 바와 같이, 절연층(250), 절연층(250) 에 매립되는 전자 소자(240), 전자 소자(240)의 전극(242)을 커버하도록 전자 소자(240)에 형성되는 접속 수지층(230), 절연층(250)에 접속 수지층(230)과 접하도록 형성되는 시드(seed, 212), 및 시드(212)에 형성되어 접속 수지층(230)을 통해 전극(242)과 전기적으로 연결되는 회로 패턴(260)을 포함하는 전자 소자 내장 인쇄회로기판(200)이 제시된다.According to the present exemplary embodiment, as illustrated in FIG. 12, the electronic device (eg, the electronic device 240) covers the insulating layer 250, the electronic device 240 embedded in the insulating layer 250, and the electrode 242 of the electronic device 240. The connection resin layer 230 formed on the 240, the seeds 212 formed on the insulating layer 250 to contact the connection resin layer 230, and the seeds 212 are formed on the connection resin layer 230. An electronic device embedded printed circuit board 200 including a circuit pattern 260 electrically connected to an electrode 242 is provided.

이와 같은 본 실시예에 따르면, 시드층에 의해 미세한 회로 패턴(260)이 형성되고, 시드층에 의해 접속 수지층(230)의 손상이 방지됨으로써, 전극(242) 피치가 미세한 전자 소자(240)의 경우에도 효과적으로 절연층 내에 내장될 수 있다.According to this embodiment, the fine circuit pattern 260 is formed by the seed layer, and the damage of the connection resin layer 230 is prevented by the seed layer, whereby the electrode 242 has a fine pitch electronic device 240. In the case of can be effectively embedded in the insulating layer.

이하, 도 12를 참조하여 본 실시예의 각 구성에 대하여 보다 상세히 설명하도록 한다.Hereinafter, each configuration of the present embodiment will be described in more detail with reference to FIG. 12.

전자 소자(240)는, 절연층(250)에 매립된다. 이 때, 전자 소자(240)는 복수개이고, 전자 소자(240)의 일부는, 전자 소자(240)의 다른 일부와 전극(242)이 반대 방향을 향하도록 배치된다. 이와 같이, 복수의 전자 소자(240)가, 일부는 절연층(250)의 일면을 향하여, 다른 일부는 절연층(250)의 타면을 향하여 배치됨으로써, 대칭 구조의 전자 소자 내장 인쇄회로기판(200)을 구현할 수 있다.The electronic element 240 is embedded in the insulating layer 250. At this time, there are a plurality of electronic elements 240, and a part of the electronic elements 240 is disposed such that the other part of the electronic element 240 and the electrode 242 face in opposite directions. As such, the plurality of electronic devices 240 are disposed toward one surface of the insulating layer 250 and the other toward the other surface of the insulating layer 250, whereby the printed circuit board 200 having the symmetrical structure is provided. ) Can be implemented.

이러한 복수의 전자 소자(240)는 한 쌍의 캐리어에 각각 나누어 적층한 후, 이 캐리어를 절연층(250)의 양면으로 각각 가압하여 절연층(250) 내에 매립될 수 있다. 이에 대하여는 전술한 제조 방법의 일 실시예에 설명한 바 있으므로, 이에 대한 상세한 설명은 생략하도록 한다.The plurality of electronic devices 240 may be separately stacked on a pair of carriers, and then press the carriers on both surfaces of the insulating layer 250 to be embedded in the insulating layer 250. As it has been described in the embodiment of the above-described manufacturing method, a detailed description thereof will be omitted.

접속 수지층(230)은, 전자 소자(240)의 전극(242)을 커버하도록 전자 소자(240)에 형성된다. 이와 같은 접속 수지층(230)은, 예를 들어, 이방성 전도 필름(anisotropic conductive film, ACF), 이방성 전도 페이스트(anisotropic conductive paste, ACP), 비전도성 필름(non conductive film, NCF), 비전도성 페이스트(non conductive paste, NCP) 또는 이들 간의 2 이상의 조합으로 이루어질 수 있다.The connection resin layer 230 is formed in the electronic element 240 so as to cover the electrode 242 of the electronic element 240. Such a connection resin layer 230 may be, for example, an anisotropic conductive film (ACF), an anisotropic conductive paste (ACP), a non-conductive film (NCF), or a non-conductive paste. (non conductive paste, NCP) or a combination of two or more thereof.

이와 같이, 전자 소자(240)의 전극(242)을 커버하도록 전자 소자(240)에 접속 수지층(230)을 형성함으로써, 전자 소자(240)의 전극(242)과, 시드(212) 및 회로 패턴(260)은, 이러한 접속 수지층(230)에 의하여 보다 효과적으로 전기적으로 연결될 수 있다.In this way, the connection resin layer 230 is formed on the electronic element 240 to cover the electrode 242 of the electronic element 240, whereby the electrode 242, the seed 212, and the circuit of the electronic element 240 are formed. The pattern 260 may be electrically connected more effectively by the connection resin layer 230.

한편, 시드(212)는, 절연층(250)에 접속 수지층(230)과 접하도록 형성된다. 즉, 절연층(250) 상에 형성되되, 일부가 접속 수지층(230)을 커버하며 직접 접하는 것이다.On the other hand, the seed 212 is formed in the insulating layer 250 to be in contact with the connection resin layer 230. That is, it is formed on the insulating layer 250, a part is to directly contact and cover the connection resin layer 230.

이와 같이, 시드(212)가 접속 수지층(230)을 직접 커버함으로써, 에칭 등에 의해 형성되어 표면 거칠기가 증가된 회로 패턴이 접속 수지층(230)에 접하는 것이 아니라, 패터닝되지 않아 표면 거칠기가 작은 시드층이 접속 수지층(230)에 접하고, 이 시드층에 회로 패턴(260)이 형성된 후 시드층을 일부 제거하여 시드(212)만을 잔존시킴으로써, 전극(242)과 회로 패턴(260) 간의 접속 효율이 향상될 수 있다.As such, the seed 212 directly covers the connection resin layer 230 so that a circuit pattern formed by etching or the like and thus having an increased surface roughness does not come into contact with the connection resin layer 230 but is not patterned so that the surface roughness is small. The seed layer contacts the connection resin layer 230, and after the circuit pattern 260 is formed in the seed layer, part of the seed layer is removed and only the seed 212 remains to connect the electrode 242 and the circuit pattern 260. The efficiency can be improved.

이러한 시드(212)는, 캐리어 상에 형성된 시드층에, 전자 소자(240)의 전 극(242)과 시드층 사이에 접속 수지층(230)을 개재하여 전자 소자(240)를 적층한 후, 캐리어를 절연층(250)으로 가압하여 전자 소자(240)를 절연층(250)에 매립하고, 시드층 상에 회로 패턴(260)을 형성한 후, 이 시드층 중 회로 패턴(260)이 형성되지 않은 나머지를 제거함으로써, 형성될 수 있으며, 이에 대하여는 전술한 제조 방법의 일 실시예에 설명한 바 있으므로, 이에 대한 상세한 설명은 생략하도록 한다.The seed 212 is formed by laminating the electronic device 240 on the seed layer formed on the carrier via the connection resin layer 230 between the electrode 242 and the seed layer of the electronic device 240. The carrier is pressed with the insulating layer 250 to embed the electronic device 240 in the insulating layer 250, and a circuit pattern 260 is formed on the seed layer. Then, the circuit pattern 260 is formed among the seed layers. It may be formed by removing the remaining, which has not been described in detail in the embodiment of the above-described manufacturing method, so a detailed description thereof will be omitted.

회로 패턴(260)은, 시드(212)에 형성되어 접속 수지층(230)을 통해 전극(242)과 전기적으로 연결된다. 즉, 에디티브 방식에 의하여 시드(212)를 이용하여 전해 도금으로 회로 패턴(260)을 형성할 수 있으며, 이와 같이, 시드(212)를 이용하여 에디티브 방식에 의하여 회로 패턴(260)이 형성됨으로써, 에칭 편차 등이 발생하지 않아 보다 미세한 회로 패턴(260)을 형성할 수 있으므로, 결과적으로, 전자 소자(240)의 전극(242)이 미세한 피치를 가지고 있는 경우에도, 전자 소자(240)를 보다 정밀하고 효과적으로 절연층(250) 내에 내장할 수 있다.The circuit pattern 260 is formed on the seed 212 and is electrically connected to the electrode 242 through the connection resin layer 230. That is, the circuit pattern 260 may be formed by electrolytic plating using the seed 212 by the additive method, and thus, the circuit pattern 260 is formed by the additive method by using the seed 212. As a result, since the etching variation does not occur, and the finer circuit pattern 260 can be formed, the electronic element 240 can be formed even when the electrode 242 of the electronic element 240 has a fine pitch. It can be embedded in the insulating layer 250 more precisely and effectively.

이러한 회로 패턴(260)의 제조 방법에 대하여는, 전술한 제조 방법의 일 실시예에 설명한 바 있으므로, 이에 대한 상세한 설명은 생략하도록 한다.Since the method of manufacturing the circuit pattern 260 has been described in the above-described embodiment, a detailed description thereof will be omitted.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포 함된다고 할 것이다.As mentioned above, although an embodiment of the present invention has been described, those of ordinary skill in the art may add, change, delete or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention may be modified and changed in various ways, etc., which will also be included within the scope of the present invention.

도 1은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.1 is a flow chart showing an embodiment of a method for manufacturing an electronic device embedded printed circuit board according to an aspect of the present invention.

도 2 내지 도 8은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.2 to 8 are cross-sectional views illustrating each process of the electronic device-embedded printed circuit board manufacturing method according to an aspect of the present invention.

도 9 내지 도 11은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법 일 실시예의 일부 변형된 공정을 나타낸 단면도.9 to 11 are cross-sectional views showing a partially modified process of an embodiment of a method for manufacturing an electronic device embedded printed circuit board according to an exemplary embodiment of the present invention.

도 12는 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판의 일 실시예를 나타낸 단면도.12 is a cross-sectional view showing an embodiment of an electronic device-embedded printed circuit board according to another aspect of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 인쇄회로기판 110: 시드층(seed layer)100: printed circuit board 110: seed layer

112: 시드(seed) 120: 캐리어(carrier)112: seed 120: carrier

130: 접속 수지층 140: 전자 소자(electronic component)130: connection resin layer 140: electronic component

142: 전극 150: 절연층142: electrode 150: insulating layer

160: 회로 패턴160: circuit pattern

Claims (7)

전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서,As a method of manufacturing a printed circuit board containing an electronic device, 시드층(seed layer)이 형성된 캐리어(carrier)를 제공하는 단계;Providing a carrier on which a seed layer is formed; 상기 시드층과 상기 전자 소자의 전극 사이에 접속 수지층을 개재하여 상기 시드층에 상기 전자 소자를 적층하는 단계;Stacking the electronic device on the seed layer via a connection resin layer between the seed layer and an electrode of the electronic device; 절연층에 상기 전자 소자를 매립하는 단계;Embedding the electronic device in an insulating layer; 상기 캐리어를 제거하는 단계;Removing the carrier; 상기 시드층에, 상기 접속 수지층을 통해 상기 전극과 전기적으로 연결되는 회로 패턴을 형성하는 단계; 및Forming a circuit pattern on the seed layer, the circuit pattern being electrically connected to the electrode through the connection resin layer; And 상기 시드층의 노출된 부분을 플래시 에칭(flash etching)하여 제거하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법.And etching the removed portion of the seed layer by flash etching. 제1항에 있어서,The method of claim 1, 상기 전자 소자를 매립하는 단계는,Filling the electronic device, 상기 전자 소자가 적층된 상기 캐리어를 상기 절연층으로 가압하여 수행되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.And pressurizing the carrier having the electronic device stacked thereon with the insulating layer. 제1항에 있어서,The method of claim 1, 상기 접속 수지층은, 이방성 전도 필름(anisotropic conductive film, ACF), 이방성 전도 페이스트(anisotropic conductive paste, ACP), 비전도성 필름(non conductive film, NCF) 및 비전도성 페이스트(non conductive paste, NCP)로 이루어지는 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.The connection resin layer may be formed of an anisotropic conductive film (ACF), an anisotropic conductive paste (ACP), a non conductive film (NCF) and a non conductive paste (NCP). Printed circuit board manufacturing method comprising an electronic device comprising at least one selected from the group consisting of. 제1항에 있어서,The method of claim 1, 상기 캐리어는 한 쌍이고, 상기 전자 소자는 복수개이며,The carrier is a pair, the electronic element is a plurality, 상기 전자 소자를 적층하는 단계는,Stacking the electronic device, 상기 캐리어 중 어느 하나의 시드층에 상기 전자 소자의 일부를 적층하고, 상기 캐리어 중 다른 하나의 시드층에 상기 전자 소자의 다른 일부를 적층하는 단계이고,Stacking a part of the electronic device on a seed layer of any one of the carriers, and stacking another part of the electronic device on another seed layer of the carriers, 상기 전자 소자를 매립하는 단계는,Filling the electronic device, 상기 전자 소자의 일부를 상기 전자 소자의 다른 일부와 전극이 반대 방향을 향하도록 배치하여 수행되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.And arranging a part of the electronic device such that the other part of the electronic device and the electrode face in opposite directions. 삭제delete 삭제delete 삭제delete
KR1020080101060A 2008-10-15 2008-10-15 Electronic printed circuit board and its manufacturing method KR101048515B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080101060A KR101048515B1 (en) 2008-10-15 2008-10-15 Electronic printed circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080101060A KR101048515B1 (en) 2008-10-15 2008-10-15 Electronic printed circuit board and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20100041980A KR20100041980A (en) 2010-04-23
KR101048515B1 true KR101048515B1 (en) 2011-07-12

Family

ID=42217464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101060A KR101048515B1 (en) 2008-10-15 2008-10-15 Electronic printed circuit board and its manufacturing method

Country Status (1)

Country Link
KR (1) KR101048515B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970291B1 (en) 2012-08-03 2019-04-18 삼성전자주식회사 Methods of manufacturing semiconductor packages
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
US11453823B2 (en) 2017-02-20 2022-09-27 InkTee Co., Ltd. Method for manufacturing transfer film including seed layer, method for manufacturing circuit board by selectively etching seed layer, and etching solution composite
EP3633721A1 (en) * 2018-10-04 2020-04-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with face-up and face-down embedded components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108362A (en) * 2003-02-26 2005-11-16 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module, and an electronic module
KR20060066115A (en) * 2003-09-18 2006-06-15 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module
KR100687976B1 (en) * 2003-04-01 2007-02-27 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module and an electronic module
KR20070041774A (en) * 2004-08-05 2007-04-19 임베라 일렉트로닉스 오와이 Manufacture of a layer including a component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108362A (en) * 2003-02-26 2005-11-16 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module, and an electronic module
KR100687976B1 (en) * 2003-04-01 2007-02-27 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module and an electronic module
KR20060066115A (en) * 2003-09-18 2006-06-15 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module
KR20070041774A (en) * 2004-08-05 2007-04-19 임베라 일렉트로닉스 오와이 Manufacture of a layer including a component

Also Published As

Publication number Publication date
KR20100041980A (en) 2010-04-23

Similar Documents

Publication Publication Date Title
KR101015651B1 (en) Chip embedded printed circuit board and manufacturing method thereof
US10349519B2 (en) Printed circuit board and method for manufacturing the same
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
KR100966336B1 (en) High density substrate and manufacturing method thereof
KR100997524B1 (en) printed circuit board having a electro device and manufacturing method thereof
KR101077380B1 (en) A printed circuit board and a fabricating method the same
US20170047230A1 (en) Fabrication method of packaging substrate
KR20160032985A (en) Package board, method for manufacturing the same and package on package having the thereof
KR101104210B1 (en) Electro device embedded printed circuit board and manufacturing method thereof
US20180337131A1 (en) Circuit board incorporating semiconductor ic and manufacturing method thereof
KR101048515B1 (en) Electronic printed circuit board and its manufacturing method
KR20150135046A (en) Package board, method for manufacturing the same and package on packaage having the thereof
JP5367306B2 (en) Manufacturing method of ceramic parts
JP6798076B2 (en) Embedded substrate and manufacturing method of embedded substrate
KR101061792B1 (en) Chip embedded printed circuit board and manufacturing method
KR100923501B1 (en) Manufacturing method of package board
WO2012032654A1 (en) Substrate with built-in components
KR101013994B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
KR101047484B1 (en) Electronic printed circuit board and its manufacturing method
KR100999539B1 (en) printed circuit board having a electro device and manufacturing method thereof
KR101179716B1 (en) Printed Circuit Board AND Manufacturing Method for Printed Circuit Board
KR101115476B1 (en) Embedded PCB and Manufacturing method of the same
KR100999536B1 (en) printed circuit board having a electro device and manufacturing method thereof
KR100972050B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
KR20170087765A (en) Printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110104

Effective date: 20110623

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8