KR101179716B1

KR101179716B1 - Printed Circuit Board AND Manufacturing Method for Printed Circuit Board

Info

Publication number: KR101179716B1
Application number: KR1020100106189A
Authority: KR
Inventors: 이재석
Original assignee: 삼성전기주식회사
Priority date: 2010-10-28
Filing date: 2010-10-28
Publication date: 2012-09-04
Also published as: KR20120044730A

Abstract

인쇄회로기판 및 인쇄회로기판 제조방법이 개시된다. 상기 인쇄회로기판 제조방법은, 금속박이 형성되는 지지층을 준비하는 단계; 상기 금속박의 일면에 패턴이 형성되는 제1 도금레지스트를 형성하는 단계; 상기 금속박의 일면에 도금하여 제1 회로층을 형성하는 단계; 상기 제1 도금레지스트를 제거하는 단계; 상기 제1 회로층이 매립되도록 절연층의 일면에 상기 지지층을 적층하는 단계; 상기 지지층을 제거하는 단계; 상기 금속박의 타면에 패턴이 형성되는 제2 도금레지스트를 형성하는 단계; 상기 금속박의 타면에 도금하여 제2 회로층을 형성하는 단계; 상기 제2 도금레지스트를 제거하는 단계; 및 상기 제1 회로층과 상기 제2 회로층이 전기적으로 단절되도록 상기 금속박을 에칭하는 단계를 포함한다.Disclosed are a printed circuit board and a method of manufacturing a printed circuit board. The printed circuit board manufacturing method includes preparing a support layer on which a metal foil is formed; Forming a first plating resist having a pattern formed on one surface of the metal foil; Plating a surface of the metal foil to form a first circuit layer; Removing the first plating resist; Stacking the support layer on one surface of the insulating layer so that the first circuit layer is embedded; Removing the support layer; Forming a second plating resist having a pattern formed on the other surface of the metal foil; Plating a second surface of the metal foil to form a second circuit layer; Removing the second plating resist; And etching the metal foil such that the first circuit layer and the second circuit layer are electrically disconnected.

Description

Printed Circuit Board AND Manufacturing Method for Printed Circuit Board}

본 발명은 인쇄회로기판에 관한 것으로서, 미세패턴이 가능한 인쇄회로기판 및 인쇄회로기판 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board, and more particularly, to a printed circuit board and a method of manufacturing the printed circuit board, which are capable of fine patterns.

인쇄회로기판이 고밀도화 됨에 따라, 미세회로패턴을 위해 회로패턴 형성 시 텐팅(tenting)공법을 탈피하고 회로패턴을 도금으로 채우는 MSAP공법 또는 SAP 공법이 적용되고 있다. As printed circuit boards become denser, the MSAP method or the SAP method, which removes the tenting method and fills the circuit pattern with plating, is applied to form a circuit pattern for a fine circuit pattern.

드라이필름(dry film)을 이용하여 도금을 채우는 과정에서, 좁은 면적에 미세한 패턴을 형성하게 되어 협소한 패턴을 가지는 드라이필름은 밀착력의 한계로 도금이 형성되는 시드층(seed layer)에서 떨어지거나 무너지는 문제가 발생한다. In the process of filling the plating using a dry film, a fine pattern is formed in a narrow area so that the dry film having a narrow pattern falls or falls from the seed layer where the plating is formed due to the limitation of adhesion. Losing problems occur.

드라이필름이 시드층에서 떨어지면, 드라이필름이 떨어진 부분에 도금이 이루어져 쇼트에 의한 불량이 발생된다.
When the dry film is separated from the seed layer, plating is performed on a portion where the dry film is dropped, thereby causing a defect due to a short.

본 발명은 드라이필름의 밀찰력을 높여 들뜸 현상을 방지할 수 있는 인쇄회로기판 및 인쇄회로기판 제조방법을 제공하는 것이다.
The present invention is to provide a printed circuit board and a printed circuit board manufacturing method which can prevent the lifting phenomenon by increasing the closeness of the dry film.

본 발명의 일 측면에 따르면, 금속박이 형성되는 지지층을 준비하는 단계; 상기 금속박의 일면에 패턴이 형성되는 제1 도금레지스트를 형성하는 단계; 상기 금속박의 일면에 도금하여 제1 회로층을 형성하는 단계; 상기 제1 도금레지스트를 제거하는 단계; 상기 제1 회로층이 매립되도록 절연층의 일면에 상기 지지층을 적층하는 단계; 상기 지지층을 제거하는 단계; 상기 금속박의 타면에 패턴이 형성되는 제2 도금레지스트를 형성하는 단계; 상기 금속박의 타면에 도금하여 제2 회로층을 형성하는 단계; 상기 제2 도금레지스트를 제거하는 단계; 및 상기 제1 회로층과 상기 제2 회로층이 전기적으로 단절되도록 상기 금속박을 에칭하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.According to one aspect of the invention, preparing a support layer on which a metal foil is formed; Forming a first plating resist having a pattern formed on one surface of the metal foil; Plating a surface of the metal foil to form a first circuit layer; Removing the first plating resist; Stacking the support layer on one surface of the insulating layer so that the first circuit layer is embedded; Removing the support layer; Forming a second plating resist having a pattern formed on the other surface of the metal foil; Plating a second surface of the metal foil to form a second circuit layer; Removing the second plating resist; And etching the metal foil such that the first circuit layer and the second circuit layer are electrically disconnected.

본 발명의 다른 측면에 따르면, 일면에 제1 회로층이 매립되는 절연층; 및 상기 절연층의 일면에 구비되며 상기 제1 회로층과 전기적으로 단절되고 상기 절연층의 상부로 돌출되는 제2 회로층을 포함하는 인쇄회로기판이 제공된다.According to another aspect of the invention, the insulating layer is buried in the first circuit layer on one surface; And a second circuit layer provided on one surface of the insulating layer and electrically disconnected from the first circuit layer and protruding above the insulating layer.

또한, 상기 제2 회로층을 형성하는 단계 이후, 상기 제1 회로층과 상기 제2 회로층 각각은 패턴의 이격거리가 멀어지도록 상기 절연층의 일면 상하에 각각 형성되어, 상기 제1 회로층은 상기 절연층에 매립되고, 상기 제2 회로층은 상기 절연층의 일면에 돌출형성될 수 있다.In addition, after the forming of the second circuit layer, each of the first circuit layer and the second circuit layer is formed above and below one surface of the insulating layer so that the separation distance of the pattern is far away. The second circuit layer may be buried in the insulating layer and protruded from one surface of the insulating layer.

또한, 상기 지지층을 준비하는 단계는, 도금하여 상기 지지층에 금속박을 형성하는 단계를 포함할 수 있다.In addition, the preparing of the support layer may include forming metal foil on the support layer by plating.

또한, 상기 지지층을 제거하는 단계 이후, 상기 절연층에 홀을 형성하는 단계를 더 포함할 수 있다. In addition, after removing the support layer, the method may further include forming a hole in the insulating layer.

또한, 상기 절연층의 타면에는 제3 회로층이 구비되며, 상기 제2 회로층을 형성하는 단계는, 상기 홀의 내벽을 도금하여 상기 제2 회로층과 상기 제3 회로층을 전기적으로 연결할 수 있다. In addition, a third circuit layer may be provided on the other surface of the insulating layer, and the forming of the second circuit layer may electrically connect the second circuit layer and the third circuit layer by plating an inner wall of the hole. .

또한, 상기 제2 회로층과 전기적으로 단절되며, 상기 제2 회로층과 상기 절연층 사이에 구비되는 금속박을 더 포함할 수 있다. The metal circuit may further include a metal foil electrically disconnected from the second circuit layer and provided between the second circuit layer and the insulating layer.

또한, 상기 절연층의 타면에 형성되는 제3 회로층을 더 포함할 수 있다.The semiconductor device may further include a third circuit layer formed on the other surface of the insulating layer.

또한, Also,

상기 제2 회로층과 상기 제3 회로층을 전기적으로 연결하는 비아가 더 형성될 수 있다.
Vias may be further formed to electrically connect the second circuit layer and the third circuit layer.

본 발명의 실시예에 따르면, 드라이필름의 밀찰력이 높아져 쇼트에 의한 불량발생을 감소시켜 미세패턴을 구현할 수 있다.
According to the exemplary embodiment of the present invention, the fineness of the dry film may be increased to reduce the occurrence of defects caused by the short.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 도시한 순서도.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 지지층을 준비하는 모습을 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 제1 도금레지스트를 형성하는 모습을 도시한 도면.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 제1 회로층을 형성하는 모습을 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 제1 도금레지스트를 제거하는 모습을 도시한 도면.
도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 지지층을 적층하는 모습을 도시한 도면.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 지지층을 제거하는 모습을 도시한 도면.
도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 절연층에 홀을 형성하는 모습을 도시한 도면.
도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 제2 도금레지스트를 형성하는 모습을 도시한 도면.
도 10은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 제2 회로층을 형성하는 모습을 도시한 도면.
도 11은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 제2 도금레지스트를 제거하는 모습을 도시한 도면.
도 12는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 금속박을 에칭하는 모습을 도시한 도면.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
2 is a view showing a state of preparing a support layer of a printed circuit board manufacturing method according to an embodiment of the present invention.
3 is a view illustrating a first plating resist of a printed circuit board manufacturing method according to an exemplary embodiment of the present invention.
4 is a view illustrating a state in which a first circuit layer is formed in a method of manufacturing a printed circuit board according to an embodiment of the present invention.
5 is a view illustrating a state in which a first plating resist is removed in a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.
6 is a view illustrating a state in which a supporting layer is laminated in a method of manufacturing a printed circuit board according to an embodiment of the present invention.
7 is a view illustrating a state in which a support layer is removed in a method of manufacturing a printed circuit board according to an embodiment of the present invention.
8 is a view showing a hole forming in the insulating layer of the method of manufacturing a printed circuit board according to an embodiment of the present invention.
9 is a view illustrating a second plating resist forming method of a printed circuit board manufacturing method according to an exemplary embodiment of the present invention.
FIG. 10 is a view illustrating a second circuit layer forming method of a printed circuit board manufacturing method according to an exemplary embodiment of the present invention. FIG.
FIG. 11 is a view illustrating a state in which a second plating resist is removed in a method of manufacturing a printed circuit board according to an embodiment of the present invention. FIG.
12 is a view showing a state of etching the metal foil of the printed circuit board manufacturing method according to an embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 인쇄회로기판 및 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
Hereinafter, an embodiment of a printed circuit board and a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components are provided with the same reference numerals. And duplicate description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조방법을 도시한 순서도이고, 도 2 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조방법을 순차적으로 도시한 도면이다.1 is a flowchart illustrating a method of manufacturing a printed circuit board 100 according to an embodiment of the present invention, and FIGS. 2 to 12 sequentially illustrate a method of manufacturing a printed circuit board 100 according to an embodiment of the present invention. Figure is shown.

도 1을 참조하면, 인쇄회로기판(100)은 제1 회로층(125), 제2 회로층(155), 절연층(130), 제3 회로층(141) 및 비아(160)를 포함한다. Referring to FIG. 1, the printed circuit board 100 includes a first circuit layer 125, a second circuit layer 155, an insulating layer 130, a third circuit layer 141, and a via 160. .

먼저, 도 2에 도시된 바와 같이, 금속박(115)이 형성되는 지지층(111)을 준비한다(S110). 지지층(111)은 금속박(115)의 핸들링을 용이하게 한다. 지지층(111)으로는 금속 재질의 플레이트가 이용될 수도 있으며, 폴리머 재질의 필름이 이용될 수도 있다. First, as shown in FIG. 2, the support layer 111 on which the metal foil 115 is formed is prepared (S110). The support layer 111 facilitates the handling of the metal foil 115. As the support layer 111, a metal plate may be used, or a polymer film may be used.

도금하여 지지층(111)에 금속박(115)을 형성할 수 있는데, 지지층(111)에 금속박(115)을 형성하는 방법으로는 각종 무전해 도금 방법 등을 이용할 수 있다. 금속박(115)은 시드층으로 이용될 수 있다. 금속박(115)은 구리일 수 있다. The metal foil 115 may be formed on the support layer 111 by plating, and various electroless plating methods may be used as a method of forming the metal foil 115 on the support layer 111. The metal foil 115 may be used as a seed layer. The metal foil 115 may be copper.

다음, 도 3에 도시된 바와 같이, 금속박(115)의 일면에 패턴이 형성되는 제1 도금레지스트(121)를 형성한다(S115). 금속박(115)의 일면은 지지층(111)의 반대편에 형성되어 지지층(111)으로부터 노출된 면이다. 제1 도금레지스트(121)는 금속박(115)의 일면에 형성되어 도금이 이루어지는 것을 차단한다. Next, as shown in FIG. 3, a first plating resist 121 having a pattern formed on one surface of the metal foil 115 is formed (S115). One surface of the metal foil 115 is formed on the opposite side of the support layer 111 and exposed from the support layer 111. The first plating resist 121 is formed on one surface of the metal foil 115 to block plating.

제1 도금레지스트(121)는 도금을 방지하는 드라이필름을 이용할 수 있다. 감광성의 드라이필름을 노광 및 현상공정을 통해 패터닝하여, 회로패턴의 형상에 대응하여 금속박(115)의 일면을 노출시킨다.The first plating resist 121 may use a dry film to prevent plating. The photosensitive dry film is patterned through an exposure and development process to expose one surface of the metal foil 115 corresponding to the shape of the circuit pattern.

다음, 도 4에 도시된 바와 같이, 금속박(115)의 일면에 도금하여 제1 회로층(125)을 형성한다(S120). 제1 도금레지스트(121)로부터 노출된 패턴형상을 따라 금속박(115)의 일면에 구리등의 재질로 도금이 이루어져 제1 회로층(125)이 형성된다.Next, as shown in FIG. 4, the first circuit layer 125 is formed by plating one surface of the metal foil 115 (S120). A first circuit layer 125 is formed by plating a surface of the metal foil 115 with a material such as copper along the pattern shape exposed from the first plating resist 121.

다음, 도 5에 도시된 바와 같이, 제1 도금레지스트(121)를 제거한다(S130). 제1 회로층(125)을 형성하기 위해, 금속박(115)의 일면에 형성된 제1 도금레지스트(121)를 박리한다. 이로써, 금속박(115)의 일면에 제1 회로층(125)이 형성된 지지층(111)이 구비된다. Next, as shown in FIG. 5, the first plating resist 121 is removed (S130). In order to form the first circuit layer 125, the first plating resist 121 formed on one surface of the metal foil 115 is peeled off. Thereby, the support layer 111 in which the 1st circuit layer 125 was formed in one surface of the metal foil 115 is provided.

다음, 도 6에 도시된 바와 같이, 제1 회로층(125)이 매립되도록 절연층(130)의 일면에 지지층(111)을 적층한다(S140). 제1 회로층(125)이 절연층(130)에 매립되도록 절연층(130)에 제1 회로층(125)을 대향시켜 지지층(111)을 압착할 수 있다. 절연층(130)은 폴리이미드 또는 에폭시 등의 수지일 수 있다.Next, as shown in FIG. 6, the support layer 111 is stacked on one surface of the insulating layer 130 so that the first circuit layer 125 is embedded (S140). The support layer 111 may be compressed by opposing the first circuit layer 125 to the insulating layer 130 so that the first circuit layer 125 is embedded in the insulating layer 130. The insulating layer 130 may be a resin such as polyimide or epoxy.

여기서, 절연층(130)의 타면에는 제3 회로층(141)이 구비될 수 있다. 제3 회로층(141)은 무전해 동도금 및 전해 동도금을 통해 형성될 수 있다. 이외의 다양한 방법으로 제3 회로층(141)이 형성될 수 있음은 물론이다. Here, the third circuit layer 141 may be provided on the other surface of the insulating layer 130. The third circuit layer 141 may be formed through electroless copper plating and electrolytic copper plating. Of course, the third circuit layer 141 may be formed by various methods other than the above.

일 예로, 제3 회로층(141)은 제1 회로층(125)과 동일한 공정으로 형성될 수 있다. 이 경우, 절연층(130)의 상부에 매립되는 회로패턴이 제1 회로층(125)이 되고, 절연층(130)의 하부에 매립되는 회로패턴이 제3 회로층(141)이 될 수 있다.For example, the third circuit layer 141 may be formed by the same process as the first circuit layer 125. In this case, the circuit pattern buried in the upper portion of the insulating layer 130 may be the first circuit layer 125, and the circuit pattern buried in the lower portion of the insulating layer 130 may be the third circuit layer 141. .

그리고 나서, 도 7에 도시된 바와 같이, 지지층(111)을 제거한다(S150). 핸들링의 어려움으로 사용된 지지층(111)은 절연층(130)에 제1 회로층(125)이 매립된 후 절연층(130)을 핸들링하여 다음 공정을 수행할 수 있므로 지지층(111)을 제거한다. Then, as shown in Figure 7, the support layer 111 is removed (S150). The support layer 111 used due to the difficulty of handling may remove the support layer 111 since the first circuit layer 125 may be embedded in the insulation layer 130, and then the next process may be performed by handling the insulation layer 130. do.

다음, 도 8에 도시된 바와 같이, 절연층(130)에 홀(131)을 형성한다(S160). 홀(131)은 드릴 또는 레이저 가공으로 형성될 수 있다. 홀(131)은 후술되는 공정을 통해 전기적 연결을 이루도록 하는 비아(160)가 된다. 이 때, 홀(131)에 전도성 물질을 형성하기 위해, 무전해동도금을 실시할 수 있다.Next, as shown in FIG. 8, a hole 131 is formed in the insulating layer 130 (S160). The hole 131 may be formed by drilling or laser processing. The hole 131 becomes a via 160 for making an electrical connection through the process described below. In this case, in order to form a conductive material in the hole 131, electroless copper plating may be performed.

금속박(115)의 일면에만 회로가 형성되는 경우 금속박(115)의 일면만을 이용하여 회로패턴이 형성되어 제한된 면적(금속박의 일면 넓이)에 드라이필름이 패터닝되므로, 패터닝부분은 금속박(115)을 노출시켜 금속박(115)에 드라이필름이 밀착되는 영역이 감소된다. When the circuit is formed only on one surface of the metal foil 115 Since the circuit pattern is formed using only one surface of the metal foil 115, and the dry film is patterned in a limited area (the width of one surface of the metal foil), the patterned portion exposes the metal foil 115. By doing so, the area where the dry film is in close contact with the metal foil 115 is reduced.

이에 따라, 드라이필름의 밀착력이 감소될 수 있는데, 금속박(115)의 양면을 이용하여 패터닝하여 드라이필름의 밀착력을 상승시킨다. 금속박(115)의 양면에 회로패턴이 형성되므로 회로패턴의 형성면적이, 금속박(115)의 일면 넓이에서 금속박(115)의 양면넓이로 즉, 기존에 비하여 2배로 상승할 수 있다. Accordingly, the adhesion of the dry film may be reduced, by using both sides of the metal foil 115 is patterned to increase the adhesion of the dry film. Since the circuit patterns are formed on both sides of the metal foil 115, the area of the circuit pattern formed may increase from the width of one surface of the metal foil 115 to the width of both sides of the metal foil 115, that is, twice as much as before.

금속박(115)의 양면을 이용하여 회로패턴을 형성하기 위해, 도 9에 도시된 바와 같이, 금속박(115)의 타면에 패턴이 형성되는 제2 도금레지스트(151)를 형성한다(S170). 제2 도금레지스트(151)는 금속박(115)의 타면에 형성되어 도금이 이루어지는 것을 차단한다. 제2 도금레지스트(151)는 감성성의 드라이필름이 노광 및 현상공정을 통해 패턴닝되어 도금을 방지한다. 제2 도금레지스트(151)는 제1 회로층(125)과 간섭되지 않도록 패턴이 형성된다.In order to form circuit patterns using both surfaces of the metal foil 115, as shown in FIG. 9, a second plating resist 151 having a pattern formed on the other surface of the metal foil 115 is formed (S170). The second plating resist 151 is formed on the other surface of the metal foil 115 to block plating. The second plating resist 151 is patterned through the exposure and development processes of the sensitive dry film to prevent plating. The second plating resist 151 is formed with a pattern so as not to interfere with the first circuit layer 125.

다음, 도 10에 도시된 바와 같이, 금속박(115)의 타면에 도금하여 제2 회로층(155)을 형성한다(S180). 제2 도금레지스트(151)의 패턴을 따라 노출된 금속박(115)의 타면을 동도금하여 제2 회로층(155)을 형성할 수 있다. 이때, 홀(131)의 내벽이 동으로 필도금될 수 있다. 이와 달리, 홀(131)의 내벽이 동도금될 수도 있다. 홀(131)은 제2 회로층(155)과 제3 회로층(141)이 전기적으로 연결되는 비아(160)(via)가 된다. Next, as shown in FIG. 10, the second circuit layer 155 is formed by plating the other surface of the metal foil 115 (S180). The second circuit layer 155 may be formed by copper plating the other surface of the exposed metal foil 115 along the pattern of the second plating resist 151. At this time, the inner wall of the hole 131 may be copper plated. Alternatively, the inner wall of the hole 131 may be copper plated. The hole 131 becomes a via 160 through which the second circuit layer 155 and the third circuit layer 141 are electrically connected.

이러한 공정에 의해, 제1 회로층(125)은 절연층(130)에 매립되고, 제2 회로층(155)은 절연층(130)의 일면에 돌출형성됨으로써, 제1 회로층(125)과 제2 회로층(155) 각각은 패턴의 이격거리가 멀어지도록 절연층(130)의 일면 상하에 각각 형성된다.By this process, the first circuit layer 125 is embedded in the insulating layer 130, and the second circuit layer 155 protrudes from one surface of the insulating layer 130, thereby forming the first circuit layer 125. Each of the second circuit layers 155 is formed above and below one surface of the insulating layer 130 such that the separation distance of the pattern is far from each other.

그리고 나서, 도 11에 도시된 바와 같이, 제2 도금레지스트(151)를 제거한다(S190). 제2 회로층(155)을 형성하기 위해, 금속박(115)의 타면에 형성된 제2 도금레지스트(151)를 박리한다. 이로써, 절연층(130)의 표면에는 제2 회로층(155)이 형성되고, 절연층(130)의 내측에는 제1 회로층(125)이 매립된 상태가 된다.Then, as shown in FIG. 11, the second plating resist 151 is removed (S190). In order to form the second circuit layer 155, the second plating resist 151 formed on the other surface of the metal foil 115 is peeled off. As a result, the second circuit layer 155 is formed on the surface of the insulating layer 130, and the first circuit layer 125 is buried inside the insulating layer 130.

다음, 도 12에 도시된 바와 같이, 제1 회로층(125)과 제2 회로층(155)이 전기적으로 단절되도록 금속박(115)을 에칭한다(S200). Next, as shown in FIG. 12, the metal foil 115 is etched to electrically disconnect the first circuit layer 125 and the second circuit layer 155 (S200).

제1 회로층(125)과 제2 회로층(155) 각각은 추후에 와이어 본딩 또는 플립칩 본딩의 공정으로 외부 전자부품과 연결될 수 있다. Each of the first circuit layer 125 and the second circuit layer 155 may be connected to an external electronic component by a process of wire bonding or flip chip bonding.

또한, 도 8 내지 도 12를 참조하여 본 발명의 실시예 중 비아(160)가 제2 회로층(155)과 제3 회로층(141)의 전기적 연결을 형성하는 것으로 설명하였다. 그러나 이는 본 발명의 이해와 설명의 편의를 도모하기 위한 일 실시예에 불과하며, 본 발명은 이에 한정되지 아니한다. 이와 달리, 제1 회로층(125)과 제3 회로층(141)이 전기적 연결이 이루어지도록 비아(160)는 제1 회로층(125)과 제3 회로층(141) 사이에 형성될 수 있다. 8 to 12, the via 160 has been described as forming an electrical connection between the second circuit layer 155 and the third circuit layer 141. However, this is only one embodiment for the convenience of understanding and explanation of the present invention, the present invention is not limited thereto. Alternatively, the via 160 may be formed between the first circuit layer 125 and the third circuit layer 141 so that the first circuit layer 125 and the third circuit layer 141 are electrically connected. .

이와 같은 실시예에 따른 인쇄회로기판 제조방법은 금속박의 양면을 이용하여 회로패터닝을 하므로, 드라이필름이 밀착되는 면적의 확장으로 드라이필름의 밀착력을 높일 수 있다. 따라서, 쇼트에 의한 불량발생을 감소시켜 미세패턴을 구현할 수 있다.
In the printed circuit board manufacturing method according to the embodiment, the circuit patterning is performed by using both sides of the metal foil, so that the adhesion of the dry film can be increased by expanding the area where the dry film is in close contact. Therefore, it is possible to implement a fine pattern by reducing the occurrence of defects due to short.

이상에서는 본 발명의 일 측면에 따른 인쇄회로기판 제조방법에 대해 설명하였으며, 이하에서는 본 발명의 다른 측면에 따른 인쇄회로기판의 구조에 대해 설명하도록 한다. In the above description of the method for manufacturing a printed circuit board according to an aspect of the present invention, the following describes the structure of the printed circuit board according to another aspect of the present invention.

인쇄회로기판의 구조에 대하여 도 12를 참조하여 설명하도록 한다. 여기서, 앞서 설명한 동일한 기능을 하는 동일한 구성은 동일한 참조부호를 사용하고 중복되는 설명은 생략하도록 한다.The structure of the printed circuit board will be described with reference to FIG. 12. Here, the same configuration having the same function as described above uses the same reference numerals and duplicate description thereof will be omitted.

도 12를 참조하면, 인쇄회로기판(100)은 제1 회로층(125), 제2 회로층(155), 절연층(130), 제3 회로층(141) 및 비아(160)를 포함한다. Referring to FIG. 12, the printed circuit board 100 includes a first circuit layer 125, a second circuit layer 155, an insulating layer 130, a third circuit layer 141, and a via 160. .

절연층(130)은 폴리이미드 또는 에폭시 등의 수지일 수 있다. 절연층(130)의 일면에는 제1 회로층(125)이 매립될 수 있다. 제1 회로층(125)은 도금에 의해 형성될 수 있으며, 구리재질로 이루어질 수 있다.The insulating layer 130 may be a resin such as polyimide or epoxy. The first circuit layer 125 may be buried in one surface of the insulating layer 130. The first circuit layer 125 may be formed by plating, and may be made of copper.

절연층(130)의 일면에는 무전해도금에 의해 형성되는 금속박(115)이 구비될 수 있다. 금속박(115)에 전해도금을 통해 제2 회로층(155)이 형성될 수 있다.One surface of the insulating layer 130 may be provided with a metal foil 115 formed by electroless plating. The second circuit layer 155 may be formed on the metal foil 115 through electroplating.

제2 회로층(155)은 절연층(130)의 일면 상부에 돌출되며, 제1 회로층(125)과 전기적으로 단절된다. 이에 따라, 금속박(115)은 제1 회로층(125)과 제2 회로층(155)이 전기적으로 단절되도록 에칭된다. 제1 회로층(125)과 제2 회로층(155) 각각은 추후에 와이어 본딩 또는 플립칩 본딩의 공정으로 외부 전자부품과 연결될 수 있다. The second circuit layer 155 protrudes above one surface of the insulating layer 130 and is electrically disconnected from the first circuit layer 125. Accordingly, the metal foil 115 is etched such that the first circuit layer 125 and the second circuit layer 155 are electrically disconnected. Each of the first circuit layer 125 and the second circuit layer 155 may be connected to an external electronic component by a process of wire bonding or flip chip bonding.

제3 회로층(141)은 절연층(130)의 타면에 구비될 수 있다. 제3 회로층(141)은 무전해 동도금 및 전해 동도금을 통해 형성될 수 있다. 이외의 다양한 방법으로 제3 회로층(141)이 형성될 수 있음은 물론이다.The third circuit layer 141 may be provided on the other surface of the insulating layer 130. The third circuit layer 141 may be formed through electroless copper plating and electrolytic copper plating. Of course, the third circuit layer 141 may be formed by various methods other than the above.

비아(160)는 제2 회로층(155)과 제3 회로층(141)을 전기적으로 연결한다. 비아(160)는 절연층(130)에 드릴 또는 레이저 등에 의해 형성되는 홀(도 8 참조: 131)의 내벽이 도금되거나, 홀(131)의 내부가 전도성 물질로 충진되어 형성될 수 있다.The via 160 electrically connects the second circuit layer 155 and the third circuit layer 141. The via 160 may be formed by plating an inner wall of a hole (see FIG. 8) 131 formed by a drill or a laser in the insulating layer 130, or filling the inside of the hole 131 with a conductive material.

이와 같은 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연층의 일면 상하에 회로패턴이 형성되어, 회로패턴이 형성되는 면적이 증가될 수 있다. 회로패턴이 형성될 수 있는 면적이 절연층의 일면 넓이의 2배가 되어 드라이필름등이 부착될 수 있는 넓이가 2배로 증가하여 드라이필름의 접착력이 상승될 수 있다. 이에 따라, 드라이필름이 들뜨는 현상이 감소하여 쇼트에 의한 불량발생을 감소시켜 미세패턴을 구현할 수 있다. In the printed circuit board according to the exemplary embodiment of the present invention, a circuit pattern is formed on one surface of the insulating layer, and the area in which the circuit pattern is formed may be increased. The area in which the circuit pattern can be formed is twice the width of one surface of the insulating layer, and the area in which the dry film and the like can be attached is doubled, thereby increasing the adhesive force of the dry film. Accordingly, the phenomenon that the dry film is lifted is reduced, thereby reducing the occurrence of defects due to the short to implement a fine pattern.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

100: 인쇄회로기판
125: 제1 회로층
130: 절연층
141: 제3 회로층
155: 제2 회로층
160: 비아100: printed circuit board
125: first circuit layer
130: insulation layer
141: third circuit layer
155: second circuit layer
160: Via

Claims

Preparing a support layer on which metal foil is formed;
Forming a first plating resist having a pattern formed on one surface of the metal foil;
Plating a surface of the metal foil to form a first circuit layer;
Removing the first plating resist;
Stacking the support layer on one surface of the insulating layer so that the first circuit layer is embedded;
Removing the support layer;
Forming a second plating resist having a pattern formed on the other surface of the metal foil;
Plating a second surface of the metal foil to form a second circuit layer;
Removing the second plating resist; And
And etching the metal foil such that the first circuit layer and the second circuit layer are electrically disconnected.

The method of claim 1,
After forming the second circuit layer,
Each of the first circuit layer and the second circuit layer is formed above and below one surface of the insulating layer so that the separation distance of the pattern is far from each other.
The first circuit layer is embedded in the insulating layer, the second circuit layer is a printed circuit board manufacturing method, characterized in that protruding on one surface of the insulating layer.

The method of claim 1,
Preparing the support layer,
The method of manufacturing a printed circuit board comprising the step of forming a metal foil on the support layer by plating.

The method of claim 1,
After removing the support layer,
Forming a hole in the insulating layer further comprising a printed circuit board manufacturing method.

The method of claim 4, wherein
The other surface of the insulating layer is provided with a third circuit layer,
The forming of the second circuit layer may include plating the inner wall of the hole to electrically connect the second circuit layer and the third circuit layer.

An insulating layer having a first circuit layer embedded in one surface thereof; And
And a second circuit layer provided on one surface of the insulating layer and electrically disconnected from the first circuit layer and protruding above the insulating layer.

The method of claim 6,
And a metal foil electrically disconnected from the second circuit layer and provided between the second circuit layer and the insulating layer.

The method of claim 6,
The printed circuit board further comprises a third circuit layer formed on the other surface of the insulating layer.

9. The method of claim 8,
A printed circuit board, further comprising vias for electrically connecting the second circuit layer and the third circuit layer.