KR100972050B1 - Printed circuit board having embedded electronic component and method of manufacturing the same - Google Patents

Printed circuit board having embedded electronic component and method of manufacturing the same Download PDF

Info

Publication number
KR100972050B1
KR100972050B1 KR1020080110399A KR20080110399A KR100972050B1 KR 100972050 B1 KR100972050 B1 KR 100972050B1 KR 1020080110399 A KR1020080110399 A KR 1020080110399A KR 20080110399 A KR20080110399 A KR 20080110399A KR 100972050 B1 KR100972050 B1 KR 100972050B1
Authority
KR
South Korea
Prior art keywords
electronic device
metal foil
resin layer
printed circuit
circuit board
Prior art date
Application number
KR1020080110399A
Other languages
Korean (ko)
Other versions
KR20100051296A (en
Inventor
김운천
임순규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080110399A priority Critical patent/KR100972050B1/en
Publication of KR20100051296A publication Critical patent/KR20100051296A/en
Application granted granted Critical
Publication of KR100972050B1 publication Critical patent/KR100972050B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자 소자 내장 인쇄회로기판 및 그 제조 방법이 개시된다. 복수의 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서, 금속박(metal foil)에 전자 소자의 위치와 대응되도록 개구부를 형성하는 단계, 금속박과 전자 소자의 전극 사이에 광경화성 수지층을 개재하여, 전자 소자의 전극이 금속박을 향하도록 금속박에 전자 소자를 적층하는 단계, 전자 소자가 매립되도록 금속박에 절연층을 적층하는 단계, 광경화성 수지층의 일부에 광을 조사하여, 광경화성 수지층에 전자 소자의 전극이 노출되도록 비아홀(via hole)을 형성하는 단계, 비아홀에 전도성 물질을 충전하여 비아(via)를 형성하는 단계, 및 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법이 제공된다. 이와 같은 본 발명에 따르면, 비아홀의 형성에 있어 레이져를 사용하지 않으므로, 생산성을 향상시키고 제조 비용을 절감할 수 있다.An electronic device embedded printed circuit board and a method of manufacturing the same are disclosed. A method of manufacturing a printed circuit board having an electronic device having a plurality of electrodes formed thereon, the method comprising: forming an opening in a metal foil so as to correspond to a position of the electronic device, a photocurable resin layer between the metal foil and an electrode of the electronic device Laminating the electronic device to the metal foil so that the electrode of the electronic device faces the metal foil, laminating an insulating layer on the metal foil so that the electronic device is embedded, and irradiating light to a portion of the photocurable resin layer Forming a via hole to expose the electrode of the electronic device to the resin layer, forming a via by filling a conductive material in the via hole, and forming a circuit pattern to be electrically connected to the via. Provided is a method for manufacturing an electronic device embedded printed circuit board. According to the present invention, since the laser is not used to form the via holes, productivity can be improved and manufacturing costs can be reduced.

전자 소자, 광경화성 수지층, 개구부 Electronic device, photocurable resin layer, opening

Description

전자 소자 내장 인쇄회로기판 및 그 제조 방법{Printed circuit board having embedded electronic component and method of manufacturing the same}Printed circuit board having embedded electronic component and method of manufacturing the same

본 발명은 전자 소자 내장 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to an electronic device embedded printed circuit board and a method of manufacturing the same.

전자 산업의 발달에 따라, 전자 부품의 고기능화, 소형화에 대한 요구가 증가되고 있고, 이와 함께, 전자 소자가 실장된 인쇄회로기판의 박형화가 요구되고 있다.With the development of the electronic industry, there is an increasing demand for high functionalization and miniaturization of electronic components, and at the same time, there is a demand for thinning printed circuit boards on which electronic devices are mounted.

이에 인쇄회로기판의 표면에 전자 소자를 실장하는 기존의 표면 실장식(SMT, Surface Mount Technology)과는 다른 새로운 방식의 전자 소자 실장 방식이 대두되고 있다.Accordingly, a new method of mounting an electronic device, which is different from the existing surface mount technology (SMT) for mounting an electronic device on the surface of a printed circuit board, has emerged.

즉, 인쇄회로기판의 내부에, 반도체 칩과 같은 능동 부품이나 캐패시터(capacitor)와 같은 수동 부품을 매립시켜 부품의 고밀도화 및 신뢰성 향상을 추구하는 전자 소자(능동 및 수동 소자) 내장 인쇄회로기판에 대한 연구가 진행되고 있는 것이다.That is, a printed circuit board for electronic devices (active and passive devices) in which active components such as semiconductor chips or passive components such as capacitors are embedded in a printed circuit board to seek high density and reliability of components. Research is ongoing.

그러나, 종래 기술에 따른 전자 소자 내장 인쇄회로기판의 경우, 전자 소자 의 전극을 외부와 전기적으로 연결하는 비아를 형성하기 위한 비아홀 가공 공정에 있어, 레이져를 이용함으로써, 생산성이 떨어지고, 제조 비용이 증가하는 문제점이 있다.However, in the case of a printed circuit board incorporating an electronic device according to the prior art, in a via hole processing process for forming a via which electrically connects an electrode of an electronic device with the outside, productivity is reduced and manufacturing cost is increased by using a laser. There is a problem.

본 발명은, 생산성이 향상되고, 제조 비용이 절감된 전자 소자 내장 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.The present invention provides an electronic device-embedded printed circuit board with improved productivity and reduced manufacturing cost, and a method of manufacturing the same.

본 발명의 일 측면에 따르면, 복수의 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서, 금속박(metal foil)에 전자 소자의 위치와 대응되도록 개구부를 형성하는 단계, 금속박과 전자 소자의 전극 사이에 광경화성 수지층을 개재하여, 전자 소자의 전극이 금속박을 향하도록 금속박에 전자 소자를 적층하는 단계, 전자 소자가 매립되도록 금속박에 절연층을 적층하는 단계, 광경화성 수지층의 일부에 광을 조사하여, 광경화성 수지층에 전자 소자의 전극이 노출되도록 비아홀(via hole)을 형성하는 단계, 비아홀에 전도성 물질을 충전하여 비아(via)를 형성하는 단계, 및 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법이 제공된다.According to an aspect of the present invention, a method for manufacturing a printed circuit board containing an electronic device having a plurality of electrodes, comprising: forming an opening in a metal foil to correspond to the position of the electronic device, the metal foil and the electronic device Laminating the electronic device on the metal foil so that the electrode of the electronic device faces the metal foil, between the electrodes of the photocurable resin layer, laminating an insulating layer on the metal foil so that the electronic device is embedded, a part of the photocurable resin layer Irradiating light to form a via hole so that the electrode of the electronic device is exposed to the photocurable resin layer, filling the via hole with a conductive material to form a via, and electrically connecting the via Provided is a method for manufacturing an electronic device embedded printed circuit board including forming a circuit pattern.

이 때, 개구부는, 전자 소자의 전극을 모두 커버하되, 너비가 전자 소자의 너비 보다 작을 수 있다.In this case, the opening may cover all the electrodes of the electronic device, but the width may be smaller than the width of the electronic device.

또한, 광경화성 수지층은, 전자 소자의 전극을 모두 커버하되, 너비가 전자 소자의 너비 이하일 수 있다.In addition, the photocurable resin layer covers all the electrodes of the electronic device, but the width may be equal to or less than the width of the electronic device.

그리고, 개구부의 너비는 광경화성 수지층의 너비 보다 작을 수 있다.The width of the opening may be smaller than the width of the photocurable resin layer.

한편, 개구부를 형성하는 단계 이전에, 캐리어(carrier)에 금속박을 형성하는 단계를 더 포함하고, 절연층을 적층하는 단계와 비아홀을 형성하는 단계 사이에, 캐리어를 제거하는 단계를 더 포함할 수 있다.Meanwhile, before the opening is formed, the method may further include forming a metal foil on the carrier, and further comprising removing the carrier between laminating an insulating layer and forming a via hole. have.

본 발명의 실시예에 따르면, 비아홀의 형성에 있어 레이져를 사용하지 않으므로, 생산성을 향상시키고 제조 비용을 절감할 수 있다.According to the embodiment of the present invention, since the laser is not used in the formation of the via hole, productivity can be improved and manufacturing cost can be reduced.

본 발명에 따른 전자 소자 내장 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.In describing an embodiment of an electronic device embedded printed circuit board and a method of manufacturing the same according to the present invention with reference to the accompanying drawings, the same or corresponding components will be given the same reference numerals and redundant description thereof will be omitted. .

또한, 형성 또는 적층이라 함은, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the forming or lamination does not mean only the case where the components are in direct physical contact between each component, but also encompasses the case where other components are interposed between the components and the components are in contact with each other. Use it as a concept.

도 1은 본 발명의 일 실시예에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법을 나타낸 순서도이다. 도 2 내지 도 9는 본 발명의 일 실시예에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법의 각 공정을 나타낸 단면도이다.1 is a flowchart illustrating a method of manufacturing an electronic device-embedded printed circuit board 100 according to an exemplary embodiment of the present invention. 2 to 9 are cross-sectional views illustrating each process of the method for manufacturing the electronic device-embedded printed circuit board 100 according to the exemplary embodiment of the present invention.

본 실시예에 따르면, 도 1에 도시된 바와 같이, 복수의 전극(132)이 형성된 전자 소자(130)가 내장된 인쇄회로기판(100)을 제조하는 방법으로서, 금속박(metal foil, 110)에 전자 소자(130)의 위치와 대응되도록 개구부(116)를 형성하는 단계, 금속박(110)과 전자 소자(130)의 전극(132) 사이에 광경화성 수지층(160)을 개재하여, 전자 소자(130)의 전극(132)이 금속박(110)을 향하도록 금속박(110)에 전자 소자(130)를 적층하는 단계, 전자 소자(130)가 매립되도록 금속박(110)에 절연층(140)을 적층하는 단계, 광경화성 수지층(160)의 일부에 광을 조사하여, 광경화성 수지층(160)에 전자 소자(130)의 전극(132)이 노출되도록 비아홀(via hole, 152)을 형성하는 단계, 비아홀(152)에 전도성 물질을 충전하여 비아(via, 150)를 형성하는 단계, 및 비아(150)와 전기적으로 연결되도록 회로 패턴(170)을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판(100) 제조 방법이 제시된다.According to the present embodiment, as shown in FIG. 1, as a method of manufacturing the printed circuit board 100 in which the electronic device 130 having the plurality of electrodes 132 is formed, is formed on a metal foil 110. The opening 116 is formed to correspond to the position of the electronic device 130, and the electronic device includes a photocurable resin layer 160 between the metal foil 110 and the electrode 132 of the electronic device 130. The electronic device 130 is laminated on the metal foil 110 so that the electrode 132 of the 130 faces the metal foil 110, and the insulating layer 140 is laminated on the metal foil 110 so that the electronic device 130 is embedded. Irradiating light to a portion of the photocurable resin layer 160 to form a via hole 152 in the photocurable resin layer 160 so that the electrode 132 of the electronic device 130 is exposed. Filling the via hole 152 with a conductive material to form a via 150, and forming a circuit pattern 170 to be electrically connected to the via 150. Provided is a method of manufacturing an electronic device embedded printed circuit board 100 including the steps of:

이와 같은 본 실시예에 따르면, 전자 소자(130)의 전극(132)을 커버하도록 전자 소자(130)에 광경화성 수지층(160)을 형성함으로써, 레이져를 사용하지 않고 비아홀(152)을 형성할 수 있으며, 이에 따라, 생산성을 향상시키고 제조 비용을 절감할 수 있다.According to the present exemplary embodiment, the photocurable resin layer 160 is formed on the electronic device 130 to cover the electrode 132 of the electronic device 130, thereby forming the via hole 152 without using a laser. As a result, it is possible to improve productivity and reduce manufacturing costs.

또한, 광경화성 수지층(160)을 비아홀(152)의 형성을 위하여 필요한 부분에만 국부적으로 형성함으로써, 제조 비용을 절감할 수 있다.In addition, the photocurable resin layer 160 may be locally formed only in a portion necessary for forming the via hole 152, thereby reducing manufacturing cost.

이하, 도 1 내지 도 9를 참조하여, 각 공정에 대하여 보다 상세히 설명하도록 한다.Hereinafter, each process will be described in more detail with reference to FIGS. 1 to 9.

먼저, 도 2에 도시된 바와 같이, 캐리어(190)에 금속박(110)을 형성하고(S110), 금속박(110)에 전자 소자(130)의 위치와 대응되도록 개구부(116)를 형성한다(S120).First, as shown in FIG. 2, the metal foil 110 is formed on the carrier 190 (S110), and the opening 116 is formed on the metal foil 110 to correspond to the position of the electronic device 130 (S120). ).

우선, 캐리어(190)와 금속박(110) 사이에 발포 수지(195)를 개재하여, 캐리어(190) 상에 금속박(110)을 형성한다. 이에 따라, 이후 공정에서 발포 수지(195)를 이용하여 캐리어(190)를 보다 용이하게 제거할 수 있다.First, the metal foil 110 is formed on the carrier 190 via the foamed resin 195 between the carrier 190 and the metal foil 110. Accordingly, the carrier 190 may be more easily removed using the foamed resin 195 in a later step.

이어서, 금속박(110)의, 전자 소자(130)의 위치와 대응되는 위치에 개구부(116)를 형성한다. 이러한 개구부(116)를 형성함으로써, 추후 개구부(116)를 통해 광경화성 수지층(160)에 광을 조사하여 보다 용이하게 비아홀(152)을 형성할 수 있다.Next, the opening 116 is formed in the position corresponding to the position of the electronic element 130 of the metal foil 110. By forming the opening 116, the via hole 152 may be more easily formed by irradiating light to the photocurable resin layer 160 through the opening 116 later.

이러한 개구부(116)는, 전자 소자(130)의 전극(132)을 모두 커버하되, 너비(도 9의 d1)가 전자 소자(130)의 너비(도 9의 d2) 보다 작도록 형성될 수 있다. 즉, 전자 소자(130)의 전극(132)은 개구부(116) 상에 모두 위치하게 되나, 이러한 개구부(116)의 사이즈는 전자 소자(130) 보다 작은 것이다.The opening 116 may cover all of the electrodes 132 of the electronic device 130, but may be formed such that the width (d1 of FIG. 9) is smaller than the width (d2 of FIG. 9) of the electronic device 130. . That is, the electrodes 132 of the electronic device 130 are all located on the opening 116, but the size of the opening 116 is smaller than that of the electronic device 130.

이와 같이 개구부(116)의 너비(도 9의 d1)가 전자 소자(130)의 너비(도 9의 d2) 보다 작음으로써, 전자 소자(130)가 개구부(116)를 통과하지 않고 금속박(110)에 효과적으로 적층될 수 있으므로, 별도의 지지 수단이 필요치 않게 된다.As such, the width of the opening 116 (d1 of FIG. 9) is smaller than the width of the electronic device 130 (d2 of FIG. 9), so that the electronic device 130 does not pass through the opening 116 and the metal foil 110. Since it can be effectively stacked on, there is no need for a separate support means.

다음으로, 도 3에 도시된 바와 같이, 금속박(110)과 전자 소자(130)의 전극(132) 사이에 광경화성 수지층(160)을 개재하여, 전자 소자(130)의 전극(132)이 금속박(110)을 향하도록 금속박(110)에 전자 소자(130)를 적층한다(S130). 전자 소자(130)에 형성된 복수의 전극(132)이 광경화성 수지층(160)에 의해 커버되도록 전자 소자(130)의 일면 상에 광경화성 수지층(160)을 형성하는 공정이다.Next, as shown in FIG. 3, the electrode 132 of the electronic device 130 is interposed between the metal foil 110 and the electrode 132 of the electronic device 130 via the photocurable resin layer 160. The electronic device 130 is laminated on the metal foil 110 so as to face the metal foil 110 (S130). The photocurable resin layer 160 is formed on one surface of the electronic device 130 such that the plurality of electrodes 132 formed on the electronic device 130 are covered by the photocurable resin layer 160.

이에 따라, 이후 공정에서, 기존의 레이져 등을 이용하지 않고, 단순히 광에 의해 일부 영역을 경화시킴으로써 비아홀(152)을 천공할 수 있으므로, 제조 비용을 현저히 절감시킬 수 있고, 생산성 역시 향상시킬 수 있다.Accordingly, in the subsequent process, since the via hole 152 can be drilled by simply curing some regions by light without using an existing laser or the like, manufacturing cost can be significantly reduced and productivity can be improved. .

상술한 S120 공정에 의하여, 금속박(110)에는 전자 소자(130)와 상응하는 개구부(116)가 형성되어 있으므로, 이 개구부(116)의 위치와 전자 소자(130)의 위치를 정렬시킨 후, 금속박(110)과 전자 소자(130) 사이에 광경화성 수지층(160)을 개재하여 전자 소자(130)를 금속박(110)에 적층 및 고정시키는 것이다.Since the opening 116 corresponding to the electronic element 130 is formed in the metal foil 110 by the above-described S120 process, after the position of the opening 116 is aligned with the position of the electronic element 130, the metal foil 110 is formed. The electronic device 130 is laminated and fixed to the metal foil 110 via the photocurable resin layer 160 between the electronic device 130 and the electronic device 130.

이 때, 개구부(116)의 너비(도 9의 d1)는 광경화성 수지층(160)의 너비(도 9의 d3) 보다 작을 수 있다. 이에 따라, 광경화성 수지층(160)이 접착층으로서의 기능도 수행할 수 있어, 별도의 접착층이 필요치 않으므로, 제조 비용 및 제조 공정을 줄일 수 있다.In this case, the width (d1 of FIG. 9) of the opening 116 may be smaller than the width (d3 of FIG. 9) of the photocurable resin layer 160. Accordingly, the photocurable resin layer 160 may also perform a function as an adhesive layer, so that a separate adhesive layer is not required, thereby reducing manufacturing cost and manufacturing process.

또한, 광경화성 수지층(160)은, 전자 소자(130)의 전극(132)을 모두 커버하되, 너비(도 9의 d3)가 전자 소자(130)의 너비(도 9의 d2) 이하가 되도록 형성될 수 있다.In addition, the photocurable resin layer 160 covers all the electrodes 132 of the electronic device 130, but the width (d3 in FIG. 9) is equal to or less than the width (d2 in FIG. 9) of the electronic device 130. Can be formed.

즉, 광경화성 수지층(160)은 전자 소자(130)의 일면 중, 광에 의한 패터닝에 의하여 비아홀(152)을 형성할 필요가 있는 영역, 즉, 전극(132)이 형성된 위치에 상응하는 영역에만 형성될 수 있으므로, 제조 비용을 절감할 수 있다.That is, the photocurable resin layer 160 is a region of one surface of the electronic device 130 that needs to form the via hole 152 by patterning by light, that is, a region corresponding to the position where the electrode 132 is formed. Since it can be formed only in the manufacturing cost can be reduced.

이와 같은 광경화성 수지층(160)은, 광에 의해 패터닝이 가능한 수지로서, 최종 인쇄회로기판(100)에도 잔존하게 되므로, 기판 절연체로서의 특성, 즉, 강도, 내열성 및 내흡습성 등을 만족시킬 필요가 있다.Since the photocurable resin layer 160 is a resin which can be patterned by light and remains on the final printed circuit board 100, it is necessary to satisfy the characteristics as the substrate insulator, that is, the strength, heat resistance, and hygroscopicity. There is.

다음으로, 도 4에 도시된 바와 같이, 전자 소자(130)가 매립되도록 금속박(110)에 절연층(140)을 적층하고(S140), 예를 들어, 반경화 상태의 절연층(140)을 전자 소자(130)를 커버하도록 금속박(110)에 적층하여 전자 소자(130)를 매립시킨다. 이후 경화 공정을 통하여 반경화 상태의 절연층(140)을 경화시킬 수 있다.Next, as shown in FIG. 4, the insulating layer 140 is laminated on the metal foil 110 so that the electronic device 130 is embedded (S140), for example, the insulating layer 140 in a semi-cured state is formed. The electronic device 130 is embedded by laminating the metal foil 110 to cover the electronic device 130. Thereafter, the insulating layer 140 in a semi-cured state may be cured through a curing process.

다음으로, 도 5에 도시된 바와 같이, 캐리어(190)를 제거한다(S150). 금속박(110)이 캐리어(190)에 형성된 상태에서 전술한 공정들이 수행되므로, 광경화성 수지층(160)에 비아홀(152)을 형성하기 위해서는 캐리어(190)를 제거하여야 한다.Next, as shown in FIG. 5, the carrier 190 is removed (S150). Since the aforementioned processes are performed while the metal foil 110 is formed on the carrier 190, the carrier 190 must be removed to form the via holes 152 in the photocurable resin layer 160.

다음으로, 도 6에 도시된 바와 같이, 광경화성 수지층(160)의 일부에 광을 조사하여, 광경화성 수지층(160)에 전자 소자(130)의 전극(132)이 노출되도록 비아홀(152)을 형성한다(S160). 상술한 바와 같이, 전자 소자(130)의 전극(132)은 광경화성 수지층(160)에 의해 커버되므로, 이 광경화성 수지층(160)의 일부에 광을 조사함으로써, 비아(150)의 형성을 위한 비아홀(152)을 천공할 수 있다.Next, as shown in FIG. 6, a portion of the photocurable resin layer 160 is irradiated with light to expose the via hole 152 to expose the electrode 132 of the electronic device 130 to the photocurable resin layer 160. ) Is formed (S160). As described above, since the electrode 132 of the electronic element 130 is covered by the photocurable resin layer 160, the via 150 is formed by irradiating a part of the photocurable resin layer 160 with light. The via hole 152 may be drilled for.

즉, 광경화성 수지층(160) 상에, 예를 들어, 마스크(mask)를 이용하여 광경화성 수지층(160)의 비아홀(152)이 형성될 영역, 즉, 전자 소자(130)의 전극(132) 위치와 상응하는 위치에, 광, 예를 들어, 자외선(UV)을 조사하여, 이 영역을 선택 적으로 제거함으로써, 레이져 등을 사용하지 않고도, 전자 소자(130)의 전극(132)을 외부로 노출시키는 비아홀(152)을 형성할 수 있다.That is, on the photocurable resin layer 160, for example, a region in which the via hole 152 of the photocurable resin layer 160 is to be formed using a mask, that is, the electrode of the electronic element 130 ( 132 is irradiated with light, for example ultraviolet (UV) light, to selectively remove this area, thereby removing the electrode 132 of the electronic device 130 without using a laser or the like. The via hole 152 may be formed to be exposed to the outside.

다음으로, 도 7에 도시된 바와 같이, 비아홀(152)에 전도성 물질을 충전하여 비아(150)를 형성한다(S170). 즉, 도금 등의 방식에 의하여 비아홀(152) 내부에 전도성 물질을 충전함으로써, 비아(150)를 형성할 수 있다.Next, as shown in FIG. 7, the via 150 is filled with the conductive material to form the via 150 (S170). That is, the via 150 may be formed by filling a conductive material in the via hole 152 by plating or the like.

이 때, 비아(150)를 형성하기 위한 도금에 의하여 금속박(110)의 표면에도 도 7에 도시된 바와 같은 금속층이 형성될 수 있다. 이러한 금속층은 추후 공정에 의하여 회로 패턴(170)이 될 수 있다.In this case, a metal layer as shown in FIG. 7 may be formed on the surface of the metal foil 110 by plating to form the vias 150. The metal layer may be the circuit pattern 170 by a later process.

다음으로, 도 8에 도시된 바와 같이, 비아(150)와 전기적으로 연결되도록 회로 패턴(170)을 형성한다(S180). 전술한 공정에 의하여 비아(150)와 함께 형성된 금속층의 일부를 에칭하여 제거함으로써, 비아(150)와 전기적으로 연결되는 회로 패턴(170)을 형성할 수 있다.Next, as shown in FIG. 8, a circuit pattern 170 is formed to be electrically connected to the via 150 (S180). By etching and removing a portion of the metal layer formed with the vias 150 by the above-described process, a circuit pattern 170 electrically connected to the vias 150 may be formed.

다음으로, 도 9에 도시된 바와 같이, 회로 패턴(170)의 일부가 노출되도록 절연층(140)에 솔더 레지스트(180)를 형성한다. 회로 패턴(170)의 일부는, 외부 장치와의 전기적 연결을 위하여 패드(pad)로서 제공되므로, 이러한 패드 영역은 외부로 노출되고, 패드 영역을 제외한 나머지 회로 패턴(170)은 솔더 레지스트(180)에 의하여 보호된다.Next, as shown in FIG. 9, a solder resist 180 is formed on the insulating layer 140 so that a part of the circuit pattern 170 is exposed. Since a portion of the circuit pattern 170 is provided as a pad for electrical connection with an external device, such pad area is exposed to the outside, and the remaining circuit pattern 170 except for the pad area is solder resist 180. Is protected.

이러한 솔더 레지스트(180)는 공지된 포토 리소그래피 등의 방식에 의하여 형성될 수 있다.The solder resist 180 may be formed by a known photolithography method.

이하, 도 10 내지 도 17을 참조하여, 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법의 변형된 실시예에 대하여 설명하도록 한다.10 to 17, a modified embodiment of a method for manufacturing an electronic device embedded printed circuit board 100 according to an exemplary embodiment will be described.

도 10 내지 도 17은 본 발명의 변형된 실시예에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법의 각 공정을 나타낸 단면도.10 to 17 are cross-sectional views illustrating respective processes of a method of manufacturing an electronic device-embedded printed circuit board 100 according to a modified embodiment of the present invention.

본 변형 실시예에 따르면, 도 10에 도시된 바와 같이, 캐리어(190)에 금속박(110)을 형성하고(S110), 금속박(110)과 전자 소자(130)의 전극(132) 사이에 광경화성 수지층(160)을 개재하여, 전자 소자(130)의 전극(132)이 금속박(110)을 향하도록 금속박(110)에 전자 소자(130)를 적층한다(S130).According to this modified embodiment, as shown in FIG. 10, the metal foil 110 is formed on the carrier 190 (S110), and the photocurable property is formed between the metal foil 110 and the electrode 132 of the electronic device 130. The electronic device 130 is laminated on the metal foil 110 so that the electrode 132 of the electronic device 130 faces the metal foil 110 via the resin layer 160 (S130).

이어서, 도 11에 도시된 바와 같이, 전자 소자(130)가 매립되도록 금속박(110)에 절연층(140)을 적층하고(S140), 도 12에 도시된 바와 같이, 캐리어(190)를 제거한다(S150).Subsequently, as shown in FIG. 11, the insulating layer 140 is laminated on the metal foil 110 so that the electronic device 130 is embedded (S140), and as shown in FIG. 12, the carrier 190 is removed. (S150).

이 후, 도 13에 도시된 바와 같이, 금속박(110)에 전자 소자(130)의 위치와 대응되도록 개구부(116)를 형성하고(S120), 도 14에 도시된 바와 같이, 광경화성 수지층(160)의 일부에 광을 조사하여, 광경화성 수지층(160)에 전자 소자(130)의 전극(132)이 노출되도록 비아홀(152)을 형성한다(S160)After that, as shown in FIG. 13, an opening 116 is formed in the metal foil 110 to correspond to the position of the electronic element 130 (S120), and as shown in FIG. 14, the photocurable resin layer ( A portion of 160 is irradiated with light to form a via hole 152 so that the electrode 132 of the electronic device 130 is exposed to the photocurable resin layer 160 (S160).

다음으로, 도 15에 도시된 바와 같이, 비아홀(152)에 전도성 물질을 충전하여 비아(150)를 형성하고(S170), 도 16에 도시된 바와 같이, 비아(150)와 전기적으로 연결되도록 회로 패턴(170)을 형성한 후(S180), 도 17에 도시된 바와 같이, 회로 패턴(170)의 일부가 노출되도록 절연층(140)에 솔더 레지스트(180)를 형성한다.Next, as shown in FIG. 15, the via hole 152 is filled with a conductive material to form the via 150 (S170), and as shown in FIG. 16, the circuit is electrically connected to the via 150. After forming the pattern 170 (S180), as shown in FIG. 17, a solder resist 180 is formed on the insulating layer 140 to expose a portion of the circuit pattern 170.

이와 같은 본 변형 실시예의 경우, 개구부(116)를 형성하는 공정(S120)이 캐 리어(190)를 제거하는 공정(S150) 이후에 수행된다는 점 이외에는, 전술한 일 실시예와 공정의 순서 및 세부 사항이 동일 또는 유사하므로, 보다 상세한 설명은 생략하도록 한다.In this modified embodiment, except that the process of forming the opening 116 (S120) is performed after the process of removing the carrier 190 (S150), the order and details of the above-described embodiment and the process are described. Since the details are the same or similar, more detailed description will be omitted.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.As mentioned above, although an embodiment of the present invention has been described, those of ordinary skill in the art may add, change, delete or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention may be modified and changed in various ways, etc., which will also be included within the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 전자 소자 내장 인쇄회로기판 제조 방법을 나타낸 순서도.1 is a flow chart showing a method for manufacturing a printed circuit board embedded with an electronic device according to an embodiment of the present invention.

도 2 내지 도 9는 본 발명의 일 실시예에 따른 전자 소자 내장 인쇄회로기판 제조 방법의 각 공정을 나타낸 단면도.2 to 9 are cross-sectional views showing each step of the method for manufacturing a printed circuit board with electronic devices according to an embodiment of the present invention.

도 10 내지 도 17은 본 발명의 변형된 실시예에 따른 전자 소자 내장 인쇄회로기판 제조 방법의 각 공정을 나타낸 단면도.10 to 17 are cross-sectional views illustrating respective processes of a method for manufacturing a printed circuit board having an electronic device according to a modified embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 인쇄회로기판 110: 금속박100: printed circuit board 110: metal foil

116: 개구부 130: 전자 소자116: opening 130: electronic device

132: 전극 140: 절연층132: electrode 140: insulating layer

150: 비아 152: 비아홀150: via 152: via hole

160: 광경화성 수지층 170: 회로 패턴160: photocurable resin layer 170: circuit pattern

180: 솔더 레지스트 195: 발포 수지180: solder resist 195: foamed resin

190: 캐리어190: carrier

Claims (5)

복수의 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서,A method of manufacturing a printed circuit board having an electronic device having a plurality of electrodes formed therein, 금속박(metal foil)에 상기 전자 소자의 위치와 대응되도록 개구부를 형성하는 단계;Forming an opening in a metal foil to correspond to the position of the electronic device; 상기 금속박과 상기 전자 소자의 전극 사이에 광경화성 수지층을 개재하여, 상기 전자 소자의 전극이 상기 금속박을 향하도록 상기 금속박에 상기 전자 소자를 적층하는 단계;Stacking the electronic device on the metal foil such that an electrode of the electronic device faces the metal foil through a photocurable resin layer between the metal foil and the electrode of the electronic device; 상기 전자 소자가 매립되도록 상기 금속박에 절연층을 적층하는 단계;Stacking an insulating layer on the metal foil to embed the electronic device; 상기 광경화성 수지층의 일부에 광을 조사하여, 상기 광경화성 수지층에 상기 전자 소자의 전극이 노출되도록 비아홀(via hole)을 형성하는 단계;Irradiating light on a portion of the photocurable resin layer to form a via hole to expose the electrode of the electronic device to the photocurable resin layer; 상기 비아홀에 전도성 물질을 충전하여 비아(via)를 형성하는 단계; 및Filling the via hole with a conductive material to form a via; And 상기 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법.And forming a circuit pattern to be electrically connected to the via. 제1항에 있어서,The method of claim 1, 상기 개구부는, 상기 전자 소자의 전극을 모두 커버하되, 너비가 상기 전자 소자의 너비 보다 작은 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방 법.The opening covers the electrodes of the electronic device, the width is less than the width of the electronic device characterized in that the printed circuit board manufacturing method. 제1항에 있어서,The method of claim 1, 상기 광경화성 수지층은, 상기 전자 소자의 전극을 모두 커버하되, 너비가 상기 전자 소자의 너비 이하인 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.The photocurable resin layer covers all of the electrodes of the electronic device, the width of the electronic device embedded printed circuit board, characterized in that less than the width of the electronic device. 제1항에 있어서,The method of claim 1, 상기 개구부의 너비는 광경화성 수지층의 너비 보다 작은 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.The width of the opening is less than the width of the photocurable resin layer, the electronic device embedded printed circuit board manufacturing method. 제1항에 있어서,The method of claim 1, 상기 개구부를 형성하는 단계 이전에,Prior to forming the opening, 캐리어(carrier)에 상기 금속박을 형성하는 단계를 더 포함하고,The method may further include forming the metal foil on a carrier. 상기 절연층을 적층하는 단계와 상기 비아홀을 형성하는 단계 사이에,Between stacking the insulating layer and forming the via hole, 상기 캐리어를 제거하는 단계를 더 포함하는 전자 소자 내장 인쇄회로기판 제조 방법.Removing the carrier further comprises the electronic device embedded printed circuit board manufacturing method.
KR1020080110399A 2008-11-07 2008-11-07 Printed circuit board having embedded electronic component and method of manufacturing the same KR100972050B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080110399A KR100972050B1 (en) 2008-11-07 2008-11-07 Printed circuit board having embedded electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110399A KR100972050B1 (en) 2008-11-07 2008-11-07 Printed circuit board having embedded electronic component and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100051296A KR20100051296A (en) 2010-05-17
KR100972050B1 true KR100972050B1 (en) 2010-07-23

Family

ID=42277086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110399A KR100972050B1 (en) 2008-11-07 2008-11-07 Printed circuit board having embedded electronic component and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100972050B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066115A (en) * 2003-09-18 2006-06-15 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module
KR100687976B1 (en) 2003-04-01 2007-02-27 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module and an electronic module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687976B1 (en) 2003-04-01 2007-02-27 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module and an electronic module
KR20060066115A (en) * 2003-09-18 2006-06-15 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module

Also Published As

Publication number Publication date
KR20100051296A (en) 2010-05-17

Similar Documents

Publication Publication Date Title
KR101015651B1 (en) Chip embedded printed circuit board and manufacturing method thereof
KR101015704B1 (en) Chip embedded printed circuit board and manufacturing method thereof
US7550320B2 (en) Method of fabricating substrate with embedded component therein
KR100836651B1 (en) Chip embedded pcb and manufacturing method thereof
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
KR102472945B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US20120008287A1 (en) Electronic component module and method of manufacturing the same
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
KR20140079203A (en) Embedded package and method for manufacturing the same
US20150144384A1 (en) Packaging substrate and fabrication method thereof
US20210315093A1 (en) Dielectric Layer for Component Carrier With Varying Material Properties
JP5659234B2 (en) Component built-in board
KR101048515B1 (en) Electronic printed circuit board and its manufacturing method
KR101047484B1 (en) Electronic printed circuit board and its manufacturing method
KR100972050B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
KR100972051B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
TWI449147B (en) Method for embedding electronic component into multi-layer substrate
KR20150136914A (en) Manufacturing method of printed circuit board
KR101609268B1 (en) Embedded board and method of manufacturing the same
KR101013994B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
KR101084776B1 (en) Substrate having embedded electronic devices and method of manufacturing the same
JP2005026470A (en) Module with built-in component and its manufacturing method
KR100986831B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
CN105282972A (en) Printed circuit board having an embedded device, semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee