KR101084776B1 - Substrate having embedded electronic devices and method of manufacturing the same - Google Patents

Substrate having embedded electronic devices and method of manufacturing the same Download PDF

Info

Publication number
KR101084776B1
KR101084776B1 KR1020100084236A KR20100084236A KR101084776B1 KR 101084776 B1 KR101084776 B1 KR 101084776B1 KR 1020100084236 A KR1020100084236 A KR 1020100084236A KR 20100084236 A KR20100084236 A KR 20100084236A KR 101084776 B1 KR101084776 B1 KR 101084776B1
Authority
KR
South Korea
Prior art keywords
electronic device
insulating layer
base substrate
substrate
electrode
Prior art date
Application number
KR1020100084236A
Other languages
Korean (ko)
Inventor
이승은
이두환
정태성
신이나
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100084236A priority Critical patent/KR101084776B1/en
Application granted granted Critical
Publication of KR101084776B1 publication Critical patent/KR101084776B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A substrate having embedded electronic devices and a method of manufacturing the same are provided to directly connect the electrode of an electrode device to a circuit pattern with damage by arranging an electronic device in the lower part of the electronic device. CONSTITUTION: A base substrate(101) has a cavity. An electronic component(200) is included in the cavity of the base substrate. An insulating layer is laminated in the base substrate. A circuit layer(500) comprises a circuit pattern formed in the insulating layer. The electrode of the electric component is protruded from one side of the base substrate.

Description

전자소자 내장 기판 및 그 제조방법 {Substrate having embedded electronic devices and method of manufacturing the same}Substrate having embedded electronic devices and method of manufacturing the same

본 발명은 전자소자 내장 기판 및 그 제조방법에 관한 것이다.
The present invention relates to an electronic device embedded substrate and a method of manufacturing the same.

최근, 휴대용 단말기 및 노트북의 보급에 수반하여 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자소자의 고밀도화가 필요하다.
BACKGROUND Recently, electronic devices requiring high speed operation have been widely used with the spread of portable terminals and notebook computers. Accordingly, a printed circuit board capable of high speed operation has been demanded. Such high speed operation requires high density of wiring and electronic elements in a printed circuit board.

이러한 고밀도화를 달성하기 위한 수단으로 빌드업(build up) 방법이 알려져 있다. As a means for achieving such a high density, a build up method is known.

빌드업 방법은, 예를 들면, 동박 에칭(etching) 등에 의해 배선이 형성되는 양면 동장 유리 에폭시(glass epoxy) 등으로 되는 코어(core) 기판의 표면에 감광성 수지를 도포한 후 노광 현상하고 비어홀(via hole)을 구비하는 절연층을 형성한 뒤, 그 표면에 무전해 동도금을 행한다.In the build-up method, after the photosensitive resin is applied to the surface of a core substrate made of a double-sided copper-clad glass epoxy or the like on which wiring is formed by, for example, copper foil etching, exposure is developed and a via hole ( After forming an insulating layer having a via hole, electroless copper plating is performed on the surface.

이어서, 레지스트(resist) 도포, 에칭(etching) 및 레지스트 제거에 의하여 비어홀 도체 및 배선 회로층을 형성한다. 다음, 상기 감광성 수지에 의한 절연층의 형성과 비어홀 도체 및 배선 회로층을 형성하는 과정을 반복한 후, 드릴 등에 의하여 스루홀(through hole)을 형성하고 스루홀 내에 도금층을 형성하여 층간 배선 회로층을 접속하게 한다. Subsequently, the via hole conductor and the wiring circuit layer are formed by applying resist, etching, and removing the resist. Next, after repeating the formation of the insulating layer by the photosensitive resin and the formation of the via hole conductor and the wiring circuit layer, a through hole is formed by a drill or the like and a plating layer is formed in the through hole to form an interlayer wiring circuit layer. To connect.

이어서, 프리프레그(prepreg)라고 불리는 유기 수지를 포함하는 평판의 표면에 동박을 적층한 후, 이것을 에칭한 후 미세한 회로를 형성하고 적층한다. 다음, 마이크로 드릴을 이용하여 스루홀을 펀칭한 후 홀 내부에 도금법에 의하여 금속을 부착시켜 스루홀 도체를 형성함으로써 각 층간을 전기적으로 접속한다. Next, after copper foil is laminated | stacked on the surface of the flat plate containing organic resin called prepreg, after etching this, a fine circuit is formed and laminated | stacked. Next, after the through-hole is punched out using a micro-drill, the metal is attached to the inside of the hole by a plating method to form a through-hole conductor to electrically connect each layer.

상술한 빌드업 방법에 의해서 형성되는 인쇄회로기판의 경우, 고밀도 배선이 가능하다. 그러나 인쇄회로기판에 여러 가지의 전기소자를 탑재하는 경우에는 기판의 표면에 실장할 수밖에 없기 때문에 기판의 소형화에는 한계가 있었다.
In the case of the printed circuit board formed by the build-up method described above, high density wiring is possible. However, when various electric elements are mounted on a printed circuit board, there is a limit to the miniaturization of the board because it can only be mounted on the surface of the board.

이와 같은 문제를 해결하기 위하여, 최근에는 기판을 절연체 등에 임베딩(embedding)하는 방법이 제안되고 있다. 즉, 절연체의 내부에 전자소자가 내장되는 홀을 형성한 후 전자소자를 위치시켜 충전재 등을 이용하여 고정하는 방법이다. 이와 같은 임베딩 공정에 의하면, 전기소자가 기판의 표면에 실장되는 것이 아니라 기판의 내부에 임베딩되기 때문에 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하다.
In order to solve such a problem, a method of embedding a substrate into an insulator or the like has recently been proposed. That is, after forming a hole in which the electronic device is embedded in the insulator, the electronic device is positioned and fixed using a filler or the like. According to the embedding process, not only the electric element is embedded on the surface of the substrate but also the inside of the substrate, so that the substrate can be miniaturized and densified, and the substrate can also have high performance.

이하, 도 1 내지 도 8을 참조하여 종래기술의 일 실시예에 따른 전자소자 내장 기판(10)의 제조방법을 설명한다.
Hereinafter, a method of manufacturing the electronic device embedded substrate 10 according to an exemplary embodiment of the prior art will be described with reference to FIGS. 1 to 8.

도 1을 참조하면, 캐비티(12)를 갖는 코어 절연층(11)을 준비한다.Referring to FIG. 1, a core insulating layer 11 having a cavity 12 is prepared.

이어서, 도 2를 참조하면, 코어 절연층(11)의 일면에 테이프(13)를 부착한 후, 도 3을 참조하면, 전극(21)이 테이프(13)에 탑재되도록 전자소자(20)을 캐비티(12)에 내장한다.Next, referring to FIG. 2, after the tape 13 is attached to one surface of the core insulating layer 11, and referring to FIG. 3, the electronic device 20 is mounted so that the electrode 21 is mounted on the tape 13. It is built in the cavity 12.

이어서, 도 4를 참조하면, 코어 절연층(11)의 타면에 제1동박층(31)과 제1절연층(32)으로 된 제1적층체(30)를 적층한다.Next, referring to FIG. 4, the first laminated body 30 including the first copper foil layer 31 and the first insulating layer 32 is laminated on the other surface of the core insulating layer 11.

이어서, 도 5를 참조하면, 테이프(13)를 제거하고, 도 6을 참조하면, 코어 절연층(11)의 일면에 제2동박층(41)과 제2절연층(42)으로 된 제2적층체(40)를 적층하여 전자소자(20)을 매립한다.Next, referring to FIG. 5, the tape 13 is removed. Referring to FIG. 6, a second copper foil layer 41 and a second insulating layer 42 are formed on one surface of the core insulating layer 11. The stack 40 is stacked to embed the electronic device 20.

이어서, 도 7을 참조하면, 제1동박층(31)과 제2동박층(41)을 제거하고, 도 8을 참조하면, 회로패턴(51, 52)을 포함하는 회로층(50)을 형성한다. 이때, 전층 도통을 위한 스루홀(53)과 회로패턴(52)과 전자소자(20)의 전극(21)을 접속시키기 위한 접속비아(54)를 레이저를 이용하여 형성하는 것이 전형적이다.
Subsequently, referring to FIG. 7, the first copper foil layer 31 and the second copper foil layer 41 are removed, and referring to FIG. 8, the circuit layer 50 including the circuit patterns 51 and 52 is formed. do. At this time, it is typical to form a connection via 54 for connecting the through hole 53, the circuit pattern 52, and the electrode 21 of the electronic device 20 for the entire layer conduction with a laser.

이러한 임베딩 제품의 경우, 전자소자와 기판의 전기적 연결을 위하여 사용하는 레이저 비아의 경우, 레이저에 의한 공차에 의해 미세 피치의 전자소자에 적용이 어렵다.
In the case of such an embedded product, a laser via used for electrical connection between an electronic device and a substrate is difficult to apply to an electronic device having a fine pitch due to a laser tolerance.

이에 따라, 미세 피치 전자소자를 내장하기 위해서 전자소자와 기판의 연결을 도금을 통한 패터닝으로 하는 방법이 있다. 그러나, 이러한 방법에서 역시, 전자소자를 고정하기 위하여 테이프를 사용하는데 이 테이프는 공정 중간에 제거해야하고, 제거하는 과정에서 접착제(adhesive) 성분이 제품에 남아있을 수 있어 추가로 이러한 테이프 잔사를 제거하는 공정이 필요하다. 또한, 전자소자의 전극이 테이프 위에 위치하게 됨에 따라 2차 적층 후 전자소자까지의 수지 제거량이 많아져 수지를 제거하는 공정이 어려워지는 단점이 있다. Accordingly, in order to embed the fine pitch electronic device, there is a method of patterning the connection between the electronic device and the substrate by plating. However, this method also uses tape to secure the electronics, which must be removed in the middle of the process, and in the process of removal, an adhesive component may remain in the product to further remove these tape residues. It is necessary to process. In addition, as the electrode of the electronic device is positioned on the tape, the amount of resin removal to the electronic device after the second lamination increases, which makes it difficult to remove the resin.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 전자소자가 코어 영역에서 조금 더 아래에 위치되고 전자소자의 전극이 손상 없이 회로패턴과 직접 접속된 전자소자 내장 기판을 제공하는 것이다.The present invention is to solve the above-mentioned problems of the prior art, an aspect of the present invention is an electronic device embedded substrate in which the electronic device is located a little further below the core area and the electrode of the electronic device is directly connected to the circuit pattern without damage To provide.

본 발명의 또 다른 측면은 일반적인 테이프 대신 개구부를 갖는 지지체를 사용하여 개구부에 의해 전자소자의 전극을 손상 없이 용이하게 노출시키는 전자소자 내장 기판의 제조방법을 제공하는 것이다.
Another aspect of the present invention is to provide a method for manufacturing an electronic device embedded substrate which easily exposes an electrode of an electronic device by an opening without damage by using a support having an opening instead of a general tape.

본 발명의 바람직한 일 측면에 따르면, According to a preferred aspect of the present invention,

캐비티를 갖는 베이스 기판;A base substrate having a cavity;

상기 베이스 기판의 캐비티에 내장되는 전자소자;An electronic device embedded in a cavity of the base substrate;

상기 내장된 전자소자가 매립되도록 상기 베이스 기판에 적층되는 절연층; 및An insulating layer laminated on the base substrate to embed the embedded electronic device; And

상기 절연층에 형성되는 회로패턴을 포함하는 회로층;A circuit layer including a circuit pattern formed on the insulating layer;

을 포함하며, Including;

상기 전자소자의 전극이 상기 베이스 기판의 일면을 기준으로 돌출되는 전자소자 내장 기판이 제공된다.
Provided is an electronic device embedded substrate on which an electrode of the electronic device protrudes based on one surface of the base substrate.

상기 전자소자 내장 기판에서, 상기 절연층은 상기 베이스 기판의 양면에 적층되며, In the electronic device embedded substrate, the insulating layer is stacked on both sides of the base substrate,

상기 베이스 기판의 일면 상의 절연층의 두께가 상기 돌출된 전극의 두께에 상응할 수 있다.
The thickness of the insulating layer on one surface of the base substrate may correspond to the thickness of the protruding electrode.

상기 절연층은 상기 베이스 기판의 양면에 적층되며, The insulating layer is laminated on both sides of the base substrate,

상기 베이스 기판의 일면 상의 절연층의 두께가 상기 베이스 기판의 타면 상의 절연층의 두께보다 작을 수 있다.
The thickness of the insulating layer on one surface of the base substrate may be smaller than the thickness of the insulating layer on the other surface of the base substrate.

상기 베이스 기판의 일면의 절연층에 형성되는 회로패턴은 상기 전자소자의 전극과 접촉하여 연결될 수 있다.
The circuit pattern formed on the insulating layer on one surface of the base substrate may be connected to contact the electrode of the electronic device.

상기 절연층 및 상기 회로패턴은 상기 베이스 기판의 양면에 형성되며, 상기 양면의 회로패턴은 비아를 통해서 접속될 수 있다.
The insulating layer and the circuit pattern may be formed on both surfaces of the base substrate, and the circuit patterns of both surfaces may be connected through vias.

상기 베이스 기판은 수지 절연층 또는 인쇄회로기판일 수 있다.
The base substrate may be a resin insulating layer or a printed circuit board.

본 발명의 바람직한 또 다른 측면에 따르면, According to another preferred aspect of the present invention,

캐비티를 갖는 베이스 기판을 준비하는 단계; Preparing a base substrate having a cavity;

상기 베이스 기판의 일면에 상기 캐비티와 대응되는 위치에 개구부를 갖는 지지체를 형성하는 단계; 및Forming a support having an opening at a position corresponding to the cavity on one surface of the base substrate; And

전자소자의 전극이 상기 지지체의 개구부에 위치되도록 상기 전자소자를 상기 지지체에 탑재하여 내장하는 단계; Mounting and mounting the electronic device on the support such that an electrode of the electronic device is positioned at an opening of the support;

를 포함하는 전자소자 내장 기판의 제조방법이 제공된다.
Provided is a method of manufacturing an electronic device embedded substrate comprising a.

상기 제조방법에서, In the above production method,

상기 전자소자를 내장하는 단계 이후에, After the step of embedding the electronic device,

상기 베이스 기판의 타면 상에 제1절연층을 적층하고 상기 지지체를 제거하는 단계; Stacking a first insulating layer on the other surface of the base substrate and removing the support;

상기 베이스 기판의 일면 상에 제2절연층을 적층하여 상기 전자소자를 매립하는 단계; 및Embedding the electronic device by stacking a second insulating layer on one surface of the base substrate; And

상기 제1 및 제2절연층이 적층된 베이스 기판에 회로패턴을 포함하는 회로층을 형성하는 단계;Forming a circuit layer including a circuit pattern on a base substrate on which the first and second insulating layers are stacked;

를 더 포함할 수 있다.
It may further include.

상기 지지체를 형성하는 단계는 열 처리시 비접착성을 나타내는 접착부재를 상기 베이스 기판의 일면에 부착하는 단계를 포함할 수 있다.
The forming of the support may include attaching an adhesive member, which exhibits non-adhesiveness, to one surface of the base substrate during heat treatment.

상기 지지체는 열 처리시 비접착성을 나타내는 접착부재이며, The support is an adhesive member exhibiting non-adhesiveness during heat treatment,

상기 지지체는 상기 제1절연층의 적층 시 가해지는 열에 의하여 상기 베이스 기판으로부터 제거될 수 있다.
The support may be removed from the base substrate by heat applied when the first insulating layer is stacked.

바람직하게는 상기 지지체는 열 처리시 비접착성을 나타내는 접착제가 도포된 금형일 수 있다.
Preferably, the support may be a mold coated with an adhesive that exhibits non-adhesion upon heat treatment.

바람직하게는, 상기 개구부의 너비는 상기 캐비티 및 상기 전자소자의 너비보다 작다.
Preferably, the width of the opening is smaller than the width of the cavity and the electronic device.

상기 지지체의 두께는 상기 전극의 두께와 같거나 더 클 수 있다.
The thickness of the support may be equal to or greater than the thickness of the electrode.

상기 제1절연층 및 제2절연층은 각각 외층에 제1금속층 및 제2금속층을 더 포함하며, 상기 전자소자를 매립하는 단계 이후에 상기 제1금속층 및 제2금속층을 제거하는 단계를 더 포함할 수 있다.
Each of the first insulating layer and the second insulating layer further includes a first metal layer and a second metal layer on an outer layer, and further comprising removing the first metal layer and the second metal layer after the embedding of the electronic device. can do.

상기 제2절연층의 두께는 상기 전자소자의 전극의 두께에 상응하여 전극 표면이 외부로 노출되며, 상기 회로패턴은 상기 외부로 노출된 전극과 접촉하여 연결될 수 있다.
The thickness of the second insulating layer corresponds to the thickness of the electrode of the electronic device, the electrode surface is exposed to the outside, the circuit pattern may be connected in contact with the electrode exposed to the outside.

상기 제2절연층의 두께는 상기 전자소자의 전극의 두께에 상응하며, 상기 제2금속층의 제거에 의해 상기 전자소자의 전극이 외부로 노출될 수 있다.
The thickness of the second insulating layer corresponds to the thickness of the electrode of the electronic device, and the electrode of the electronic device may be exposed to the outside by removing the second metal layer.

상기 전자소자를 매립하는 단계 이후에 상기 전자소자의 전극이 외부로 노출되도록 상기 제2절연층을 평탄화하는 단계를 더 포함할 수 있다.
The method may further include planarizing the second insulating layer to expose the electrodes of the electronic device to the outside after the embedding of the electronic device.

상기 회로층을 형성하는 단계는 양면의 회로패턴을 접속시키는 비아를 형성하는 단계를 포함할 수 있다.
The forming of the circuit layer may include forming vias for connecting circuit patterns on both sides.

바람직하게는, 상기 제1절연층의 두께가 상기 제2절연층의 두께보다 크다.
Preferably, the thickness of the first insulating layer is greater than the thickness of the second insulating layer.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to this, the terms or words used in this specification and claims are not to be interpreted in a conventional and dictionary sense, and the inventors may appropriately define the concept of terms in order to best describe their own invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.

본 발명의 일 측면에 따르면, 전자소자 내장 기판 제작에 있어 전자소자를 고정하는 자재로서 통상의 테이프 대신 개구부를 갖는 지지체를 사용함으로써 전자소자 전극을 손상시키지 않고 전자소자를 코어 영역에서 더 아래에 위치시킬 수 있다.According to an aspect of the present invention, by using a support having an opening instead of a conventional tape as a material for fixing the electronic device in the electronic device embedded substrate manufacturing the electronic device further below the core area without damaging the electronic device electrode You can.

본 발명의 다른 측면에 따르면, 지지체로서 열을 가하면 접착성분이 사라지는 접착부재를 도입함으로써 전자소자의 전극을 손상 없이 용이하게 노출시킬 수 있다.According to another aspect of the present invention, the electrode of the electronic device can be easily exposed without damage by introducing an adhesive member in which the adhesive component disappears when heat is applied as the support.

본 발명의 또 다른 측면에 따르면, 지지체에 열을 가하면 접착성분이 사라지는 접착부재를 도입하고 2차 적층 후 전자소자의 전극 위의 절연층 두께를 더 얇게 형성함으로써 전극 노출을 위한 절연층의 제거가 용이하고, 전극과 회로패턴을 용이하게 직접 접속시킬 수 있다.
According to another aspect of the present invention, by removing the insulating layer for exposing the electrode by introducing an adhesive member that the adhesive component disappears when heat is applied to the support and forming a thinner insulating layer on the electrode of the electronic device after the second lamination It is easy, and an electrode and a circuit pattern can be directly connected easily.

도 1 내지 도 8은 종래기술의 일 실시예에 따른 전자소자 내장 기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정흐름도이다.
도 9는 본 발명의 바람직한 일 실시형태에 따른 전자소자 내장 기판의 구조를 설명하기 위하여 개략적으로 나타낸 단면도이다.
도 10 내지 도 18은 본 발명의 바람직한 일 실시형태에 따른 전자소자 내장 기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정흐름도이다.1 to 8 are process flowcharts schematically shown to explain a method for manufacturing an electronic device embedded substrate according to an embodiment of the prior art.
9 is a cross-sectional view schematically illustrating a structure of an electronic device embedded substrate according to an exemplary embodiment of the present invention.
10 to 18 are process flowcharts schematically shown to explain a method for manufacturing an electronic device embedded substrate according to an exemplary embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In this specification, terms such as first and second are used to distinguish one component from another component, and a component is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

전자소장 내장 기판Electronic collection board

도 9는 본 발명의 바람직한 일 실시형태에 따른 전자소자 내장 기판의 구조를 설명하기 위하여 개략적으로 나타낸 단면도이다.
9 is a cross-sectional view schematically illustrating a structure of an electronic device embedded substrate according to an exemplary embodiment of the present invention.

도 9를 참조하면, 본 발명의 바람직한 일 실시형태에 따른 전자소자 내장 기판(100)은 캐비티를 갖는 베이스 기판(101)과, 상기 베이스 기판(101)의 캐비티에 내장되는 전자소자(200)와, 상기 내장된 전자소자(200)가 매립되도록 상기 베이스 기판에(101) 적층되는 절연층(302, 402)과, 상기 절연층(302, 402)에 형성되는 회로패턴(501, 502)을 포함하는 회로층(500)을 포함하며, 상기 전자소자(200)의 전극(201)이 상기 베이스 기판(101)의 일면을 기준으로 돌출된다.
9, the electronic device embedded substrate 100 according to the preferred embodiment of the present invention may include a base substrate 101 having a cavity, an electronic device 200 embedded in a cavity of the base substrate 101, and And insulating layers 302 and 402 stacked on the base substrate 101 so that the embedded electronic device 200 is embedded, and circuit patterns 501 and 502 formed on the insulating layers 302 and 402. The circuit layer 500 is formed, and the electrode 201 of the electronic device 200 protrudes based on one surface of the base substrate 101.

상기 베이스 기판(101)은 인쇄회로기판 분야에서 코어 기판으로서 적용되는 통상의 수지 절연층이거나 또는 수지 절연층에 1층 이상의 회로가 형성된 인쇄회로기판일 수 있다.The base substrate 101 may be a conventional resin insulating layer applied as a core substrate in the printed circuit board field or a printed circuit board having one or more circuits formed on the resin insulating layer.

상기 수지 절연층은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The resin insulating layer may be a thermosetting resin such as epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or an inorganic filler, for example, a prepreg, and also a thermosetting resin and Photocurable resin and the like can be used, but is not particularly limited thereto.

상기 베이스 기판(101)의 캐비티는 베이스 기판(101)에 전자소자(200)를 내장하기 위해 천공되는 영역으로 전자소자(200)가 용이하게 내장될 수 있도록 그 크기가 결정될 수 있다.
The cavity of the base substrate 101 may be sized so that the electronic device 200 can be easily embedded into a region that is punctured to embed the electronic device 200 in the base substrate 101.

상기 전자소자(200)는 인쇄회로기판과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품으로 예를 들면, 집적 회로칩(IC)과 같이 인쇄회로기판에 내장될 수 있는 전자소자(200)를 말한다. 전극(201)은 인쇄회로기판과 전자소자(200)간에 전기적 연결을 제공하는 전자소자(200)의 일부분이다.The electronic device 200 may be electrically connected to a printed circuit board to perform a predetermined function, and for example, may include an electronic device 200 that may be embedded in a printed circuit board such as an integrated circuit chip (IC). Say. The electrode 201 is a portion of the electronic device 200 that provides an electrical connection between the printed circuit board and the electronic device 200.

본 발명에 따르면, 상기 전자소자(200)의 전극(201)은 상기 베이스 기판(101)의 일면을 기준으로 외층 방향으로 돌출됨으로써 통상의 코어 영역에서 좀 더 아래 부분에 위치하게 된다.According to the present invention, the electrode 201 of the electronic device 200 is protruded in the outer layer direction with respect to one surface of the base substrate 101 to be located at a lower portion in the normal core area.

상기 도면에서는 전자소자의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 전자소자가 특별히 한정되지 않고 본 발명의 내장 기판에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
In the drawings, other detailed components of the electronic device are omitted and schematically illustrated. However, those skilled in the art will fully appreciate that the electronic device of all structures known in the art may be applied to the embedded substrate of the present invention. will be.

상기 절연층(302, 402)은 전자소자(200)가 내장된 베이스 기판(101)에 적층되어 전자소자(200)를 매립하는 역할을 한다.The insulating layers 302 and 402 are stacked on the base substrate 101 having the electronic device 200 embedded therein to fill the electronic device 200.

상기 절연층(302, 402)은 베이스 기판(101)의 양면에 적층될 수 있다. 이때, 상기 베이스 기판(101)의 일면 상의 제2절연층(402)의 두께가 상기 전자소자(200)의 돌출된 전극(201)의 두께에 상응할 수 있다. 이 경우, 후술하는 바와 같이, 상기 베이스 기판(101)의 일면의 제2절연층(402)에 형성된 제2회로패턴(502)이 상기 전자소자(200)의 전극(201)과 직접 접촉하여 접속될 수 있다.The insulating layers 302 and 402 may be stacked on both sides of the base substrate 101. In this case, the thickness of the second insulating layer 402 on one surface of the base substrate 101 may correspond to the thickness of the protruding electrode 201 of the electronic device 200. In this case, as described later, the second circuit pattern 502 formed on the second insulating layer 402 on one surface of the base substrate 101 is in direct contact with the electrode 201 of the electronic device 200. Can be.

여기서 말하는 '상응하다'는 것은 전자소자(200)의 전극(201)의 두께의 변경에 대응하여 베이스 기판(101)의 일면 상의 절연층(402)의 두께를 변경하여 동일한 두께를 가지도록 하는 것을 의미한다. 다만, 여기서 '동일'의 의미는 수학적인 의미에서 정확하게 동일한 치수의 두께를 의미하는 것은 아니며, 설계오차, 제조오차, 측정오차 등을 감안하여 실질적으로 동일함을 의미하는 것이다.The term 'correspondence' herein means that the thickness of the insulating layer 402 on one surface of the base substrate 101 is changed to correspond to a change in the thickness of the electrode 201 of the electronic device 200 to have the same thickness. it means. However, the term 'same' herein does not mean a thickness of exactly the same dimension in a mathematical sense, but means substantially the same in consideration of design errors, manufacturing errors, measurement errors, and the like.

또한, 상기 베이스 기판(101)의 일면 상의 제2절연층(402)의 두께가 타면 상의 제1절연층(302)의 두께보다 작을 수 있다.In addition, the thickness of the second insulating layer 402 on one surface of the base substrate 101 may be smaller than the thickness of the first insulating layer 302 on the other surface.

상기 절연층(302, 402)은 상기 수지 절연층에서 상술한 바와 같은 절연재가 사용될 수 있으며, 예를 들어, 프리프레그가 사용되는 것이 전형적이다.
As the insulating layers 302 and 402, an insulating material as described above in the resin insulating layer may be used, for example, a prepreg is typically used.

상기 회로패턴(501, 502)을 포함하는 회로층은 상기 양면의 절연층(302, 402)에 각각 형성될 수 있고, 상기 양면의 회로패턴(501, 502)은 비아(503)를 통해서 전기적으로 접속될 수 있다.Circuit layers including the circuit patterns 501 and 502 may be formed on the insulating layers 302 and 402 of both surfaces, respectively, and the circuit patterns 501 and 502 of the both surfaces may be electrically connected to the vias 503. Can be connected.

이때, 상기 베이스 기판(101)의 일면의 제2절연층(402)에 형성된 제2회로패턴(502)은 상기 전자소자(200)의 전극(201)과 직접 접촉하여 접속될 수 있다. 이 경우, 상술한 바와 같이, 상기 베이스 기판(101)의 일면 상의 제2절연층(402)의 두께가 타면 상의 제1절연층(302)의 두께보다 작은 것이 전형적이다.
In this case, the second circuit pattern 502 formed on the second insulating layer 402 on one surface of the base substrate 101 may be directly contacted with the electrode 201 of the electronic device 200. In this case, as described above, the thickness of the second insulating layer 402 on one surface of the base substrate 101 is typically smaller than the thickness of the first insulating layer 302 on the other surface.

전자소장 내장 기판의 제조방법Manufacturing method of electronic embedded board

도 10 내지 도 18은 본 발명의 바람직한 일 실시형태에 따른 전자소자 내장 기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정흐름도이다.
10 to 18 are process flowcharts schematically shown to explain a method for manufacturing an electronic device embedded substrate according to an exemplary embodiment of the present invention.

도 10을 참조하면, 우선, 캐비티(102)를 갖는 베이스 기판(101)을 준비한다.
Referring to FIG. 10, first, a base substrate 101 having a cavity 102 is prepared.

상기 베이스 기판(101)은 인쇄회로기판 분야에서 코어 기판으로서 적용되는 통상의 수지 절연층이거나 또는 수지 절연층에 1층 이상의 회로가 형성된 인쇄회로기판일 수 있다.The base substrate 101 may be a conventional resin insulating layer applied as a core substrate in the printed circuit board field or a printed circuit board having one or more circuits formed on the resin insulating layer.

상기 수지 절연층은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The resin insulating layer may be a thermosetting resin such as epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or an inorganic filler, for example, a prepreg, and also a thermosetting resin and Photocurable resin and the like can be used, but is not particularly limited thereto.

상기 베이스 기판(101)의 캐비티(102)는 베이스 기판(101)에 전자소자(200)를 내장하기 위해 천공되는 영역으로 전자소자(200)가 용이하게 내장될 수 있도록 그 크기가 결정될 수 있다.The cavity 102 of the base substrate 101 may be sized so that the electronic device 200 can be easily embedded into a region which is perforated to embed the electronic device 200 in the base substrate 101.

상기 캐비티(102)의 천공은 특별히 한정되지 않으며, 일례로서 레이저 드릴에 의해 수행될 수 있다. 예를 들면, 레이저 드릴에 이용되는 레이저로서 이산화탄소 레이저(CO2 laser)를 이용하는 경우 수지(resin)에 대한 가공성과 금속층에 대한 가공성이 달라, 베이스 기판(101)의 구성에 따라 수지와 금속층을 구분하여 천공할 수 있다.
The perforation of the cavity 102 is not particularly limited and may be performed by a laser drill as an example. For example, when using a carbon dioxide laser (CO 2 laser) as a laser used in the laser drill, the workability for the resin (resin) and the workability for the metal layer is different, the resin and the metal layer is divided according to the configuration of the base substrate 101 Can be drilled.

다음, 도 11을 참조하면, 개구부(104)를 갖는 지지체(103)를 준비한다.
Next, referring to FIG. 11, a support 103 having an opening 104 is prepared.

상기 지지체(103)는 베이스 기판(101)과 전자소자(200)를 안정적으로 올려놓을 수 있는 지지대 역할을 하는 부재이다. The support 103 is a member that serves as a support for stably placing the base substrate 101 and the electronic device 200.

바람직하게는, 상기 지지체(103)는 열을 가하면 접착력이 사라져 비접착성을 나타내는 접착부재가 사용될 수 있으며, 좀 더 바람직하게는 열 처리시 비접착성을 나타내는 접착제가 도포된 금형이 사용될 수 있다. 이 경우, 후속 공정에서 전자소자(200)를 충분히 지지할 정도의 강성을 가질 뿐 아니라, 접착성을 가지므로 전자소자(200)의 고정이 용이하고 제거 또한 열 처리에 의해 용이하게 수행할 수 있는 이점이 있다. 예를 들어, 상기 열 처리시 비접착성을 나타내는 접착제로는 우레탄 발포 테이프 등이 있으나, 특별히 이에 한정되는 것은 아니다.Preferably, the support 103 may be a non-adhesive adhesive member is used when the adhesive force disappears when heat is applied, more preferably a mold coated with an adhesive that exhibits non-adhesiveness may be used during the heat treatment. . In this case, not only has sufficient rigidity to sufficiently support the electronic device 200 in a subsequent process, but also has adhesiveness, so that the electronic device 200 can be easily fixed and removed and can be easily performed by heat treatment. There is an advantage. For example, although the adhesive which exhibits non-adhesiveness in the said heat processing is a urethane foam tape etc., it is not specifically limited to this.

상기 지지체(103)에 형성되는 개구부(104)는 상기 전자소자(200)의 일부가 탑재되도록 상기 캐비티(102)의 너비보다 작고 또한 상기 전자소자(200)의 너비보다 작게 형성될 수 있다. 이처럼, 개구부(104)가 형성된 지지체(103)를 적용함으로써 전자소자(200)를 코어 영역에서 좀 더 아래에 위치시키면서 전자소자(200)의 전극(201)의 손상을 방지할 수 있다. 이때, 상기 개구부(104) 형성공정은 특별히 한정되지 않고 당업계에 공지된 방법에 따라 수행될 수 있다.The opening 104 formed in the support 103 may be smaller than the width of the cavity 102 and smaller than the width of the electronic device 200 so that a portion of the electronic device 200 is mounted. As such, by applying the support 103 having the opening 104, the damage of the electrode 201 of the electronic device 200 may be prevented while the electronic device 200 is positioned below the core area. At this time, the process of forming the opening 104 is not particularly limited and may be performed according to a method known in the art.

한편, 상기 지지체(103)의 두께는 전자소자(200)의 전극(201) 두께와 같거나 클 수 있다. 이 경우, 후속 공정에서 전자소자(200) 탑재시 전자소자(200)의 손상을 방지할 수 있다.
Meanwhile, the thickness of the support 103 may be equal to or larger than the thickness of the electrode 201 of the electronic device 200. In this case, damage to the electronic device 200 may be prevented when the electronic device 200 is mounted in a subsequent process.

다음, 도 12를 참조하면, 상기 베이스 기판(101)의 일면에 상기 캐비티(102)와 대응되는 위치에 상술한 개구부(104)를 갖는 지지체(103)를 형성한다.Next, referring to FIG. 12, a support 103 having the openings 104 described above is formed on one surface of the base substrate 101 at a position corresponding to the cavity 102.

바람직하게는, 상기 지지체(103)는 상술한 바와 같이 열 처리시 비접착성을 나타내는 접착부재로서 접착 성분에 의해 용이하게 부착될 수 있다.
Preferably, the support 103 may be easily attached by an adhesive component as an adhesive member exhibiting non-adhesiveness during heat treatment as described above.

다음, 도 13을 참조하면, 상기 전자소자(200)의 전극(201)이 상기 지지체(103)의 개구부(104)에 위치되어 삽입되도록 상기 전자소자(200)를 상기 지지체(103)에 탑재하여 내장한다.Next, referring to FIG. 13, the electronic device 200 is mounted on the support 103 such that the electrode 201 of the electronic device 200 is positioned and inserted into the opening 104 of the support 103. Built.

이에 따라, 상기 지지체(103)의 개구부(104)에 상기 캐비티(102)에 내장되는 전자소자(200)의 전극(201)이 위치되어 삽입되고, 상기 전자소자(200)의 하단의 양측 표면이 지지체(103)에 일부 걸쳐져 탑재됨으로써 전자소자(200)가 코어 영역에서 보다 아래쪽에 위치되어 후속 공정에서 제거해야할 절연층의 두께를 감소시킬 수 있다. 또한 지지체(103)의 접착제 성분과 전자소자(200) 및/또는 전자소자(200)의 전극(201)과의 접촉을 최소화함으로써 접착 성분 잔사에 의한 영향을 감소시킬 수 있다.Accordingly, the electrode 201 of the electronic device 200 embedded in the cavity 102 is positioned and inserted into the opening 104 of the support 103, and both surfaces of the lower end of the electronic device 200 are inserted. The electronic device 200 may be located below the core area to be partially disposed on the support 103 to reduce the thickness of the insulating layer to be removed in a subsequent process. In addition, by minimizing contact between the adhesive component of the support 103 and the electrode 201 of the electronic device 200 and / or the electronic device 200, the influence of the adhesive component residue may be reduced.

상기 전자소자(200) 내장은 특별히 한정되지 않고 당업계에 공지된 통상의 방법에 따라 진공으로 전자소자(200)를 고정하여 수행될 수 있다.The electronic device 200 is not particularly limited and may be performed by fixing the electronic device 200 in a vacuum according to a conventional method known in the art.

또한, 지지체(103)로서 열 처리 시 비접착성을 나타내는 접착부재를 사용한 경우 접착제 성분에 의해 전자소자(200)의 고정이 용이하게 수행될 수 있다.
In addition, in the case of using the adhesive member exhibiting non-adhesiveness during heat treatment as the support 103, the fixing of the electronic device 200 may be easily performed by the adhesive component.

다음, 도 14를 참조하면, 상기 전자소자(200)가 내장된 베이스 기판(101)의 타면 상에 제1절연재(300)를 적층하여 베이스 기판(101)과 내장된 전자소자(200) 사이의 캐비티(102) 공간을 충전하여 전자소자(200)를 고정하고, 도 15를 참조하면, 상기 베이스 기판(101)으로부터 지지체(103)를 제거하여 상기 전자소자(200)의 전극(201)을 노출시키는 동시에 상기 베이스 기판(101)의 일면을 기준으로 외층으로 돌출되도록 한다.Next, referring to FIG. 14, a first insulating material 300 is stacked on the other surface of the base substrate 101 having the electronic device 200 therebetween, and thus, between the base substrate 101 and the embedded electronic device 200. The cavity 102 is filled to fix the electronic device 200. Referring to FIG. 15, the support 103 is removed from the base substrate 101 to expose the electrode 201 of the electronic device 200. At the same time, to protrude to the outer layer based on one surface of the base substrate 101.

이때, 상기 지지체(103)로서 상술한 바와 같이 열 처리시 비접착성을 나타내는 접착부재를 사용하는 경우, 상기 제1절연재(300)의 적층 시 가해지는 열에 의해지지체가 비접착성을 나타내어 지지체(103)를 쉽게 제거할 수 있다.At this time, in the case of using the adhesive member exhibiting non-adhesiveness during heat treatment as described above, the support body exhibits non-adhesive property by heat applied when the first insulating material 300 is laminated. 103 can be easily removed.

또한, 상기 지지체(103)로서 상술한 바와 같이 열 처리시 비접착성을 나타내는 접착제가 도포된 금형을 사용하는 경우에도, 상기 제1절연재(300)의 적층 시 가해지는 열에 의해 금형에 도포되어 있는 접착제의 접착성분이 사라지게 되고 쉽게 금형을 제거할 수 있다. In addition, even when using a mold coated with an adhesive that exhibits non-adhesiveness during heat treatment as described above, the support 103 is applied to the mold by the heat applied during lamination of the first insulating material 300. The adhesive component of the adhesive disappears and the mold can be easily removed.

이때, 상기 제1절연체(300)는 제1절연층(302) 외에 그 외층에 제1금속층(301)을 더 포함할 수 있다.In this case, the first insulator 300 may further include a first metal layer 301 in an outer layer in addition to the first insulating layer 302.

상기 제1절연층(302)은 상술한 바와 같은 수지 절연층일 수 있다.
The first insulating layer 302 may be a resin insulating layer as described above.

다음, 도 16을 참조하면, 상기 베이스 기판(101)의 일면 상에 제2절연재(400)를 적층하여 상기 베이스 기판(101)의 일면을 기준으로 외층으로 돌출된 전극(201)이 매립되도록 한다.Next, referring to FIG. 16, the second insulating material 400 is stacked on one surface of the base substrate 101 so that the electrode 201 protruding to the outer layer based on one surface of the base substrate 101 is embedded. .

이때, 상기 제2절연재(400)는 제2절연층(402) 외에 그 외층에 제2금속층(401)을 더 포함할 수 있다.In this case, the second insulating material 400 may further include a second metal layer 401 in the outer layer in addition to the second insulating layer 402.

상기 제2절연층(402)은 상술한 바와 같은 수지 절연층이 사용될 수 있다.
The resin insulating layer as described above may be used as the second insulating layer 402.

상기 제2절연층(402)의 두께는 상기 전자소자(200)의 전극(201)의 두께에 상응하거나 또는 경우에 따라 좀 더 작을 수 있다.The thickness of the second insulating layer 402 may correspond to the thickness of the electrode 201 of the electronic device 200 or may be smaller in some cases.

상기 제2절연층(402)의 두께가 상기 전자소자(200)의 전극(201)의 두께보다 큰 경우에는 상기 전자소자(200)의 전극(201)의 표면이 외부로 노출되도록 통상의 평탄화 공정이 더욱 수행될 수 있다.When the thickness of the second insulating layer 402 is greater than the thickness of the electrode 201 of the electronic device 200, the planarization process is performed such that the surface of the electrode 201 of the electronic device 200 is exposed to the outside. This can be done further.

또한, 상기 제2절연층(402)의 두께는 상기 제1절연층(302)의 두께보다 작을 수 있다. 이에 따라, 종래의 방식에서보다 전자소자(200)의 전극(201) 외표면에 절연층이 더 얇게 존재하게 되고 표면처리 시 이의 제거가 더 용이하게 된다.
In addition, the thickness of the second insulating layer 402 may be smaller than the thickness of the first insulating layer 302. Accordingly, the insulating layer is thinner on the outer surface of the electrode 201 of the electronic device 200 than in the conventional method, and it is easier to remove it during surface treatment.

다음, 도 17을 참조하면, 상기 제1절연재(300) 및 제2절연재(400)로서 제1절연층(302) 및 상기 제2절연층(402) 외에 제1금속층(301) 및 제2금속층(401)이 더 형성되어 상기 제1절연층(302) 및 상기 제2절연층(402)의 적층 시 동시에 적층된 경우에는 예를 들어 에칭과 같은 평탄화 공정을 통해서 제1금속층(301) 및 제2금속층(401)을 제거할 수 있다.Next, referring to FIG. 17, in addition to the first insulating layer 302 and the second insulating layer 402 as the first insulating material 300 and the second insulating material 400, the first metal layer 301 and the second metal layer. When the 401 is further formed and stacked at the same time when the first insulating layer 302 and the second insulating layer 402 are stacked, the first metal layer 301 and the first metal layer 301 may be formed through a planarization process such as etching. The second metal layer 401 may be removed.

이때, 상기 제2절연층(402)의 두께가 상기 전자소자(200)의 전극(201)의 두께보다 큰 경우에는 상기 제2금속층(401)의 제거 후 상기 전자소자(200)의 전극(201)의 표면이 외부로 노출되도록 평탄화 공정을 더욱 수행할 수 있다.
In this case, when the thickness of the second insulating layer 402 is larger than the thickness of the electrode 201 of the electronic device 200, the electrode 201 of the electronic device 200 is removed after the removal of the second metal layer 401. The planarization process may be further performed so that the surface of the lateral surface is exposed to the outside.

다음, 도 18을 참조하면, 상기 제1절연층(302) 및 제2절연층(402)이 적층되어 전자소자(200)가 매립된 베이스 기판(101)에 제1회로패턴(501) 및 제2회로패턴(502)을 포함하는 회로층(500)을 형성하여 전자소자(200) 내장 기판(100)의 제작을 완성한다.Next, referring to FIG. 18, the first circuit pattern 501 and the first circuit layer 302 are formed on a base substrate 101 on which the first insulating layer 302 and the second insulating layer 402 are stacked to embed the electronic device 200. The circuit layer 500 including the two circuit patterns 502 is formed to complete the fabrication of the electronic device 200 embedded substrate 100.

이때, 상기 제2절연층(402)의 두께가 상기 전극(201)의 두께에 상응하여 전극(201) 표면이 외부로 노출되며, 상기 베이스 기판(101)의 일면에 형성되는 제2회로패턴(502)이 상기 외부로 노출된 전극(201)과 직접 접촉하여 접속되도록 할 수 있다. In this case, the second circuit pattern (2) is formed on one surface of the base substrate 101 to expose the surface of the electrode 201 to the outside, the thickness of the second insulating layer 402 corresponding to the thickness of the electrode 201 ( 502 may be in direct contact with the externally exposed electrode 201.

상기 회로층(500) 형성방법은 특별히 한정되지 않으며, 당업계에 공지된 통상의 회로형성 방법에 따라 수행될 수 있다.The circuit layer 500 forming method is not particularly limited, and may be performed according to a conventional circuit forming method known in the art.

예를 들어, 먼저, 스루홀 형성 위치에 베이스 기판(101)과 제1절연층(302) 및 제2절연층(402)을 천공하고 통상의 무전해 도금 및 전해 도금을 포함하는 회로 형성 공정에 의해 양면의 제1회로패턴(501) 및 제2회로패턴(502)을 접속시키기 위한 비아(503)를 포함하는 회로층(500)을 형성할 수 있다.For example, first, the base substrate 101, the first insulating layer 302, and the second insulating layer 402 are drilled at the through hole forming position, and the circuit forming process including the conventional electroless plating and electrolytic plating is performed. As a result, the circuit layer 500 including the vias 503 for connecting the first and second circuit patterns 501 and 502 on both surfaces thereof may be formed.

이 경우, 기존의 레이저 비아를 통해서 회로패턴과 전극을 접속시키는 경우에 비하여 미세 피치 대응에 유리하다.
In this case, it is advantageous to fine pitch response as compared with the case of connecting the circuit pattern and the electrode through the conventional laser via.

덧붙여, 후속되는 빌드업 공정을 통해서 추가 회로층이 더욱 형성될 수 있음은 물론이다.
In addition, additional circuit layers may be further formed through subsequent buildup processes.

상술한 바와 같이, 본 발명의 바람직한 일 측면에 따르면, 개구부가 형성된 지지체를 이용하여 전자소자를 탑재함으로써 전자소자를 코어 영역에서 좀 더 아래로 위치시켜 전자 소자 자체를 최종 제품의 수직방향에서 조금 더 가운데 위치시킬 수 있다. 이에 따라, 전자소자의 전극의 손상 없이 전극의 노출이 용이하게 된다.
As described above, according to one preferred aspect of the present invention, by mounting the electronic device using a support having an opening, the electronic device is placed further down in the core region so that the electronic device itself is slightly further in the vertical direction of the final product. Can be centered. Accordingly, the electrode can be easily exposed without damaging the electrode of the electronic device.

또한, 본 발명의 또 다른 측면에 따르면, 전자소자를 코어 영역에서 보다 아래쪽에 위치시킴으로써 전극 노출을 위해 제거해야할 절연층의 두께를 감소시킬 수 있다. 또한 접착제와 전자소자와의 접촉을 최소화함으로써 접착제 잔사에 의한 영향을 감소시킬 수 있다.
Further, according to another aspect of the present invention, the thickness of the insulating layer to be removed for electrode exposure can be reduced by placing the electronic device below the core region. In addition, by minimizing contact between the adhesive and the electronic device, the influence of the adhesive residue may be reduced.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전자소자 내장 기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
Although the present invention has been described in detail through specific examples, this is for describing the present invention in detail, and the electronic device embedded substrate and the method of manufacturing the same according to the present invention are not limited thereto, and the present invention is within the spirit of the present invention. It is apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

100 : 전자소자 내장 기판
101 : 베이스 기판
102 : 캐비티
103 : 지지체
104 : 개구부
200 : 전자소자
201 : 전극
300 : 제1절연재
301 : 제1금속층
302 : 제1절연층
400 : 제2절연재
401 : 제2금속층
402 : 제2절연층
500 : 회로층
501 : 제1회로패턴
502 : 제2회로패턴
503 : 비아100: electronic device embedded substrate
101: base substrate
102: Cavity
103: support
104: opening
200: electronic device
201: electrode
300: first insulating material
301: first metal layer
302: first insulating layer
400: second insulating material
401: second metal layer
402: second insulating layer
500: circuit layer
501: first circuit pattern
502: second circuit pattern
503: Via

Claims (20)

캐비티를 갖는 베이스 기판;
상기 베이스 기판의 캐비티에 내장되는 전자소자;
상기 내장된 전자소자가 매립되도록 상기 베이스 기판에 적층되는 절연층; 및
상기 절연층에 형성되는 회로패턴을 포함하는 회로층;
을 포함하며,
상기 전자소자의 전극이 상기 베이스 기판의 일면을 기준으로 돌출되는 전자소자 내장 기판.
A base substrate having a cavity;
An electronic device embedded in a cavity of the base substrate;
An insulating layer laminated on the base substrate to embed the embedded electronic device; And
A circuit layer including a circuit pattern formed on the insulating layer;
Including;
The electronic device embedded substrate that the electrode of the electronic device protrudes based on one surface of the base substrate.
청구항 1에 있어서,
상기 절연층은 상기 베이스 기판의 양면에 적층되며,
상기 베이스 기판의 일면 상의 절연층의 두께가 상기 돌출된 전극의 두께에 상응하는 전자소자 내장 기판.
The method according to claim 1,
The insulating layer is laminated on both sides of the base substrate,
And a thickness of an insulating layer on one surface of the base substrate corresponds to a thickness of the protruding electrode.
청구항 1에 있어서,
상기 절연층은 상기 베이스 기판의 양면에 적층되며,
상기 베이스 기판의 일면 상의 절연층의 두께가 상기 베이스 기판의 타면 상의 절연층의 두께보다 작은 전자소자 내장 기판.
The method according to claim 1,
The insulating layer is laminated on both sides of the base substrate,
And a thickness of the insulating layer on one surface of the base substrate is smaller than a thickness of the insulating layer on the other surface of the base substrate.
청구항 1에 있어서,
상기 베이스 기판의 일면의 절연층에 형성되는 회로패턴은 상기 전자소자의 전극과 접촉하여 연결되는 전자소자 내장 기판.
The method according to claim 1,
The circuit pattern formed on the insulating layer on one surface of the base substrate is an electronic device embedded substrate connected in contact with the electrode of the electronic device.
청구항 1에 있어서,
상기 절연층 및 상기 회로패턴은 상기 베이스 기판의 양면에 형성되며, 상기 양면의 회로패턴은 비아를 통해서 접속되는 전자소자 내장 기판.
The method according to claim 1,
The insulating layer and the circuit pattern are formed on both sides of the base substrate, the circuit pattern on both sides of the electronic device embedded substrate is connected through a via.
청구항 1에 있어서,
상기 베이스 기판은 수지 절연층 또는 인쇄회로기판인 전자소자 내장 기판.
The method according to claim 1,
The base substrate is an electronic device embedded substrate which is a resin insulating layer or a printed circuit board.
캐비티를 갖는 베이스 기판을 준비하는 단계;
상기 베이스 기판의 일면에 상기 캐비티와 대응되는 위치에 개구부를 갖는 지지체를 형성하는 단계; 및
전자소자의 전극이 상기 지지체의 개구부에 위치되도록 상기 전자소자를 상기 지지체에 탑재하여 내장하는 단계;
를 포함하는 전자소자 내장 기판의 제조방법.
Preparing a base substrate having a cavity;
Forming a support having an opening at a position corresponding to the cavity on one surface of the base substrate; And
Mounting and mounting the electronic device on the support such that an electrode of the electronic device is positioned at an opening of the support;
Method of manufacturing an electronic device embedded substrate comprising a.
청구항 7에 있어서,
상기 전자소자를 내장하는 단계 이후에,
상기 베이스 기판의 타면 상에 제1절연층을 적층하고 상기 지지체를 제거하는 단계;
상기 베이스 기판의 일면 상에 제2절연층을 적층하여 상기 전자소자를 매립하는 단계; 및
상기 제1 및 제2절연층이 적층된 베이스 기판에 회로패턴을 포함하는 회로층을 형성하는 단계;
를 더 포함하는 전자소자 내장 기판의 제조방법.
The method according to claim 7,
After the step of embedding the electronic device,
Stacking a first insulating layer on the other surface of the base substrate and removing the support;
Embedding the electronic device by stacking a second insulating layer on one surface of the base substrate; And
Forming a circuit layer including a circuit pattern on a base substrate on which the first and second insulating layers are stacked;
Method of manufacturing an electronic device embedded substrate further comprising.
청구항 7에 있어서,
상기 지지체를 형성하는 단계는 열 처리시 비접착성을 나타내는 접착부재를 상기 베이스 기판의 일면에 부착하는 단계를 포함하는 전자소자 내장 기판의 제조방법.
The method according to claim 7,
The forming of the support may include attaching an adhesive member having a non-adhesion property to one surface of the base substrate during heat treatment.
청구항 8에 있어서,
상기 지지체는 열 처리시 비접착성을 나타내는 접착부재이며,
상기 지지체는 상기 제1절연층의 적층 시 가해지는 열에 의해 상기 베이스 기판으로부터 제거되는 전자소자 내장 기판의 제조방법.
The method according to claim 8,
The support is an adhesive member exhibiting non-adhesiveness during heat treatment,
And the support is removed from the base substrate by heat applied when the first insulating layer is stacked.
청구항 7에 있어서,
상기 지지체는 열 처리시 비접착성을 나타내는 접착제가 도포된 금형인 전자소자 내장 기판의 제조방법.
The method according to claim 7,
The support is a method of manufacturing an electronic device embedded substrate is a mold coated with an adhesive that exhibits non-adhesiveness during heat treatment.
청구항 7에 있어서,
상기 개구부의 너비는 상기 캐비티 및 상기 전자소자의 너비보다 작은 전자소자 내장 기판의 제조방법.
The method according to claim 7,
The width of the opening is smaller than the cavity and the width of the electronic device manufacturing method of the electronic device embedded substrate.
청구항 7에 있어서,
상기 지지체의 두께는 상기 전극의 두께와 같거나 더 큰 전자소자 내장 기판의 제조방법.
The method according to claim 7,
And a thickness of the support is equal to or greater than a thickness of the electrode.
청구항 8에 있어서,
상기 제1절연층 및 제2절연층은 각각 외층에 제1금속층 및 제2금속층을 더 포함하며, 상기 전자소자를 매립하는 단계 이후에 상기 제1금속층 및 제2금속층을 제거하는 단계를 더 포함하는 전자소자 내장 기판의 제조방법.
The method according to claim 8,
Each of the first insulating layer and the second insulating layer further includes a first metal layer and a second metal layer on an outer layer, and further comprising removing the first metal layer and the second metal layer after the embedding of the electronic device. Method of manufacturing an electronic device embedded substrate.
청구항 8에 있어서,
상기 제2절연층의 두께는 상기 전자소자의 전극의 두께에 상응하여 전극 표면이 외부로 노출되며, 상기 회로패턴은 상기 외부로 노출된 전극과 접촉하여 연결되는 전자소자 내장 기판의 제조방법.
The method according to claim 8,
The thickness of the second insulating layer corresponds to the thickness of the electrode of the electronic device, the electrode surface is exposed to the outside, the circuit pattern is a manufacturing method of the electronic device embedded substrate is connected in contact with the externally exposed electrode.
청구항 14에 있어서,
상기 제2절연층의 두께는 상기 전자소자의 전극의 두께에 상응하며, 상기 제2금속층의 제거에 의해 상기 전자소자의 전극이 외부로 노출되는 전자소자 내장 기판의 제조방법.
The method according to claim 14,
The thickness of the second insulating layer corresponds to the thickness of the electrode of the electronic device, the method of manufacturing an electronic device embedded substrate that the electrode of the electronic device is exposed to the outside by the removal of the second metal layer.
청구항 8에 있어서,
상기 전자소자를 매립하는 단계 이후에 상기 전자소자의 전극이 외부로 노출되도록 상기 제2절연층을 평탄화하는 단계를 더 포함하는 전자소자 내장 기판의 제조방법.
The method according to claim 8,
And planarizing the second insulating layer to expose the electrodes of the electronic device to the outside after the embedding of the electronic device.
청구항 8에 있어서,
상기 회로층을 형성하는 단계는 양면의 회로패턴을 접속시키는 비아를 형성하는 단계를 포함하는 전자소자 내장 기판의 제조방법.
The method according to claim 8,
The forming of the circuit layer may include forming vias for connecting circuit patterns on both sides of the circuit layer.
청구항 8에 있어서,
상기 제1절연층의 두께가 상기 제2절연층의 두께보다 큰 전자소자 내장 기판의 제조방법.
The method according to claim 8,
The method of manufacturing an electronic device embedded substrate having a thickness of the first insulating layer greater than that of the second insulating layer.
청구항 7에 있어서,
상기 베이스 기판은 수지 절연층 또는 인쇄회로기판인 전자소자 내장 기판의 제조방법.The method according to claim 7,
The base substrate is a manufacturing method of an electronic device embedded substrate which is a resin insulating layer or a printed circuit board.
KR1020100084236A 2010-08-30 2010-08-30 Substrate having embedded electronic devices and method of manufacturing the same KR101084776B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100084236A KR101084776B1 (en) 2010-08-30 2010-08-30 Substrate having embedded electronic devices and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100084236A KR101084776B1 (en) 2010-08-30 2010-08-30 Substrate having embedded electronic devices and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR101084776B1 true KR101084776B1 (en) 2011-11-21

Family

ID=45397912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084236A KR101084776B1 (en) 2010-08-30 2010-08-30 Substrate having embedded electronic devices and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101084776B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420526B1 (en) 2012-11-29 2014-07-17 삼성전기주식회사 Substrate embedding electronic component and manufacturing mehtod thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788213B1 (en) 2006-11-21 2007-12-26 삼성전기주식회사 Manufacturing method of electronic components embedded pcb
KR100796523B1 (en) 2006-08-17 2008-01-21 삼성전기주식회사 Electronic component embedded multilayer printed wiring board and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796523B1 (en) 2006-08-17 2008-01-21 삼성전기주식회사 Electronic component embedded multilayer printed wiring board and manufacturing method thereof
KR100788213B1 (en) 2006-11-21 2007-12-26 삼성전기주식회사 Manufacturing method of electronic components embedded pcb

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420526B1 (en) 2012-11-29 2014-07-17 삼성전기주식회사 Substrate embedding electronic component and manufacturing mehtod thereof
US9462697B2 (en) 2012-11-29 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4150396B2 (en) Manufacturing method of rigid flexible substrate
KR100836651B1 (en) Chip embedded pcb and manufacturing method thereof
JP6373574B2 (en) Circuit board and manufacturing method thereof
KR101015704B1 (en) Chip embedded printed circuit board and manufacturing method thereof
EP2705735B1 (en) Method for manufacturing printed circuit board
KR101084250B1 (en) Electronic Components Embedded Printed Circuit Board and Method of Manufacturing the Same
KR100859004B1 (en) Manufacturing method of electro-component embedded pcb
JP2008131039A (en) Manufacturing method of electronic element built-in type printed circuit board
KR20120032217A (en) Embedded substrate and a method for manufacturing the same
KR100820633B1 (en) Printed circuit board having embedded electronic component and manufacturing method thereof
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
KR20160090625A (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
KR101038482B1 (en) Printed circuit board having an electro component and manufacturing method thereof
KR100648971B1 (en) Manufacturing method for embedded printed circuit board
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
KR100789531B1 (en) Fabricating method of rigid flexible printed circuit board
KR20160019297A (en) Printed circuit board and manufacturing method thereof
KR100972431B1 (en) Embedded printed circuit board and manufacturing method thereof
KR20120120789A (en) Method for manufacturing printed circuit board
KR20130055990A (en) Rigid-flexible printed circuit board and method for manufacturing the same
KR101084776B1 (en) Substrate having embedded electronic devices and method of manufacturing the same
KR101077430B1 (en) Fabricating Method of Rigid-Flexible substrate
JP2011222962A (en) Print circuit board and method of manufacturing the same
KR101047484B1 (en) Electronic printed circuit board and its manufacturing method
KR20150136914A (en) Manufacturing method of printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9