KR20100050388A - 통전체를 내장하는 세라믹스 부재와 그 제조방법 - Google Patents

통전체를 내장하는 세라믹스 부재와 그 제조방법 Download PDF

Info

Publication number
KR20100050388A
KR20100050388A KR1020090089573A KR20090089573A KR20100050388A KR 20100050388 A KR20100050388 A KR 20100050388A KR 1020090089573 A KR1020090089573 A KR 1020090089573A KR 20090089573 A KR20090089573 A KR 20090089573A KR 20100050388 A KR20100050388 A KR 20100050388A
Authority
KR
South Korea
Prior art keywords
electrode terminal
current collector
alloy
ceramic substrate
melting point
Prior art date
Application number
KR1020090089573A
Other languages
English (en)
Inventor
세이이치로 미야타
Original Assignee
구로사키 하리마 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구로사키 하리마 코포레이션 filed Critical 구로사키 하리마 코포레이션
Publication of KR20100050388A publication Critical patent/KR20100050388A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/20Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • H05B3/22Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible
    • H05B3/28Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material
    • H05B3/283Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material the insulating material being an inorganic material, e.g. ceramic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/02Details
    • H05B3/03Electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/02Details
    • H05B3/06Heater elements structurally combined with coupling elements or holders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B2203/00Aspects relating to Ohmic resistive heating covered by group H05B3/00
    • H05B2203/017Manufacturing methods or apparatus for heaters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Resistance Heating (AREA)
  • Ceramic Products (AREA)

Abstract

세라믹스 기재 내에 고융점 금속 전극층을 내장한 종래의 세라믹 서셉터에서는, 내장 전극층과 Ni 전극막대의 접합부에서 파단, 파손 등이 일어나기 쉽다.
파손, 박리, 파단되면 복구 불능이 되어 고가의 서셉터이더라도 폐기되는 경우가 항상 발생한다.
본 발명은 세라믹스 기재에 내장된 고융점 금속 통전체의 전극단자 접합부 노출면과 전극단자 및 세라믹스 기재의 간극을, B를 포함하는 Si합금의 층으로 메우는 구조를 채용함으로써 종래 구조의 내산화성, 기밀성, 파단, 파손의 문제를 해결한다.
또 전극단자 접합부 노출면과 전극단자 및 세라믹스 기재의 간극을, Mn을 2% 이상 포함하는 Si합금의 층으로 메우는 구조를 채용함으로써 종래 구조의 문제를 해결한다.
또 통전체 노출면에 침탄 또는 침붕 중의 어느 하나의 층이 형성되어, 전극단자 접합부 노출면과 전극단자 및 세라믹스 기재의 간극을 Si합금의 층으로 메우는 구조를 채용함으로써 종래 구조의 문제를 해결한다.

Description

통전체를 내장하는 세라믹스 부재와 그 제조방법{CERAMICS MEMBER WITH EMBEDDED ELECTRIC CONDUCTOR AND MANUFACTURING METHOD THEREOF}
본 발명은, 질화물 세라믹스 기재(窒化物 ceramics 基材) 내에 Mo, W계 금속 등의 고융점 금속(高融點 金屬)으로 이루어지는 통전체(通電體)를 내장한 세라믹스 부재(ceramics 部材)와 그 제조방법에 관한 것이다.
본 발명에 있어서 「통전체」란, 전류를 흐르게 하거나 혹은 전압을 인가하기 위한 Mo, W 등의 고융점 금속발열체(高融點 金屬發熱體) 및 전극류(電極類)와 그 주변 기구류를 가리키는 것이다. 예를 들면 세라믹스 기재 내에 고융점 금속발열체를 내장하는 세라믹스 히터(ceramics heater)의 고융점 금속발열체와, 그 발열체에 접합된 동일한 고융점 금속의 기구류, 고융점 금속의 정전척 전극(靜電chuck 電極) 및 RF 전극(RF 電極) 혹은 이들과 동일한 목적으로 사용되는 전극류를 가리키는 것이다.
고융점 금속발열체란, 고융점 금속을 사용한 선(線) 모양 발열체 혹은 고융점 금속분말 페이스트(高融點 金屬粉末 paste)를 인쇄소성(印刷燒成)하여 형성된 소결발열체(燒結發熱體)를 가리키는 것이다. 또 고융점 금속의 전극이 란, 고융점 금속을 사용한 전극막(電極膜) 혹은 고융점 금속선(高融點 金屬線)을 메쉬(mesh) 모양으로 가공한 전극 혹은 고융점 금속분말 페이스트를 인쇄소성하여 형성된 소결전극류(燒結電極類) 등을 가리키는 것이다.
본 발명에서는 이들 고융점 금속의 발열체, 전극류 및 그 주변의 고융점 금속의 기구류 전반을 「세라믹스 기재에 내장된 통전체」라고 표현한다.
본 발명의 통전체는 미소성(未燒成)의 세라믹스 기재 내에 통전체를 미리 내장시키고, 세라믹스 기재를 소성할 때에 동시에 소결시킴으로써 소결된 세라믹스 기재 내에 내장되도록 되어 있다.
본 발명의 「고융점 금속」이란, 세라믹스 소성온도(ceramics 燒成溫度) 예를 들면 AlN 세라믹스(AlN ceramics)에서는 1700∼1900℃로 소결시켜도 용융(溶融), 변질(變質)되지 않는 고융점 금속 전반을 의미하는 것으로서, Mo, W 등이 대표적 금속이다.
본 발명에서는 히터 발열체, 정전척 전극, RF 전극 및 기타의 고융점 금속전극류 등을 내장하는 세라믹스 서셉터류(ceramics susceptor類) 및 동일한 목적으로 사용되는 부재(部材) 전반을 「통전체를 내장하는 세라믹스 부재」라고 표현한다.
실리콘 웨이퍼(silicon wafer) 등의 반도체 기판(半導體 基板)은, 보통 서셉터라고 부르는 대(臺) 위에 재치(載置)되어 에칭(etching), 성막(成膜) 등의 처리가 이루어진다.
최근에는, 질화알루미늄 기재(窒化aluminium 基材) 내에 히터 발열체, 정전척 전극, RF 전극 등을 내장한 세라믹스제(ceramics製)의 서셉터가 개발되어 많이 사용되고 있다.
이들 히터 발열체, 정전척 전극, RF 전극 등은 기재 세라믹스를 소성할 때에 함께 내장되어 일체(一體)로 동시에 소성되어 제조되고 있다.
소성온도는 2000℃에 가까운 온도에 도달되기 때문에, 히터 발열체, 정전척 전극, RF 전극 등에는 Mo, W 등의 고융점 금속이 사용되고 있다. 예를 들면 특허문헌 1(일본국 공개특허 특개2003-272805호 공보), 특허문헌 2(일본국 공개특허 특개2003-288975호 공보), 특허문헌 3(일본국 공개특허 특개2000-286038호 공보)에 개시되어 있는 바와 같이 세라믹스 히터가 내장된 서셉터에서는 Mo, W, Mo-W 합금의 선 모양 발열체가 히터 선(heater 線)으로서 사용되고 있고, 이들 히터 선은 동일한 Mo, W, Mo-W 합금 등의 재료로 이루어지는 중간기구(中間機具)에 코킹(caulking) 등의 기계적 수단에 의하여 접속되어 세라믹스 기재와 일체로 소결됨으로써 세라믹스 기재에 내장되어 있다. 또는 W, Mo 등의 분말 페이스트를 인쇄, 소성한 층(層)이 발열체로서 사용되고, 이들 층이 기재와 일체로 소결되어 세라믹스 기재 내에 내장되어 있다.
RF 전극이 내장된 서셉터에서는, Mo, W, Mo-W 합금 등의 재료로 이 루어지는 메쉬 모양의 전극 또는 W, Mo 등의 분말 페이스트를 인쇄, 소성한 층이 전극으로서 사용되고 있고, 이들이 세라믹스 기재에 메워져서 일체로 소결됨으로써 세라믹스 기재 내에 내장되어 있다.
기재 세라믹스에는 주로 질화알루미늄, 질화규소가 사용되고 있다.
중간기구는, 특허문헌 1(일본국 공개특허 특개2003-272805호 공보)에서는 구상(球狀), 회전타원체(回轉楕圓體), 원기둥 모양의 결합부재(結合部材)로 표현되어 있고, 특허문헌 2(일본국 공개특허 특개2003-288975호 공보)에서는 원기둥 모양의 단자(端子)로 표현되어 있다.
중간기구, W, Mo 등의 분말 페이스트를 인쇄, 소성에 의하여 형성한 전극층(電極層) 및 메쉬 모양의 전극에는, Ni제(Ni製)의 긴 전극막대가 경납땜(brazing) 되어 있다.
이들 긴 Ni 전극막대를 경납땜 한 종래 구조의 서셉터에는 다음과 같은 문제점이 있다.
즉 도8에 나타나 있는 바와 같이 종래 구조에서는, 세라믹스 기재(2)에 형성된 빈 곳의 바닥에 선 모양 발열체(3)와 접합된 중간기구(4) 혹은 메쉬 모양의 RF 전극(9) 혹은 인쇄, 소성에 의하여 형성된 전극층(도면에는 나타나 있지 않다)이 노출(露出)되어 있다.
Ni 전극막대(14)는 세라믹스 기재의 빈 곳에 삽입되고, 이 중간기구 혹은 RF 전극 혹은 인쇄, 소성에 의하여 형성된 전극층의 노출면(露出面)에 경납땜 되어 있다.
Ni 전극막대를 경납땜 할 때에 전극층의 노출면을 둘러싸는 세라믹스 기재면에도 실시하여 Ni 전극막대와 세라믹스 기재 사이에 간극(間隙)을 제거할 수 있다면, 전극층의 노출면을 외기(外氣)로부터 완전하게 밀봉(密封)시킬 수 있어 전극층 노출면의 고온산화(高溫酸化)를 방지할 수 있다. 또 취급 중에 Ni 전극막대에 가로방향으로 휘어지게 하는 힘이 작용하여도 근간부(根幹部)가 세라믹스 기재에 견고하게 경납땜 되어 있기 때문에, 전극층과의 접합부가 영향을 받아 열화(劣化), 파단(破斷)되는 것과 같은 트러블(trouble)을 방지할 수 있지만, 다음의 이유에 의하여 Ni 전극막대를 전극층의 노출면을 둘러싸는 세라믹스 기재면에 경납땜 하는 것은 곤란하다.
(이유1)
Ni의 선팽창계수(線膨脹係數)는 13×10-6, 세라믹스 기재가 질화알루미늄에서는 4.5×10-6, 질화규소에서는 3.5×10-6로서, Ni와 세라믹스 기재의 선팽창계수의 차이가 크고 또한 Ni는 더 강성(剛性)이 있는 딱딱한 재료이기 때문에, 선팽창계수의 차이에 의하여 발생되는 접합부의 열응력(熱應力)은 완화되지 않는다. 열응력에 의하여 세라믹스 기재의 접합부가 파괴된다.
(이유2)
고온 용도의 용가재(鎔加材)로는 고융점 용가재의 사용이 필수적이지만, 종래부터 사용되고 있는 고융점 용가재는 대개 선팽창계수가 크고 딱딱한 재료로서, 용가재 자체가 열응력의 발생원(發生源)이 된다. 용가재층 에서 열응력을 흡수할 수는 없다.
이상과 같은 이유로 인하여 고온 용가재를 사용하여 Ni 전극막대와 세라믹스 기재를 경납땜 하는 것은 매우 곤란하다.
이상과 같은 이유로 인하여 종래 구조에서는 세라믹스 기재와 Ni 전극막대를 견고하게 기밀접합(氣密接合)시키는 것이 곤란하기 때문에, 세라믹스 기재에 Ni 전극막대를 기계적으로 나사결합시키는 구조에 의하여 간극을 작게 하려는 노력이 이루어지고 있다는 것에 불과하다. 즉 도8에 나타나 있는 바와 같이 세라믹스 기재(2)의 빈 곳의 측면에 암나사를 형성하고, 이 나사구멍에 금속 파이프(金屬 pipe)(13)를 나사결합시킨다. Ni 전극막대(14)는 이 금속 파이프 내면(內面)의 구멍에 삽입되고, Ni 전극막대(14)의 측면을 금속 파이프에 경납땜 하여 고정시킨다. 이 때에 Ni 전극막대의 선단(先端)의 단면(端面)도 중간기구(4), 메쉬 모양의 RF 전극(9)과 동시에 경납땜 되는 구조로 되어 있다.
금속 파이프 자체는 세라믹스 기재보다 선팽창계수가 크고 강성도 크므로 세라믹스 기재와 금속 파이프 사이에 간극이 없으면 팽창(膨脹) 차이에 의하여 세라믹스 기재가 파괴되기 때문에, 세라믹스 기재와 금속 파이프 사이에 팽창 차이 정도의 간극을 존재시키는 것이 현재의 상태이다.
이 때문에 고온의 반복가열(反復加熱)에 따라 금속 파이프의 산화 또한 중간기구, 중간기구에 결합된 선 모양 발열체, 메쉬 모양 전극 혹은 인쇄소성 전극층 등의 산화도 일어난다. Mo, W 등의 고융점 금속은 산화에 매우 약하여 산화소모(酸化消耗)가 일어난다. 또 반복가열에 따라 금속 파이프와 세라믹스 기재의 간극도 확대된다.
Ni 전극막대의 바닥부 단면(端面)과 접합되는 중간기구, 메쉬 모양의 RF 전극 혹은 인쇄, 소성에 의하여 형성된 전극층은, 모두 세라믹스 기재와 동시에 소결될 때에 2000℃에 가까운 고온으로 가열되기 때문에 취화(脆化)되어 본래적으로 강도(强度)가 부족하게 된다.
Ni 전극막대와 세라믹스 기재 사이에 간극이 존재하기 때문에, Ni 전극막대에 휘어지는 힘이 작용하게 되면 경납땜 부분, 중간기구, 메쉬 모양의 전극 및 인쇄소성 전극의 내부에도 휘어지는 힘이 직접 작용하게 된다.
이상과 같은 요인이 중복되어 중간기구, 메쉬 모양의 전극, 인쇄소성 전극층 내에서 파단이 발생하기 쉬워진다. 또 Ni 전극막대와 중간기구, 메쉬 모양의 전극, 인쇄소성 전극층과의 경납땜 부분이 열화되어 파단이 발생하기 쉬워진다. 혹은 중간기구, 선 모양 발열체, 메쉬 모양의 전극이 산화소모되는 문제도 발생하여 결국은 사용 불능이 된다.
이러한 파단이나 산화소모에 의하여 사용 불능이 되면, 서셉터는 가장 먼저 복구 불능이 되어 고가(高價)의 서셉터이더라도 폐기되는 것이 항상 발생한다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로서, 그 제1목적은 고융점 금속으로 이루어지는 통전체를 내장하는 세라믹스 부재에 있어서 통전체 노출면(通電體 露出面)의 고온산화를 방지할 수 있는 신규 구조와 그 제조방법을 제공하는 것이다. 또 제2목적은 통전체에 접합된 전극단자부와 세라믹스 기재의 간극을 제거하여 통전체와 전극단자 접합부와 그 주위의 산화, 강도열화(强度劣化) 및 파단을 방지할 수 있는 신규 구조와 그 제조방법을 제공하는 것이다.
통전체를 내장한 세라믹스 부재에 관한 상기 과제는 다음의 수단에 의하여 해결할 수 있다.
(고온산화(高溫酸化)의 해결수단)
통전체를 내장하는 세라믹스 부재에 있어서 통전체 노출면의 고온산화는, Si합금(Si 合金)의 층을 통전체 노출면에 융착(融着)시켜서 피복(被覆)시킴으로써 방지할 수 있다.
Si합금은 내열(內熱), 내산화성(耐酸化性)이 우수한 합금이고 그 선팽창계수를 고융점 금속에 정합(整合)시키는 것이 용이하기 때문에 고융점 금속의 통전체 표면에 내열, 내산화성 피막(被膜)을 피복시킬 수 있지만, 고융점 금속 표면에서 Si합금의 융액(融液)을 융착시켰을 때에 고융점 금속 표면에 심한 침식(浸蝕)이 일어난다. 침식은 Si와 고융점 금속의 반응층(反應層)(합금층(合金層))에서 일어난다.
침식부에는 기재의 고융점 금속보다 선팽창계수가 크고 무른 규화물(珪化物)이 과잉으로 생성되기 때문에, 고온의 반복가열에 의하여 균열(龜裂)이 발생하거나 또는 침식부가 기재로부터 박리(剝離)되는 문제가 발생한다.
본 발명은, 침식이 없거나 또는 침식이 억제된 Si합금의 피막을 고융점 금속의 통전체 표면에 융착시킴으로써 내산화성, 내박리성(耐剝離性), 내균열성(耐龜裂性)이 우수한 피막을 형성한다.
본 발명에 있어서는 고융점 금속 통전체의 표면에 Si합금을 용착(溶着)하여 피복시킬 때에 Si합금 융액에 의한 「침식」을 방지하기 위한 제1수단은, 용융피복(溶融被覆)하여야 할 Si합금으로서 B를 함유하게 하고, 고융점 금속 통전체와 피복되는 Si합금과의 계면(界面)에 B의 농축층(濃縮層) 또는 B의 화합물층(化合物層)을 형성시키는 것이다.
B를 포함하는 Si합금을 Mo, W 등의 고융점 금속 통전체에 용착시켰을 경우에 통전체와 Si합금의 계면에 B의 농축층 또는 Mo 혹은 W의 고융점 금속붕화물층(高融點 金屬硼化物層)이 존재할 때에, 용융된 Si합금에 의한 부재의 「침식」이 현저하게 적어지게 된다. 또는 침식이 완전히 없어지게 된다.
또 Si합금은 질화물 세라믹스, 산화물 세라믹스 어느 쪽의 세라믹스에서도 그 종류를 막론하고 성분을 조정함으로써 그 선팽창계수를 기재 세라믹스에 정합시킬 수 있다는 이점이 있고, 이에 따라 선팽창계수의 차이에 의하여 발생되는 Si합금 융착층의 박리(剝離), 균열(龜裂)의 발생을 방지할 수 있다.
이 B의 농축층 또는 부재의 Mo 혹은 W의 붕화물층이 존재하는 것은, 융착시키는 Si합금 중에 B를 0.1% 이상 첨가하였을 경우이다. 즉 Si와 (Fe, Ni, Co, Cr, Mo, W, Re, Cu, Mn, 귀금속(貴金屬), Ti, Zr, Hf, V, Nb, Ta, Ge, Al, Ca, Mg, 희토류원소(稀土類元素), P)의 원소군(元素群)으로부터 선택된 1종 혹은 2종 이상의 원소로 이루어지는 Si합금에 B를 0.1% 이상 첨가시킨 합금을 사용할 때이다.
Si합금에 B를 첨가하는 것에 의한 통전체의 「침식」 감소는, Si합금 중의 B성분이 고융점 금속 통전체로 우선적으로 확산(擴散)되어 통전체측 계면에 B가 농축된 확산층(擴散層)이 생성되고, 이것이 기재의 침식 진행을 억제시켜서 실리사이드(silicide)의 생성이 억제되도록 하기 때문이라고 생각된다. B의 농축 확산층에는 Mo, W 등의 고융점 금속붕화물의 형성도 인지되어 붕화물이 배리어(barrier)가 되어 침식을 방지하는 것이라고 생각된다.
B첨가량이 0.1% 이상에서 실리사이드의 생성이 억제되기 시작하기 때문에, Si합금 중의 B첨가량은 0.1% 이상이 바람직하다. 더 바람직하게는 0.3% 이상이다. 보다 더 바람직하게는 0.8% 이상에서 침식이 없어지게 된다. B양의 상한에는 특별한 제한은 없지만, 15%를 넘으면 융착시킬 때의 분말 페이스트의 원료로서 사용되는 Si합금의 분말 제조비용이 높아져서 경제적으로는 바람직하지 못하다.
본 발명에 있어서 제1해결수단의 Si합금은 대략 다음의 성분범위이다. 또 다음의 범위에만 한정되는 것이 아니라는 것은 말할 필요도 없다.
(제1수단의 조성)
Si를 주성분으로 하고, A군 중에서 선택된 1종 혹은 2종 이상의 원소와, B군 중에서 선택된 1종 혹은 2종 이상의 원소와, C군의 원소와, 잔여 불순물(殘餘 不純物) 성분으로 이루어지는 합금.
A군의 원소 : Fe, Ni, Co, Zr, Ti, Cr, Mo, W
B군의 원소 : Hf, Nb, Ta, V,Mn, Cu, Al, Ge
C군의 원소 : B
A군 원소의 성분범위 : 3∼65중량%
B군 원소의 성분범위 : 0∼20중량%
C군 원소의 성분범위 : 0.1∼15중량%
(제2수단의 조성)
또한 본 발명의 제2수단은 Si합금으로서, Mn을 적어도 2중량% 이상 포함하는 Si합금을 사용하는 것이다. 즉 Mn을 적어도 2중량% 이상 포함 하는 Si합금을 사용함으로써 고융점 금속 통전체의 Si합금 융액에 의한 침식이 대폭적으로 억제된다.
그 최적의 범위는 2∼15중량%이다.
하한치 미만에서는 용착이 일어나지 않고, 상한을 넘으면 침식이 심하게 된다.
본 발명에 있어서 제2해결수단의 Si합금은 대략 다음의 성분범위이다. 또 다음의 범위에만 한정되는 것이 아니라는 것은 말할 필요도 없다.
Si를 주성분으로 하고, A군 중에서 선택된 1종 혹은 2종 이상의 원소와, Mn과, 잔여 불순물 성분으로 이루어지는 합금.
A군의 원소 : Fe, Ni, Co, Ti, Zr, Hf, Cr, Mo, W, Nb, Ta, V, Cu, Al, Ge
A군 원소의 성분범위 : 3∼65중량%
Mn : 2∼15중량%
B를 포함하는 Si합금, Mn을 포함하는 Si합금은, 미리 선팽창계수를 세라믹스 기재에 정합하도록 성분을 조합한 이들 합금의 분말 페이스트를 고융점 금속 통전체의 표면 혹은 전극단자 표면 혹은 세라믹스 기재면에 도포(塗布)하고, 이것을 진공(眞空) 혹은 불활성분위기(不活性雰圍氣)에서 합금의 고상선 온도(固相線 溫度) 이상으로 가열시킴으로써 융착시킬 수 있다.
또한 제3수단은, Mo, W 등의 고융점 통전체 표면에 침탄(浸炭), 침붕(浸硼) 중에서 선택된 적어도 하나의 층을 미리 형성하여 두는 것이다. 즉 침탄, 침붕의 단독처리, 침탄침붕(浸炭浸硼), 침탄질화(浸炭窒化), 침붕질화(浸硼窒化), 침탄침붕질화(浸炭浸硼窒化)의 복합처리층을 형성하여 두는 것이다. 특히 침탄층, 침붕층, 침탄침붕층이 바람직하고, Si합금의 조성으로서는, 상기한 0.1% 이상의 B를 포함하는 Si합금 및 Mn을 적어도 2중량% 이상 포함하는 Si합금과 조합시켰을 때에 침식방지에 가장 효과를 발휘한다. 침탄에는 보통 사용되고 있는 고체침탄, 액체침탄, 가스침탄, 가스침탄 질화처리방법이 그대로 적용될 수 있다. 침붕에는 고체침붕, 전해침붕(電解浸硼), 용융욕침붕(溶融浴浸硼), 가스 침붕 등 보통 사용되고 있는 처리방법이 그대로 적용될 수 있다.
통전체 노출면에는 외부로부터 전력(電力)을 급전(給電)하기 위하여 전극단자(電極端子)를 접합하여야만 한다.
전극단자의 접합은, 미리 통전체 노출면에 융착시킨 Si합금층 표면에 동일한 접합금속 혹은 이종(異種)의 접합금속을 사용하여 접합시켜도 좋고, 혹은 통전체 노출면에 융착시킨 Si합금층이 통전체 노출면과 전극단자를 접합시키는 접합층이어도 좋다. 즉 접합과 산화방지를 겸하는 층이어도 좋다.
통전체 노출면의 산화방지 관점으로부터 통전체 노출면에 융착시키는 Si합금층은, 통전체 노출면에만 한정되지 않고 통전체 노출면과 세라믹스 기재의 간극부를 포함하도록 즉 통전체 노출면을 둘러싸는 세라믹스 기재면까지 연속하여 피복되는 것이 바람직하다. 이 때에 Si합금층은 통전체 노출 면을 둘러싸는 세라믹스 기재면에도 융착시키는 것이 바람직하다.
(전극단자와 세라믹스 기재의 간극을 해소하는 수단)
세라믹스 기재 내에 내장된 고융점 금속으로 이루어지는 통전체의 노출면이 세라믹스 부재의 빈 곳 내에 위치하는 경우에, 이 빈 곳 내에 전극단자를 삽입하여 이 단자와 통전체 노출면을 야금적(冶金的)으로 접합시키고, 이 전극단자와 세라믹스 기재의 간극을 Si합금의 층으로 메워서, 이 Si합금의 층을 전극단자와 세라믹스 기재의 양방(兩方)에서 융착시킴으로써 전극단자와 세라믹스 기재의 간극을 제거할 수 있다.
전극단자가 고융점 금속인 경우에, 전극단자와 세라믹스 기재에 Si합금을 융착시킬 때에 전극단자에도 상기한 침식의 문제가 발생한다.
전극단자가 고융점 금속인 경우에 Si합금의 융액에 의하여 고융점 금속의 전극단자가 침식되는 것을 방지하기 위해서는, 상기한 침식을 방지하는 제1수단, 제2수단, 제3수단을 적용하면 좋다. 또한 이 경우에 전극단자와 통전체는 모두 고융점 금속이기 때문에, 접합금속은 반드시 Si합금이 아니어도 좋다. 예를 들면 Co계, Ni계, Au계, 그 이외의 고융점 경납땜 금속이더라도 좋다.
전극단자가 세라믹스 재료인 경우에 예를 들면 세라믹스 기재가 질화알루미늄이고 전극단자가 질화알루미늄인 경우에, 세라믹스 기재 및 세라믹스 전극단자의 양방에서 융착시키는 접합금속은 Si합금을 사용할 필요가 있다.
(전극단자(電極端子)의 구조)
본 발명에 있어서 통전체에 접합되는 전극단자는 전체를 동일한 재료로 형성할 필요는 없다. 예를 들면 세라믹스 기재의 빈 곳에 삽입되는 부분의 전극단자 부분과 빈 곳으로부터 돌출되는 부분의 재료가 동일할 필요는 없다.
본 발명에 있어서 적어도 빈 곳에 삽입되는 부분의 전극단자의 재료는, Si합금의 융착온도에 의하여 용융되지 않는 융점(融點)을 구비하고 또한 선팽창계수가 세라믹스 기재에 정합되는 재료가 필요하다. 그리고 전극단자와 통전체 노출면은 경납땜, 확산접합(擴散接合) 등에 의하여 야금적으로 접합시키는 것이 필수조건이다.
단자재료는 통전부재(通電部材)와 동종(同種)의 고융점 금속이어도 좋고 혹은 용융된 Si합금에 침식되지 않는 세라믹스 기재와 동종의 재료이어도 좋다. 또는 Si합금에 침식되지 않는 세라믹스 재료와 Si합금의 복합재료이어도 좋다. 예를 들면 Si합금에 침식되지 않는 세라믹스 재료의 다공체(多孔體)에 Si합금의 융액을 함침(含浸)시킨 재료, 혹은 Si합금에 침식되지 않는 세라믹스 재료와 Si합금의 적층체(積層體), 혹은 Si합금에 침식되지 않는 세라믹스의 필러(filler)를 Si합금의 매트릭스(matrix)로 융합분산(融合分散)시킨 재료, 혹은 Si합금이어도 좋다.
세라믹스 기재가 질화알루미늄인 경우에는, 단자재료는 Mo, W 등과 같이 융점이 Si합금의 융점을 넘는 고융점 금속, 혹은 세라믹스 기재와 동 일한 세라믹스 재료, 혹은 선팽창계수가 근사(近似)하는 세라믹스 재료가 바람직하다. 또 세라믹스 기재가 질화규소계 세라믹스인 경우에는 W, 탄화규소, 질화규소가 적합하게 사용될 수 있다.
또 전극단자의 재료는 반드시 도전성 재료(導電性 材料)가 아니어도 좋다. 단자를 둘러싸는 접합층의 금속이 도전성이므로 전기적 도통로(電氣的 導通路)는 접합층에 의하여 확보할 수 있기 때문이다. 또 빈 곳으로부터 외부로 돌출된 부분은, 일단 빈 곳을 메운 후에 빈 곳에 메워진 전극단자부에 다른 재료 혹은 동종의 재료를 경납땜 하여 접합시켜도 좋다.
(전극단자의 Si합금에 의한 피복)
전극단자가 고융점 금속인 경우에 빈 곳으로부터 외부로 노출된 전극단자 부분은 산화에 약한 결점이 있다. 이러한 경우에 외부로 노출된 부분에 Si합금의 피복을 융착시킴으로써 노출 부분의 내산화성을 개선할 수 있다. 이 때에 Si합금에 의한 침식을 방지하기 위해서는 상기한 침식을 방지하는 제1수단, 제2수단, 제3수단을 적용하면 좋다.
이하의 시험예(試驗例)는 본원 발명에 의한 「침식」의 방지수단 효과를 확인하기 위한 시험이다.
(시험 1)
(시료의 제작)
20×40×두께 1mm인 Mo 및 W의 판(板) 표면에 성분조성(成分組成)이 다른 Si합금(Si 合金)의 분말 페이스트(粉末 paste)를 10×10×두께 1mm 도포(塗布)하고, 진공 중에서 가열, 용착(溶着)시킨 후에 용착층(溶着層)을 절단하여 Mo, W 판의 침식 깊이를 측정하였다.
또 Mo 판은 Mo의 천연 그대로의 것과 침탄(浸炭), 침붕(浸硼) 처리한 것의 침식 깊이를 테스트 하였다.
침탄은, 탄소분말(炭素粉末)이 주성분인 고체침탄재(固體浸炭材) 중에 침지(浸漬)시켜서 1200℃로 3시간 가열하여 침탄층(浸炭層)을 형성하였다.
침붕은, 고체침붕제(固體浸硼劑)(보론 분말(boron 粉末) + 탄화보론(炭化 boron))에 침지시켜서 1000℃로 5시간 가열하여 침붕피막(浸硼被膜)을 형성하였다.
(결과)
침식 깊이의 테스트 결과를 표1에 나타내었다.
(표1)
번호 Si합금의 성분조성 % 판의 종류 침식 깊이 ㎛ 용착온도 ℃
1 Si-25Cr Mo 120 1320
2 Si-25Cr-0.12B Mo 21 1320
3 Si-25Cr-0.32B Mo 14 1320
4 Si-18Cr-5Ni-0.20B Mo 18 1320
5 Si-20Cr-0.65B Mo 8 1320
6 Si-9Ni Mo 150 1300
7 Si-9Ni-0.09B Mo 32 1300
8 Si-9Ni-0.38B Mo 12 1300
9 Si-21Co Mo 98 1280
10 Si-21Co-0.39B Mo 10 1280
11 Si-7Fe Mo 139 1300
12 Si-7Fe-0.11B Mo 29 1300
13 Si-40Co-2.9Mn Mo 31 1250
14 Si-30Co-15Cr-3.2Mn Mo 28 1250
15 Si-30Co-3.5Mn-5.1Cu Mo 21 1200
16 Si-20Ni-3.0B Mo 없음 1280
17 Si-25Cr-0.12B 침탄Mo 없음 1320
18 Si-25Cr-0.12B 침붕Mo 없음 1320
19 Si-25Cr 침붕Mo 18 1320
20 Si-25Cr 침탄Mo 10 1320
21 Si-40Co-2.9Mn 침붕Mo 없음 1250
22 Si-40Co-2.9Mn 침탄Mo 없음 1250
23 Si-20Cr-0.65B W 없음 1320
24 Si-10%Ni-0.8%B Mo 없음 1300
25 Si-20Cr-1.5B Mo 없음 1320
Si-25Cr은 Si-25%Cr의 의미이다. %를 생략하여 기재하였다.
표1의 결과로부터 2% 이상의 Mn 첨가 및 B를 0.1중량% 이상 첨가하면, Mo, W의 침식방지에 매우 효과가 있다는 것이 밝혀졌다.
또 B가 0.8% 이상에서는 침식이 없어진다는 것이 밝혀졌다. 또 침탄, 침붕도 침식방지의 효과가 현저하여, B 첨가, Mn 첨가의 합금과 병용(倂用)하면 거의 침식이 없어진다는 것이 밝혀졌다.
시료번호가 10인 시험편에 있어서 절단면(切斷面)에서의 B, Mo 원소의 분포상태를 특성 X선상(特性 X線像)에 의하여 조사하였다. 또 시료번호 10의 성분조성은 Si-21Co-0.39B이다.
도1에 B와 Mo의 특성 X선상(매핑(mapping))의 사진을 나타내었다. 사 진의 결과로부터 Mo의 계면(界面)에 Si합금으로부터 B가 확산되어 고농도(高濃度)로 농축(濃縮)되어 있다는 것을 알았다.
도면에 의하여 본 발명을 설명한다.
도2, 도3, 도4는 본 발명의 구조를 설명하는 도면이다.
도2, 도3에서 1은 세라믹스 부재이다.
세라믹스 부재(ceramics 部材)(1)는, 세라믹스 기재(ceramics 基材)(2)와, 세라믹스 기재(2)에 내장된 고융점 금속(高融點 金屬)의 통전체(通電體)(발열체(發熱體))(3), 통전체(중간기구(中間機具))(4)와, 전극단자(電極端子)(5)를 구비하고 있고, 통전체(3), 통전체(4)는 모두 고융점 금속제(高融點 金屬製)이며 기계적으로 접합되어 있고, 세라믹스 부재(1)를 소성(燒成)할 때에 동시에 소성되어 세라믹스 기재에 내장되어 있다.
도2에 있어서는, 세라믹스 기재 소성 후에 통전체(3)에 외부전원(外部電源)을 접속시키기 위하여 전극단자(5)가 통전체(중간기구)(4)의 노출면(露出面)에 접합된 것이지만, 예를 들면 RF 전극과 같은 경우에 필요에 따라 중간기구 없이 통전체에 직접 접합시켜도 좋다. 또 통전체(3), 통전체(4)는 본 발명에서는 모두 통전체라고 표현한다.
도2에 있어서 전극단자(5)와 세라믹스 기재(2), 전극단자(5)와 통전체(중간기구)(4)의 간극은 용융(溶融)된 Si합금(Si 合金)의 융액층(融液層)(6)으로 메워진다.
도3은 전극단자를 끼워 넣는 빈 곳이 없고 또한 통전체(중간기구)(4) 가 세라믹스 기재의 표면으로 노출(露出)되는 경우이다.
Si합금의 융액층(6)은, 통전체 노출면(通電體 露出面)의 산화방지(酸化防止)의 관점으로부터 통전체 노출면에만 한정되지 않고 통전체 노출면과 세라믹스 기재의 간극부(間隙部)를 포함하도록, 도3에 나타나 있는 바와 같이 통전체 노출면을 둘러싸는 세라믹스 기재면까지 연속하여 피복되는 것이 바람직하다. 이 때에 Si합금의 융액층(6)은 통전체 노출면을 둘러싸는 세라믹스 기재면에도 융착시키는 것이 바람직하다.
도4는 고융점 금속으로 이루어지는 전극단자(5)와 통전체(3)의 노출면을 Si합금과 다른 합금에 의하여 접합(경납땜(brazing))시키고, 빈 곳으로부터 외부로 돌출된 전극단자 부분에 내산화성(耐酸化性)을 부여하기 위하여 Si합금의 피막(被膜)(8)을 융착시켰을 경우의 설명도이다.
7은 Si합금과 다른 합금에 의하여 접합된 경납땜층이다.
전극단자(5)와 세라믹스 기재(2)의 간극은 Si합금의 융액층(6)으로 메워지고, Si합금을 전극단자와 세라믹스 기재에 융착시킴으로써 전극단자와 세라믹스 기재의 간극이 없어지게 된다.
전극단자와 통전체 노출면은 Ni, Co, Au계 또는 그 이외의 고융점 용가제(高融點 鎔加材)를 사용하여 경납땜 될 수 있다. 또는 확산접합(擴散接合)에 의하여 접합시켜도 좋다.
전극단자와 세라믹스 기재의 접합, 전극단자와 통전체 노출면의 접합은 동시에 하여도 좋고 또는 따로 따로 하여도 좋다.
즉 제1스텝으로서 전극단자와 통전체 노출면을 경납땜 혹은 확산접합에 의하여 접합시키고, 계속하여 제1스텝보다 낮은 온도로 전극단자와 세라믹스 기재를 Si합금에 의하여 접합시킬 수 있다.
본 발명에 있어서 Si합금 융액층의 융착이란, 소정 성분의 Si합금을 고상선 온도(固相線 溫度) 이상으로 가열하여 액상(液相)을 생성시켜서 융착시키는 것을 의미한다.
융착이란, 융액이 발생되어 야금적(冶金的)으로 접합되는 것을 의미한다.
야금적 접합이란, 젖음(wetting), 확산(擴散) 혹은 계면(界面)의 일부 용융 등 적어도 하나의 현상이 일어나서 접합되는 것을 의미한다.
본 발명에 있어서 전극단자와 세라믹스 기재의 간극, 전극단자와 통전체 노출면의 간극을 Si합금의 융액으로 메워서 융착시키는 방법은, 이 간극에 소정 성분의 Si합금의 분말(粉末) 혹은 미립(微粒) 혹은 시트(sheet)를 충전(充塡)시켜서, 진공(眞空) 중 혹은 불활성분위기(不活性雰圍氣) 중에서 당해 Si합금의 고상선 온도 이상으로 가열하여 융액을 생성시킴으로써 융착시킬 수 있다. Si합금의 융액은 전극단자, 세라믹스 기재 및 통전체 어느 쪽의 재료에도 융착되는 성질이 있다.
도2∼도4에 있어서 어느 경우에도 통전체 및 고융점 금속의 전극단자가 Si합금의 융액에 의하여 침식되는 것을 방지하기 위해서는, 상기한 침식을 방지하는 제1수단, 제2수단, 제3수단을 적용하면 좋다.
(폐기된 종래 구조 제품의 활용)
통전체를 내장하는 종래 구조의 서셉터류(susceptor類)의 전극단자가 훼손되어 폐기된 부재를, 본 발명은 폐기된 그대로 소재로서 이용하여 본 발명의 제품으로서 완성시킬 수 있다.
즉 Ni 전극막대가 빠지고, 빠진 후에 빈 곳이 된 종래 구조의 서셉터 등의 빈 곳에 본 발명 구조의 전극단자를 삽입하고 간극을 메워서 접합시킴으로써 내산화성(耐酸化性), 내구성(耐久性)이 우수한 서셉터를 제조할 수 있다.
도5는 전극단자부가 빠진 후에 빈 곳이 된 종래 구조의 서셉터의 구조를 나타내는 도면이다.
세라믹스 기재(2)는 질화알루미늄제(窒化aluminium製)이다.
통전체(히터 선(heater 線))(3)는 Mo 선으로 이루어지고 또한 마찬가지로 Mo제의 통전체(중간기구)(4)와 접합된 것으로서, 세라믹스 기재 내에 매립(埋立)되어 있다. 히터 선, 중간기구는 함께 세라믹스 기재를 소성할 때에 동시에 소성되어 내장된 것이다.
통전체(RF 전극)(9)는 Mo의 메쉬(mesh)로 이루어지고, Mo 선, Mo 중간기구와 마찬가지로 함께 세라믹스 기재(2)를 소성할 때에 동시에 소성되어 내장된 것이다.
중간기구의 빈 곳(10)과 RF 전극의 빈 곳(10)의 내면(內面)에는 Ni 전극막대를 나사결합시키기 위하여 암나사가 형성되어 있고, Ni 전극막대가 빠진 후에는 암나사가 그대로 남아 있다.
도6은, 도5에서의 빈 곳을 메워서 본 발명 구조의 세라믹스 부재로서 완성시켰을 때의 설명도이다.
즉 Ni 전극막대가 빠진 후의 세라믹스 기재의 빈 곳에 전극단자를 삽입하고, 전극단자와 세라믹스 기재의 간극, 전극단자와 중간기구의 간극 및 전극단자와 RF 전극의 간극을 Si합금의 용융층으로 메우고, 이 Si합금의 용융층을 세라믹스 기재, 전극단자, 중간기구 및 RF 전극에 융착시킴으로써 본 발명 구조의 세라믹스 부재가 완성된다. 즉 전극단자를 둘러싸는 간극은 모두 Si합금의 용융층으로 메워져서 전극단자에 접촉되는 면 모두에 융착됨으로써 폐기된 종래의 서셉터가 본 발명 제품으로서 변하게 된다.
도6의 구조에서는, 전극단자는 선팽창계수(線膨脹係數)가 세라믹스 기재에 정합(整合)되는 것이라면 고융점 금속에 한정되지 않는다. 세라믹스 기재와 선팽창계수가 정합되는 세라믹스 재료 혹은 상기한 그 이외의 전극단자 재료가 모두 사용될 수 있다.
또 Si합금의 융액에 의하여 고융점 금속 전극단자, 중간기구, RF 전극이 침식되는 것을 방지하기 위해서는, 상기한 침식을 방지하는 제1수단, 제2수단, 제3수단을 적용하면 좋다.
(실시예)
실시예에 의하여 본 발명을 설명한다.
(실시예 1)
이 실시예는, Ni 전극막대가 빠진 곳이 공동(空洞)으로 되어 폐기된 도5에 나타나 있는 종래 구조의 서셉터를 사용하여, 도6에 나타나 있는 구조인 본 발명 세라믹스 부재를 제조할 때의 예를 나타낸다.
세라믹스 기재에는 질화알루미늄이 사용되고 있다.
종래 구조의 Ni 전극막대를 대신하여 나사 가공된 Mo제의 신규 전극단자를 Ni 전극막대가 빠진 구멍에 나사결합시키고, 전극단자와 세라믹스 기재, 전극단자와 중간기구 및 전극단자와 RF 전극의 간극에 B를 0.8중량% 포함하는 즉 Si-10%Ni-0.8%B합금의 분말 페이스트(粉末 paste)를 충전하여, 진공 중에서 1300℃로 가열하여 융액을 생성시켜서 전극단자, 세라믹스 기재, 전극 중간기구 및 RF 전극의 각각에 융착시켰다. 또한 이 때에 공동으로부터 외부로 돌출된 Mo제 전극단자의 부분에도 동일하게 0.8%의 B를 포함하는 즉 Si-10%Ni-0.8%B합금의 분말 페이스트를 도포하여, Mo 전극단자 표면에도 Si합금의 피막을 동시에 융착시켰다.
전극단자와 세라믹스 기재, 전극단자와 중간기구 및 전극단자와 RF 전극의 간극은 이 Si합금에 의하여 메워지고, Si합금은 세라믹스 기재, 중간기구, RF 전극 및 전극단자에 양호하게 융착되어 접합부는 양호한 기밀성(氣密性)이 얻어졌다. 또 Mo 표면에도 결함이 없는 Si합금의 피막을 융착시킬 수 있었다.
(통전가열(通電加熱) 테스트)
도6에서의 중간기구(4)와 접합된 측의 전극단자(5)에 교류(交流) 200V 의 전압을 인가하여 500℃까지 반복하여 승온(昇溫)시킬 수 있었다.
(침식의 측정)
전극단자와 그 주위의 세라믹스 기재를 절단하여 Si합금에 의한 Mo 단자, Mo 중간기구, Mo 선, Mo 메쉬(RF 전극)의 침식을 측정하였다.
침식은 전혀 발견되지 않았다.
(실시예 2)
도7은 공동을 메워서 복구한 다른 실시예를 나타내는 도면이다.
이전 실시예 1의 도6에 나타나 있는 중간기구가 없는 빈 곳 부분에 Si합금과 탄화규소의 혼합분말을 충전하고, 진공 중에서 가열용융(加熱溶融)시켜서 빈 곳을 Si합금과 탄화규소의 복합재료 융액으로 충전하고 응고(凝固)시켜서 빈 곳을 복구하였다.
탄화규소 분말은 평균입도(平均粒度) 45μm 이하의 분말을 사용하고 Si합금에 20중량% 혼합하였다.
본 실시예에서는, 빈 곳을 메우는 Si합금과 탄화규소의 복합재료가, 중간기구가 없는 빈 곳 부분의 전극단자 재료가 된다.
세라믹스 기재는 실시예1과 마찬가지로 질화알루미늄이다.
융액의 충전에 앞서, 빈 곳에 남은 Mo 히터 선(3) 및 Mo 선 RF 전극(9)의 노출부에 Mo 선의 침식을 방지하기 위하여 미리 침붕처리를 하였다. 충전된 Si합금의 조성은 Mn을 5중량% 포함하는 Si-25%Cr-5%Mn 합금으로 하였다.
Mo 선 RF 전극(9)이 노출된 빈 곳 부분에는 세라믹스 기재와 동일한 질화알루미늄제의 충전재(充塡材)(12)를 삽입하여 메우고, RF 전극(9)과 충전재(12) 및 기재 세라믹스와 충전재(12)의 간극에 Mn을 5중량% 포함하는 즉 Si-25%Cr-5%Mn 합금의 분말 페이스트를 충전, 가열, 용융시켜서 간극을 융액으로 메움으로써 간극면 전체 면에 융착시켰다. 또 질화알루미늄제의 충전재(12)는 절연체(絶緣體)로서 도전성(導電性)이 없기 때문에, 전기적 도통로(電氣的 導通路)를 확보하기 위하여 충전재의 상면(上面)에도 동일한 Si합금의 층을 융착시킴으로써 충전재는 전체 면을 Si합금층으로 둘러싸게 되어 외측 표면은 도전성이 되었다.
(결과)
Si합금과 세라믹스 기재의 접합부는 양호한 기밀성이 얻어졌다. 또 Mo 선은 RF 전극선, 히터 선과 함께 침식되어 단선(斷線)되지 않아 Si합금과 양호하게 용착되어 있었다.
Si합금과 탄화규소의 복합재료의 층에 Mo 전극단자를 경납땜 하고 교류전압을 인가하여 히터로서 재가열(再加熱)할 수 있었다.
이상에서 상세하게 설명한 바와 같이 본 발명은, 세라믹스 기재에 내장된 고융점 금속 통전체 노출면의 산화방지에 우수한 효과를 구비한다. 또한 더불어 전극단자와 세라믹스 기재의 간극을 제거할 수 있기 때문에, 고융점 금속 통전체 노출면과 전극단자 접합부 및 그 주변부의 기계적 강도의 열화, 파단의 방지에 우수한 효과를 구비한다. 또한 종래 구조의 통전체를 내장하는 세라믹스 부재(서셉터류)의 전극단자부가 결손되었을 때의 복구에도 적합하게 이용될 수 있어 고가 제품의 리사이클(recycle) 사용에 크게 공헌할 수 있다.
또 반도체 CVD 장치(半導體 CVD 裝置)에 사용되고 있는 질화알루미늄 히터로서 많은 수요를 기대할 수 있다. 또한 폐기된 질화알루미늄 히터의 재생수리를 가능하게 하는 것으로서, 반도체 산업분야에서 많이 이용되는 것을 기대할 수 있다.
도1은 B와 Mo의 특성 X선상(매핑)의 사진이다.
도2는 본 발명의 구조를 설명하는 도면이다.
도3은 본 발명의 다른 구조를 설명하는 도면이다.
도4는 본 발명의 다른 구조를 설명하는 도면이다.
도5는 전극단자부가 빠진 후에 빈 곳이 된 종래 구조의 서셉터 구조를 나타내는 도면이다.
도6은 도5에서의 빈 곳을 메워서 복구한 구조의 설명도이다.
도7 실시예의 설명도이다.
도8은 종래기술의 설명도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 세라믹스 부재 2 : 세라믹스 기재
3 : 통전체(발열체) 4 : 통전체(중간기구)
5 : 전극단자 6 : Si합금 융액층
7 : 경납땜층 8 : Si합금의 피막
9 : 통전체(RF 전극) 10 : 빈 곳
11 : 복합재료 12 : 충전재
13 : 금속 파이프 14 : Ni 전극막대

Claims (14)

  1. 세라믹스 기재(ceramics 基材)와 함께 동시에 소성(燒成)되고 고융점 금속(高融點 金屬)으로 이루어지는 통전체(通電體)를 내장하는 세라믹스 부재(ceramics 部材)에 있어서,
    상기 통전체의 전극단자 접합부 노출면(電極端子 接合部 露出面)에 Si합금(Si 合金)의 층(層)을 융착(融着)시켜서 이루어지는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재.
  2. 세라믹스 기재와 함께 동시에 소성되고 고융점 금속으로 이루어지는 통전체를 내장하고, 상기 통전체의 전극단자 접합부 노출면이 상기 세라믹스 기재의 빈 곳 내에 위치하게 됨과 아울러, 상기 빈 곳에 전극단자가 삽입되어 상기 전극단자와 상기 통전체의 전극단자 접합부 노출면 및 상기 전극단자와 상기 세라믹스 기재의 간극(間隙)을 Si합금의 층으로 메워서 이루어지는 구조의 통전체를 내장하는 세라믹스 부재에 있어서,
    상기 Si합금의 층이 상기 층과 접촉되는 상기 전극단자의 면(面), 상기 통전체의 전극단자 접합부 노출면 및 상기 세라믹스 기재의 면에 융착되어 이루어지는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재.
  3. 세라믹스 기재와 함께 동시에 소성되고 고융점 금속으로 이루어지는 통전체를 내장하고, 상기 통전체의 전극단자 접합부 노출면이 상기 세라믹스 기재의 빈 곳 내에 위치하게 됨과 아울러, 상기 빈 곳에 고융점 금속으로 이루어지는 전극단자가 삽입되어 상기 전극단자와 상기 통전체의 전극단자 접합부 노출면 및 상기 전극단자와 상기 세라믹스 기재의 간극을 접합금속(接合金屬)의 층으로 메워서 이루어지는 구조의 통전체를 내장하는 세라믹스 부재에 있어서,
    상기 전극단자와 상기 세라믹스 기재의 접합금속이 Si합금이며, 상기 Si합금의 층이 상기 전극단자와 상기 세라믹스 기재에 융착되어 이루어지는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 세라믹스 기재의 외부로 노출된 부분의 재료가 고융점 금속으로 이루어지는 상기 전극단자의 면에 Si합금의 피막(被膜)이 융착되어 이루어지는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 Si합금이 B를 포함하는 Si합금이며, 상기 통전체의 전극단자 접합부 노출면 또는/및 상기 고융점 금속으로 이루어지는 전극단자와 Si합금의 융착계면(融着界面)에 B의 농축층(濃縮層) 혹은 B의 화합물층(化合物層)이 형성되어 이루어지는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재.
  6. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 Si합금이 Mn을 2중량% 이상 포함하여 이루어지는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재.
  7. 제1항 내지 제6항 중 어느 하나의 항에 있어서,
    상기 통전체의 전극단자 접합부 노출면 또는/및 상기 고융점 금속으로 이루어지는 전극단자의 면에 침탄(浸炭) 또는 침붕(浸硼) 중의 어느 하나의 층이 형성되어 이루어지는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재.
  8. 세라믹스 기재와 함께 동시에 소성되고 고융점 금속으로 이루어지는 통전체를 내장하는 세라믹스 부재에 있어서,
    상기 통전체의 전극단자 접합부 노출면에 Si합금의 용융층(溶融層)을 융착시키는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재의 제조방법.
  9. 세라믹스 기재와 함께 동시에 소성되고 고융점 금속으로 이루어지는 통전체를 내장하고, 상기 통전체의 전극단자 접합부 노출면이 상기 세라믹스 기재의 빈 곳 내에 위치하게 됨과 아울러, 상기 빈 곳에 전극단자가 삽입되어 상기 전극단자와 상기 통전체의 전극단자 접합부 노출면 및 상기 전극단자와 상기 세라믹스 기재의 간극을 Si합금의 층으로 메워서 이루어지는 구조의 통전체를 내장하는 세라믹스 부재의 제조에 있어서,
    상기 Si합금의 층을 상기 층과 접촉되는 상기 전극단자의 면, 상기 통전체의 전극단자 접합부 노출면 및 상기 세라믹스 기재의 면에 융착시키는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재의 제조방법.
  10. 세라믹스 기재와 함께 동시에 소성되고 고융점 금속으로 이루어지는 통전체를 내장하고, 상기 통전체의 전극단자 접합부 노출면이 상기 세라믹스 기재의 빈 곳 내에 위치하게 됨과 아울러, 상기 빈 곳에 고융점 금속으로 이루어지는 전극단자가 삽입되어 상기 전극단자와 상기 통전체의 전극단자 접합부 노출면 및 상기 전극단자와 상기 세라믹스 기재의 간극을 접합금속의 층으로 메워서 이루어지는 구조의 통전체를 내장하는 세라믹스 부재의 제조에 있어서,
    상기 전극단자와 상기 세라믹스 기재의 접합금속으로서 Si합금을 사용하여 상기 Si합금의 층을 상기 전극단자와 상기 세라믹스 기재에 융착시키는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재의 제조방법.
  11. 제8항 내지 제10항 중 어느 하나의 항에 있어서,
    상기 세라믹스 기재의 외부로 노출된 부분의 재료가 고융점 금속으로 이루어지는 상기 전극단자의 면에 Si합금의 피막을 융착시키는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재의 제조방법.
  12. 제8항 내지 제10항 중 어느 하나의 항에 있어서,
    상기 Si합금이 B를 포함하는 Si합금이며, 상기 통전체의 전극단자 접합부 노출면 또는/및 상기 고융점 금속으로 이루어지는 전극단자와 Si합금의 융착계면에 B의 농축층 혹은 B의 화합물층이 형성되어 이루어지는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재의 제조방법.
  13. 제8항 내지 제10항 중 어느 하나의 항에 있어서,
    상기 Si합금으로서, Mn을 2중량% 이상 포함하여 이루어지는 Si합금을 사용하는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재의 제조방법.
  14. 제8항 내지 제10항 중 어느 하나의 항에 있어서,
    상기 통전체의 전극단자 접합부 노출면 또는/및 상기 고융점 금속으로 이루어지는 전극단자의 면에 침탄 또는 침붕 중의 어느 하나의 층을 형성한 후에, Si합금의 용융층을 융착시키는 것을 특징으로 하는 통전체를 내장하는 세라믹스 부재의 제조방법.
KR1020090089573A 2008-11-05 2009-09-22 통전체를 내장하는 세라믹스 부재와 그 제조방법 KR20100050388A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008283827A JP2010111523A (ja) 2008-11-05 2008-11-05 通電体を内蔵するセラミックス部材とその製造方法
JPJP-P-2008-283827 2008-11-05

Publications (1)

Publication Number Publication Date
KR20100050388A true KR20100050388A (ko) 2010-05-13

Family

ID=42276533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090089573A KR20100050388A (ko) 2008-11-05 2009-09-22 통전체를 내장하는 세라믹스 부재와 그 제조방법

Country Status (4)

Country Link
JP (1) JP2010111523A (ko)
KR (1) KR20100050388A (ko)
CN (1) CN101740183A (ko)
TW (1) TW201019783A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210003043A (ko) * 2019-07-01 2021-01-11 엔지케이 인슐레이터 엘티디 웨이퍼 적재대 및 그 제법
US20210074568A1 (en) * 2015-07-13 2021-03-11 Sumitomo Electric Industries, Ltd. Wafer holding body
US12033880B2 (en) * 2015-07-13 2024-07-09 Sumitomo Electric Industries, Ltd. Wafer holding body

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111363A1 (ja) * 2012-01-26 2013-08-01 京セラ株式会社 静電チャック
JP6356598B2 (ja) * 2014-12-25 2018-07-11 京セラ株式会社 半導体製造装置用部品
CN107564792B (zh) * 2017-08-17 2019-12-13 沈阳拓荆科技有限公司 一种用于等离子体处理设备的rf讯号传递装置
CN114346523B (zh) * 2022-01-11 2023-06-06 成都成维精密机械制造有限公司 一种碳化硅陶瓷连接用焊剂及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210074568A1 (en) * 2015-07-13 2021-03-11 Sumitomo Electric Industries, Ltd. Wafer holding body
US12033880B2 (en) * 2015-07-13 2024-07-09 Sumitomo Electric Industries, Ltd. Wafer holding body
KR20210003043A (ko) * 2019-07-01 2021-01-11 엔지케이 인슐레이터 엘티디 웨이퍼 적재대 및 그 제법
US11602012B2 (en) 2019-07-01 2023-03-07 Ngk Insulators, Ltd. Wafer placement table and method for manufacturing the same

Also Published As

Publication number Publication date
TW201019783A (en) 2010-05-16
JP2010111523A (ja) 2010-05-20
CN101740183A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
JP3746594B2 (ja) セラミックスの接合構造およびその製造方法
JP3790000B2 (ja) セラミックス部材と電力供給用コネクターとの接合構造
JP5968651B2 (ja) 半導体製造装置用部材
JP5591627B2 (ja) セラミックス部材及びその製造方法
JP2003212669A (ja) 異種材料接合体及びその製造方法
JP5345449B2 (ja) 接合構造体及びその製造方法
EP0856881A2 (en) Joint structure of metal member and ceramic member and method of producing the same
US6869689B2 (en) Joined structures of metal terminals and ceramic members, joined structures of metal members and ceramic members, and adhesive materials
JP2012522380A (ja) 熱電変換素子、電極材料およびその製造方法
JP4005268B2 (ja) セラミックスと金属との接合構造およびこれに使用する中間挿入材
JP2004203706A (ja) 異種材料接合体及びその製造方法
KR20100050388A (ko) 통전체를 내장하는 세라믹스 부재와 그 제조방법
JP4331427B2 (ja) 半導体製造装置に使用される給電用電極部材
JP3949459B2 (ja) 異種材料の接合体及びその製造方法
JP2006186351A (ja) 半導体製造装置
KR102252979B1 (ko) 고신뢰성을 갖는 반도체용 세라믹 히터의 단자 접합방법
JP4258309B2 (ja) 半導体製造装置用サセプタおよびそれを搭載した半導体製造装置
JP3567678B2 (ja) 通電発熱体
EP1176128B1 (en) Composite member comprising bonded different members and method for making the composite member
JP5961917B2 (ja) ウェハ保持体
JP2006165181A (ja) 金属部材埋設セラミックス基材の給電端子取付け構造
US11602012B2 (en) Wafer placement table and method for manufacturing the same
JP2006191124A (ja) 被処理物保持体、処理装置および半導体製造装置用セラミックスサセプタ
JP4210417B2 (ja) 異種部材を接合してなる複合部材及び該複合部材の製造方法
JP4441080B2 (ja) 複合部材の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee