KR20100041158A - Ｉｍｄ막 및 그의 형성방법 - Google Patents

Ｉｍｄ막 및 그의 형성방법 Download PDF

Info

Publication number
KR20100041158A
KR20100041158A KR1020080100201A KR20080100201A KR20100041158A KR 20100041158 A KR20100041158 A KR 20100041158A KR 1020080100201 A KR1020080100201 A KR 1020080100201A KR 20080100201 A KR20080100201 A KR 20080100201A KR 20100041158 A KR20100041158 A KR 20100041158A
Authority
KR
South Korea
Prior art keywords
film
imd
forming
plasma
semiconductor device
Prior art date
Application number
KR1020080100201A
Other languages
English (en)
Inventor
여상학
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080100201A priority Critical patent/KR20100041158A/ko
Publication of KR20100041158A publication Critical patent/KR20100041158A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 반도체 소자의 IMD막 형성방법은 반도체 기판에 금속 배선을 형성하는 단계와, 금속 배선 상에 IMD막을 증착하는 단계와, IMD막이 형성된 반도체 기판을 헬륨 가스를 이용하여 플라즈마 처리하는 단계를 포함함을 특징으로 한다.
IMD막, 플라즈마, 헬륨

Description

ＩＭＤ막 및 그의 형성방법{INTER METAL DIELECTRIC LAYER AND METHOD FOR FORMING THE SAME}
본 발명은 반도체 소자에 관한 것으로서, 특히 IMD막 및 그의 형성방법에 관한 것이다.
현대의 반도체 장치 제조에서 주요한 단계 중의 하나는 가스의 화학적 반응에 의해 기판 상에 금속 및 유전체 박막을 형성하는 단계이다.
이러한 증착 공정은 화학 증착 또는 CVD(Chemical vapor deposition)로 지칭된다.
통상적인 열적 CVD 공정에서는 기판 표면에 반응성 가스를 제공하는데, 상기 기판 표면에서는 열 유도 화학 반응이 발생하여 소정의 박막을 형성한다. 소정의 열적 CVD 공정이 수행되는 고온은 기판 상에 형성된 층을 갖는 소자의 구조물을 손상시킬 수 있다 .
플라즈마 CVD 기술은 반응 영역에서 고주파(RF) 에너지를 가함으로써 반응성 가스의 여기 및 해리를 촉진시켜 높은 반응성 종의 플라즈마를 생성시킨다. 자유 종의 높은 반응성으로 인해 화학 반응이 발생하는데 요구되는 에너지가 감소하며, 따라서 이러한 PECVD 공정에서는 요구되는 온도가 낮다.
이러한 장치 및 방법의 도입으로 인하여 반도체 소자의 구조의 크기를 감소시킬 수 있었다.
또한, 최근에 초고밀도(ULSI) 반도체 소자의 집적회로에 사용되는 다층 금속막의 신호 지연(RC delay)을 줄이기 위해 금속 배선에 사용되는 층간 절연막을 저유전 상수(k≤2.4)를 갖는 물질로 형성하는 연구가 활발히 진행되고 있다.
이러한 저유전 박막을 불소(F)가 도핑된 산화막(SiO2)과 불소가 도핑된 비정질 탄소(a-C:F)막과 같이 무기 물질로 형성하거나 유기 물질로 형성하기도 한다.
상대적으로 낮은 유전 상수를 지니며 열적 안정성이 뛰어난 중합체 박막을 유기 물질로 주로 사용한다.
현재까지 층간 절연막으로 주로 사용되고 있던 실리콘 다이옥사이드(silicon dioxide:SiO2) 또는 실리콘 옥시플루오라이드(silicon oxyfluoride; SiOF)는 0.5㎛ 이하의 초고집적 회로 제조시 높은 캐패시턴스, 긴 저항-전류지연시간(RC delay time) 등의 문제점으로 인하여, 최근에는 이를 새로운 저유전 물질로 대체하려는 연구가 활발히 진행되고 있지만 구체적인 해결책은 제시하지 못하고 있다.
현재 SiO2 의 대체 물질로서 고려되고있는 저유전체 물질로는 주로 스핀코팅(spin coating)에 이용되는 BCB(benzocyclobutene), SILK(공급처: 다우케미칼), FLARE(fluorinated poly), 폴리이미드 등과 같은 유기 중합체, CVD에 이용되는 블랙 다이아몬드, 코랄(Coral), SiOF, 알킬-실란(alkyl silane) 및 파릴렌(parylene) 및 크세로겔(xerogel) 또는 에어로겔(aerogel)과 같은 다공질 박막 물질이다.
여기서, 대부분의 중합체(polymer) 박막은 중합체를 화학적으로 합성하고 기판 위에 스핀 코팅한 후 경화시키는 스핀 캐스팅의 방법으로 형성한다.
이러한 방법으로 형성된 저유전 상수를 갖는 물질은 막내에 수 나노미터 크기의 기공이 형성되기 때문에 박막 밀도가 감소하여 저 유전상수를 갖는 유전체로 형성된다.
일반적으로 스핀 코팅에 의해 증착되는 상그 유기 중합체들은 유전 상수가 대체적으로 낮고, 평탄도(planarization)도 우수한 장점을 갖지만, 내열 한계 온도가 450℃보다 낮아 열적 안정성이 열악하기 때문에 응용성면에서 부적합하고, 기공은 크기가 크고 이것으로 인하여 막 내에 균일하게 분포되지 않기 때문에 소자 제조시 여러가지 어려움을 가지고 있다.
또한 상하 배선 물질과의 접착이 불량하고, 유기 고분자 박막 특유의 열경화에 의한 고응력이 발생하며, 주위 수분의 흡착으로 인해 유전상수가 변하여 소자의 신뢰성이 떨어지는 등의 문제점을 갖는다.
본 발명이 이루고자 하는 과제는 IMD 박막의 유전상수값을 감소시켜 반도체 소자의 미세화로 인해 발생되는 RC 지연과 이로 인하여 야기되는 노이즈(noise) 박생에 의한 상호간섭을 방지할 수 있는 반도체 소자의 IMD막 형성 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 소자의 IMD막 형성방법은 반도체 기판에 금속 배선을 형성하는 단계와, 상기 금속 배선 상에 IMD막을 증착하는 단계와, 상기 IMD막이 형성된 반도체 기판을 헬륨 가스를 이용하여 플라즈마 처리하는 단계를 포함함을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 소자의 IMD막은 금속 배선이 형성된 반도체 기판과, 상기 금속 배선 상에 증착되고, 헬륨 가스로 플라즈마 처리된 IMD막을 포함함을 특징으로 한다.
본 발명에 의하면 반도체 소자의 금속배선간 절연막 형성시 증착된 IMD 박막을 불활성 기체로 플라즈마 처리함으로써 박막의 유전상수 값을 낮추고, 증착 온도를 낮추며 공정 시간을 줄일 수 있다.
또한, 본 발명에 의하면 IMD 박막의 유전 상수를 낮춤으로써, RC 지연 및 상호간섭을 방지할 수 있다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 1에 도시된 바와 같이, 반도체 기판(110) 상에 금속층을 증착한 후 이를 패터닝하여 복수의 금속 패턴(미도시)을 형성한다.
여기서, 금속 패턴은 금속배선일 수 있다.
이어서, 후속 IMD막 증착공정을 시행하기 전에 EM/SM 신뢰성 향상 및 IMD막 간의 접착력을 증대시키기 위하여 PECVD 장치 내에서 02 플라즈마, N2 플라즈마 또는 NH3 플라즈마를 이용하여 금속배선 표면을 처리한다.
그리고, 금속패턴이 형성된 기판(110) 상부에 산화막(112)을 형성한다.
여기서, 산화막(112)은 CCP(Capacitive-Coupled Plasma) 타입의 PECVD 장비에서 실리콘을 함유한 가스, 예컨대, SiH4 또는 Si2H6와 카본(carbon)을 함유한 가스, 예컨대 CH4, C2H2, C2H6, 및 S2H5OH 중 어느 하나의 가스가 혼합된 혼합가스를 이용하여 형성한다.
다른 방법으로는 CCP 타입의 PECVD 장비에서 실리콘과 카본이 연결된 구조의 복합 가스, 예컨대, (CH3)3SiH 또는 (CH3)4Si와, 산소(O2)를 포함한 가스 예컨대, O2 또는 N2O 가스를 혼합한 혼합가스를 이용한다.
또한, 박막의 균일도 및 증착속도를 조절하기 위하여 He 또는 Ar 가스를 혼합할 수도 있다.
이때, PECVD 장비의 챔버 내부 조건은 다음과 같다.
우선, 300℃ 내지 600℃의 온도하에서 플라즈마를 발생시키는 소오스 파워(RF power)를 100W 내지 3000W 인가하고, 박막의 유전상수 값 및 밀도를 조절하기 위해 기판(110)에 바이어스 파워(bias power)를 1W 내지 1000W 인가하는 조건으로 실시한다. 그리고, 압력은 1 Torr 내지 10 Torr로 한다.
이어서, 산화막(112) 상부에 갭필(gap fill) 특성 및 유동성이 좋은 SOG막(미도시)을 도핑한 후 열처리(curing) 공정을 실시한다.
여기서, SOG(미도시) 막은 유전상수가 2.8 내지 3.2 대역 또는 2.0 내지 2.8 대역을 갖는 HOSP, SiLK, XLK 및 SLK 중 어느 하나로 형성한다.
또는, SOG막(미도시)은 유전상수가 3.0 내지 3.2 대역을 갖는 HSQ로 형성한다.
도 2에 도시된 바와 같이, SOG막 형성후, 불활성 기체를 사용하여 플라즈마 처리하여, 플라즈마 처리된 IMD막(112a)을 형성한다.
IMD 박막(112) 증착 후의 과정을 자세히 살펴보면 다음과 같다.
먼저, 챔버(chamber)로 전달된 혼합 단량체(monomer)들은 플라즈마에 의해 반응종(reactive species)으로 활성화되거나 분해되어, 기판(110) 위에서 응축된다.
여기서, 증착 물질의 분자들 사이의 상호 결합(cross-linking)이 쉽게 이루어지기 때문에 적절한 조건에서 증착된 IMD막(112)은 실리콘 산화물기와 메틸기 때문에 상호 결합이 쉽게 이루어져 열적 안정성이 향상되고, 실리콘 산화물의 메틸기와 유기물의 폴리머 중합 또한 잘 일어난다.
탄화수소(CHX)에 대한 규격화된 흡수도 변화를 예상해보면, 메틸기(methyl)와 에틸기(ethyl)가 각각 나타나는데 에틸기가 메틸기에 비해 더 많이 줄어든다.
메틸기는 기본 결합이 규소-탄소의 형태이므로 플라즈마 처리 후에도 큰 소실을 보이지 않는다.
그 이유는 혼합 중합된 에틸기가 (-CH2-CH2-CH2-)과 같은 폴리머 형태로 박막 내부에 불안정한 활성종(labile species)으로 결합되어 있기 때문에 처리후에 막 외부로 승화되기 쉽기 때문이다.
헬륨(He) 플라즈마 처리시 활성화된 헬륨 이온(He+)이 막 내부에까지 침투하여 에틸기를 박막 외부로 승화시킨 것이다.
플라즈마 처리는 박막 내의 규소-산화수소(Si-OH) 결합을 제거하는 효과도 나타낸다.
또한, 헬륨(He)은 일반적으로 사용하는 아르곤(Ar)에 비해 원자량이 상대적으로 작아서 플라즈마 처리시 활성된 헬륨 이온이 박막에 충돌하여도 질량이 작아 물리적 손실을 줄일 수 있으며, 또한 이온화 에너지가 아르곤에 비해 두 배 정도 크므로 공정 조건 즉, 플라즈마 밀도에 덜 민감하게 된다.
이런 현상으로 박막 내부의 불안정한 활성종으로 결합 요소를 제거함으로 인하여 박막의 wetability가 변하게 된다.
플라즈마 처리하지 않은 박막에 비해 보돠 소수성을 가지게 된다. 그래서 박막의 흡착(adhesion)이 향상된다.
도 1 내지 도 2는 본 발명에 따라 IMD막을 제조하기 위한 공정 단면도.

Claims (5)

  1. 반도체 기판에 금속 배선을 형성하는 단계;
    상기 금속 배선 상에 IMD막을 증착하는 단계;
    상기 IMD막이 형성된 반도체 기판을 헬륨 가스를 이용하여 플라즈마 처리하는 단계;
    를 포함함을 특징으로 하는 반도체 소자의 IMD막 형성방법.
  2. 제 1 항에 있어서,
    상기 금속 배선 상에 SOG 막을 도포한 후 열처리 공정을 실시하는 단계를 더 포함하는 반도체 소자의 IMD막 형성방법.
  3. 제 2 항에 있어서,
    상기 SOG막은 유전상수가 2.8 내지 3.2 대역 또는 2.0 내지 2.8대역을 갖는 HOSP, SiLK, XLK 및 SLK 중 어느 하나로 형성하는 반도체 소자의 IMD막 형성방법.
  4. 금속 배선이 형성된 반도체 기판;
    상기 금속 배선 상에 증착되고, 헬륨 가스로 플라즈마 처리된 IMD막;
    을 포함함을 특징으로 하는 반도체 소자의 IMD막.
  5. 제 4 항에 있어서,
    상기 금속 배선 상에 SOG막을 더 포함하는 반도체 소자의 IMD막.
KR1020080100201A 2008-10-13 2008-10-13 Ｉｍｄ막 및 그의 형성방법 KR20100041158A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080100201A KR20100041158A (ko) 2008-10-13 2008-10-13 Ｉｍｄ막 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080100201A KR20100041158A (ko) 2008-10-13 2008-10-13 Ｉｍｄ막 및 그의 형성방법

Publications (1)

Publication Number Publication Date
KR20100041158A true KR20100041158A (ko) 2010-04-22

Family

ID=42216948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080100201A KR20100041158A (ko) 2008-10-13 2008-10-13 Ｉｍｄ막 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR20100041158A (ko)

Similar Documents

Publication Publication Date Title
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
US7842518B2 (en) Method for fabricating semiconductor device
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US6506692B2 (en) Method of making a semiconductor device using a silicon carbide hard mask
US6242366B1 (en) Methods and apparatus for treating a semiconductor substrate
US7262142B2 (en) Semiconductor device fabrication method
TWI673826B (zh) 可流動膜固化穿透深度之改進以及應力調諧
KR100400907B1 (ko) 반도체 장치의 제조 방법
WO2011106218A2 (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
JP2008520100A (ja) 多孔性低ｋ誘電体フィルムの紫外線に補助された細孔シーリング
KR20110094205A (ko) 산소 함유 전구체를 사용한 유전체 장벽 증착
KR100962044B1 (ko) 저유전 플라즈마 중합체 박막 및 그 제조 방법
KR100845941B1 (ko) 저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여제조된 박막
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
TW202117058A (zh) 矽化合物及使用其沉積膜的方法
KR102138102B1 (ko) 저유전 플라즈마 중합체 박막 및 이의 제조 방법
KR101506801B1 (ko) 고강도 저유전 플라즈마 중합체 박막 및 그 제조 방법
KR20100041158A (ko) Ｉｍｄ막 및 그의 형성방법
KR20100020501A (ko) 저유전 플라즈마 중합체 박막 및 그 제조 방법
JP2000106364A (ja) 絶縁膜の製造方法
CN113802108A (zh) 沉积的方法
KR100697669B1 (ko) 저유전 플라스마 중합체 박막의 제조 방법 및 이로부터제조된 저유전 박막
US20160024267A1 (en) Porous film with high hardness and a low dielectric constant and preparation method thereof
JP2012524136A (ja) 低誘電率を有する材料及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application