KR100845941B1 - 저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여제조된 박막 - Google Patents

저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여제조된 박막 Download PDF

Info

Publication number
KR100845941B1
KR100845941B1 KR1020070029594A KR20070029594A KR100845941B1 KR 100845941 B1 KR100845941 B1 KR 100845941B1 KR 1020070029594 A KR1020070029594 A KR 1020070029594A KR 20070029594 A KR20070029594 A KR 20070029594A KR 100845941 B1 KR100845941 B1 KR 100845941B1
Authority
KR
South Korea
Prior art keywords
thin film
dielectric constant
substrate
post
heat treatment
Prior art date
Application number
KR1020070029594A
Other languages
English (en)
Inventor
정동근
양재영
이성우
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020070029594A priority Critical patent/KR100845941B1/ko
Priority to US12/301,614 priority patent/US20090186980A1/en
Priority to PCT/KR2007/003107 priority patent/WO2008117905A1/en
Application granted granted Critical
Publication of KR100845941B1 publication Critical patent/KR100845941B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 플라즈마 중합(plasma polymerized)에 의하여 형성된 박막을 RTA 장치를 이용하여 후열처리 공정을 거쳐 저유전상수값을 갖는 박막을 형성하는 방법에 관한 것으로, 더욱 상세하게는 RTA (Rapid Thermal Annealing) 공정을 통해 후열처리방법을 이용한 저유전 플라즈마 중합체 박막의 제조 방법에 관한 것이다.
본 발명은 거품기내에서 데카메실사이클로펜타실옥제인과 사이클로헥산을 포함하는 전구체를 증발시켜 전구체 용액을 증발시키는 단계, 상기 증발된 전구체를 상기 거품기로부터 배출하여 플라즈마 증착용 반응기로 유입시키는 단계, 상기 반응기의 플라즈마를 이용하여 상기 반응기 내의 기판 위에 플라즈마 중합된 박막을 증착한 후, RTA 후열처리 공정을 통해 저유전상수값을 갖는 박막을 제조하는 방법을 포함하고 있다.
이와 같이 제조된 본 발명에 따른 박막은 열적으로 안정하고 매우 낮은 유전상수를 갖으면서 뛰어난 기계적 특성을 갖는 박막 구조로 형성되어 금속 다층 박막을 제조하는데 있어서 효과적이다.
Figure R1020070029594
데카메실사이클로펜타실옥제인, 사이클로헥산, 헬륨, 후열처리, 전구체

Description

저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여 제조된 박막 {MANUFACTURING METHOD OF LOW-k THIN FILMS AND AFTER ANNEALING PROCESSES　USING　RTA, LOW-k THIN FILMS MANUFACTURED THEREFROM}
도 1a 은 본 발명에 따른 반도체 소자용 저유전 박막을 제조하기 위해 사용되는 플라즈마 CVD(Plasma Enhanced Chemical Vapor Deposition) 장치의 개략도이다.
도 1b는 후열 처리하는 데에 사용되는 RTA(Rapid Thermal annealing) 장치의 개략도이다.
도 2는 종래 기술에 의해 제작된 저유전 상수값 (Dielectric constant, k-value)을 갖는 박막을 AES (Auger electron spectroscopy) 측정을 통해 박막내 화학적 조성을 나타낸 그래프이다.
도 3은 종래 기술에 의해 제작된 저유전 상수값을 갖는 박막의 열적 안정성 TGA (ThermoGravimetric Analysis)을 나타낸 그래프이다.
도 4a는 본 발명의 실시예에 따라 제작된 박막의 후열처리에 대한 유전 상수값 변화를 나타내는 그래프이고, 도 4b는 후열처리에 따른 박막의 두께 변화 즉 두께 존재(Thickness retention)를 나타낸 그래프이다.
도 5a는 본 발명의 실시예에 따라 제작된 저유전 박막에 대하여 열처리 한 후의 박막을 나노인덴터(nano-indentor) 측정을 통해 측정한 박막의 강도(Hardness)를 나타내는 그래프이고, 도 5b는 박막의 탄성률을 측정한 그래프이다.
도 6은 본 발명의 실시예에 따라 제작된 저유전 상수값을 갖는 박막에 대한 푸리에적외선분광법으로 얻은 화학구조에 대해 나타낸 그래프.
도 7a는 본 발명의 실시예에 따라 제작된 저유전 상수값을 갖는 박막에 후열처리 온도에 따라 질소가스를 이용하여 후열처리 한 박막에 대한 푸리에적외선분광법으로 얻은 화학구조 그래프이고, 도 7b는 산소가스를 이용하여 후열처리 한 박막에 대한 푸리에적외선분광법으로 얻은 화학구조 그래프이다.
도 8a는 본 발명의 실시예에 따라 제작된 저유전 박막 및 이에 대하여 열처리 한 박막에 대한 푸리에적외선분광법을 통해 subtracted 방법으로 얻은 탄화수소 결합의 화학구조에 대해 나타낸 그래프이고, 도 8b는 규소-산소와 관련된 결합의 화학구조에 대해 나타낸 그래프이다.
도 9는 본 발명의 실시예에 따라 제작된 저유전 박막 및 이에 대하여 열처리 박막에 대한 유전상수값과 subtracted법으로 얻은 화학적 구조의 관계성을 나타낸 그래프이다.
도 10은 본 발명의 실시예에 따라 제작된 저유전 박막 및 이에 대하여 열처리 한 박막에 대한 강도와 subtracted법으로 얻은 화학적 구조의 관계성을 나타낸 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
1: 기판 10, 11: 운반 기체 저장부
20, 21: 유량 조절기 30, 31: 거품기
40: RF 생성기 50: 반응로
51: 기판 받침대 53: 샤워 헤드
70: 챔버 80: 램프
본 발명은 저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여 제조된 박막에 관한 것으로, 더욱 상세하게는 플라즈마 중합(plasma polymerized)에 의하여 형성된 박막을 RTA 장치를 이용하여 후열처리를 거쳐 저유전 상수값을 갖는 박막을 형성하는 방법 및 이에 의하여 제조된 박막에 관한 것이다.
현대의 반도체 장치 제조에서 주요한 단계 중의 하나는 가스의 화학적 반응에 의해 기판 상에 금속 및 유전체 박막을 형성하는 단계이다. 이러한 증착 공정은 화학 증착 또는 CVD로 지칭된다. 통상적인 열적 CVD 공정에서는 기판 표면에 반응성 가스를 제공하는데, 상기 기판 표면에서는 열 유도 화학 반응이 발생하여 소정의 박막을 형성한다. 소정의 열적 CVD 공정이 수행되는 고온은 기판 상에 형성된 층을 갖는 소자의 구조물을 손상시킬 수 있다. 상대적으로 저온에서 금속 및 유전체 박막을 증착시키는 바람직한 방법은 " 규소 산화물을 증착하는 TEOS를 사용하는 플라즈마 강화 CVD공정" 이라는 명칭의 미국 특허 제 5,362,526호에 개시된 플라즈 마 보강 CVD 방법(PECVD)이며, 본원에 참조되었다.
플라즈마 보강 CVD 기술은 반응 영역에서 고주파(RF) 에너지를 가함으로써 반응성 가스의 여기 및/또는 해리를 촉진시켜, 높은 반응성 종의 플라즈마를 생성시킨다. 자유 종의 높은 반응성으로 인해 화학 반응이 발생하는데 요구되는 에너지가 감소되며, 따라서 이러한 PECVD 공정에서는 요구되는 온도를 낮춘다. 이러한 장치 및 방법의 도입으로 인해 반도체 소자의 구조의 크기는 상당히 감소되어 왔다.
또한, 최근에 초고밀도(ULSI) 반도체 소자의 집적회로에 사용되는 다층 금속 막의 신호 지연(RC delay)을 줄이기 위해 금속 배선에 사용되는 층간 절연막을 저유전 상수(k≤2.4)를 갖는 물질로 형성하는 연구가 활발히 행해지고 있다. 이러한 저유전 박막을 불소(F)가 도핑된 산화막(SiO2)과 불소가 도핑된 비정질 탄소(a-C:F)막과 같이 무기 물질로 형성하거나 유기 물질로 형성하기도 한다. 상대적으로 낮은 유전 상수를 지니며 열적 안정성이 뛰어난 중합체 박막을 유기 물질로 주로 사용한다.
이제까지 층간 절연막으로 주로 사용되고 있던 실리콘 다이옥사이드(silicon dioxide; SiO2 ) 또는 실리콘 옥시플루오라이드(silicon oxyfluoride; SiOF)는 0.5㎛ 이하의 초고집적 회로 제조시 높은 캐패시턴스(capacitance), 긴 저항-전류지연시간(RC delay time) 등의 문제점으로 인하여, 최근에는 이를 새로운 저유전 물질로 대체하려는 연구가 활발히 진행되고 있지만 구체적인 해결책은 제시하지 못하고 있다.
현재 SiO2 의 대체 물질로서 고려되고 있는 저유전체 물질로는, 주로 스핀 코팅(spin coating)에 이용되는 BCB(benzocyclobutene), SILK(공급처: 다우케미칼), FLARE(fluorinated poly(arylene ether), 공급처: 얼라이드 시그날(Allied Signals)), 폴리이미드 등과 같은 유기 중합체, 화학증착법(chemical vapor deposition; CVD)에 이용되는 블랙 다이아몬드(Black Diamond, 공급처: Applied Materials), 코랄(Coral, 공급처: 노벨루스(Novellus)), SiOF, 알킬-실란(alkyl silane) 및 파릴렌(parylene), 및 크세로겔(xerogel) 또는 에어로겔(aerogel)과 같은 다공질 박막 물질이 있다.
여기서, 대부분의 중합체 박막은 중합체를 화학적으로 합성하고 기판 위에 스핀 코팅(spin coating)한 후 경화(cure)시키는 스핀 캐스팅(spin casting)의 방법으로 형성한다. 이러한 방법으로 형성된 저유전상수를 갖는 물질은 막내에 수 나노미터(nm) 크기의 기공이 형성되기 때문에 박막 밀도가 감소하여 저유전상수를 갖는 유전체로 형성된다. 일반적으로 스핀 코팅에 의해 증착되는 상기 유기 중합체들은 유전상수가 대체적으로 낮고, 평탄도(planarization)도 우수한 장점을 갖지만, 내열 한계 온도가 450℃ 보다 낮아 열적 안정성이 열악하기 때문에 응용성면에서 부적합하고, 기공은 크기가 크고 이것으로 인하여 막 내에 균일하게 분포되지 않기 때문에 소자 제조시 여러 가지 어려움을 가지고 있다. 또한 상하 배선 물질과의 접착이 불량하고, 유기 고분자 박막 특유의 열경화에 의한 고응력이 발생하 며, 주위 수분의 흡착으로 인해 유전상수가 변하여 소자의 신뢰성이 떨어지는 등의 문제점을 갖는다.
반면, 본 발명의 발명자들은 상기와 같은 문제점을 해결하기 위해 종래에 비해 유전상수가 월등히 낮은 저유전체 박막 제조 방법을 연구하였으며, 이에 사이클릭 형태의 전구체를 이용하여 PECVD법으로 증착된 플라즈마 중합된 폴리머 박막의 경우 나노미터 사이즈 이하의 공극을 형성시킬 수 있을 뿐만 아니라 스핀 캐스팅 법에서 발생되는 전·후처리에 대한 복잡한 공정 및 시간을 줄일 수 있으며 후열처리와 같은 공정을 이용하여 물질의 유전상수 및 기계적 특성(강도, 탄성률)을 개선시킬 수 있는 방법을 안출했다.
따라서 본 발명이 이루고자 하는 기술적 과제는 유전 상수값이 상당히 낮은 플라즈마 중합된 저유전 박막을 제조하는 것이다.
또한, 본 발명의 다른 목적은 유전상수와 기계적 강도를 개선시킬 수 있는 처리방법을 제공하는 것이다.
이러한 과제를 이루기 위하여 본 발명에서는 층간 절연막으로 쓰이는 반도체 소자용 박막으로 데카메실사이클로펜타실옥제인과 사이클로헥산을 전구체로 하여 PECVD 방법으로 증착한 박막을 사용한다.
더욱 상세하게는, 각각의 거품기에 담긴 데카메실사이클로펜타실옥제인과 사이클로헥산을 증발시켜 기상으로 만들고 운반 기체를 거품기에 유입한 다음, 데카 메실사이클로펜타실옥제인과 사이클로헥산을 각각 운반 기체와 함께 거품기 밖으로 배출하고 플라즈마 증착용 반응로에 동시에 유입시킨 후, 반응로의 플라즈마를 이용하여 화학기상증착하여 반응로 내의 기판에 박막을 증착한 후, 후열처리를 수행하여 박막을 제조한다.
이하에서는 본 발명의 실시예에 따른 반도체 소자용 저유전 상수값 박막의 제조 방법에 대하여 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1a는 반도체 소자용 저유전 박막을 제조하기 위하여 사용되는 PECVD 장치 를 도시하며, 도 1b는 후열처리 하는 데에 사용되는 RTA (Rapid Thermal annealing) 장치를 도시한다. 도 1a에서 PECVD 방법을 이용하는 PECVD 장치는 상부의 챔버 리드(chamber lid)와 하부의 챔버 바디(chamber body)로 구성되는 공정챔버를 통해 박막 증착 공정이 진행된다. 챔버 리드 내측에 형성된 샤워헤드를 통해 반응 가스가 챔버 바디 내에 형성된 서셉터의 상면에 안착된 기판 상에 균일하게 분사되어 박막이 증착되는데, 반응 가스는 백킹 플레이트(backing plate)와 샤워헤드(showerhead)로 이루어지는 상부 전극과 기판 받침대(susceptor)로 이루어지는 하부전극에 의해 공급되는 RF(radio frequency) 에너지에 의해 활성화되어 박막 증착 공정이 진행된다. 도 1b의 후열처리 장치에서는 할로겐램프를 통해 나오는 빛을 이용해 기판을 550℃까지 빠르게 후열처리 공정을 진행한다.
본 발명의 실시예에서 반도체 소자용 박막은 데카메실사이클로펜타실옥제인과 사이클로헥산을 전구체로 하여 플라즈마 보강 CVD(PECVD : plasma enhanced chemical vapor deposition) 방법으로 증착된다. 도 1a에 도시한 바와 같이, 본 발명의 실시예에서는 PECVD 장치의 일종인 축전기형 PECVD 장치를 사용한다. 그러나 도 1a의 도시된 PECVD 장치 외에 다른 모든 종류의 PECVD 장치도 사용할 수 있다.
He, Ar 따위의 운반 기체가 담겨 있는 제 1 및 제 2운반 기체 저장부(10, 11)와 통과하는 기체의 몰(mole) 수를 조절하는 제 1 및 제 2유량 조절기(20, 21), 고상 또는 액상의 전구체가 담겨 있는 제 1 및 제 2거품기(bubbler)(30, 31), 반응이 진행되는 반응로(50) 및 상기 반응로(50)에 플라즈마를 발생시키기 위한 RF 생성기(radio frequency generator)(40)로 이루어져 있다. 운반 기체 저장부(10, 11)와 유량 조절기(20, 21), 거품기(30, 31) 및 반응로(50)는 운송관(60)을 통하여 연결되어 있다. 반응로(50)에는 RF 생성기(40)와 연결되어 주위에 플라즈마를 발생시키며 기판을 올려놓을 수 있는 기판 받침대(susceptor)가 구비되어 있다. 샤워헤드(53)는 RF 생성기(40)로부터 RF전력을 공급받아 상부전극으로 기능하게 되는데, 금속 재질로 이루어지는 챔버 리드와 절연 및 반응 가스의 누설(leakage)을 방지하기 위해, 세라믹(ceramic)으로 이루어진 샤워헤드 확장부가 샤워헤드와 챔버 리드 사이에 위치한다. 특히, 분사된 반응 가스를 여기시키는데 필요한 에너지를 공급하는 RF 전원이 샤워헤드(53)와 연결되어 샤워헤드(53)를 통해 분사된 반응 가스를 플라즈마화시킴으로써, 기판에 박막이 형성된다. 따라서 샤워헤드는 상부 전극으로서 기능한다. 반응로 내에는 상면에 기판(1)이 안착되는 기판 받침대(51)가 설치된다. 기판 받침대(51)의 내부에는 히터(도시 안됨)가 매설되어, 박막 증착 과정에서 기판 받침대(51)의 상부에 안착된 기판(1)을 증착에 적합한 온도로 상승시킨다. 또한, 기판 받침대(51)는 하부 전극으로 기능하도록 전기적으로 접지(ground)된다. 증착 반응이 완료된 후에 공정챔버 내부에 잔류하는 반응 가스가 외부로 배출되도록 챔버바디 하부에는 배기 시스템이 구비되어 있다.
본 발명에 따라, PECVD 장치를 이용하여 박막을 증착하는 방법은 다음과 같다. 먼저, 금속의 특성을 갖는 붕소가 주입된 규소(P++-Si)로 만들어진 기판(1)을 트리클로로에틸렌(trichloroethylene), 아세톤(acetone) 및 메탄올(methanol) 따위로 세정한 다음, 반응기(50)의 기판 받침대(51) 위에 올려놓는다. 이때, 반응기(50)의 기본 압력은 터보 분자 펌프(55)의 펌핑을 통하여 5×10-6 Torr 이하로 낮게 유지한다.
제 1 및 제 2거품기(30, 31) 안에는 전구체로 사용되는 액상의 데카메실사이클로펜타실옥제인과 사이클로헥산이 담겨 있으며, 제 1 및 제 2거품기(30, 31)를 각각 75 ℃ 와 45 ℃ 까지 가열하여 거품기 내부의 전구체 용액을 증발시킨다. 본 실시예에서 두 종류의 전구체를 사용하기 때문에 2개의 거품기(30, 31)를 사용하였는데, 전구체인 데카메실사이클로펜타실옥제인과 사이클로헥산은 어느 거품기에 담겨 있든지 상관없다. 즉, 제 1거품기(30) 안에 전구체로서 데카메실사이클로펜타실옥제인이 담겨지고 제 2거품기(31)안에 전구체로서 사이클로헥산이 담겨 있거나, 반대로 제 1거품기(30) 안에 전구체로서 사이클로헥산이 담겨지고 제 2거품기(31) 안에 전구체로서 데카메실사이클로펜타실옥제인이 담겨 있을 수 있다. 그러나 각각 의 거품기의 가열 온도는 거품기에 담겨지는 전구체 종류에 따라 조절되어야 한다.
각각의 제 1 및 제 2운반 기체 저장부(10, 11)에는 운반 기체로 사용되는 99.999 %의 초고순도 헬륨(He) 기체가 담겨 있으며, 제 1 및 제 2유량 조절기(20, 21)에 의하여 운송관(60)을 통해 흐른다. 상기 운송관(60)을 따라 이동하는 운반 기체는 거품기 유입관을 통하여 거품기(30, 31)의 전구체 용액 속으로 유입되어 거품을 발생시키며 기상 전구체를 싣고 다시 거품기 배출관을 통하여 운송관(60)으로 들어간다.
거품기(30, 31)를 통과하여 운송관(60)을 따라 흐르던 운반 기체와 증발된 전구체는 반응기(50)의 헤드샤워(53)를 통하여 분사되는데, 이 때, RF 전원(40)이 샤워헤드(53)와 연결되어 샤워헤드(53)를 통해 분사된 반응 가스를 플라즈마화시킨다. 반응기(50)의 샤워헤드(53)를 통하여 분사된 플라즈마화된 전구체는 받침대(51) 위에 놓인 기판(1) 위에 증착되어 박막이 된다. 증착 반응이 완료된 후에 남은 기체는 반응기 하부에 구비된 배출시스템에 의하여 바깥으로 배출된다. 이때, 반응기(50)의 He 압력은 6×10-1 Torr 이고, 기판(1)의 온도는 35 ℃이다. 기판의 온도는 기판 받침대의 내부에 매설된 히터를 이용하여 조절한다. 또한, RF 생성기에 공급되는 전력은 15 W이며, 이로부터 만들어내는 플라스마 주파수는 약 13.56 MHz이다.
이와 같이 증착된 PPDMCPSO:CHex 박막의 두께는 0.4μm 내지 0.5μm로 측정되었다. 이때 일어날 것으로 추정되는 증착 과정을 자세히 살펴보면 다음과 같다. 먼저, 반응기(50)로 전달된 혼합 단량체(monomer)들은 플라스마에 의해 반응종(reactive species)으로 활성화되거나(activated) 분해되어(decomposed), 기판(1) 위에서 응축된다(condense). 여기서, 데카메실사이클로펜타실옥제인과 사이클로헥산의 분자들 사이의 상호 결합(cross-linking)이 쉽게 이루어지기 때문에 적절한 조건에서 증착된 PPDMCPSO:CHex 박막은 데카메실사이클로펜타실옥제인의 실리콘 산화물기와 메틸기(methyl)기 때문에 상호 결합(cross-linking)이 쉽게 이루어져 열적 안정성이 좋아지고, 데카메실사이클로펜타실옥제인의 메틸기(methyl)기와 사이클로헥산과의 폴리머 중합 또한 잘 일어난다.
본 발명에서는 상기와 같이 제조된 기판에 대하여 RTA (Rapid Thermal Annealing) 장치를 이용하여 추가로 후열처리(After heat treatment, HT) 또는 열처리(annealing)를 수행하였다. RTA 장치의 챔버(70)내에 기판(1)을 넣고, 챔버내에 배치된 여러 개의 할로겐 램프(80)(파장 ~2um)로 기판(1) 둘러싸서 주황색 빛으로 내면서 열을 발생시킨다. RTA 장치에서는 PPDMCPSO:CHex 박막을 300~550℃까지 5분 동안 각각 질소와 산소 분위기에서 열처리한다. 후열처리는 각각 질소 및 산소 가스를 이용하여 박막에 0.5 내지 1.5 atm의 압력에서 진행하였다.
이렇게 플라즈마 중합된 폴리머 박막과 이 박막을 각각 질소와 산소 가스로 후열처리 한 박막에 대한 효과를 다음과 같은 실험들을 통하여 확인하였다. 첨부된 도면에서 기호 AS-deposited, RTN, RTO는 다음을 나타낸다.
AS-deposited: 플라즈마 증착된 초기 PPDMCPSO:CHex 박막
RTN: 플라즈마 증착된 PPDMCPSO:CHex 박막을 질소가스를 이용하여 후열처리 한 박막
RTO: 플라즈마 증착된 PPDMCPSO:CHex 박막을 산소가스를 이용하여 후열처리 한 박막
도 2에는 후열처리 전의 플라즈마 증착된 PPDMCPSO:CHex 박막을 오제이 측정방법(AES)을 통해 측정한 화학적 조성상태가 나타나 있다. 측정한 박막의 두께는 100nm 이고, 측정 스캔 속도는 10nm/min이였다. 측정된 결과에 따르면 박막 화학적 조성 비율은 실리콘(Silicon) : 탄소 (Carbon) : 산소 (Oxygen) = 24 : 57 : 19 (%) 로 구성되어 있으며, 박막 내 조성이 균일하며, 박막 내 탄소(carbon)가 다른 원자보다 많이 포함되어 있음을 알 수 있었다.
도 3은 후열처리 전의 플라즈마 증착된 PPDMCPSO:CHex 박막에 대한 열적 안정성을 나타낸 그래프이다. 열 스캔 속도는 10 ℃/min 으로 질소 가스를 사용하였으며, 측정한 박막의 질량은 3.2mg이였으며, 측정 구간은 50~ 700℃ 이였습니다. 급격히 질량이 감소하는 온도 (glass transition temperature : Tg)는 365℃이였으며, 질량이 거의 분해되는 온도 (glass decomposition temperature : Td)는 441℃이였다.
도 4에는 플라즈마 증착된 PPDMCPSO:CHex 박막을 질소와 산소 가스를 이용하여 550℃까지 온도에 따라 열처리를 모두 수행한 박막에 대한 상대 유전 상수(도 4a)와 두께 변화(도 4b)가 나타나 있다. 유전 상수의 측정은 저항이 매우 낮은 실리콘 기판 위에 Al/PPDMCPSO:CHex/metallic-Si 구조의 축전기를 만들어 1 MHz 주파수의 신호를 인가함으로써 측정하였다. 플라즈마 증착된 PPDMCPSO:CHex 박막(AS)을 550℃까지 질소가스를 이용하여 후열처리한 박막(RTN)에 대하여 유전상수를 측정하였을 때 상대 유전상수는 2.4에서 1.85로 현저히 감소하였고, 산소가스를 이용하여 후열처리한 박막(RTO)에 대하여 질소가스를 이용하여 후열처리한 박막(RTO)에 비하여 2.4에서 1.98까지 감소하는 것을 알 수 있었다. 박막의 두께 변화는 후열처리 온도가 증가할수록 두께가 줄어드는 경향을 보았으며, 특히 350~400℃에서 48%의 급격한 두께 변화가 나타났다. 450℃이후에서는 두께 변화가 거의 없었으며, 이는 앞에서 보여준 열적 안정성 데이터와 비교하였을 때, 441℃이후 질량 감소가 없는 것과 일치함을 보였다. 또한 실험결과, 300℃이전에 까지는 0.5%미만으로 거의 두께 변화가 없었다.
도 5는 데카메실사이클로펜타실옥제인과 사이클로헥산 전구체를 사용하여 플라즈마 보강 CVD 방법으로 중합된 PPDMCPSO:CHex 박막을 열처리 한 박막에 대한 나노인덴터(nano-indentor)를 통한 강도(hardness)(도 5a)와 탄성률(elastic modulus)(도 5b)을 나타낸 것이다. 산소가스를 이용하여 열처리 한 박막(RTO)의 경우, 열처리 온도 400℃까지 강도가 0.12GPa 까지 감소하고, 450℃이후에는 강도가 급격히 0.44GPa 증가하였다. 하지만, 질소 가스를 이용하여 열처리 한 박막(RTN)의 경우, 열처리 온도 450℃이후에 0.3GPa까지 약간 증가하였다. 그리고 탄성률은 열처리 온도가 증가 할수록 RTN 박막과 RTO 박막 모두 감소하는 경향을 보이고 있으며, 열처리 온도가 550℃일 때, RTO인 박막에서 4.4GPa 로 약간 증가하였다.
도 6과 7은 본 발명의 실시예에 따라 제작된 박막의 화학 결합 구조를 푸리에적외선분광법을 이용하여 나타낸 그래프이며, 가로 방향의 축은 파 수(wavenumber, cm-1)를 나타내고, 세로 방향의 축은 규격화된 흡수도(normalized absorbance)를 나타낸다. 도 6과 7은 전체 파수 범위에서 발생하는 파형을 보여주고 있다. 도 6과 7에 따르면, 데카메실사이클로펜타실옥제인과 사이클로헥산 전구체를 사용하여 플라즈마 보강 CVD 방법으로 중합된 PPDMCPSO:CHex 박막 및 후열처리를 통한 RTN와 RTO 박막은 전체 파수 범위에 걸쳐, 각각의 화학 구조에 대한 신축(stretching)과 굽힘 진동 (bending) 이 동일한 진동 위치에서 발생하는 것으로 나타나 있다.
도 8a는 도 7a의 전체 파수 범위에 대한 흡수도 중에서 유기물에 해당되는 탄화수소에 대한 규격화된 흡수도를 나타낸 것이다. 도 7a에 도시된 바와 같이, 데카메실사이클로펜타실옥제인과 사이클로헥산 전구체를 사용하여 플라즈마 보강 CVD 방법으로 중합된 PPDMCPSO:CHex 박막(AS), 상기 PPDMCPSO:CHex 박막(AS)을 질소가스를 이용한 후열처리한 박막(RTN)은 온도에 따라 흡수도가 점차 감소되었다. 탄화수소(CHx)에 대한 규격화된 흡수도 변화를 상세히 살펴보면, 메틸기(methyl group)와 에틸기(ethyl group)가 각각 나타나 있는데 에틸기가 메틸기에 비해 더 많이 줄어들었다. 메틸기는 기본 결합인 규소-탄소의 형태이므로 후열처리 후에도 많은 소실을 보이지 않았다. 그 이유는 혼합 중합된 사이클로헥산으로 생성된 에틸기가 -에틸-에틸-에틸-(-CH2-CH2-CH2-)과 같은 폴리머 형태로 박막 내부에 불안정한 활성종(labile species)으로 결합되어 있기 때문에 후열처리에 막 외부로 승화되기 쉽기 때문이다.
도 8은 도 7a의 전체 파수 범위에 대한 흡수도 중에서 규소와 관련된 결합구조에 대한 규격화된 흡수도를 나타낸 것으로, 탄소-산화규소(C-SiO)와 산소-산화규소(O-SiO) 그리고 규소-메틸(Si-CH3)의 화학 결합에 대한 것이다. PPDMCPSO:CHex 박막(AS)의 기본 구조(backbone)인 규소관련 결합구조는 열처리 후에도 약간의 변화를 보이고 있다.
이러한 현상으로 미루어보아 PPDMCPSO:CHex 박막에 있어 막 내부에까지 침투하여 에틸기를 박막 외부로 승화시킨 것이다. 후열처리는 박막 내의 규소-산화수소(Si-OH) 결합을 제거하는 효과도 나타낸다.
도 9a는 박막 내 탄화수소(CHx)양의 영향에 따라 유전상수값의 변화를 나타낸 것이다. 초기 플라즈마 증착된 PPDMCPSO:CHex 박막내에 유기물들이 온도가 증가함에 따라 외부로 승화됨으로써 박막 내 탄화수소들이 감소가 되어 박막 유전상수값 또한 감소됨을 알 수 있었다. 또, 9b는 박막 내 규소와 관련된 결합양에 따른 유전상수값의 변화를 나타낸 것이다. 박막 내 규소와 관련된 것은 탄소-산화규소(C-SiO)와 산소-산화규소(O-SiO) 그리고 규소-메틸(Si-CH3)의 화학 결합에 대한 것으로 온도가 증가함에 따라 탄소-산화규소가 결합된 것들이 감소한 것으로 탄화수소양보다는 적게 감소됨을 알 수 있었다. 박막의 유전상수값의 감소는 탄소-산화규소의 감소한 것보다 탄화수소의 감소한 것이므로 탄화수소와 깊은 관련됨을 알 수 있었다.
도 10a는 박막 내 탄화수소(CHx)양의 영향에 따른 박막의 강도 변화를 나타 낸 것이다. 441℃을 기준으로, I 지역에서는 박막 내 탄화수소양은 온도가 증가할수록 감소함을 보였고, 이에 따라 박막의 강도 또한 감소함을 보였다. 이는 탄화수소가 외부로 승화된 자리에 구멍이 형성되어 박막의 강도가 낮아졌다고 사료된다. 지역 II에서는 온도가 증가함에 따라 박막의 구조가 바뀌었다고 사료된다. 이는 도 10b에서 살펴보면, 산소가스를 이용한 후열처리한 박막(RTO)에서 규소-메틸 (Si-CH3) 결합에 대해 산소-규소-메틸(O3-Si-(CH3)1)의 상대적인 양에 따른 박막의 강도 변화를 나타낸 것이다. 박막 내 산소-규소-메틸 비율이 증가함에 따라 박막 구조가 변함으로서 박막의 강도가 3배 이상 증가됨을 보였다. 이는 산소-규소 결합상태가 박막 내 많이 존재함으로 박막의 강도가 증가되었다고 사료된다.
이와 같이 여러 가지 신뢰성 측정 결과, 데카메실사이클로펜타실옥제인과 사이클로헥산 전구체를 사용하여 플라즈마 보강 CVD 방법으로 중합된 PPDMCPSO:CHex 박막을 후열처리한 박막은 유전성, 박막 두께 변동성, 화학적 결합 구조 변동성, 강도, 탄성률에서 우수한 특성을 가지는 것으로 나타났다.
이상에서 설명한 것은 본 발명에 따른 하나의 실시 예를 설명한 것이며, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자가 변경실시 가능한 범위까지 본 발명의 범위에 있다고 할 것이다.
본 발명은 사이클릭 형태의 전구체를 이용하여 PECVD법으로 증착된 플라즈마 중합된 폴리머 박막을 추가적으로는 후열처리할 경우, 종래에 비해 유전상수가 월등히 낮은 저유전체 박막을 제조할 수 있으며, 이로부터 제조된 박막의 경우 나노미터 사이즈 이하의 공극을 형성시킬 수 있을 뿐만 아니라 스핀 캐스팅 법에서 발생되는 전·후처리에 대한 복잡한 공정을 줄일 수 있는 효과를 가진다. 또한 본 발명에 따른 방법은 물질의 유전상수와 공정시간을 개선시킬 수 있는 효과를 가진다.

Claims (10)

  1. 저유전 상수값을 가지는 박막을 제조하는 방법에 있어서,
    플라즈마 보강 CVD 법으로 중합체 전구체 물질을 사용하여 플라즈마 중합된 박막을 기판 상에 증착시키는 단계; 및
    상기 증착된 박막을 RTA장치를 이용하여 후열처리를 수행하는 단계;
    를 포함하는 저유전 상수값을 가지는 박막을 제조하는 방법.
  2. 제 1항에 있어서,
    상기 RTA장치를 이용하여 후열처리를 수행하는 단계는 산소가스 또는 질소가스를 포함하는 기체 분위기 하에서 수행하는 것인 저유전 상수값을 가지는 박막을 제조하는 방법.
  3. 제 1항에 있어서,
    상기 플라즈마 중합된 박막을 기판 상에 증착시키는 단계는,
    거품기 내에서 중합체 전구체 물질을 증발시켜 전구체 용액을 증발시키는 단계;
    상기 증발된 전구체를 상기 거품기로부터 배출하여 플라즈마 증착용 반응기로 유입시키는 단계; 및
    상기 반응기의 플라즈마를 이용하여 상기 반응기 내의 기판 위에 플라즈마 중합된 박막을 증착하는 단계;
    를 포함하는 저유전 상수값을 가지는 박막을 제조하는 방법.
  4. 제 1항에 있어서,
    상기 중합체 전구체 물질은 데카메실사이클로펜타실옥제인 및 사이클로헥산인 것을 특징으로 하는 저유전 상수값을 가지는 박막을 제조하는 방법.
  5. 제 1항에 있어서,
    상기 후열처리를 수행하는 단계는, RTA 장치의 챔버 내에 상기 기판을 넣고, 챔버 내에 배치된 복수 개의 할로겐 램프로 상기 기판에 대하여 열을 발생시켜 수행하는 것을 특징으로 하는 저유전 상수값을 가지는 박막을 제조하는 방법.
  6. 제 1항에 있어서,
    상기 후열처리를 수행하는 단계는, 300 내지 550℃에서 1 내지 5분 동안 수행하는 것을 특징으로 하는 저유전 상수값을 가지는 박막을 제조하는 방법.
  7. 제 6항에 있어서,
    상기 후열처리를 수행하는 단계는, 450 내지 550℃에서 수행하는 것을 특징으로 하는 저유전 상수값을 가지는 박막을 제조하는 방법.
  8. 제 1항에 있어서,
    상기 후열처리를 수행하는 단계는 0.5 내지 1.5 atm의 압력에서 진행하는 것을 특징으로 하는 저유전 상수값을 가지는 박막을 제조하는 방법.
  9. 제 3항에 있어서,
    상기 반응기의 운반기체 압력은 6×10-1 Torr 이고, 기판의 온도는 35 ℃이며, 반응기로 공급되는 전력은 15 W이며, 이로부터 만들어내는 플라즈마 주파수는 13.56 MHz인 것을 특징으로 하는 저유전 상수값을 가지는 박막을 제조하는 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 따른 제조 방법에 따라 제조된 저유전 상수값을 가지는 박막.
KR1020070029594A 2007-03-27 2007-03-27 저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여제조된 박막 KR100845941B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070029594A KR100845941B1 (ko) 2007-03-27 2007-03-27 저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여제조된 박막
US12/301,614 US20090186980A1 (en) 2007-03-27 2007-06-27 Manufacturing method of low-k thin films and low-k thin films manufactured therefrom
PCT/KR2007/003107 WO2008117905A1 (en) 2007-03-27 2007-06-27 Manufacturing method of low-k thin films and low-k thin films manufactured therefrom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070029594A KR100845941B1 (ko) 2007-03-27 2007-03-27 저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여제조된 박막

Publications (1)

Publication Number Publication Date
KR100845941B1 true KR100845941B1 (ko) 2008-07-14

Family

ID=39788629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029594A KR100845941B1 (ko) 2007-03-27 2007-03-27 저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여제조된 박막

Country Status (3)

Country Link
US (1) US20090186980A1 (ko)
KR (1) KR100845941B1 (ko)
WO (1) WO2008117905A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015534B1 (ko) 2008-10-15 2011-02-16 주식회사 동부하이텍 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법
KR101326254B1 (ko) 2011-03-02 2013-11-11 한국과학기술원 저유전 박막 및 그 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962044B1 (ko) 2007-12-06 2010-06-08 성균관대학교산학협력단 저유전 플라즈마 중합체 박막 및 그 제조 방법
DE102008059909A1 (de) * 2008-12-02 2010-06-10 Paul Hettich Gmbh & Co. Kg Verfahren zur Herstellung von Beschlägen, Seitengittern und Gargutträgern für Hochtemperaturanwendungen und metallisches Bauteil
US9371430B2 (en) 2013-08-19 2016-06-21 Research & Business Foundation Sungkyunkwan University Porous film with high hardness and a low dielectric constant and preparation method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5264724A (en) * 1989-02-13 1993-11-23 The University Of Arkansas Silicon nitride for application as the gate dielectric in MOS devices
US6444507B1 (en) * 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7288292B2 (en) * 2003-03-18 2007-10-30 International Business Machines Corporation Ultra low k (ULK) SiCOH film and method
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of Vacuum Science and Technology A, vol.24(1), Jan/Feb 2006,pp.165-169*

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015534B1 (ko) 2008-10-15 2011-02-16 주식회사 동부하이텍 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법
KR101326254B1 (ko) 2011-03-02 2013-11-11 한국과학기술원 저유전 박막 및 그 제조방법

Also Published As

Publication number Publication date
US20090186980A1 (en) 2009-07-23
WO2008117905A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US6458720B1 (en) Method for forming interlayer dielectric film
KR100971825B1 (ko) 낮은 유전 상수의 스택 간의 접착을 향상시키기 위한인터페이스 기술
KR100962044B1 (ko) 저유전 플라즈마 중합체 박막 및 그 제조 방법
US20040038514A1 (en) Method for forming low-k hard film
US20020160626A1 (en) Siloxan polymer film on semiconductor substrate
EP1586674A1 (en) Coatings, and methods and devices for the manufacture thereof
JPH11288931A (ja) 絶縁膜及びその製造方法
US20110206857A1 (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
JP2004282064A (ja) 高周波電力を使ったプラズマ反応により半導体基板上に低比誘電率膜を形成するための方法
KR100845941B1 (ko) 저유전 상수값을 갖는 박막 제조 방법 및 이에 의하여제조된 박막
CN101316945A (zh) 低介电常数薄膜的灰化/蚀刻损伤的抵抗性以及整体稳定性的改进方法
US6784123B2 (en) Insulation film on semiconductor substrate and method for forming same
KR100987183B1 (ko) 저유전 플라즈마 중합체 박막 및 그 제조 방법
KR102138102B1 (ko) 저유전 플라즈마 중합체 박막 및 이의 제조 방법
KR101506801B1 (ko) 고강도 저유전 플라즈마 중합체 박막 및 그 제조 방법
EP2163664A1 (en) Method for depositing si-containing film, insulator film, and semiconductor device
US20100003833A1 (en) Method of forming fluorine-containing dielectric film
KR100697669B1 (ko) 저유전 플라스마 중합체 박막의 제조 방법 및 이로부터제조된 저유전 박막
US20100087062A1 (en) High temperature bd development for memory applications
US9371430B2 (en) Porous film with high hardness and a low dielectric constant and preparation method thereof
KR100926722B1 (ko) 반도체 기판상의 실록산 중합체막 및 그 제조방법
KR20210154081A (ko) 퇴적 방법
US20230227611A1 (en) Plasma polymerized thin film and preparing method thereof
JP3197008B2 (ja) 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法
KR20230113130A (ko) 플라즈마 중합체 박막 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140617

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee