KR20100039684A - 플랙시블 반도체 패키지 및 이의 제조 방법 - Google Patents

플랙시블 반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20100039684A
KR20100039684A KR1020080098753A KR20080098753A KR20100039684A KR 20100039684 A KR20100039684 A KR 20100039684A KR 1020080098753 A KR1020080098753 A KR 1020080098753A KR 20080098753 A KR20080098753 A KR 20080098753A KR 20100039684 A KR20100039684 A KR 20100039684A
Authority
KR
South Korea
Prior art keywords
data
flexible
chip
flexible substrate
wiring
Prior art date
Application number
KR1020080098753A
Other languages
English (en)
Other versions
KR101044008B1 (ko
Inventor
서민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080098753A priority Critical patent/KR101044008B1/ko
Priority to US12/432,973 priority patent/US8097933B2/en
Publication of KR20100039684A publication Critical patent/KR20100039684A/ko
Application granted granted Critical
Publication of KR101044008B1 publication Critical patent/KR101044008B1/ko
Priority to US13/323,061 priority patent/US8524530B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

플랙시블 반도체 패키지 및 이의 제조 방법이 개시되어 있다. 플랙시블 반도체 패키지는 플랙시블한 연성 기판, 상기 연성 기판상에 배치되며 데이터를 저장하는 데이터 저장부 및 상기 데이터 저장부와 전기적으로 연결된 제1 본딩 패드들을 갖는 데이터 칩, 상기 연성 기판상에 배치되며 상기 데이터 칩의 데이터를 처리하는 데이터 처리부 및 상기 데이터 처리부와 전기적으로 연결된 제2 본딩 패드를 갖는 컨트롤 칩 및 상기 제1 및 제2 본딩 패드들을 전기적으로 연결하는 배선들을 포함한다.

Description

플랙시블 반도체 패키지 및 이의 제조 방법{FLEXIBLE SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 플랙시블 반도체 패키지 및 이의 제조 방법에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단시간 내 처리하는 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발된 바 있다.
반도체 패키지는 기판, 기판상에 배치된 반도체 칩 및 반도체 칩과 기판을 연결하는 연결 부재 및 반도체 칩을 감싸 외부에서 인가된 충격으로부터 반도체 칩을 보호하는 몰딩 부재를 포함한다. 반도체 칩을 감싸는 몰딩 부재는 충격으로부터 반도체 칩을 보호하기 위해 높은 강도를 갖는다.
최근 반도체 패키지의 응용 분야가 넓어짐에 따라 휨이 가능한 플랙시블 반도체 패키지의 연구가 진행되고 있다.
플랙시블 반도체 패키지는 휨이 가능한 기판상에 반도체 칩이 실장 되는 구조를 갖는다.
그러나, 플랙시블 반도체 패키지에 메모리 반도체 칩이 실장 될 경우, 플랙시블 반도체 패키지의 반도체 칩이 빈번하게 파손되는 문제점을 갖는다.
플랙시블 반도체 패키지에 실장 된 메모리 반도체 칩의 파손의 원인은 하나의 메모리 반도체 칩에 데이터를 저장하는 데이터 저장부 및 데이터를 처리하는 데이터 처리부가 함께 배치되어 메모리 반도체 칩이 상대적으로 큰 사이즈를 갖기 때문이다. 일반적으로, 플랙시블 반도체 패키지에서 반도체 칩의 사이즈가 증가 될수록 기판의 휨에 따른 반도체 칩의 파손이 빈번하게 발생 된다.
본 발명의 하나의 목적은 휨이 가능할 뿐만 아니라 반도체 칩의 파손을 방지한 플랙시블 반도체 패키지를 제공한다.
본 발명의 다른 목적은 상기 플랙시블 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 플랙시블 반도체 패키지는 플랙시블한 연성 기판, 상기 연성 기판상에 배치되며 데이터를 저장하는 데이터 저장부 및 상기 데이터 저장부와 전기적으로 연결된 제1 본딩 패드들을 갖는 데이터 칩, 상기 연성 기판상에 배치되며 상기 데이터 칩의 데이터를 처리하는 데이터 처리부 및 상기 데이터 처리부와 전기적으로 연결된 제2 본딩 패드를 갖는 컨트롤 칩 및 상기 제1 및 제2 본딩 패드들을 전기적으로 연결하는 배선들을 포함한다.
플랙시블 반도체 패키지의 복수개의 상기 데이터 칩들은 상기 연성 기판상에 매트릭스 형태로 배치된다.
플랙시블 반도체 패키지는 상기 제1 본딩 패드 및 상기 배선 사이에 개재된 제1 범프 및 상기 제2 본딩 패드 및 상기 배선 사이에 개재된 제2 범프를 더 포함한다.
플랙시블 반도체 패키지의 상기 배선은 상기 제1 범프가 삽입되어 상기 배선 및 상기 제1 범프의 접촉 면적을 향상시키는 제1 결합홈 및 상기 제2 범프가 삽입 되어 상기 배선 및 상기 제2 범프의 접촉 면적을 향상시키는 제2 결합홈을 포함한다.
플랙시블 반도체 패키지는 상기 연성 기판상에 배치되어 상기 데이터 칩 및 상기 콘트롤 칩을 덮고 상기 배선의 일부를 노출하는 개구를 갖는 플랙시블한 보호 부재를 더 포함한다.
플랙시블 반도체 패키지는 상기 데이터 칩 및 상기 연성 기판의 사이에 개재된 제1 응력 흡수 부재 및 상기 컨트롤 칩 및 상기 연성 기판의 사이에 개재된 제2 응력 흡수 부재를 더 포함한다.
본 발명에 따른 플랙시블 반도체 패키지의 제조 방법은 플랙시블한 연성 기판의 배선들에 데이터를 저장하는 데이터 저장부를 갖는 데이터 칩의 제1 본딩 패드들을 전기적으로 연결하는 단계, 상기 연성 기판의 상기 배선들에 상기 데이터 칩의 상기 데이터를 처리하는 데이터 처리부를 갖는 컨트롤 칩의 제2 본딩 패드들을 전기적으로 연결하는 단계 및 상기 연성 기판상에 상기 데이터 칩 및 상기 컨트롤 칩을 덮는 플랙시블한 보호 부재를 형성하는 단계를 포함한다.
플랙시블 반도체 패키지의 제조 방법에서, 상기 데이터 칩은 상기 연성 기판상에 적어도 2 개가 매트릭스 형태로 배치된다.
플랙시블 반도체 패키지의 제조 방법에서, 상기 배선 및 상기 제1 본딩 패드들은 제1 범프에 의하여 전기적으로 접속되고, 상기 배선 및 상기 제2 본딩 패드들은 제2 범프에 의하여 전기적으로 접속된다.
플랙시블 반도체 패키지의 제조 방법에서, 상기 보호 부재를 형성하는 단계 는 상기 배선의 일부를 노출하는 개구를 형성하는 단계를 더 포함한다.
플랙시블 반도체 패키지의 제조 방법에서, 상기 데이터 칩 및 상기 연성 기판 사이에 제1 응력 흡수 부재를 개재하는 단계 및 상기 컨트롤 칩 및 상기 연성 기판 사이에 제2 응력 흡수 부재를 개재하는 단계를 더 포함한다.
본 발명에 따르면, 플랙시블한 기판상에 반도체 칩을 배치할 때 반도체 칩의 파손을 방지할 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 플랙시블 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 플랙시블 반도체 패키지를 도시한 평면도이다. 도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 플랙시블 반도체 패키지(100)는 연성 기판(10), 데이터 칩(20), 컨트롤 칩(30) 및 배선(40)들을 포함한다. 이에 더하여, 플랙시블 반도체 패키지(100)는 보호 부재(50) 및 제1 및 제2 응력 흡수 부재(60,70)를 더 포함한다.
연성 기판(10)은 플랙시블한 물질을 포함한다. 연성 기판(10)은, 예를 들어, 얇은 두께를 갖는 플랙시블한 필름 형상을 갖는다.
데이터 칩(20)은 연성 기판(10) 상에 배치된다. 본 실시예에서, 데이터 칩(20)은, 예를 들어, 복수개가 연성 기판(10) 상에 매트릭스 형태로 배치되고, 각 데이터 칩(20)들은 상호 소정 간격(D) 이격 된다. 본 실시예에서, 데이터 칩(20)은, 예를 들어, 연성 기판(10) 상에 3×2 행렬 형태로 배치된다.
데이터 칩(20)은 데이터를 저장하는 데이터 저장부(22) 및 데이터 저장부(22)와 전기적으로 연결되는 제1 본딩 패드(24)들을 포함한다. 본 실시예에서, 제1 본딩 패드(24)들은, 연성 기판(10)과 마주하는 데이터 칩(20)의 상면의 일측 에지를 따라 배치된다. 이와 다르게, 제1 본딩 패드(24)들은, 데이터 칩(20)의 상기 상면의 양쪽 에지를 따라 각각 배치될 수 있다.
일반적인 메모리 반도체 칩은 데이터를 저장하는 데이터 저장부 및 데이터 저장부로부터 데이터를 입/출력하기 위한 주변 회로를 갖는 주변 회로부가 일체로 형성되는 반면, 본 실시예에 따른 데이터 칩(20)은 주변 회로부 없이 데이터를 저장하는 데이터 저장부(22)만을 포함한다. 본 실시예에서, 데이터 칩(20)이 데이터를 처리하는 주변 회로부 없이 데이터 저장부(22)만을 포함할 경우, 데이터 칩(20)은 일반적인 메모리 반도체 칩보다 한층 작은 사이즈를 갖는다.
본 실시예에 따른 데이터 칩(20)만으로는 제1 본딩 패드(24)를 통해 데이터를 입/출력할 수 없다.
컨트롤 칩(30)은 연성 기판(10) 상에 배치된다. 컨트롤 칩(30)은, 예를 들어, 연성 기판(10) 중 데이터 칩(20)이 형성된 면과 동일한 면에 배치될 수 있다. 이와 다르게, 컨트롤 칩(30)은 연성 기판(10) 중 데이터 칩(20)이 형성된 면과 대향 하는 면에 배치되어도 무방하다.
예를 들어, 컨트롤 칩(30)은 데이터 칩(20)들의 사이에 배치될 수 있다. 컨트롤 칩(30)은 적어도 하나일 수 있고, 본 실시예에서, 컨트롤 칩(30)은 데이터 칩(20)들의 사이에 3×1 행렬 형태로 배치된다.
각 컨트롤 칩(30)들은 데이터 칩(20)의 데이터 저장부(22)를 제어하여 데이터 칩(20)으로부터 데이터를 입/출력하기 위한 제어신호를 발생하는 데이터 처리부(32) 및 데이터 처리부(32)와 전기적으로 연결되는 제2 본딩 패드(34)들을 포함한다. 본 실시예에서, 제2 본딩 패드(34)들은, 연성 기판(10)과 마주하는 컨트롤 칩(30)의 상면의 에지를 따라 배치될 수 있다.
본 실시예에서, 각 컨트롤 칩(30)들은 데이터를 저장하기 위한 데이터 저장부를 포함하지 않는다. 각 컨트롤 칩(30)들이 데이터를 저장하는 데이터 저장부를 갖지 않기 때문에 각 컨트롤 칩(30)들은 데이터 저장부 및 데이터 처리부를 함께 갖는 일반적인 메모리 반도체 칩에 비하여 매우 작은 사이즈를 갖는다. 본 실시예에서, 각 컨트롤 칩(30)들은, 예를 들어, 데이터 칩(20)에 비하여 작은 사이즈를 가질 수 있다.
배선(40)들은 연성 기판(10) 상에 배치된다. 배선(40)들은 제1 배선(42), 제2 배선(44) 및 제3 배선(46)들을 포함한다.
제1 배선(42)의 일측 단부는 각 데이터 칩(20)들의 제1 본딩 패드(24)와 전기적으로 연결되고, 상기 일측 단부와 대향 하는 타측 단부는 각 컨트롤 칩(30)들 의 제2 본딩 패드(34)와 전기적으로 연결된다.
제2 배선(44)의 일측 단부는 어느 하나의 컨트롤 칩(30)들의 제2 본딩 패드(34)와 전기적으로 접속되고, 상기 일측 단부와 대향 하는 타측 단부는 인접한 컨트롤 칩(30)의 제2 본딩 패드(34)와 전기적으로 연결된다.
제3 배선(46)의 일측 단부는 컨트롤 칩(30)의 제2 본딩 패드(34)와 전기적으로 연결되고, 상기 일측 단부와 대향 하는 타측 단부는 연성 기판(10) 상에 배치된다. 제3 배선(46)의 타측 단부에는 패드(48)들이 배치된다.
도 2를 참조하면, 배선(40) 및 데이터 칩(20)의 제1 본딩 패드(24)는 제1 범프(26)에 의하여 전기적으로 접속될 수 있다. 또한, 배선(40) 및 컨트롤 칩(30)의 제2 본딩 패드(34)는 제2 범프(36)에 의하여 전기적으로 접속될 수 있다.
본 실시예에서, 연성 기판(10)에 휨이 발생 될 경우, 데이터 칩(20)은 연성 기판(10)에 비하여 적게 휨이 발생 되기 때문에 데이터 칩(20)의 제1 본딩 패드(24) 및 배선(40)을 연결하는 제1 범프(26)에 큰 전단 응력이 인가된다. 본 실시예에서는 제1 범프(26)에 인가되는 전단 응력을 감소시키기 위해서 연성 기판(10) 및 데이터 칩(20)의 사이에 제1 응력 흡수 부재(60)가 개재된다. 제1 응력 흡수 부재(60)는 제1 범프(26)에 인가되는 전단 응력을 감소시킬 뿐만 아니라 데이터 칩(20)을 연성 기판(10)에 견고하게 고정하는 역할도 함께 한다.
또한, 연성 기판(10)에 휨이 발생 될 경우, 컨트롤 칩(30)은 연성 기판(10)에 비하여 적게 휨이 발생 되기 때문에 컨트롤 칩(30)의 제2 본딩 패드(34) 및 배선(40)을 연결하는 제2 범프(36)에 큰 전단 응력이 인가된다. 본 실시예에서는 제2 범프(36)에 인가되는 전단 응력을 감소시키기 위해서 연성 기판(10) 및 컨트롤 칩(30)의 사이에 제2 응력 흡수 부재(70)가 개재된다. 제2 응력 흡수 부재(70)는 제2 범프(36)에 인가되는 전단 응력을 감소시킬 뿐만 아니라 컨트롤 칩(30)을 연성 기판(10)에 견고하게 고정하는 역할도 함께한다.
한편, 제1 범프(26)에 인가되는 전단 응력을 보다 효율적으로 흡수하기 위하여 제1 범프(26)과 접속되는 배선(40)에는 제1 범프(26)가 삽입되는 홈(recess) 또는 홀(hole)이 형성될 수 있다. 배선(40)의 홈 또는 홀에 제1 범프(26)가 삽입될 경우, 제1 범프(26) 및 배선(40)의 접촉 면적이 증가 되어 상기 전단 응력에 의하여 제1 범프(26)가 배선(40)으로부터 분리되는 것을 방지할 수 있다.
또한, 제2 범프(36)에 인가되는 전단 응력을 보다 효율적으로 흡수하기 위하여 제2 범프(36)과 접속되는 배선(40)에는 제2 범프(36)가 삽입되는 홈 또는 홀이 형성될 수 있다. 배선(40)의 홈 또는 홀에 제2 범프(36)가 삽입될 경우, 제2 범프(36) 및 배선(40)의 접촉 면적이 증가 되어 상기 전단 응력에 의하여 제2 범프(36)가 배선(40)으로부터 분리되는 것을 방지할 수 있다.
도 2를 참조하면, 연성 기판(10) 상에는 플랙시블한 보호 부재(50)가 배치될 수 있다. 보호 부재(50)는 플랙시블한 유기막일 수 있고, 보호 부재(50)에는 패드(48)들을 노출하는 개구가 형성된다. 보호 부재(50)는 외부에서 인가된 충격에 의하여 데이터 칩(20) 및/또는 컨트롤 칩(30)이 손상 및/또는 오염되는 것을 방지한다.
도 3 내지 도 5들은 본 발명의 일실시예에 따른 플랙시블 반도체 패키지의 제조 방법을 도시한 평면도들이다.
도 3을 참조하면, 플랙시블 반도체 패키지를 제조하기 위해서 플랙시블한 연성 기판(10)이 마련된다.
플랙시블한 연성 기판(10)은 플랙시블한 필름 형상을 갖고, 연성 기판(10)의 상면 상에는 배선(40)들이 형성된다.
배선(40)들을 형성하기 위해서, 연성 기판(10) 상에는 금속막이 형성되고, 금속막은 포토리소그라피 공정에 의하여 패터닝 되어 연성 기판(10) 상에는 제1 배선(42), 제2 배선(44) 및 제3 배선(46)을 갖는 배선(40)이 형성될 수 있다.
제1 배선(42)은 후술 될 데이터 칩 및 컨트롤 칩을 전기적으로 연결하고, 제2 배선(44)은 인접한 컨트롤 칩들을 전기적으로 연결하고, 제3 배선(46)의 일측 단부는 컨트롤 칩과 전기적으로 연결된다. 제3 배선(46)의 일측 단부와 대향 하는 타측 단부에는 패드가 형성된다.
연성 기판(10) 중 후술 될 데이터 칩이 부착될 위치에는 제1 응력 흡수 부재(60)가 배치되고, 연성 기판(10) 중 후술 될 컨트롤 칩이 부착될 위치에는 제2 응력 흡수 부재(70)가 배치된다. 제1 및 제2 응력 흡수 부재(60,70)는 후술 될 데이터 칩 및 컨트롤 칩들이 부착된 연성 기판(10)에 휨이 발생하였을 때, 데이터 칩 및 컨트롤 칩에 인가되는 굽힘 응력 또는 전단 응력을 흡수하여 데이터 칩 및 컨트롤 칩의 파손을 방지할 뿐만 아니라 컨트롤 칩과 배선 및 데이터 칩과 배선의 분리를 방지한다.
도 4를 참조하면, 연성 기판(10)이 마련된 후, 연성 기판(10)의 제1 응력 흡 수 부재(60) 상에는 데이터 칩(20)이 부착된다. 데이터 칩(20)은 데이터를 저장하는 데이터 저장부(22)를 포함하며, 데이터 칩(20)은 데이터 저장부(22)에 포함된 데이터를 입/출력하기 위한 데이터 처리부를 포함하고 있지 않고 따라서 데이터 저장부 및 데이터 처리부를 함께 갖는 일반 메모리 반도체 칩에 비하여 상대적으로 작은 사이즈를 갖는다.
데이터 칩(20)은 도 2에 도시된 바와 같이 제1 본딩 패드(24)를 포함하며, 제1 본딩 패드(24)들은, 예를 들어, 제1 범프(26)를 매개로 배선(40)과 전기적으로 연결된다. 이와 다르게, 데이터 칩(20)의 제1 본딩 패드(24)들은 이방성 도전 필름(ACF) 등에 의하여 배선(40)과 전기적으로 연결될 수 있다.
도 5를 참조하면, 데이터 칩(20)이 연성 기판(10)의 배선(40)과 전기적으로 접속된 후, 연성 기판(10)의 제2 응력 흡수 부재(60) 상에는 컨트롤 칩(30)이 부착된다. 컨트롤 칩(30)은 데이터 칩(20)의 데이터 저장부(22)에 저장된 데이터를 입/출력하기 위한 제어 신호를 발생한다. 컨트롤 칩(30)은 데이터 저장부를 포함하고 있지 않고 따라서 데이터 저장부 및 데이터 처리부를 함께 갖는 일반 메모리 반도체 칩에 비하여 상대적으로 작은 사이즈를 갖는다.
컨트롤 칩(30)은 도 2에 도시된 바와 같이 제2 본딩 패드(34)를 포함하며, 제2 본딩 패드(34)들은, 예를 들어, 제2 범프(36)를 매개로 배선(40)과 전기적으로 연결된다. 이로써, 컨트롤 칩(30)은 배선(40)을 매개로 데이터 칩(20)과 전기적으로 연결된다. 이와 다르게, 컨트롤 칩(30)의 제2 본딩 패드(34)들은 이방성 도전 필름(ACF) 등에 의하여 배선(40)과 전기적으로 연결될 수 있다.
본 실시예에서, 연성 기판(10)에 휨이 발생 될 경우, 제1 범프(26)에는 전단응력이 인가되고 이로 인해 제1 범프(26)는 제1 본딩 패드(24) 또는 배선(40)으로부터 분리될 수 있다. 본 실시예에서 제1 범프(26) 및 배선(40)의 접촉 면적을 증가시키기 위해 배선(40)에는 제1 범프(26)가 삽입되는 홈 또는 홀이 형성될 수 있다.
또한, 연성 기판(10)에 휨이 발생 될 경우, 제2 범프(36)에는 전단응력이 인가되고 이로 인해 제2 범프(36)는 제2 본딩 패드(34) 또는 배선(40)으로부터 분리될 수 있다. 본 실시예에서 제2 범프(36) 및 배선(40)의 접촉 면적을 증가시키기 위해 배선(40)에는 제2 범프(36)가 삽입되는 홈 또는 홀이 형성될 수 있다.
도 2를 다시 참조하면, 연성 기판(10) 상에는 플랙시블한 보호 부재(50)가 형성된다. 보호 부재(50)는 예를 들어, 플랙시블한 유기막일 수 있다. 보호 부재(50)는 데이터 칩(20) 및 컨트롤 칩(30)이 외부에서 인가된 충격 및/또는 진동에 의하여 파손되는 것을 방지한다.
이상에서 상세하게 설명한 바에 의하면, 플랙시블한 기판상에 반도체 칩을 배치할 때 반도체 칩의 파손을 방지할 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 플랙시블 반도체 패키지를 도시한 평면도이다.
도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 3 내지 도 5들은 본 발명의 일실시예에 따른 플랙시블 반도체 패키지의 제조 방법을 도시한 평면도들이다.

Claims (11)

  1. 플랙시블한 연성 기판;
    상기 연성 기판상에 배치되며 데이터를 저장하는 데이터 저장부 및 상기 데이터 저장부와 전기적으로 연결된 제1 본딩 패드들을 갖는 데이터 칩;
    상기 연성 기판상에 배치되며 상기 데이터 칩의 데이터를 처리하는 데이터 처리부 및 상기 데이터 처리부와 전기적으로 연결된 제2 본딩 패드를 갖는 컨트롤 칩; 및
    상기 제1 및 제2 본딩 패드들을 전기적으로 연결하는 배선들을 포함하는 플랙시블 반도체 패키지.
  2. 제1항에 있어서,
    복수개의 상기 데이터 칩들은 상기 연성 기판상에 매트릭스 형태로 배치되는 것을 특징으로 하는 플랙시블 반도체 패키지.
  3. 제1항에 있어서,
    상기 제1 본딩 패드 및 상기 배선 사이에 개재된 제1 범프; 및
    상기 제2 본딩 패드 및 상기 배선 사이에 개재된 제2 범프를 더 포함하는 것을 특징으로 하는 플랙시블 반도체 패키지.
  4. 제3항에 있어서,
    상기 배선은 상기 제1 범프가 삽입되어 상기 배선 및 상기 제1 범프의 접촉 면적을 향상시키는 제1 결합홈 및 상기 제2 범프가 삽입되어 상기 배선 및 상기 제2 범프의 접촉 면적을 향상시키는 제2 결합홈을 포함하는 것을 특징으로 하는 플랙시블 반도체 패키지.
  5. 제1항에 있어서,
    상기 연성 기판상에 배치되어 상기 데이터 칩 및 상기 콘트롤 칩을 덮고 상기 배선의 일부를 노출하는 개구를 갖는 플랙시블한 보호 부재를 더 포함하는 것을 특징으로 하는 플랙시블 반도체 패키지.
  6. 제1항에 있어서,
    상기 데이터 칩 및 상기 연성 기판의 사이에 개재된 제1 응력 흡수 부재; 및
    상기 컨트롤 칩 및 상기 연성 기판의 사이에 개재된 제2 응력 흡수 부재를 더 포함하는 것을 특징으로 하는 플랙시블 반도체 패키지.
  7. 플랙시블한 연성 기판의 배선들에 데이터를 저장하는 데이터 저장부를 갖는 데이터 칩의 제1 본딩 패드들을 전기적으로 연결하는 단계;
    상기 연성 기판의 상기 배선들에 상기 데이터 칩의 상기 데이터를 처리하는 데이터 처리부를 갖는 컨트롤 칩의 제2 본딩 패드들을 전기적으로 연결하는 단계; 및
    상기 연성 기판상에 상기 데이터 칩 및 상기 컨트롤 칩을 덮는 플랙시블한 보호 부재를 형성하는 단계를 포함하는 플랙시블 반도체 패키지의 제조 방법.
  8. 제7항에 있어서,
    상기 데이터 칩은 상기 연성 기판상에 적어도 2 개가 매트릭스 형태로 배치되는 것을 특징으로 하는 플랙시블 반도체 패키지의 제조 방법.
  9. 제7항에 있어서,
    상기 배선 및 상기 제1 본딩 패드들은 제1 범프에 의하여 전기적으로 접속되고, 상기 배선 및 상기 제2 본딩 패드들은 제2 범프에 의하여 전기적으로 접속되는 것을 특징으로 하는 플랙시블 반도체 패키지의 제조 방법.
  10. 제7항에 있어서,
    상기 보호 부재를 형성하는 단계는 상기 배선의 일부를 노출하는 개구를 형성하는 단계를 더 포함하는 것을 특징으로 하는 플랙시블 반도체 패키지의 제조 방법.
  11. 제7항에 있어서,
    상기 데이터 칩 및 상기 연성 기판 사이에 제1 응력 흡수 부재를 개재하는 단계; 및
    상기 컨트롤 칩 및 상기 연성 기판 사이에 제2 응력 흡수 부재를 개재하는 단계를 더 포함하는 것을 특징으로 하는 플랙시블 반도체 패키지의 제조 방법.
KR1020080098753A 2008-10-08 2008-10-08 플랙시블 반도체 패키지 및 이의 제조 방법 KR101044008B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080098753A KR101044008B1 (ko) 2008-10-08 2008-10-08 플랙시블 반도체 패키지 및 이의 제조 방법
US12/432,973 US8097933B2 (en) 2008-10-08 2009-04-30 Flexible semiconductor package and method for fabricating the same
US13/323,061 US8524530B2 (en) 2008-10-08 2011-12-12 Flexible semiconductor package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080098753A KR101044008B1 (ko) 2008-10-08 2008-10-08 플랙시블 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100039684A true KR20100039684A (ko) 2010-04-16
KR101044008B1 KR101044008B1 (ko) 2011-06-24

Family

ID=42075152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080098753A KR101044008B1 (ko) 2008-10-08 2008-10-08 플랙시블 반도체 패키지 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US8097933B2 (ko)
KR (1) KR101044008B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402685B (zh) * 2009-07-29 2013-07-21 Waltop Int Corp 序列式先進技術附件介面儲存裝置
CN103176514A (zh) * 2011-12-23 2013-06-26 鸿富锦精密工业（深圳）有限公司 显卡组合
KR20150144148A (ko) * 2014-06-16 2015-12-24 에스케이하이닉스 주식회사 반도체 장치
CN108847442B (zh) * 2018-06-30 2022-01-25 山东昊润自动化技术有限公司 一种压力芯片封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
DE19905055A1 (de) * 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP4035733B2 (ja) * 2005-01-19 2008-01-23 セイコーエプソン株式会社 半導体装置の製造方法及び電気的接続部の処理方法
KR100813623B1 (ko) * 2006-10-17 2008-03-17 삼성전자주식회사 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs

Also Published As

Publication number Publication date
US8524530B2 (en) 2013-09-03
US20120083074A1 (en) 2012-04-05
US8097933B2 (en) 2012-01-17
US20100084771A1 (en) 2010-04-08
KR101044008B1 (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
KR102247916B1 (ko) 계단식 적층 구조를 갖는 반도체 패키지
JP5042668B2 (ja) 積層パッケージ
KR100997787B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
KR101072420B1 (ko) 프린트 기판 유닛 및 반도체 패키지
KR102052898B1 (ko) 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
KR20030007098A (ko) 치수를 감소시킬 수 있는 적층형 칩-사이즈 패키지 반도체장치
KR101044008B1 (ko) 플랙시블 반도체 패키지 및 이의 제조 방법
KR20160121764A (ko) 방열막을 구비한 반도체 패키지 및 그 제조방법
CN106783813B (zh) 包括芯片的柔性封装
KR20090013564A (ko) 반도체 패키지 장치 및 그 제조방법
JP2009026861A (ja) 半導体装置及びその製造方法
US20100007008A1 (en) Bga package
US7535084B2 (en) Multi-chip package with a single die pad
JP5166903B2 (ja) 半導体装置
JP6462318B2 (ja) 半導体パッケージ
US7859102B2 (en) Multi-layer stacked wafer level semiconductor package module
KR20090082844A (ko) 스택 칩 패키지 구조체 및 그 제조 방법
US11189597B2 (en) Chip on film package
KR20090105570A (ko) 적층 반도체 패키지
US7265446B2 (en) Mounting structure for semiconductor parts and semiconductor device
KR20110016028A (ko) 적층 반도체 패키지
US20060027901A1 (en) Stacked chip package with exposed lead-frame bottom surface
KR100914984B1 (ko) 반도체 패키지 및 이의 제조 방법
JP4784229B2 (ja) 半導体装置
JP2010278053A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 4

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 9