JP2010278053A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010278053A
JP2010278053A JP2009126408A JP2009126408A JP2010278053A JP 2010278053 A JP2010278053 A JP 2010278053A JP 2009126408 A JP2009126408 A JP 2009126408A JP 2009126408 A JP2009126408 A JP 2009126408A JP 2010278053 A JP2010278053 A JP 2010278053A
Authority
JP
Japan
Prior art keywords
wiring
bonding pad
layer
signal potential
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009126408A
Other languages
English (en)
Inventor
Akio Kobayashi
章朗 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009126408A priority Critical patent/JP2010278053A/ja
Publication of JP2010278053A publication Critical patent/JP2010278053A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】シールド膜を設けることなく、最上層配線層に形成された信号電位配線を治具の接触による破損から保護する。
【解決手段】半導体基板と、半導体基板上に形成され、半導体素子が形成される半導体層及び前記半導体素子に接続される信号配線が形成される下層配線層と、半導体層及び前記下層配線層より上層に形成され、動作時に電位が変化しない固定電位配線、動作時に電位が変化しうる上層信号電位配線、及び、固定電位が入力される固定電位用ボンディングパッド、及び信号電位が入出力される信号電位用ボンディングパッドが形成された最上配線層と、を備えている。固定電位配線及び固定電位用ボンディングパッドの少なくとも一部は、下層に半導体層及び下層配線層のうち少なくとも一方が形成されることにより、信号電位配線及び前記信号電位用ボンディングパッドの最も高い表面より高く形成されている。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、配線層の保護構造を有する半導体装置に関する。
半導体装置の製造前工程の最終段階では、研削あるいは研磨により半導体基板を所定の厚さに加工する。この際、半導体基板の表面を、支持プレート等の冶具に固定する。また、半導体装置の製造後工程では、分割された半導体チップをリードフレーム等にマウントする。この際に、コレットにより半導体チップ表面を真空吸着し、半導体装置チップを移送し、リードフレーム等に固定する。
このような半導体装置の表面を固定する工程では、半導体装置の表面が冶具と接触するため、半導体装置の表面に形成された信号電位配線等に損傷が発生することがある。特許文献１及び特許文献２には、このような半導体装置における信号電位配線等の損傷を防ぐための技術が開示されている。
図６及び図７は、特許文献１に開示された半導体装置を示す図である。図６は、特許文献１に開示された半導体装置の平面図であり、図７は、図６のＶＩＩ−ＶＩＩ断面図である。この半導体装置では、上層信号電位配線６０等の信号電位配線が形成されていないスペースに、上層信号電位配線６０と同等あるいはそれ以上の膜厚を有するダミー部材６１が設けられている。このダミー部材６１が治具と接触するため、後工程での冶具接触から上層信号電位配線６０を保護することができる。
また、特許文献２には、チップの最上層に半導体装置の接地電位箇所と電気的に接続したシールド膜を形成し、半導体装置に形成された配線をこのシールド膜によって保護する技術が開示されている。
特開平０７−０２２４２１号公報 特開昭６２−１５６８１９号公報
しかしながら、特許文献１に開示された半導体装置では、配線部が形成されていない部分にダミー部材を形成するため、ダミー部材を設けるスペースを確保しなければならず、チップ面積が大きくなるという問題を有する。
また、特許文献２に開示された半導体装置では、最上配線層にシールド膜を形成しなければならない。
本発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成され、半導体素子が形成される半導体層及び前記半導体素子に接続される信号配線が形成される下層配線層と、前記半導体層及び前記下層配線層より上層に形成され、動作時に電位が変化しない固定電位配線、動作時に電位が変化しうる上層信号電位配線、及び、固定電位が入力される固定電位用ボンディングパッド、及び信号電位が入出力される信号電位用ボンディングパッドが形成された最上配線層と、を備え、前記固定電位配線及び前記固定電位用ボンディングパッドの少なくとも一部は、下層に前記半導体層及び前記下層配線層のうち少なくとも一方が形成されることにより、前記信号電位配線及び前記信号電位用ボンディングパッドの最も高い表面より高く形成されている、ことを特徴とする。
このように、固定電位配線及び固定電位用ボンディングパッドの少なくとも一部に、下層に前記半導体層及び前記下層配線層のうち少なくとも一方を形成し、固定電位配線及び固定電位用ボンディングパッドの少なくとも一部を、信号電位配線及び信号電位用ボンディングパッドの最も高い表面より高く形成することで、シールド膜を形成せずに、信号電位配線及び信号電位用ボンディングパッドの治具等との接触による破損を低減させ、半導体装置の信頼性を向上させることができる。
本発明に係る半導体装置によれば、シールド膜を形成せず、治具等の接触によって生じる信号電位配線等の破損を防止することができる。
実施の形態１に係る半導体装置１００の平面図である。 図１のＩＩ−ＩＩ断面図である。 最上層配線パターンサイズと治具接触損傷発生率との関係を示す図である。 実施の形態２に係る半導体装置の平面図である。 図４のＶ−Ｖ断面図である。 特許文献１に開示された半導体装置２００の平面図である。 図６のＶＩＩ−ＶＩＩ断面図である。
以下、添付した図面を参照して本発明の実施の形態について説明する。
実施の形態１
図１及び図２を用いて本発明の実施の形態１に係る半導体装置１００について説明する。図１は、本発明の実施の形態１に係る半導体装置１００の平面図であり、図２は、図１のＩＩ−ＩＩ断面図である。この半導体装置１００は、シリコン基板８、フィールド絶縁膜９、ポリシリコン層７、第１層間絶縁膜１０、下層信号電位配線５、第２層間絶縁膜１１、上層信号電位配線３、グランドボンディングパッド２ａ、信号電位用ボンディングパッド４、グランド配線２を供えている。
上層信号電位配線３、グランドボンディングパッド２ａ、グランド配線２、及び信号電位用ボンディングパッド４は、全て同一の導電層に形成されている。以下では、上層信号電位配線３、グランドボンディングパッド２ａ、グランド配線２、及び信号電位用ボンディングパッド４が形成された導電層を、最上導電層とする。なお、この半導体装置１００では、最上層導電層より上層には、導電層は形成されていない。換言すれば、上層信号電位配線３、グランドボンディングパッド２ａ、グランド配線２、及び信号電位用ボンディングパッド４が形成された最上導電層は、シリコン基板８の表面に露出している。半導体装置１００は、このシリコン基板８の表面において治具等に固定される。
グランドボンディングパッド２ａは、グランド配線２の一部として形成されている。グランドボンディングパッド２ａは、グランド配線２上に形成されたカバー膜１２が除去された部分として構成されている。また、信号電位用ボンディングパッド４は、スルーホール２０を介して下層の下層信号電位配線５に接続されている。下層信号電位配線５は、スルーホール２１を介して上層の上層信号電位配線３に接続されている。グランド配線２の配線幅は、信号電位配線である上層信号電位配線３や下層信号電位配線５よりも広く形成されている。
本実施の形態１においては、グランドボンディングパッド２ａを含むグランド配線２の一部の下に、半導体層及び下層信号電位配線５を形成する。なお、半導体層は、ポリシリコン層７として構成できる。これにより、グランドボンディングパッド２ａを含むグランド配線２の一部の表面の高さを、信号電位用ボンディングパッド４及び上層信号電位配線３の最も高い表面よりも高くする。信号電位用ボンディングパッド４及び上層信号電位配線３の最も高い表面よりも高く形成されたグランドボンディングパッド２ａを含むグランド配線２の一部を、配線保護部２２と呼ぶ。
ここで、配線保護部２２の大きさは、十分な治具との接触面を確保するために、図１のＸＹ方向ともに２０μｍ以上の寸法を有することが好ましい。
このように、グランドボンディングパッド２ａを含むグランド配線２の一部の下に、ポリシリコン層７及び下層信号電位配線５を形成し、配線保護部２２を形成することで、半導体装置１００を治具に固定する際であっても、配線保護部２２が半導体装置１００を固定する治具等に接触するため、半導体装置１００の表面に露出した信号電位用ボンディングパッド４及び上層信号電位配線３が治具との接触により破損することを防止することができる。以下に、本実施の形態１に係る半導体装置１００の構成についてより詳細に説明する。
図１の平面図に示すように、この半導体装置１００は、Ｉ／Ｏ領域（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ領域）と素子形成領域を有している。Ｉ／Ｏ領域には、グランドボンディングパッド２ａ及び信号電位用ボンディングパッド４が形成されている。一方、素子形成領域には、トランジスタや抵抗（図示せず）といった回路素子や、上層信号電位配線３及び下層信号電位配線５といった信号電位配線が形成されている。なお、上層信号電位配線３及び下層信号電位配線５は、信号配線に限られず、回路素子の構成要素として機能させてもよい。
グランドボンディングパッド２ａは、グランド配線２の端部に形成されている。グランドボンディングパッド２ａは、外部から供給されるグランド電位を、グランド配線２を介して素子形成領域に形成された回路素子に供給する供給口として機能する。信号電位用ボンディングパッド４は、外部から供給される信号電位を、回路素子に提供する電位供給口として機能するものと、回路素子から出力された信号電位を外部に出力するための電位取出口として機能するものがある。
電位供給口として機能する信号電位用ボンディングパッド４は、外部から供給される信号電位を、信号電位配線（上層信号電位配線３、下層信号電位配線５）を介して素子形成領域に形成された回路素子に供給する。一方、電位取出口として機能する信号電位用ボンディングパッド４は、回路素子から出力された電位を、信号電位配線（上層信号電位配線３、下層信号電位配線５）を介して外部に出力する。なお、グランドボンディングパッド２ａ及び信号電位用ボンディングパッド４は、任意の数だけ設けることができる。
次に、このように構成された半導体装置１００の構造を、図２の断面図を用いて説明する。図２に示すように、シリコン基板８の上には、フィールド絶縁膜９が形成されている。フィールド絶縁膜９の上には、島状のポリシリコン層７が形成されている。ポリシリコン層７は、高く形成されたグランドボンディングパッド２ａを含むグランド配線２の一部、すなわち、配線保護部２２に対応する位置に形成されている。
配線保護部２２に対応する位置に形成されたポリシリコン層７は、グランドボンディングパッド２ａを含むグランド配線２の一部の外形と略同一形状を有している。より具体的には、配線保護部２２に対応する位置に形成されたポリシリコン層７は、グランドボンディングパッド２ａを含むグランド配線２の一部の外形よりも大きく形成されている。
ポリシリコン層７は、配線保護部２２に対応する位置の他にも素子形成領域に形成されている（図示せず）。素子形成領域に形成されるポリシリコン層には、抵抗やトランジスタ等の回路素子が形成されている。一方、配線保護部２２に対応する位置に形成されたポリシリコン層７は、配線保護部２２の十分な高さを確保するためのものであり、回路素子としては機能しない。また、配線保護部２２に対応する位置に設けられるポリシリコン層７と、素子形成領域に形成される回路素子として機能するポリシリコン層は、同一工程により形成される。
ポリシリコン層７の上には、第１層間絶縁膜１０が形成されている。第１層間絶縁膜１０の上には、配線保護部２２に対応する位置と、素子形成領域に、それぞれ島状の下層信号電位配線５が形成されている。配線保護部２２に対応する位置と、素子形成領域に設けられる下層信号電位配線５は、同一工程により形成される。配線保護部２２に対応する下層信号電位配線５の外形は、グランドボンディングパッド２ａを含むグランド配線２の一部の外形と略同一形状を有している。
また、配線保護部２２に対応する位置に形成された下層信号電位配線５は、グランドボンディングパッド２ａを含むグランド配線２の一部の外形よりも大きく形成され、かつ、配線保護部２２に対応する位置に形成されたポリシリコン層７の外形よりも小さく形成されている。なお、配線保護部２２に対応する位置に形成された下層信号電位配線５は、グランドボンディングパッド２ａを含むグランド配線２の一部の高さを高くするために形成されたものであり、信号電位配線としては機能しない。一方、素子形成領域に形成された下層信号電位配線５は、図示しない回路素子に接続されて信号配線として機能する。
下層信号電位配線５が形成された第１層間絶縁膜１０の上には、第２層間絶縁膜１１が形成されている。第２層間絶縁膜１１の上には、最上導電層によって形成された上層信号電位配線３及びグランド配線２が形成されている。なお、図１の図示しない断面には、第２層間絶縁膜１１の上に、最上導電層によって形成された信号電位用ボンディングパッド４が形成されている。なお、信号電位用ボンディングパッド４の下には、下層信号電位配線５及びポリシリコン層７は形成されていない。
このように構成された半導体装置１００によれば、裏面研磨支持プレート等の冶具に半導体装置１００を固定する場合であっても、上層信号電位配線３及び信号電位用ボンディングパッド４より高く形成されたグランドボンディングパッド２ａが、上層信号電位配線３や信号電位用ボンディングパッド４より先に、裏面研磨支持プレート等の冶具に接触する。そのため、上層信号電位配線３及び信号電位用ボンディングパッド４の冶具との接触を低減し、表面に路面した上層信号電位配線３及び信号電位用ボンディングパッド４の損傷を防止することができる。
また、グランドボンディングパッド２ａを含むグランド配線２の一部は、下層に半導体素子及び信号配線として形成される下層信号電位配線５及びポリシリコン層７を形成することで、上層信号電位配線３及び信号電位用ボンディングパッド４の最も高い表面よりも高く形成しているため、従来のようにシールド膜を設ける必要はない。
また、グランドボンディングパッド２ａを含むグランド配線２の一部を、配線保護部２２とすることで、蓄積される電荷がグランドボンディングパッド２ａを介して外部に放電されるため、寄生容量による特性劣化も発生しない。
更に、図３を用いて本発明の効果について説明する。図３は、最上層配線パターンと冶具接触による損傷発生率との関係を示す図である。図３によれば、ＸＹ方向ともに１０μｍ×２０以上の最上層配線パターンサイズであれば、治具接触による損傷発生率が低いことがわかる。よって、高く形成されたグランドボンディングパッド２ａを含むグランド配線２の面積、すなわち、配線保護部２２の面積を２０μｍ×２０μｍ以上とすることで、より効果的に上層信号電位配線３や信号電位用ボンディングパッド４の治具接触による破損を防止することができる。
実施の形態２．
次に、図４及び図５を用いて本発明の実施の形態２に係る半導体装置２００について説明する。図４は、実施の形態２に係る半導体装置２００の平面図であり、図５は、図４のＶ−Ｖ断面図である。なお、図４のＩＩ−ＩＩ断面図は、実施の形態１の図２と略同一であるためその説明を省略する。
実施の形態２の特徴は、更に、電源ボンディングパッド１４ａ及び電源配線１４の一部の下に、下層信号電位配線５およびポリシリコン層７を積層した点に特徴がある。すなわち、実施の形態２に係る半導体装置２００においては、電源ボンディングパッド１４ａを含む電源配線１４の一部を配線保護部２４として機能させている。
電源配線１４は、上層信号電位配線３やグランド配線２が形成される最上導電層に形成されている。電源配線１４の一部には、電源ボンディングパッド１４ａが形成されている。電源ボンディングパッド１４ａは、電源配線１４上に形成されるカバー膜１２を一部除去することで構成されている。電源ボンディングパッド１４ａは、外部から供給される電源電位を素子形成領域に形成された回路素子などに供給する電源電位の供給口として機能する。配線保護部２４において、電源配線１４の下には、電源配線１４の外形と略同一形状の下層信号電位配線１５及びポリシリコン層７が形成されている。なお、下層信号電位配線１５は、下層信号電位配線５と同一層である。
電源配線１４は、複数のスルーホール１６を介して下層の下層信号電位配線５に接続されている。配線保護部２４における下層信号電位配線５は、電源配線として機能する。この下層信号電位配線５は、素子形成領域に形成された回路素子に電源電位を供給する。また、電源配線１４及び下層信号電位配線１５は、他の信号電位配線である上層信号電位配線３や下層信号電位配線５よりも配線幅が広く形成されている。なお、配線保護部２４におけるポリシリコン層７は、回路素子の構成要素や信号電位配線としては機能しない。
このように、本発明の実施の形態２に係る半導体装置２００によれば、実施の形態１に対して、更に配線保護部２４を設けることにより、より広い面積の配線保護部を確保することができ、実施の形態１に比べより確実に半導体装置２００の表面に路面した信号電位配線を保護することができる。これにより、新たな製造工程を追加することなく、半導体装置２００の信頼性を更に向上させることができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
例えば、上記の実施の形態１、２においては、配線保護部２２、２４は、固定電位ボンディングパッド（グランドボンディングパッド、電源ボンディングパッド）を含む固定電位配線（グランド配線、電源配線）の一部に形成したが、本発明は、これに限定されるものではない。例えば、固定電位ボンディングパッド及び固定電位配線のうちいずれか一方の表面を高く形成することで、配線保護部を形成することもできる。また、配線保護部を、固定電位ボンディングパッド及び固定電位配線の一部ではなく、全面に設けるよう構成することもできる。
また、配線保護部２２、２４の高さは、ほぼ同じ高さとして図示しているが、最も高い表面が上層信号電位配線３及び信号電位用ボンディングパッド４の最も高い表面より高く形成されていればよく、表面の高さに傾きや凹凸が存在してもよい。
また、信号電位用ボンディングパッド４は、最上導電層に形成されていたが、本発明はこれに限定されず、最上導電層よりも下層の導電層に設けてもよい。
また、固定電位ボンディングパッド（グランドボンディングパッド、電源ボンディングパッド）を含む固定電位配線（グランド配線、電源配線）の一部の下層に、下層信号電位配線５及びポリシリコン層７を配することで、配線保護部２２、２４を形成したが、下層に形成するのは、下層信号電位配線５及びポリシリコン層７のうちいずれか一方であってもよい。
２ａ グランドボンディングパッド
２ グランド配線
３ 上層信号電位配線
４ 信号電位用ボンディングパッド
５ 下層信号電位配線
７ ポリシリコン層
８ シリコン基板
９ フィールド絶縁膜
１０ 第１層間絶縁膜
１１ 第２層間絶縁膜
１４ 電源配線
１４ａ 電源ボンディングパッド
１６ スルーホール
６０ 信号電位配線
６１ ダミー部材
２２、２４ 配線保護部
１００、２００ 半導体装置

Claims (7)

  1. 半導体基板と、
    前記半導体基板上に形成され、半導体素子が形成される半導体層及び前記半導体素子に接続される信号配線が形成される下層配線層と、
    前記半導体層及び前記下層配線層より上層に形成され、動作時に電位が変化しない固定電位配線、動作時に電位が変化しうる上層信号電位配線、及び、固定電位が入力される固定電位用ボンディングパッド、及び信号電位が入出力される信号電位用ボンディングパッドが形成された最上配線層と、を備え、
    前記固定電位配線及び前記固定電位用ボンディングパッドの少なくとも一部は、下層に前記半導体層及び前記下層配線層のうち少なくとも一方が形成されることにより、前記信号電位配線及び前記信号電位用ボンディングパッドの最も高い表面より高く形成されている、半導体装置。
  2. 前記固定電位用ボンディングパッドは、グランドボンディングパッドであり、
    前記固定電位配線は、グランド配線である
    請求項１に記載の半導体装置。
  3. 前記固定電位用ボンディングパッドは、電源ボンディングパッドであり、
    前記固定電位配線は、電源配線である
    請求項１に記載の半導体装置。
  4. 前記固定電位配線及び前記固定電位用ボンディングパッドの少なくとも前記一部の下層に形成された前記下層配線層は、前記半導体素子に接続されない
    請求項１乃至４のうちいずれか１項に記載の半導体装置。
  5. 前記固定電位配線及び前記固定電位用ボンディングパッドの少なくとも前記一部の下層に形成された前記半導体層は、前記半導体素子として機能しない
    請求項６に記載の半導体装置。
  6. 前記最上配線層より上層には、導電層は形成されていない
    請求項１乃至５のうちいずれか１項に記載の半導体装置。
  7. 下層に前記半導体層及び前記下層配線層のうち少なくとも一方が形成されることにより、前記信号電位配線及び前記信号電位用ボンディングパッドの最も高い表面より高く形成された前記固定電位配線及び前記固定電位用ボンディングパッドの前記一部の大きさは、縦横２０μｍ以上である
    請求項１乃至６のうちいずれか１項に記載の半導体装置。
JP2009126408A 2009-05-26 2009-05-26 半導体装置 Pending JP2010278053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009126408A JP2010278053A (ja) 2009-05-26 2009-05-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009126408A JP2010278053A (ja) 2009-05-26 2009-05-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2010278053A true JP2010278053A (ja) 2010-12-09

Family

ID=43424782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009126408A Pending JP2010278053A (ja) 2009-05-26 2009-05-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2010278053A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014147677A1 (ja) * 2013-03-22 2017-02-16 パナソニックＩｐマネジメント株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014147677A1 (ja) * 2013-03-22 2017-02-16 パナソニックＩｐマネジメント株式会社 半導体装置
US9698096B2 (en) 2013-03-22 2017-07-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP5342154B2 (ja) 半導体装置の製造方法
TWI593031B (zh) Semiconductor integrated circuit device
JP2012502477A (ja) ３−ｄ積層型デバイスのｅｓｄ保護を可能にするシステム及び方法
JP5843049B2 (ja) Ｅｓｄ保護デバイス
JP2006339406A (ja) 半導体装置
JP2015023121A (ja) 半導体ウェハー、半導体ｉｃチップ及びその製造方法
US8093629B2 (en) Semiconductor chip and semiconductor device having a plurality of semiconductor chips
JP5467736B2 (ja) 半導体集積回路
US10714528B2 (en) Chip package and manufacturing method thereof
US8115320B2 (en) Bond pad structure located over active circuit structure
CN107230671B (zh) 半导体集成电路芯片以及半导体集成电路晶片
JP2008135486A (ja) 半導体装置及び半導体パッケージ
JP2010278053A (ja) 半導体装置
WO2010125619A1 (ja) 半導体集積回路チップおよびそのレイアウト方法
KR101044008B1 (ko) 플랙시블 반도체 패키지 및 이의 제조 방법
JP2007287847A (ja) インターポーザ及び半導体装置
US20100007008A1 (en) Bga package
KR101495713B1 (ko) 칩온필름 장치
JP2004165246A (ja) 半導体装置
JP2010034286A (ja) 半導体装置
JP4610008B2 (ja) 半導体装置
KR100556351B1 (ko) 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
JP2005277429A (ja) 半導体装置
JP2004288786A (ja) 半導体装置
JP2008060196A (ja) 半導体装置及びその設計方法