KR20100034629A - Method for fabricating capacitor - Google Patents

Method for fabricating capacitor Download PDF

Info

Publication number
KR20100034629A
KR20100034629A KR1020080093857A KR20080093857A KR20100034629A KR 20100034629 A KR20100034629 A KR 20100034629A KR 1020080093857 A KR1020080093857 A KR 1020080093857A KR 20080093857 A KR20080093857 A KR 20080093857A KR 20100034629 A KR20100034629 A KR 20100034629A
Authority
KR
South Korea
Prior art keywords
layer
support layer
capacitor manufacturing
film
sacrificial layer
Prior art date
Application number
KR1020080093857A
Other languages
Korean (ko)
Inventor
남기원
정중택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080093857A priority Critical patent/KR20100034629A/en
Publication of KR20100034629A publication Critical patent/KR20100034629A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: The capacitor manufacturing method forms the support layer on the sacrificial layer. It can prevent from the bridge generating in the dip-out process between the storage node. CONSTITUTION: The sacrificial layer(14) and support layer(15A) are laminated at the upper part of the substrate(11). The support layer and sacrificial layer are etched selectively and a plurality of open parts is formed. The sidewall of the support layer becomes with the recess. The conductive layer is formed on the overall structure of including the open part. The conductive layer is etched and the same bottom electrode as the height of the support layer is formed.

Description

캐패시터 제조 방법{METHOD FOR FABRICATING CAPACITOR}Capacitor Manufacturing Method {METHOD FOR FABRICATING CAPACITOR}

본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly to a method of manufacturing a capacitor.

반도체 소자의 고집적화로 인해 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 요구되는 높은 정전용량(Capacitance)을 확보하여야 한다. 이를 위해, 캐패시터 사이의 희생층을 제거하는 실린더형 캐패시터의 제조 방법이 제안되고 있다.Due to the high integration of semiconductor devices, the area where capacitors are formed is gradually narrowing as the minimum line width decreases and the degree of integration increases. Even if the area where the capacitor is formed is narrowed, the capacitor in the cell must secure the high capacitance required per cell. To this end, a method of manufacturing a cylindrical capacitor that removes the sacrificial layer between the capacitors has been proposed.

실린더형 캐패시터는 캐패시터 면적을 캐패시터의 내부뿐만 아니라 외부까지 확장시킴으로써 보다 큰 정전용량 확보 및 소자의 신뢰성을 확보할 수 있는 효과가 있다. Cylindrical capacitors have the effect of ensuring greater capacitance and device reliability by extending the capacitor area to the outside as well as the inside of the capacitor.

그러나, 반도체 소자의 고집적화가 지속적으로 진행됨에 따라 스토리지 노드의 홀 사이즈(Hole Size)가 감소하고 있으며, 동일한 정전용량 확보를 위해 스토리 지 노드의 높이는 더욱 높아지고 있다. 또한, 스토리지 노드 간의 간격 또한 좁아지면서 후속 딥아웃 공정시 브릿지(Bridge)가 발생되는 문제점이 있다.However, as the integration of semiconductor devices continues, the hole size of the storage node is decreasing, and the height of the storage node is increasing to secure the same capacitance. In addition, the gap between the storage nodes is also narrowed, there is a problem that a bridge occurs in the subsequent deep-out process.

더욱이, 스토리지 노드 형성을 위한 에치백(Etch Back) 진행 후 스토리지 노드의 끝이 날카롭게 첨점이 형성되어 부러지기 쉬운 형상을 갖고, 이러한 첨점은 후속 공정 진행시 마이크로 브릿지(Micro Bridge)를 유발시키는 문제점이 있다.In addition, the edge of the storage node is sharply formed after the etching back process for forming the storage node, and has a shape that is easily broken. Such a dot has a problem of causing a micro bridge in a subsequent process. have.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 캐패시터의 브릿지를 방지할 수 있는 캐패시터 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method for manufacturing a capacitor which can prevent the bridge of the capacitor.

또한, 스토리지 노드의 첨점을 제거하여 마이크로 브릿지를 방지할 수 있는 캐패시터 제조 방법을 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide a method of manufacturing a capacitor capable of preventing microbridges by removing the peaks of the storage node.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 캐패시터 제조 방법은 기판 상부에 희생층과 지지층을 적층하는 단계; 상기 지지층 및 희생층을 선택적으로 식각하여 복수의 오픈부를 형성하는 단계; 상기 지지층의 측벽을 리세스 시키는 단계; 상기 오픈부를 포함하는 전체 구조 상에 도전층을 형성하는 단계; 상기 도전층을 식각하여 상기 지지층의 높이와 동일한 하부전극을 형성하는 단계; 상기 희생층을 제거하는 단계를 포함하는 것을 특징으로 한다.Capacitor manufacturing method according to an embodiment of the present invention for achieving the above object comprises the steps of laminating a sacrificial layer and a support layer on the substrate; Selectively etching the support layer and the sacrificial layer to form a plurality of open portions; Recessing sidewalls of the support layer; Forming a conductive layer on the entire structure including the open portion; Etching the conductive layer to form a lower electrode having a height equal to that of the support layer; Removing the sacrificial layer.

특히, 상기 지지층은 상기 희생층 및 도전층과 선택비를 갖는 물질로 형성하는 것을 특징으로 한다.In particular, the support layer is formed of a material having a selectivity with respect to the sacrificial layer and the conductive layer.

또한, 상기 지지층은 질화막을 포함하는 것을 특징으로 한다.In addition, the support layer is characterized in that it comprises a nitride film.

또한, 상기 지지층의 측벽을 리세스 시키는 단계는, CF4, Ar 및 O2의 혼합가스를 베이스로 사용하여 진행하는 것을 특징으로 한다.In addition, the step of recessing the sidewall of the support layer, characterized in that the progress using the mixed gas of CF 4 , Ar and O 2 as a base.

또한, 상기 CF4가스는 20sccm∼100sccm의 유량, 상기 Ar가스는 20sccm∼100sccm의 유량, 상기 O2가스는 2sccm∼20sccm의 유량을 사용하는 것을 특징으로 한다.The CF 4 gas may be used at a flow rate of 20 sccm to 100 sccm, the Ar gas may be used at a flow rate of 20 sccm to 100 sccm, and the O 2 gas may be used at a flow rate of 2 sccm to 20 sccm.

또한, 상기 지지층의 측벽을 리세스 시키는 단계는, 2mTorr∼30mTorr의 압력과 50Ｗ∼450Ｗ의 파워를 사용하여 진행하는 것을 특징으로 한다.In addition, the step of recessing the sidewall of the support layer is characterized in that the progress using a pressure of 2mTorr ~ 30mTorr and a power of 50kW ~ 450kW.

또한, 상기 지지층의 측벽을 리세스 시키는 단계는, 상기 희생층의 일측면을 기준으로 20Å∼100Å만큼 리세스 시키는 것을 특징으로 한다.In addition, the step of recessing the sidewall of the support layer, it characterized in that the recessed by 20 ~ 100Å relative to one side of the sacrificial layer.

또한, 상기 희생층은 산화막을 포함하는 것을 특징으로 한다.In addition, the sacrificial layer is characterized in that it comprises an oxide film.

또한, 상기 하부전극을 형성하는 단계는, 전면식각으로 진행하는 것을 특징으로 한다.In addition, the forming of the lower electrode is characterized in that to proceed to the front etching.

또한, 상기 도전층은 티타늄막과 티타늄질화막의 적층구조를 포함하는 것을 특징으로 한다.In addition, the conductive layer is characterized in that it comprises a laminated structure of a titanium film and a titanium nitride film.

또한, 상기 하부전극을 형성하는 단계는, 염소계 가스를 베이스로 사용하여 진행하는 것을 특징으로 한다.In addition, the forming of the lower electrode may be performed using chlorine-based gas as a base.

또한, 상기 희생층을 제거하는 단계는, 딥아웃(Dip Out)으로 진행하는 것을 특징으로 한다.In addition, the removing of the sacrificial layer is characterized in that it proceeds to a dip out.

또한, 상기 딥아웃은 HF 또는 BOE(Buffered Oxide Etchant)로 진행하는 것을 특징으로 한다.In addition, the deep out is characterized in that it proceeds to HF or BOE (Buffered Oxide Etchant).

상술한 본 발명의 실시예에 따른 캐패시터 제조 방법은 희생층 상에 지지층을 형성함으로써 딥아웃 공정시 스토리지 노드간에 브릿지가 발생하는 것을 방지할 수 있는 효과가 있다.The capacitor manufacturing method according to the embodiment of the present invention described above has an effect of preventing bridges from occurring between storage nodes during the deep-out process by forming a support layer on the sacrificial layer.

또한, 지지층의 측벽을 리세스 시킴으로써 하부전극 형성시 첨점을 두껍게 형성하여 첨점에 의한 마이크로 브릿지를 방지할 수 있는 효과가 있다.In addition, by recessing the sidewall of the support layer, a thickened point is formed at the time of forming the lower electrode, thereby preventing the microbridges due to the pointed point.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. .

도 1a 내지 도 1g는 본 발명의 실시예에 따른 캐패시터 제조 방법을 설명하기 위한 공정 단면도이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

도 1a에 도시된 바와 같이, 기판(11) 상에 절연층(12)을 형성한다. 기판(11)은 DRAM공정이 진행되는 반도체 기판일 수 있다. 절연층(12)을 형성하기 전에 기판(11) 상에 게이트 패턴 및 비트라인 패턴 등의 소정 공정이 진행될 수 있다. As shown in FIG. 1A, an insulating layer 12 is formed on the substrate 11. The substrate 11 may be a semiconductor substrate on which a DRAM process is performed. Before the insulating layer 12 is formed, a predetermined process such as a gate pattern and a bit line pattern may be performed on the substrate 11.

절연층(12)은 기판(11)과 상부층 간의 층간절연을 위한 것으로, 산화막계열로 형성할 수 있다. 예컨대, 산화막은 HDP(High Density Plasma) 산화막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, BSG(Boron Silicate Glass)막, TEOS(Tetra Ethyle Ortho Silicate)막, USG(Un- doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organo Silicate Glass)막으로 이루어진 그룹 중에서 선택된 어느 하나로 형성하거나, 이들이 적어도 2층 이상 적층된 적층막으로 형성할 수 있다. 또는, SOD(Spin On Dielectric)막과 같이 스핀 코팅(Spin Coating)방식으로 도포되는 막으로 형성할 수 있다.The insulating layer 12 is for interlayer insulation between the substrate 11 and the upper layer, and may be formed of an oxide film series. For example, the oxide film may be an HDP (High Density Plasma) oxide film, a BPSG (Boron Phosphorus Silicate Glass) film, a PSG (Phosphorus Silicate Glass) film, a BSG (Boron Silicate Glass) film, a TEOS (Tetra Ethyle Ortho Silicate) film, a USG (Un- It is formed of any one selected from the group consisting of doped Silicate Glass (FSG), Fluorinated Silicate Glass (FSG) film, Carbon Doped Oxide (CDO) film, and Organic Silicate Glass (OSG) film, or formed as a laminated film in which at least two layers are laminated. can do. Alternatively, the film may be formed by a spin coating method such as a spin on dielectric (SOD) film.

이어서, 절연층(12)을 관통하여 기판(11)에 연결되는 스토리지 노드 콘택 플러그(Storage Node Contact Plug, 13)를 형성한다. 스토리지 노드 콘택 플러그(13)는 절연층(12) 상에 스토리지 노드 콘택 영역을 오픈시키는 감광막 패턴을 형성하고, 감광막 패턴을 식각장벽으로 절연층(12)을 식각하여 기판(11)을 노출시킨 후, 도전물질을 매립하고, 절연층(12)의 상부표면이 드러나는 타겟으로 평탄화를 진행하여 형성할 수 있다. 도전물질은 예컨대, 전이금속막, 희토류금속막, 이들의 합금막 또는 이들의 실리사이드막으로 이루어진 그룹 중 선택된 어느 하나로 형성할 수 있다. 또한, 불순물 이온이 도핑된(doped) 다결정실리콘막으로 형성할 수 있다. 또한, 상기 도전성 물질들이 적어도 2층 이상 적층된 적층 구조로 형성할 수도 있다. Subsequently, a storage node contact plug 13 connected to the substrate 11 through the insulating layer 12 is formed. The storage node contact plug 13 forms a photoresist pattern on the insulating layer 12 to open the storage node contact region, and the substrate 11 is exposed by etching the insulating layer 12 using the photoresist pattern as an etch barrier. In addition, the conductive material may be embedded and planarized to a target having the upper surface of the insulating layer 12 exposed. For example, the conductive material may be formed of any one selected from the group consisting of a transition metal film, a rare earth metal film, an alloy film thereof, and a silicide film thereof. Further, it may be formed of a polysilicon film doped with impurity ions. In addition, the conductive materials may be formed in a laminated structure in which at least two layers are stacked.

이어서, 절연층(12)을 포함하는 전체 구조 상에 희생층(14)을 형성한다. 희생층(14)을 형성하기 전에, 절연층(12)과 희생층(14) 사이에 식각정지막(미도시)을 형성할 수 있다. 식각정지막은 후속 스토리지 노드 홀 형성시 희생층(14)의 식각공정에서 절연층(12)이 손실되는 것을 방지하기 위한 것으로, 절연층(12) 및 희생층(14)과 선택비를 갖는 물질로 형성하되, 바람직하게는 질화막으로 형성할 수 있다. Subsequently, the sacrificial layer 14 is formed on the entire structure including the insulating layer 12. Before forming the sacrificial layer 14, an etch stop layer (not shown) may be formed between the insulating layer 12 and the sacrificial layer 14. The etch stop layer is a material having a selectivity with respect to the insulating layer 12 and the sacrificial layer 14 to prevent the loss of the insulating layer 12 during the etching process of the sacrificial layer 14 when forming the subsequent storage node holes. It is preferably formed of a nitride film.

희생층(14)은 후속 하부전극을 형성하기 위해 스토리지 노드 홀(Storage Node Hole)을 제공하기 위한 것으로, 산화막계열로 형성할 수 있다. 산화막은 HDP(High Density Plasma) 산화막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, BSG(Boron Silicate Glass)막, TEOS(Tetra Ethyle Ortho Silicate)막, USG(Un-doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organo Silicate Glass)막으로 이루어진 그룹 중에서 선택된 어느 하나로 형성하거나, 이들이 적어도 2층 이상 적층된 적층막으로 형성할 수 있다. 또는, SOD(Spin On Dielectric)막과 같이 스핀 코팅(Spin Coating)방식으로 도포되는 막으로 형성할 수 있다.The sacrificial layer 14 is to provide a storage node hole to form a subsequent lower electrode, and may be formed of an oxide layer. The oxide film is HDP (High Density Plasma) oxide film, BPSG (Boron Phosphorus Silicate Glass) film, PSG (Phosphorus Silicate Glass) film, BSG (Boron Silicate Glass) film, TEOS (Tetra Ethyle Ortho Silicate) film, USG (Un-doped Silicate) film Glass (FSG), Fluorinated Silicate Glass (FSG) film, Carbon Doped Oxide (CDO) film, and Organic Silicate Glass (OSG) film, or any one selected from the group consisting of a laminated film of at least two or more layers can be formed have. Alternatively, the film may be formed by a spin coating method such as a spin on dielectric (SOD) film.

희생층(14)은 제1 및 제2희생층(14A, 14B)으로 나누어 질 수 있으며, 제1 및 제2희생층(14A, 14B)의 사이에는 지지층(15)이 형성될 수 있다. 지지층(15)은 실린더형 스토리지 노드 형성시 딥아웃 공정에서 하부전극을 지지하여 하부전극이 쓰러지는 것을 방지하기 위한 것으로, 딥아웃 공정에서 제거되지 않는 물질 즉, 희생층(14)과 선택비를 갖는 물질로 형성할 수 있다. 예컨대, 지지층(15)은 질화막으로 형성할 수 있다. The sacrificial layer 14 may be divided into first and second sacrificial layers 14A and 14B, and a support layer 15 may be formed between the first and second sacrificial layers 14A and 14B. The support layer 15 supports the lower electrode in the dipout process to prevent the lower electrode from falling when forming the cylindrical storage node. The support layer 15 has a selectivity to the material that is not removed in the dipout process, that is, the sacrificial layer 14. It can be formed of a material. For example, the support layer 15 may be formed of a nitride film.

이어서, 희생층(14) 상에 감광막 패턴(16)을 형성한다. 감광막 패턴(16)은 희생층(14) 상에 감광막을 코팅(Coating)하고, 노광(Exposure) 및 현상(Development)으로 스토리지 노드 홀 영역이 오픈되도록 패터닝하여 형성할 수 있다. 감광막 패턴(16)을 형성하기 전에 감광막 패턴(16)의 노광 공정에서 반사 방지를 위해 희생층(14) 상에 반사방지막을 추가로 형성할 수 있다. Subsequently, the photoresist pattern 16 is formed on the sacrificial layer 14. The photoresist pattern 16 may be formed by coating a photoresist on the sacrificial layer 14 and patterning the storage node hole region to be opened by exposure and development. Before the photoresist pattern 16 is formed, an antireflection film may be further formed on the sacrificial layer 14 to prevent reflection in the exposure process of the photoresist pattern 16.

도 1b에 도시된 바와 같이, 감광막 패턴(16)을 식각장벽으로 사용하여 희생층(14) 및 지지층(15)을 식각한다. 희생층(14)은 산화막을 식각하기 위한 가스를 이용하고, 지지층(15)은 질화막을 식각하기 위한 가스를 이용하여 각각 그 식각공정을 나누어 진행할 수 있다. As shown in FIG. 1B, the sacrificial layer 14 and the support layer 15 are etched using the photoresist pattern 16 as an etch barrier. The sacrificial layer 14 may use a gas for etching an oxide film, and the support layer 15 may use a gas for etching a nitride film, and may divide the etching process.

따라서, 스토리지 노드 콘택 플러그(13)를 노출시키는 스토리지 노드 홀(17)이 형성된다. Thus, a storage node hole 17 exposing the storage node contact plug 13 is formed.

스토리지 노드 홀(17)이 형성되는 시점에서 감광막 패턴(16)은 모두 제거될 수 있으며, 제거되지 않고 잔류하는 감광막 패턴(16)은 산소 스트립 공정을 진행하여 제거할 수 있다.When the storage node hole 17 is formed, all of the photoresist pattern 16 may be removed, and the remaining photoresist pattern 16 may be removed by performing an oxygen strip process.

도 1c에 도시된 바와 같이, 지지층(15A)의 측벽을 리세스(Recess) 시킨다. 지지층(15A)이 질화막인 경우, CF4, Ar 및 O2의 혼합가스를 베이스로 사용하여 식각할 수 있다. 이때, CF4가스는 20sccm∼100sccm의 유량, Ar가스는 20sccm∼100sccm의 유량, O2가스는 2sccm∼20sccm의 유량을 사용할 수 있다. As shown in FIG. 1C, the sidewall of the support layer 15A is recessed. When the support layer 15A is a nitride film, it can be etched using a mixed gas of CF 4 , Ar, and O 2 as a base. At this time, CF 4 gas may be used at a flow rate of 20 sccm to 100 sccm, Ar gas may be used at a flow rate of 20 sccm to 100 sccm, and O 2 gas may be used at a flow rate of 2 sccm to 20 sccm.

위와 같이, CF4, Ar 및 O2의 혼합가스를 베이스로 사용하면 산화막:질화막의 식각율이 480Å:780Å/분으로, 산화막에 비하여 질화막의 식각속도가 2배 가까이 빨리 진행되며, 이에 따라 산화막계열의 희생층(14)은 식각되지 않고, 질화막질의 지지층(15A)만 선택적으로 측벽이 리세스 된다. As described above, when the mixed gas of CF 4 , Ar, and O 2 is used as the base, the etching rate of the oxide film: nitride film is 480Å: 780Å / min, and the etching rate of the nitride film is nearly twice as fast as that of the oxide film. The series sacrificial layer 14 is not etched, and only the sidewalls of the nitride film-like support layer 15A are selectively recessed.

또한, 지지층(15A)의 측벽을 리세스 시키기 위해 2mTorr∼30mTorr의 압력과 50Ｗ∼450Ｗ의 파워를 사용할 수 있다. 이는, 낮은 압력 및 낮은 파워를 인가함으 로써 직진성이 아닌 등방성 식각특성을 확보하여 지지층(15A)의 측벽을 리세스 시키기 위함이다.In addition, a pressure of 2 mTorr to 30 mTorr and a power of 50 kPa to 450 kPa can be used to recess the sidewall of the support layer 15A. This is to secure the isotropic etching characteristic rather than going straight by applying low pressure and low power to recess the sidewall of the support layer 15A.

특히, 지지층(15A)의 리세스 되는 정도는 희생층(14)의 일측면을 기준으로 20Å∼100Å가 되도록 식각을 진행할 수 있다. In particular, the degree of recession of the support layer 15A may be etched to be 20 kPa to 100 kPa based on one side of the sacrificial layer 14.

따라서, 지지층(15A)은 희생층(14)보다 안쪽으로 리세스 된 형태로 잔류한다.Thus, the support layer 15A remains in a recessed shape inwardly than the sacrificial layer 14.

도 1d에 도시된 바와 같이, 스토리지 노드 홀(17)을 포함하는 전체 구조 상에 단차를 따라 도전층(18)을 형성한다. 도전층(18)은 하부전극을 형성하기 위한 것으로, 예컨대, 티타늄(Ti)막과 티타늄질화막(TiN)의 적층구조로 형성할 수 있다. As shown in FIG. 1D, the conductive layer 18 is formed along the step on the entire structure including the storage node holes 17. The conductive layer 18 is for forming a lower electrode, and may be formed, for example, in a stacked structure of a titanium (Ti) film and a titanium nitride film (TiN).

이때, 도전층(18)은 지지층(15A)이 리세스된 부분까지 모두 형성된다.At this time, the conductive layer 18 is formed to the part where the support layer 15A is recessed.

도 1e에 도시된 바와 같이, 도전층(18, 도 1d 참조)을 식각하여 지지층(15A)의 높이와 동일한 하부전극(18A)을 형성한다. 도전층(18)은 전면식각으로 식각할 수 있으며, 도전층(18)이 티타늄막과 티타늄질화막의 적층구조인 경우 염소(Cl)계 가스를 베이스로 사용하여 식각할 수 있다. As shown in FIG. 1E, the conductive layer 18 (see FIG. 1D) is etched to form a lower electrode 18A equal to the height of the support layer 15A. The conductive layer 18 may be etched by full etching, and when the conductive layer 18 is a laminated structure of a titanium film and a titanium nitride film, the conductive layer 18 may be etched using a chlorine (Cl) -based gas as a base.

도 1f에 도시된 바와 같이, 제2희생막(14B)을 제거한다. 제2희생막(14B)은 도 1e에서 하부전극(18A)을 형성하기 위한 전면식각 후 가스를 다르게 하여 계속해서 추가식각으로 진행하여 제거하는 것이 바람직하다. 이를 위해 불소(F)계 가스를 베이스로 사용하며, 이때 산화막과의 선택비에 의해 하부전극(18A)은 손실되지 않는다. As shown in FIG. 1F, the second sacrificial film 14B is removed. It is preferable that the second sacrificial film 14B is removed after proceeding further etching by changing the gas after the front surface etching for forming the lower electrode 18A in FIG. 1E. For this purpose, a fluorine (F) -based gas is used as a base, and the lower electrode 18A is not lost by the selectivity with respect to the oxide film.

도 1g에 도시된 바와 같이, 딥아웃(Dip Out)을 진행하여 희생층(14, 도 1f 참조)을 제거한다. 딥아웃은 HF 또는 BOE(Buffered Oxide Etchant)를 사용하여 진행할 수 있다. As shown in FIG. 1G, a dip out is performed to remove the sacrificial layer 14 (see FIG. 1F). Deep out can be done using HF or BOE (Buffered Oxide Etchant).

딥아웃시 지지층(15A)이 하부전극(18A) 간에 지지역할을 함으로써, 하부전극(18A)의 쓰러짐 현상을 방지할 수 있으며, 이에 따라 하부전극(18A) 간의 브릿지(Bridge)를 방지할 수 있다. By supporting the support layer 15A between the lower electrodes 18A during deep out, the fall of the lower electrode 18A can be prevented, and thus, the bridge between the lower electrodes 18A can be prevented. .

또한, 도 2c에서 지지층(15A)이 리세스 된 만큼 하부전극(18A)의 첨점이 증가되어 두꺼워졌기 때문에 하부 전극(18A)의 부러짐으로 인해 발생하는 마이크로 브릿지(Micro Bridge)를 방지할 수 있다.In addition, as the support layer 15A is recessed in FIG. 2C, the dots of the lower electrode 18A are increased and thickened, thereby preventing the micro bridge generated due to the breakage of the lower electrode 18A.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1a 내지 도 1g는 본 발명의 실시예에 따른 캐패시터 제조 방법을 설명하기 위한 공정 단면도.1A to 1G are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : 기판 12 : 절연층11 substrate 12 insulating layer

13 : 스토리지 노드 콘택 플러그 14 : 희생층13: storage node contact plug 14: sacrificial layer

15 : 지지층 16 : 감광막 패턴15 support layer 16 photosensitive film pattern

17 : 스토리지 노드 홀 18 : 도전층17: storage node hole 18: conductive layer

19 : 공간19: space

Claims (13)

기판 상부에 희생층과 지지층을 적층하는 단계;Stacking a sacrificial layer and a support layer on the substrate; 상기 지지층 및 희생층을 선택적으로 식각하여 복수의 오픈부를 형성하는 단계;Selectively etching the support layer and the sacrificial layer to form a plurality of open portions; 상기 지지층의 측벽을 리세스 시키는 단계;Recessing sidewalls of the support layer; 상기 오픈부를 포함하는 전체 구조 상에 도전층을 형성하는 단계;Forming a conductive layer on the entire structure including the open portion; 상기 도전층을 식각하여 상기 지지층의 높이와 동일한 하부전극을 형성하는 단계; 및Etching the conductive layer to form a lower electrode having a height equal to that of the support layer; And 상기 희생층을 제거하는 단계Removing the sacrificial layer 를 포함하는 캐패시터 제조 방법.Capacitor manufacturing method comprising a. 제1항에 있어서,The method of claim 1, 상기 지지층은 상기 희생층 및 도전층과 선택비를 갖는 물질로 형성하는 캐패시터 제조 방법.The support layer is a capacitor manufacturing method of forming a material having a selectivity with the sacrificial layer and the conductive layer. 제2항에 있어서,The method of claim 2, 상기 지지층은 질화막을 포함하는 캐패시터 제조 방법.The support layer is a capacitor manufacturing method comprising a nitride film. 제3항에 있어서,The method of claim 3, 상기 지지층의 측벽을 리세스 시키는 단계는,Recessing the side wall of the support layer, CF4, Ar 및 O2의 혼합가스를 베이스로 사용하여 진행하는 캐패시터 제조 방법.A method for producing a capacitor which proceeds using a mixture of CF 4 , Ar, and O 2 as a base. 제4항에 있어서,The method of claim 4, wherein 상기 CF4가스는 20sccm∼100sccm의 유량, 상기 Ar가스는 20sccm∼100sccm의 유량, 상기 O2가스는 2sccm∼20sccm의 유량을 사용하는 캐패시터 제조 방법.The CF 4 gas is a flow rate of 20sccm ~ 100sccm, the Ar gas is a flow rate of 20sccm ~ 100sccm, the O 2 gas is a capacitor manufacturing method using a flow rate of 2sccm ~ 20sccm. 제1항에 있어서,The method of claim 1, 상기 지지층의 측벽을 리세스 시키는 단계는,Recessing the side wall of the support layer, 2mTorr∼30mTorr의 압력과 50Ｗ∼450Ｗ의 파워를 사용하여 진행하는 캐패시터 제조 방법.A capacitor manufacturing method that proceeds using a pressure of 2 mTorr to 30 mTorr and a power of 50 kPa to 450 kPa. 제1항에 있어서,The method of claim 1, 상기 지지층의 측벽을 리세스 시키는 단계는,Recessing the side wall of the support layer, 상기 희생층의 일측면을 기준으로 20Å∼100Å만큼 리세스 시키는 캐패시터 제조 방법.Capacitor manufacturing method for recessing by 20 ~ 100kPa based on one side of the sacrificial layer. 제1항에 있어서,The method of claim 1, 상기 희생층은 산화막을 포함하는 캐패시터 제조 방법.The sacrificial layer is a capacitor manufacturing method comprising an oxide film. 제1항에 있어서,The method of claim 1, 상기 하부전극을 형성하는 단계는,Forming the lower electrode, 전면식각으로 진행하는 캐패시터 제조 방법.Capacitor manufacturing method that proceeds to the front etching. 제9항에 있어서,10. The method of claim 9, 상기 도전층은 티타늄막과 티타늄질화막의 적층구조를 포함하는 캐패시터 제조 방법.The conductive layer is a capacitor manufacturing method comprising a laminated structure of a titanium film and titanium nitride film. 제10항에 있어서,The method of claim 10, 상기 하부전극을 형성하는 단계는,Forming the lower electrode, 염소계 가스를 베이스로 사용하여 진행하는 캐패시터 제조 방법.A method for producing a capacitor, which proceeds using chlorine-based gas as a base. 제8항에 있어서,The method of claim 8, 상기 희생층을 제거하는 단계는,Removing the sacrificial layer, 딥아웃(Dip Out)으로 진행하는 캐패시터 제조 방법.Capacitor manufacturing method that proceeds to Dip Out. 제12항에 있어서,The method of claim 12, 상기 딥아웃은 HF 또는 BOE(Buffered Oxide Etchant)로 진행하는 캐패시터 제조 방법.The deep-out is a capacitor manufacturing method that proceeds with HF or BOE (Buffered Oxide Etchant).
KR1020080093857A 2008-09-24 2008-09-24 Method for fabricating capacitor KR20100034629A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080093857A KR20100034629A (en) 2008-09-24 2008-09-24 Method for fabricating capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080093857A KR20100034629A (en) 2008-09-24 2008-09-24 Method for fabricating capacitor

Publications (1)

Publication Number Publication Date
KR20100034629A true KR20100034629A (en) 2010-04-01

Family

ID=42212747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080093857A KR20100034629A (en) 2008-09-24 2008-09-24 Method for fabricating capacitor

Country Status (1)

Country Link
KR (1) KR20100034629A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120020948A (en) * 2010-08-31 2012-03-08 주식회사 하이닉스반도체 Manufacturing method of semiconductor device capacitor storage node
CN113964128A (en) * 2021-10-18 2022-01-21 长鑫存储技术有限公司 Semiconductor device and capacitor forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120020948A (en) * 2010-08-31 2012-03-08 주식회사 하이닉스반도체 Manufacturing method of semiconductor device capacitor storage node
CN113964128A (en) * 2021-10-18 2022-01-21 长鑫存储技术有限公司 Semiconductor device and capacitor forming method

Similar Documents

Publication Publication Date Title
US20060073699A1 (en) Method for fabricating semiconductor device
JP2007180493A (en) Manufacturing method of semiconductor device
KR20140074655A (en) Method for manufacturing capacitor with semiconductor device
KR100744672B1 (en) Method for fabricating contact hole in semiconductor device
KR101096230B1 (en) Method for fabricating capacitor in semiconductor device
JP2007013081A (en) Method for manufacturing semiconductor device having deep contact holes
KR20100034629A (en) Method for fabricating capacitor
KR100985409B1 (en) Method for fabricating capasitor of semiconductor device
KR101083821B1 (en) Method for fabricating semicondoctor device
KR20100008556A (en) Method for manufcturing semiconductor device
US6924189B2 (en) Method for manufacturing capacitor bottom electrode of semiconductor device
KR20090044865A (en) Method for fabricating capacitor
KR101175259B1 (en) Method for fabricating semiconductor device
KR100948092B1 (en) Method for forming capacitor in semiconductor device
KR20110078133A (en) Method for fabricating capacitor of semiconductor device
KR100673129B1 (en) Method of fabricating semiconductor device
KR101211686B1 (en) Method for fabricating capacitor in semiconductor device
KR100985408B1 (en) Method for fabricating capacitor
KR100716651B1 (en) Method for fabrication of semiconductor device
KR100875658B1 (en) Semiconductor device manufacturing method
KR20100026188A (en) Method for fabricating capacitor
KR100913016B1 (en) The capacitor in semiconductor device and manufacturing method for thereof
KR101046758B1 (en) Semiconductor device manufacturing method
KR20060023004A (en) Forming method of contact plug in semiconductor device
KR100670681B1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid