KR100875658B1 - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- KR100875658B1 KR100875658B1 KR1020020030995A KR20020030995A KR100875658B1 KR 100875658 B1 KR100875658 B1 KR 100875658B1 KR 1020020030995 A KR1020020030995 A KR 1020020030995A KR 20020030995 A KR20020030995 A KR 20020030995A KR 100875658 B1 KR100875658 B1 KR 100875658B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- film
- insulating film
- hard mask
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 53
- 238000003860 storage Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 2
- -1 phospho Chemical class 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 16
- 239000000779 smoke Substances 0.000 abstract 1
- 238000004140 cleaning Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 캐패시터의 전하저장전극 형성을 위한 절연막 식각시, 콘택영역을 감소시키지 않고 절연막의 보윙 현상을 방지하기에 적합한 반도체소자 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상의 절연막 상에 하드마스크용 절연막을 형성하는 단계, 전하저장전극용 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 절연막을 선택적으로 식각하여 하드마스크를 형성하는 단계, 적어도 상기 하드마스크를 식각마스크로 상기 절연막 두께의 1/5 내지 3/5를 식각하는 단계, 상기 절연막 일부가 식각된 전체 프로파일을 따라 후속 식각공정에 따른 상기 식각되는 절연막의 측면 식각을 방지하기 위한 식각정지막을 형성하는 단계, 적어도 상기 하드마스크를 식각마스크로 상기 잔류하는 절연막을 선택적으로 식각하여 상기 기판 표면을 노출시키는 오픈부를 형성하는 단계, 및 상기 오픈부에 콘택된 전하저장전극을 형성하는 단계를 포함하는 반도체소자 제조방법을 제공한다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to provide a method for manufacturing a semiconductor device suitable for preventing the bowing phenomenon of the insulating film without reducing the contact area during the etching of the insulating film for forming the charge storage electrode of the capacitor, To this end, the present invention comprises the steps of forming an insulating film for a hard mask on the insulating film on the substrate, selectively etching the insulating film for the hard mask with an etching mask of the photoresist pattern for the charge storage electrode to form a hard mask, at least the Etching 1/5 to 3/5 of the thickness of the insulating layer using an hard mask as an etching mask, and etching stop to prevent side etching of the insulating layer to be etched by a subsequent etching process along the entire profile in which part of the insulating layer is etched. Forming a film, at least said hardmask remaining as an etch mask A step of selectively etching the smoke form the opening exposing the substrate surface, and provides a semiconductor device manufacturing method comprising forming a charge storage electrode contact in the open portion.
Description
도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 전하저장전극 형성 공정을 도시한 단면도.1A to 1B are cross-sectional views showing a charge storage electrode forming process of a semiconductor device according to the prior art.
도 2는 오목형 구조의 전하저장전극를 갖는 캐패시터를 도시한 모식도.2 is a schematic diagram showing a capacitor having a charge storage electrode having a concave structure.
도 3은 종래기술에 따른 전하저장전극 형성을 위한 콘택 식각 후의 단면을 도시한 SEM 사진.3 is a SEM photograph showing a cross section after contact etching for forming a charge storage electrode according to the prior art.
도 4a 내지 도 4d는 본 발명의 일실시예에 전하저장전극 형성 공정을 도시한 단면도.
4A to 4D are cross-sectional views illustrating a process of forming a charge storage electrode in an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
40 : 기판 41, 43 : 절연막40:
42 : 플러그 47 : 식각정지막42: plug 47: etch stop film
49 : 전하저장전극
49: charge storage electrode
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 반도체 메모리소자의 콘택 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a contact of a semiconductor memory device.
반도체소자의 셀 사이즈가 미세화됨에 따라 필요한 전하저장용량을 확보하기 위하여 다양한 방향에서의 기술 개발이 이루어지고 있다. 그중의 하나가 캐패시터의 형상을 3차원 구조로 형성하는 것으로, 오목형(Concave) 구조의 경우 Ru 등의 새로운 전하저장전극 재료를 이용하기에 적합한 것으로 많이 이용되고 있다.As the cell size of semiconductor devices is miniaturized, technologies are being developed in various directions to secure necessary charge storage capacity. One of them is to form the shape of a capacitor in a three-dimensional structure, and in the case of a concave structure, it is widely used to be suitable for using a new charge storage electrode material such as Ru.
도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 전하저장전극 형성 공정을 도시한 단면도로서, 이를 참조하여 종래기술을 살펴본다.1A through 1B are cross-sectional views illustrating a process of forming a charge storage electrode of a semiconductor device according to the prior art.
먼저, 도 1a에 도시된 바와 같이 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(10) 상에 TEOS(TetraEthyl Ortho Silicate) 등을 이용하여 산화막계열의 절연막(11)을 형성한 후, 절연막(11)을 관통하여 기판(10)에 콘택된 플러그(12)를 형성하는 바, 플러그(12)는 기판(10)의 불순물 확산영역 예컨대, 소스/드레인에 콘택되며, 그 상부에는 TiN 등의 확산배리어막을 포함한다.First, as illustrated in FIG. 1A, an
이어서, CMP 등의 평탄화 공정을 실시하여 플러그(12)와 절연막(11) 상부를 평탄화시킨 다음, 캐패시터의 수직 높이를 결정하여 그 전극용량에 영향을 미치는 절연막(13)을 형성한 다음, 절연막(13)을 선택적으로 식각하여 플러그(12) 표면을 노출시키는 오목부를 형성한다. 계속해서, 절연막(13)이 형성된 프로파일을 따라 Ru 등의 전하저장전극용 금속막(14')을 형성한다.Subsequently, a planarization process such as CMP is performed to planarize the upper portion of the
다음으로, 도 1b에 도시된 바와 같이 금속막(14') 상에 포토레지스트를 도포 함으로써 절연막(13)에 의해 형성된 오목부를 매립한 다음, 전면식각을 실시하여 이웃하는 전극과 분리된 전하저장전극(14)을 형성한다. Next, as shown in FIG. 1B, the photoresist is applied on the
이어서, 잔류하는 포토레지스트를 건식 스트립 공정에 의해 제거하는 바, O2/CF4/H2O/N2 또는 O2/N2를 이용하여 식각한 다음, 솔벤트(Solvent)를 이용하여 세정함으로써 식각시 발생한 부산물과 잔류하는 포토레지스트를 제거한다.Subsequently, the remaining photoresist is removed by a dry strip process, which is etched using O 2 / CF 4 / H 2 O / N 2 or O 2 / N 2 , followed by cleaning with solvent. By-products generated during etching and remaining photoresist are removed.
이어서, 식각에 의한 전하저장전극(14)의 저하된 특성을 회복하도록 열처리를 실시하며, 다시 유전체막 형성 전에 완충산화막식각제(Buffered Oxide Etchant; 이하 BOE라 함) 등을 이용하여 짧게 세정 공정을 실시하여 추가로 불순물을 제거한다.Subsequently, heat treatment is performed to restore the degraded characteristics of the
한편, 도면에 도시되지는 않았지만 전하저장전극(14) 상에 유전체막과 플레이트 전극을 형성함으로써 캐패시터 형성을 위한 일련의 공정이 완료된다.Although not shown in the drawings, a series of processes for forming a capacitor are completed by forming a dielectric film and a plate electrode on the
전술한 종래의 전하저장전극 구조에서 절연막(13)은 후속 공정 예컨대, 유전체막 형성 전에 제거되는 일종의 희생막으로서, 그 수직 높이에 따라 캐패시터의 전하저장용량이 결정되므로 매우 중요한 공정 요소라 할 수 있다.In the above-described conventional charge storage electrode structure, the
따라서, 높은 정전용량을 확보하기 위해서는 절연막(13)의 두께가 두꺼워지는 것은 당연한 결과이다.Therefore, in order to ensure high capacitance, it is a natural result that the thickness of the
도 2는 오목형 구조의 전하저장전극를 갖는 캐패시터를 도시한 모식도이다.2 is a schematic view showing a capacitor having a charge storage electrode having a concave structure.
도 2를 참조하면, 캐패시터의 전하저장전극(14)이 오목한 형태를 갖는 것을 알 수 있다.
Referring to FIG. 2, it can be seen that the
도 3은 종래기술에 따른 전하저장전극 형성을 위한 콘택 식각 후의 단면을 도시한 SEM(Scanning Electron Microscopy) 사진을 도시하는 바, 이를 참조하여 종래기술에 따른 문제점을 상세히 살펴 본다.FIG. 3 shows a scanning electron microscopy (SEM) photograph showing a cross section after contact etching for forming a charge storage electrode according to the prior art, and looks at the problems according to the prior art in detail.
전술한 바와 같이, 오목형 구조의 캐패시터에서는 절연막의 두께를 증가시켜 전하정전용량을 증가시키고자 한다. 그러나, 그 두께가 증가함에 따라 전하저장전극 형성을 위한 콘택식각 공정에서의 식각 타겟은 증가하게 되는 반면, 하부 콘택영역은 점차 좁아지게 된다.As described above, the capacitor of the concave structure is intended to increase the charge capacitance by increasing the thickness of the insulating film. However, as the thickness thereof increases, the etching target in the contact etching process for forming the charge storage electrode increases, while the lower contact region gradually becomes narrower.
이로 인해 식각 공정의 마진이 부족하게 되며, 과도 식각에 따라 절연막의 길이에 비해 그 폭이 얇아지는 식각 프로파일의 보윙(Bowing) 현상이 발생한다.As a result, the margin of the etching process is insufficient, and the phenomenon of the bowing of the etching profile, which becomes thinner than the length of the insulating layer due to the excessive etching, occurs.
따라서, 절연막(13)은 충분한 지지대로서의 역할을 수행하기 힘들게 되며, 전하저장전극간의 전기적 단락 또한 유발할 가능성이 증가한다.Therefore, the
한편, 충분한 절연막의 마진을 확보하기 위해 콘택영역을 감소시킬 경우에는 전극 플러그와 전하저장전극 간의 접촉면적이 줄어들어 저항성분이 증가되므로 전체적인 캐패시터의 전기적 특성이 저하되는 문제점이 발생할 수 있다.
On the other hand, when the contact region is reduced to secure sufficient insulating layer margin, the contact area between the electrode plug and the charge storage electrode decreases, thereby increasing the resistance component, which may cause a problem of deteriorating the electrical characteristics of the entire capacitor.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 캐패시터의 전하저장전극 형성을 위한 절연막 식각시, 콘택영역을 감소시키지 않고 절연막의 보윙 현상을 방지하기에 적합한 반도체소자 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a semiconductor device manufacturing method suitable for preventing the bowing phenomenon of the insulating film without reducing the contact area during the etching of the insulating film for forming the charge storage electrode of the capacitor. There is a purpose.
상기 목적을 달성하기 위하여 본 발명은, 기판 상의 절연막 상에 하드마스크용 절연막을 형성하는 단계; 전하저장전극용 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 절연막을 선택적으로 식각하여 하드마스크를 형성하는 단계; 적어도 상기 하드마스크를 식각마스크로 상기 절연막 두께의 1/5 내지 3/5를 식각하는 단계; 상기 절연막 일부가 식각된 전체 프로파일을 따라 후속 식각공정에 따른 상기 식각되는 절연막의 측면 식각을 방지하기 위한 식각정지막을 형성하는 단계; 적어도 상기 하드마스크를 식각마스크로 상기 잔류하는 절연막을 선택적으로 식각하여 상기 기판 표면을 노출시키는 오픈부를 형성하는 단계; 및 상기 오픈부에 콘택된 전하저장전극을 형성하는 단계를 포함하는 반도체소자 제조방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming an insulating film for a hard mask on the insulating film on the substrate; Forming a hard mask by selectively etching the insulating film for a hard mask using an photoresist pattern for a charge storage electrode as an etch mask; Etching at least 1/5 to 3/5 of the thickness of the insulating layer using at least the hard mask as an etching mask; Forming an etch stop layer for preventing side etching of the etched insulating layer according to a subsequent etching process along the entire profile in which a portion of the insulating layer is etched; Selectively etching the remaining insulating film using at least the hard mask as an etch mask to form an open portion exposing the surface of the substrate; And forming a charge storage electrode contacted with the open portion.
본 발명은 오목형 구조의 캐패시터 전하저장전극 형성을 위한 절연막 식각시 먼저 절연막 일부를 식각한 다음, 절연막이 일부 식각된 프로파일 상에 질화막 계열의 식각방지막을 증착한 후 나머지 절연막 식각 공정을 실시함으로써, 절연막 식각시 식각방지막에 의해 콘택홀 측벽에서의 절연막의 어택을 방지하는 것을 특징으로 한다.
In the present invention, when etching the insulating film for forming the capacitor charge storage electrode of the concave structure, first by etching a portion of the insulating film, by depositing a nitride film-based etch-resistant film on the profile in which the insulating film is partially etched, and performing the remaining insulating film etching process, When the insulating film is etched, the etch stop layer prevents the attack of the insulating film on the sidewalls of the contact hole.
이하, 본 발명이 속하는 기술분야에서 통상의 기술을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하는 바, 도 4a 내지 도 4d는 본 발명의 일실시예에 전하저장전극 형성 공정을 도시한 단면도로서, 이를 참조하여 상세히 후술한다.
DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings in order that the present invention may be easily implemented by those skilled in the art. 4A to 4D are cross-sectional views illustrating a process of forming a charge storage electrode in an embodiment of the present invention, which will be described later in detail.
먼저, 도 4a에 도시된 바와 같이 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(40) 상에 TEOS(TetraEthyl Ortho Silicate) 등을 이용하여 산화막계열의 절연막(41)을 형성한 후, 절연막(41)을 관통하여 기판(40)에 콘택된 플러그(42)를 형성하는 바, 플러그(42)는 기판(40)의 불순물 확산영역 예컨대, 소스/드레인에 콘택되며, 그 상부에는 TiN 등의 확산배리어막을 포함한다.First, as illustrated in FIG. 4A, an
이어서, CMP 등의 평탄화 공정을 실시하여 플러그(42)와 절연막(41) 상부를 평탄화시킨다Subsequently, a planarization process such as CMP is performed to planarize the
이어서, 캐패시터의 수직 높이를 결정하여 그 전극용량에 영향을 미치는 절연막(43) 예컨대, 캐패시터 희생절연막을 형성하는 바, LPTEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, PSG(Phospho Silicate Glass)막, BPSG(Boro Phospho Silicate Glass)막, BSG(Boro Phospho Silicate)막의 단독 또는 이들의 조합에 의한 다중막으로 10000Å 내지 30000Å의 두께로 형성한다.Subsequently, an insulating film 43 (eg, a capacitor sacrificial insulating film) that determines the vertical height of the capacitor and affects the electrode capacity thereof is formed. A film, a PSG (Phospho Silicate Glass) film, a BPSG (Boro Phospho Silicate Glass) film, or a BSG (Boro Phospho Silicate) film is a multilayer formed by a single film or a combination thereof.
계속해서, 절연막(43) 상에 후속 하드마스크용 절연막(44')을 형성하는 바, 폴리실리콘, 실리콘질화막 또는 이들의 조합에 의한 다중막으로 500Å 내지 5000Å의 두께가 되도록 한다.Subsequently, a subsequent hard mask insulating film 44 'is formed on the
다음으로 도 4b에 도시된 바와 같이, 전하저장전극용 포토레지스트 패턴(45) 을 식각마스크로 하드마스크 절연막(44')을 선택적으로 식각하여 하드마스크(44)를 형성한 다음, 적어도 하드마스크(44)를 식각마스크로 절연막(43) 일부를 식각하여 제1오픈부(46)를 형성한다.Next, as shown in FIG. 4B, the hard
여기서, 하드마스크용 절연막(44') 상에 반사방지막(도시하지 않음)을 100Å 내지 1000Å의 두께로 형성할 수도 있는 바, 반사방지막은 유기계열(Organic)과 무기계열(Inorganic) 모두 사용가능하고, 무기계열의 경우 실리콘질화막 또는 실리콘산화질화막을 사용하는 것이 바람직하다.Here, an anti-reflection film (not shown) may be formed on the hard mask insulating film 44 'to have a thickness of 100 GPa to 1000 GPa. The anti-reflection film may be used in both organic and inorganic series. In the case of the inorganic series, it is preferable to use a silicon nitride film or a silicon oxynitride film.
포토레지스트를 스핀 코팅 등의 방법을 통해 도포한 다음, 소정의 레티클을 이용한 노광과 현상 및 베이킹 공정을 수행하여 전하저장전극용 포토레지스트 패턴(45)을 형성한 후, 포토레지스트 패턴(45)을 식각마스크로 하드마스크용 절연막(44')을 식각하여 하드마스크(44)를 형성한 다음, 하드마스크(44)를 마스크로 하여 절연막(43) 전체 두께의 1/5 ∼ 3/5를 식각하여 제1오픈부(46)를 형성한다.After the photoresist is applied by spin coating or the like, the
한편, 전술한 바와 같이 절연막(43) 전체 두께의 일부 만을 식각함으로써, 식각 공정에 대한 마진이 증가하므로 제1오픈부(46) 형성시에는 보윙 현상을 방지할 수 있다.On the other hand, by etching only a part of the entire thickness of the
이어서, 포토레지스트 스트립 공정을 실시하여 포토레지스트 패턴(45)을 제거한다.Next, a photoresist strip process is performed to remove the
한편, 각각의 식각 공정 후에는 세정 공정을 실시하는 바, 설명의 간략화를 위해 상세한 설명은 생략하였다.Meanwhile, after each etching step, a washing step is performed, and thus detailed descriptions are omitted for simplicity.
이어서 제1오픈부(46)가 형성된 프로파일을 따라 후속 식각공정에서 식각되 는 절연막(43)의 측면 식각을 방지하기 위한 식각방지막(47)을 형성한다.Subsequently, an
식각방지막(47)은 실리콘질화막 또는 실리콘산화질화막을 이용한다.The
하드마스크(44)를 식각마스크로 잔류하는 절연막(43)을 선택적으로 식각하여 기판 표면을 노출시키는 제2오픈부(48)를 형성하는 바, 이 때 도 4c에 도시된 바와 같이 식각정지막(47)이 식각되는 절연막(43)의 측면을 보호하게 되어 측면 식각을 방지하므로 종래의 보윙 현상을 방지할 수 있다.By selectively etching the insulating
한편, 전술한 절연막(43)을 식각하는 두 공정에서는 모두 통상적인 CF 계열의 식각가스를 사용하는 SAC(Self Align Contact)을 이용한다.On the other hand, in both of the above-described process of etching the insulating
계속해서 도 4d에 도시된 바와 같이, 절연막(13)이 형성된 프로파일을 따라 Ru 등의 전하저장전극용 금속막을 증착한 후, 금속막 상에 포토레지스트(도시하지 않음)를 도포함으로써 절연막(43)에 의해 형성된 제2오픈부(48)를 매립한 다음, 전면식각을 실시하여 이웃하는 전극과 분리된 전하저장전극(49)을 형성한다. Subsequently, as shown in FIG. 4D, after depositing a metal film for charge storage electrode such as Ru along the profile in which the insulating
이어서, 잔류하는 포토레지스트를 건식 스트립 공정에 의해 제거하는 바, O2/CF4/H2O/N2 또는 O2/N2를 이용하여 식각한 다음, 솔벤트를 이용하여 세정함으로써 식각시 발생한 부산물과 잔류하는 포토레지스트를 제거한다.Subsequently, the remaining photoresist is removed by a dry strip process, which is etched using O 2 / CF 4 / H 2 O / N 2 or O 2 / N 2 and then rinsed with solvent to generate the etching. By-products and remaining photoresist are removed.
이어서, 식각에 의한 전하저장전극(49)의 저하된 특성을 회복하도록 열처리를 실시하며, 다시 유전체막 형성 전에 BOE 등을 이용하여 짧게 세정 공정을 실시하여 추가로 불순물을 제거한다.Subsequently, heat treatment is performed to restore the degraded characteristics of the
한편, 도면에 도시되지는 않았지만 전하저장전극(49) 상에 유전체막과 플레 이트 전극을 형성함으로써 캐패시터 형성을 위한 일련의 공정이 완료된다.Although not shown in the drawing, a series of processes for forming a capacitor are completed by forming a dielectric film and a plate electrode on the
한편, 도 4d에서 제2오픈부(48)를 이루는 절연막(43) 측면 상부에 형성된 식각방지막(47)의 경우 그 두께를 100Å 이하로 매우 얇게 조절하면 별도의 식각 공정없이 전하저장전극(49)의 형성에 영향을 주지 않으며, 필요할 경우 전하저장전극(49) 형성 후의 세정시에 추가의 용제를 사용하여 제거할 수도 있다.
On the other hand, in the case of the
전술한 본 발명은, 반도체 메모리소자의 오목형 전하저장전극 형성시 캐패시터 희생절연막의 식각 과정에서 식각 과정 중간에 식각방지막을 이용하여 식각되는 측면의 식각을 방지함으로써, 절연막의 보윙현상을 방지할 수 있음을 실시예를 통해 알아 보았다.
As described above, the present invention prevents etching of the side surface of the semiconductor memory device by using an anti-etching layer during the etching process of the capacitor sacrificial insulating layer during the formation of the concave charge storage electrode of the semiconductor memory device, thereby preventing bowing of the insulating layer. It was found through the examples.
이상에서 본 발명의 기술 사상을 바람직한 실시예에 따라 구체적으로 기술하였으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical spirit of the present invention has been described in detail according to a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상기와 같이 이루어지는 본 발명은, 오목형 전하저장전극 형성시 절연막의 보윙현상을 방지할 수 있어, 궁극적으로 반도체소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.According to the present invention as described above, the bowing phenomenon of the insulating film can be prevented when the concave charge storage electrode is formed, and thus an excellent effect of ultimately improving the yield of the semiconductor device can be expected.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020030995A KR100875658B1 (en) | 2002-06-03 | 2002-06-03 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020030995A KR100875658B1 (en) | 2002-06-03 | 2002-06-03 | Semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030093435A KR20030093435A (en) | 2003-12-11 |
| KR100875658B1 true KR100875658B1 (en) | 2008-12-26 |
Family
ID=32385607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020030995A KR100875658B1 (en) | 2002-06-03 | 2002-06-03 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100875658B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061098A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | Fabricating method for storage node of semiconductor device |
| JP2002076306A (en) * | 2000-08-31 | 2002-03-15 | Hitachi Ltd | Semiconductor integrated circuit and its manufacturing method |
| US6362012B1 (en) * | 2001-03-05 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications |
-
2002
- 2002-06-03 KR KR1020020030995A patent/KR100875658B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061098A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | Fabricating method for storage node of semiconductor device |
| JP2002076306A (en) * | 2000-08-31 | 2002-03-15 | Hitachi Ltd | Semiconductor integrated circuit and its manufacturing method |
| US6362012B1 (en) * | 2001-03-05 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030093435A (en) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100587635B1 (en) | Method for fabrication of semiconductor device | |
| US20060073699A1 (en) | Method for fabricating semiconductor device | |
| KR20050051206A (en) | Semiconductor memory device having cylinder type storage electrode and method for manufacturing the same | |
| KR100744672B1 (en) | Method for fabricating contact hole in semiconductor device | |
| KR100616499B1 (en) | Method for fabrication of semiconductor device | |
| KR100685677B1 (en) | Method for fabrication of semiconductor device | |
| KR100985409B1 (en) | Method for fabricating capasitor of semiconductor device | |
| KR100566300B1 (en) | Method for fabrication of capacitor bottom electrode of semiconductor device | |
| KR100875658B1 (en) | Semiconductor device manufacturing method | |
| KR100292941B1 (en) | Method for fabricating dram cell capacitor | |
| KR101062833B1 (en) | Method of forming contact plug of semiconductor device | |
| KR101057759B1 (en) | Semiconductor device manufacturing method | |
| KR100691484B1 (en) | Method for fabricating plug in semiconductor device | |
| KR20100034629A (en) | Method for fabricating capacitor | |
| KR100342828B1 (en) | Method of forming a storage node in a semiconductor device | |
| KR100557956B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100910868B1 (en) | Method for fabrication of semiconductor device | |
| KR100529379B1 (en) | Method for manufacturing capacitor in secmiconductor device | |
| KR20060023004A (en) | Forming method of contact plug in semiconductor device | |
| KR20010063707A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100755059B1 (en) | Method for fabricating landing plug in the semiconductor device | |
| KR100876879B1 (en) | How to Form a Storage Node for Capacitors | |
| KR20060029007A (en) | Method for fabrication of semiconductor device | |
| KR20060000911A (en) | Method for manufacturing cylinder type capacitor | |
| KR20050056347A (en) | Method for forming storage node contact of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |