KR20100032990A - 수직형 트랜지스터 소자 - Google Patents

수직형 트랜지스터 소자 Download PDF

Info

Publication number
KR20100032990A
KR20100032990A KR1020080091931A KR20080091931A KR20100032990A KR 20100032990 A KR20100032990 A KR 20100032990A KR 1020080091931 A KR1020080091931 A KR 1020080091931A KR 20080091931 A KR20080091931 A KR 20080091931A KR 20100032990 A KR20100032990 A KR 20100032990A
Authority
KR
South Korea
Prior art keywords
layer
substrate
nanowires
vertical transistor
conductive layer
Prior art date
Application number
KR1020080091931A
Other languages
English (en)
Other versions
KR101018294B1 (ko
Inventor
양민양
김성범
윤홍석
전강민
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080091931A priority Critical patent/KR101018294B1/ko
Publication of KR20100032990A publication Critical patent/KR20100032990A/ko
Application granted granted Critical
Publication of KR101018294B1 publication Critical patent/KR101018294B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 수직형 트랜지스터 소자에 관한 발명이다.
본 발명에 따른 수직형 트랜지스터 소자는, 부도체인 기판, 기판 상에 소정 간격으로 수직으로 세워진 복수 개의 나노선, 기판의 표면 및 복수 개의 나노선의 표면 상에 기판 및 복수 개의 나노선을 덮도록 형성되는 유전층, 복수 개의 나노선의 사이이고, 또한, 기판의 표면 상에 형성된 유전층 상에, 기판과 대략 평행으로 차례로 형성된 제1 전도층, 반도체층, 제2 전도층을 포함한다.
수직형 트랜지스터, 나노선, 유기물

Description

수직형 트랜지스터 소자{VERTICAL TRANSISTOR DEVICE}
본 발명은 수직형 트랜지스터 소자에 관한 것으로서, 특히, 나노선을 이용하여 제작된 수직형 트랜지스터 소자에 관한 것이다.
현재의 반도체 제조 공정에 있어서는 극소 패턴을 얼마나 신뢰성 있게 형성하느냐에 따라 반도체 소자의 미세화 및 집적화가 좌우된다. 하지만, 기존의 반도체 제조 공정은 공정 특성상 수 나노미터 이하의 소자의 제조에 있어서는 그 한계가 있고, 반도체 패터닝 및 식각 기술에 의존하는 한계가 있어왔다. 이에, 전세계의 많은 사람들이 이미 10 nm 이하, 더 나아가 1 nm 이하의, 원자 수 개의 크기를 가지는 소자를 구현하려 노력하고 있다. 이러한 소위 나노소자의 세계는 최근 주목받고 있는 나노 과학 기술의 핵심적인 부분의 하나로 인식되고 있다.
1990년대 나노선의 발견과 함께 그 가능성에 대한 연구가 계속 활발히 이루어지고 있다. 그러나, 수 백 ~ 수 나노의 지름을 가지는 나노선은 정렬이 힘들고 제작 시 불순물 때문에 세심히 정제해야 하는 불편이 있다.
최근, 소자를 더욱 작게 만들어 칩의 집적화를 이루기 위해 기술 개발을 활발히 하고 있지만 30nm 이하로는 힘들 것으로 보고되고 있다. 이런 소자의 핵심으 로 트랜지스터 또한 작게 만들려는 노력을 많이 했으며 평면상에 집적화하는 대안으로써 수직형 트랜지스터가 고안되었다. 그러나, 수직형 트랜지스터는 간단한 구조와는 달리 제작상의 어려움과 기생전기용량 등의 문제점들을 가지고 있기 때문에, 현재 널리 사용되고 있지는 않은 실정이다.
그리고, 전도성 고분자의 개발로 시작해서 지금까지 매우 다양한 기능성 고분자 유기물이 개발되어 왔다. 이는 지금까지 금속전극, 실리콘 기반의 반도체 물질이 가지지 못한 가능성을 열어주고 있다. 금속 전극, 실리콘 기반의 반도체 물질을 적층하여 박막 트랜지스터를 만들기 위해서는 종래의 고가의 장비와 설비가 필요하였지만, 유기물은 용액화가 가능하다는 장점으로 용액 공정으로 박막의 기능성 유기물을 만들 수 있다. 뿐만 아니라, 최근의 디스플레이 동향에 부합하는 유연한 디스플레이 소자를 생산하기에는 유기물이 최적의 후보 물질로 예상되고 있다.
종래의 나노선을 이용한 수직형 트랜지스터 기술은 모두 나노선을 반도체 물질로 사용하여 반도체 공정으로 제작하고 있다. 그러나, 이는 나노선의 정렬 기술과 반도체 기술에 의존하여 현재의 기술로는 재현성이 매우 떨어지고 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 기판상에 세워진 나노선을 게이트 전극으로 형성하는 것에 의하여, 수직형 트랜지스터의 집적도를 높일 수 있는 수직형 트랜지스터를 제공하는 것을 목적으로 한다.
또한, 본 발명은 용액공정이 가능한 유기물을 유전층 및 반도체 층에 포함하는 것에 의하여, 수직형 트랜지스터의 제작이 용이하고, 제작비용을 줄일 수 있는 수직형 트랜지스터를 제공하는 것을 목적으로 한다.
청구항 1에 관한 발명인 수직형 트랜지스터 소자는, 부도체인 기판, 기판 상에 소정 간격으로 수직으로 세워진 복수 개의 나노선, 기판의 표면 및 복수 개의 나노선의 표면 상에 기판 및 복수 개의 나노선을 덮도록 형성되는 유전층, 복수 개의 나노선의 사이이고, 또한, 기판의 표면 상에 형성된 유전층 상에, 기판과 대략 평행으로 차례로 형성된 제1 전도층, 반도체층, 제2 전도층을 포함한다.
따라서, 청구항 1에 관한 발명인 수직형 트랜지스터 소자는, 복수 개의 나노선을 수직으로 형성하여 주는 것에 의하여, 트랜지스터의 집적도를 향상시킬 수 있다.
청구항 2에 관한 발명인 수직형 트랜지스터 소자는, 청구항 1에 관한 발명인 수직형 트랜지스터 소자에 있어서, 나노선은 게이트 전극이고, 제1 전도층 및 제2 전도층 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극이다.
따라서, 청구항 2에 관한 발명인 수직형 트랜지스터 소자는, 복수 개의 나노선을 게이트 전극으로 구성하고, 제1 전도층 및 제2 전도층을 소스 및 드레인 전극으로 구성함에 의하여 복수 개의 나노선에 전압을 인가하여 소스 전극과 드레인 전극 사이에 전류를 흐를 수 있게 한다.
청구항 3에 관한 발명인 수직형 트랜지스터 소자는, 청구항 1 또는 청구항 2에 관한 발명인 수직형 트랜지스터 소자에 있어서, 나노선은 탄소 나노 튜브 또는 금속 산화물 나노선이다.
따라서, 청구항 3에 관한 발명인 수직형 트랜지스터 소자는, 나노선으로 탄소 나노 튜브 또는 금속 산화물 나노선을 사용하는 것에 의하여, 화학적으로 안정한 전계 효과 트랜지스터를 구성할 수 있다.
청구항 4에 관한 발명인 수직형 트랜지스터 소자는, 청구항 1 또는 청구항 2에 관한 발명인 수직형 트랜지스터 소자에 있어서, 유전층은, SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층이다.
따라서, 청구항 4에 관한 발명인 수직형 트랜지스터 소자는, 유전층으로 SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층을 형성하는 것에 의하여, 유전층의 유전율 및 절연특성을 향상시킬 수 있다.
청구항 5에 관한 발명인 수직형 트랜지스터 소자는, 청구항 1 또는 청구항 2 에 관한 발명인 수직형 트랜지스터 소자에 있어서, 반도체층은 유기물을 포함하고, 제1 전도층 및 제2 전도층은 전도성 고분자 물질을 포함한다.
따라서, 청구항 5에 관한 발명인 수직형 트랜지스터 소자는, 유기물을 포함하는 반도체층과, 전도성 고분자 물질을 포함하는 제1 전도층 및 제2 전도층을 형성함에 의하여, 용액공정을 이용하여 반도체층과 제1 전도층 및 제2 전도층의 형성을 할 수 있다.
청구항 6에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 부도체인 기판 상에 복수 개의 나노선을 소정 간격으로 수직으로 세우는 제1 단계, 기판의 표면 및 복수 개의 나노선의 표면 상에 기판 및 복수 개의 나노선을 덮도록 유전층을 형성하는 제2 단계, 복수 개의 나노선의 사이이고, 또한, 기판의 표면 상에 형성된 유전층 상에, 기판과 대략 평행으로 차례로 제1 전도층, 반도체층, 제2 전도층을 형성하는 제3 단계를 포함한다.
따라서, 청구항 6에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 복수 개의 나노선을 수직으로 형성하여 주는 것에 의하여, 트랜지스터의 집적도를 향상시킬 수 있다.
청구항 7에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 청구항 6에 관한 발명인 수직형 트랜지스터 소자의 제조 방법에 있어서, 나노선은 게이트 전극이고, 제1 전도층 및 제2 전도층 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극이다.
따라서, 청구항 7에 관한 발명인 수직형 트랜지스터 소자의 제조방법은, 복 수 개의 나노선을 게이트 전극으로 구성하고, 제1 전도층 및 제2 전도층을 소스 및 드레인 전극으로 구성함에 의하여 복수 개의 나노선에 전압을 인가하여 소스 전극과 드레인 전극 사이에 전류를 흐를 수 있게 한다.
청구항 8에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 청구항 6 또는 청구항 7에 관한 발명인 수직형 트랜지스터 소자의 제조 방법에 있어서, 나노선은 탄소 나노 튜브 또는 금속 산화물 나노선이다.
따라서, 청구항 8에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 나노선으로 탄소 나노 튜브 또는 금속 산화물 나노선을 사용하는 것에 의하여, 화학적으로 안정한 전계 효과 트랜지스터를 구성할 수 있다.
청구항 9에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 청구항 6에 관한 발명인 수직형 트랜지스터 소자의 제조 방법에 있어서, 유전층은, SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층이다.
따라서, 청구항 9에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 유전층으로 SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층을 형성하는 것에 의하여, 유전층의 유전율 및 절연특성을 향상시킬 수 있다.
청구항 10에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 청구항 6 또는 청구항 7에 관한 발명인 수직형 트랜지스터 소자의 제조 방법에 있어서, 반도 체층은 유기물을 포함하고, 제1 전도층 및 제2 전도층은 전도성 고분자 물질을 포함하며, 제3 단계는 용액 공정으로 이루어진다.
따라서, 청구항 10에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 유기물을 포함하는 반도체층과, 전도성 고분자 물질을 포함하는 제1 전도층 및 제2 전도층을 형성함에 의하여, 용액공정을 이용하여 반도체층과 제1 전도층 및 제2 전도층의 형성을 할 수 있다.
청구항 11에 관한 발명인 수직형 트랜지스터 소자는, 전도체인 기판, 기판 상에 소정 간격으로 배열된 복수 개의 절연층, 복수 개의 절연층 상에 수직으로 세워진 복수 개의 나노선, 기판의 표면, 절연층의 표면 및 복수 개의 나노선의 표면 상에 기판 및 복수 개의 나노선을 덮도록 형성되는 유전층, 복수 개의 나노선의 사이이고, 또한, 기판의 표면 상에 형성된 유전층 상에, 기판과 대략 평행으로 차례로 형성된 제1 전도층, 반도체층, 제2 전도층을 포함한다.
따라서, 청구항 11에 관한 발명인 수직형 트랜지스터 소자는, 복수 개의 나노선을 수직으로 형성하여 주는 것에 의하여, 트랜지스터의 집적도를 향상시킬 수 있다.
청구항 12에 관한 발명인 수직형 트랜지스터 소자는, 청구항 11에 관한 발명인 수직형 트랜지스터 소자에 있어서, 나노선은 게이트 전극이고, 제1 전도층 및 제2 전도층 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극이다.
따라서, 청구항 12에 관한 발명인 수직형 트랜지스터 소자는, 복수 개의 나노선을 게이트 전극으로 구성하고, 제1 전도층 및 제2 전도층을 소스 및 드레인 전 극으로 구성함에 의하여 복수 개의 나노선에 전압을 인가하여 소스 전극과 드레인 전극 사이에 전류를 흐를 수 있게 한다.
청구항 13에 관한 발명인 수직형 트랜지스터 소자는, 청구항 11 또는 청구항 12에 관한 발명인 수직형 트랜지스터 소자는, 나노선은 탄소 나노 튜브 또는 금속 산화물 나노선이다.
따라서, 청구항 13에 관한 발명인 수직형 트랜지스터 소자는, 나노선으로 탄소 나노 튜브 또는 금속 산화물 나노선을 사용하는 것에 의하여, 화학적으로 안정한 전계 효과 트랜지스터를 구성할 수 있다.
청구항 14에 관한 발명인 수직형 트랜지스터 소자는, 청구항 11에 관한 발명인 수직형 트랜지스터 소자에 있어서, 유전층은, SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층이다.
따라서, 청구항 14에 관한 발명인 수직형 트랜지스터 소자는, 유전층으로 SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층을 형성하는 것에 의하여, 유전층의 유전율 및 절연특성을 향상시킬 수 있다.
청구항 15에 관한 발명인 수직형 트랜지스터 소자는, 청구항 11 또는 청구항 12에 관한 발명인 수직형 트랜지스터 소자에 있어서, 반도체층은 유기물을 포함하고, 제1 전도층 및 제2 전도층은 전도성 고분자 물질을 포함한다.
따라서, 청구항 15에 관한 발명인 수직형 트랜지스터 소자는, 유기물을 포함하는 반도체층과, 전도성 고분자 물질을 포함하는 제1 전도층 및 제2 전도층을 형성함에 의하여, 용액공정을 이용하여 반도체층과 제1 전도층 및 제2 전도층의 형성을 할 수 있다.
청구항 16에 관한 발명인 수직형 트랜지스터 소자의 제조방법은, 전도체인 기판 상에 소정 간격으로 복수 개의 절연층을 배열하는 제1 단계, 복수 개의 절연층 상에 복수 개의 나노선을 수직으로 세우는 제2 단계, 기판의 표면 및 복수 개의 나노선의 표면 상에 기판 및 복수 개의 나노선을 덮도록 유전층을 형성하는 제3 단계, 복수 개의 나노선의 사이이고, 또한, 기판의 표면 상에 형성된 유전층 상에, 기판과 대략 평행으로 차례로 제1 전도층, 반도체층, 제2 전도층을 형성하는 제4 단계를 포함한다.
따라서, 청구항 16에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 복수 개의 나노선을 수직으로 형성하여 주는 것에 의하여, 트랜지스터의 집적도를 향상시킬 수 있다.
청구항 17에 관한 발명인 수직형 트랜지스터 소자의 제조방법은, 청구항 16에 관한 발명인 수직형 트랜지스터 소자의 제조방법에 있어서, 나노선은 게이트 전극이고, 제1 전도층 및 제2 전도층 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극이다.
따라서, 청구항 17에 관한 발명인 수직형 트랜지스터 소자의 제조방법은, 복수 개의 나노선을 게이트 전극으로 구성하고, 제1 전도층 및 제2 전도층을 소스 및 드레인 전극으로 구성함에 의하여 복수 개의 나노선에 전압을 인가하여 소스 전극과 드레인 전극 사이에 전류를 흐를 수 있게 한다.
청구항 18에 관한 발명인 수직형 트랜지스터 소자의 제조방법은, 청구항 16 또는 청구항 17에 관한 발명인 수직형 트랜지스터 소자의 제조방법에 있어서, 나노선은 탄소 나노 튜브 또는 금속 산화물 나노선이다.
따라서, 청구항 18에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 나노선으로 탄소 나노 튜브 또는 금속 산화물 나노선을 사용하는 것에 의하여, 화학적으로 안정한 전계 효과 트랜지스터를 구성할 수 있다.
청구항 19에 관한 발명인 수직형 트랜지스터 소자의 제조방법은, 청구항 16에 관한 발명인 수직형 트랜지스터 소자의 제조방법에 있어서, 유전층은, SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층이고, 제3 단계는 용액 공정으로 이루어진다.
따라서, 청구항 19에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 유전층으로 SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층을 형성하는 것에 의하여, 유전층의 유전율 및 절연특성을 향상시킬 수 있다.
청구항 20에 관한 발명인 수직형 트랜지스터 소자의 제조방법은, 청구항 16 또는 청구항 17에 관한 발명인 수직형 트랜지스터 소자의 제조방법에 있어서, 반도체층은 유기물을 포함하고, 제1 전도층 및 제2 전도층은 전도성 고분자 물질을 포 함하며, 제4 단계는 용액 공정으로 이루어진다.
따라서, 청구항 20에 관한 발명인 수직형 트랜지스터 소자의 제조 방법은, 유기물을 포함하는 반도체층과, 전도성 고분자 물질을 포함하는 제1 전도층 및 제2 전도층을 형성함에 의하여, 용액공정을 이용하여 반도체층과 제1 전도층 및 제2 전도층의 형성을 할 수 있다.
상기한 바와 같이, 본 발명에 따른 수직형 트랜지스터에 의하면, 기판상에 세워진 나노선을 게이트 전극으로 형성하는 것에 의하여, 수직형 트랜지스터의 집적도를 높일 수 있는 효과가 있다.
또한, 본 발명은 용액공정이 가능한 유기물을 유전층 및 반도체 층에 포함하는 것에 의하여, 수직형 트랜지스터의 제작이 용이하고, 장비의 사용을 최소화할 수 있으며, 공정 단가를 낮출 수 있는 효과가 있다.
또한, 용액공정은 대면적 공정이 가능하며, 잉크젯 방법이나 프린팅 방법의 경우 반도체 물질의 낭비를 최소화할 수 있다.
또한, 용액공정은 저온공정이 가능하기 때문에 플라스틱 기판에도 쉽게 박막을 형성할 수 있다.
이상과 같은 본 발명에 대한 해결하고자 하는 과제, 과제 해결 수단, 효과 외의 구체적인 사항들은 다음에 기재할 실시예 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 본 발명의 실시예에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 수직형 트랜지스터의 구조를 설명하기 위한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 수직형 트랜지스터의 유전층에서 발생하는 유전분극현상에 의하여 채널이 형성되는 것을 설명하기 위한 도면이며, 도 3은 본 발명의 다른 실시예에 따른 수직형 트랜지스터의 구조를 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 수직형 트랜지스터는, 부도체인 기판(100), 기판(100) 상에 소정 간격으로 수직으로 세워진 복수 개의 나노선(110), 기판(100)의 표면 및 복수 개의 나노선의 표면 상에 기판(100) 및 복수 개의 나노선(110)을 덮도록 형성되는 유전층(120), 복수 개의 나노선(110)의 사이이고, 또한, 기판(100)의 표면 상에 형성된 유전층(120) 상에, 기판(100)과 대략 평행으로 차례로 형성된 제1 전도층(160), 반도체층(150), 제2 전도층(140)을 포함한다.
기판(100)은 부도체 물질을 포함하여 기판(100)에 수직으로 세워진 나노선(110)을 통해 전류가 흐르지 않도록 하여준다. 유리 기판, 플라스틱 기판 또는 그 기판 상에 미소 부분을 부도체 물질로 도핑한 기판이 사용될 수 있다. 또한, 이에 한정되지 않고, 반도체 업계에서 사용되고 있는 다양한 종류의 기판을 사용할 수도 있다.
나노선(110)은 게이트 전극으로 사용되는 것으로서, 나노선(110)에 인가된 게이트 전압의 변화에 따라 소스 및 드레인 전극으로 흐르는 전류를 제어한다. 본 발명에서의 나노선(110)은 탄소 나노 튜브 또는 금속 산화물 나노선을 포함한다. 여기서, 카본 나노 튜브(carbon nano tubes)는 직경이 1 nm로 가늘고 전기 전도성이 양호하며 표면이 화학적으로 안정하므로, 전계를 방출하는 데 있어서 극히 우수한 소자이다. 또한, 카본 나노 튜브는 SWCNT(single wall carbon nano tube)과 MWCNT(multi wall carbon nano tube)로 분류되고, SWCNT는 그 결합구조상 반도체 또는 전도체로 사용되고, MWCNT는 일반적으로 전도체로 사용된다. 또한, 본 발명에서의 나노선(110)은 산화 아연 나노선 (zinc-oxide nanowires)과 같은 메탈옥사이드계의 나노선을 사용할 수 있다. 따라서, 기판(100)상에 세워진 나노선(110)을 게이트 전극으로 형성하는 것에 의하여, 수직형 트랜지스터의 집적도를 높일 수 있다.
유전층(120)은 SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층이다. 따라서, 유전층(120)은 고분자 유기물 절연층으로 되어 있어 용액공정으로 형성될 수 있다. 한편, 소자에 가장 많이 쓰여진 유전체는, 절연율이 높고 기판으로 가장 많이 쓰여진 Si 위에 쉽게 형성할 수 있는 SiO2, SiN4이다. 또한, 유전율과 더불어 절연 특성이 좋아야 한다. 누설 전류는 유전체 양단에 모인 전하를 중화시키는 작용을 하므로 장시간 전하를 유지하지 못하고 자주 리프레쉬(refresh) 해주어야 하는 구동상 문제를 야기하게 된다. 이에 본 발명은 유전율 및 절연 특성이 좋은 SiO2, SiN4를 포함하고 있는 고분자 유기물 절연층 또는 그 고분자 유기물 절연층에 무기 나노 파티클을 도포한 유전층(120)을 사용하고 있다. 이와 같은 유전층(120)을 형성한 트랜지스터의 동작 원리를 살펴보면, 게이트에 전압을 인가하여 이 인가된 전압으로 인해 유전체 양단에 전하들이 모이고, 이 전하들로 인한 전기장(전계)이 축적층과 공핍층을 만드는 것이다. 이를 유전분극 현상이라 한다. 이는 H영역에서 발생하게 되는데, 도 2에서 상세하세 설명하기로 한다. 한편, 유전율이 크다는 것은 낮은 전압에서도 많은 전하를 유전체 양단에 모을 수 있다는 것을 의미하는 것이고, 이는 낮은 전압에서 소자를 구동할 수 있다는 것을 의미한다. 또한, 본 발명에서의 유전층(120)은 유기물질을 포함하여 유전층(120)의 형성과정을 용액공정으로 수행할 수도 있다.
제1 전도층(160) 및 제2 전도층(140)은 그 중 어느 하나의 층이 소스 전극이고, 나머지 하나의 층이 드레인 전극이다. 제1 전도층(160) 및 제2 전도층(140)은 전도성 고분자 물질을 포함하여 용액공정으로 형성될 수 있다. 또한, 금속 플레이크, 페이스트 등을 포함할 수도 있다. 고분자 전도성 물질 혹은 금속 플레이크, 페이스트 등을 포함하여, 이러한 물질로 트랜지스터의 소스 및 드레인 전극을 형성한 다. 여기서, 고분자 전도성 물질은 용액화하기 쉬워 용액공정을 이용할 수 있기 때문에, 제조 공정을 획기적으로 개선할 수 있는 물질이다. 또한, 금속 플레이크는 티타늄, 니켈-코발트 등 서로 다른 성분으로 이루어진 복합체인데, 저항 성분이 작은 금속에 대하여 상대적으로 더 저항이 작은 다른 금속을 적층하여 접촉 저항을 낮출 수 있다. 페이스트는 금속분말, 금속산화물 분말, 유리분말, 수지 및 가소제, 용제, 계면활성제 등을 균일하게 혼합한 물질로서, 스크린 인쇄법에 의하여 후막으로 형성된다.
반도체층(150)은 유기물을 포함한다. 수직형 트랜지스터는 반도체층(150)이 용액공정으로 제작 가능하도록 유기물을 사용하기 때문에 어큐뮬레이션 모드(accumulation mode)에서 작동을 하게 된다. 한편, 수직형 트랜지스터는 p-type과 n-type으로 구분된다. p-type의 경우에는 주된 수송체가 홀(hole)이 되지만, n-type의 경우에는 전자가 된다. 본 발명에서 사용되는 유기물의 예로서, 현재 p-type 반도체에서 고분자 유기물로 많이 사용되는 펜타센을 예를 들어 설명하기로 한다. 펜타센(pentacene)은 한 줄로 정렬된 5개의 벤젠 고리로 구성되어 있는, 폴리아센류에 속하는 것으로 충분히 큰 공액화된 영역과 양전극 간에 규칙적인 배열로 인해 캐리어(carrier)의 이동이 빠르다. 펜타센은 유기 반도체 채널재료로 많이 사용되며, 용액 가공으로 소자를 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 수직형 트랜지스터의 유전층에서 발생하는 유전분극현상을 설명하기 위한 도면이다.
도 2에 나타난 바와 같이, 본 발명의 일 실시예에 따른 수직형 트랜지스터 (예를 들면, p-type의 트랜지스터)의 동작은, 도 1의 H영역을 그 예로 하여 설명하기로 한다. 우선, 게이트 전극의 역할을 하는 나노선(110)에 전압을 걸어주게 되면 유전층(120)에 의해 유전분극 현상이 발생하게 된다. 이때, 반도체층(150)과 유전층(120)사이에 유전분극 현상에 의하여 홀 채널(300)이 형성되고, 이 홀 채널(300)을 통하여 소스 전극과 드레인 전극 사이에 전류가 흐르게 된다.
도 3은 본 발명의 다른 실시예에 따른 수직형 트랜지스터의 구조를 설명하기 위한 단면도이다.
도 3에 나타난 바와 같이, 본 발명의 다른 실시예에 따른 수직형 트랜지스터는 전도체인 기판(200), 기판(200) 상에 소정 간격으로 배열된 복수 개의 절연층(230), 복수 개의 절연층(230) 상에 수직으로 세워진 복수 개의 나노선(210), 기판(200)의 표면, 절연층(230)의 표면 및 복수 개의 나노선(210)의 표면 상에 기판(200) 및 복수 개의 나노선(210)을 덮도록 형성되는 유전층(220), 복수 개의 나노선(210)의 사이이고, 또한, 기판(200)의 표면 상에 형성된 유전층(220) 상에, 기판(200)과 대략 평행으로 차례로 형성된 제1 전도층(260), 반도체층(250), 제2 전도층(240)을 포함한다.
기판(200)은 전도체 물질을 포함하고, 실리콘 기판, 금속 기판 또는 그 기판에 미소 부분을 도핑한 기판을 사용한다. 또한, 이에 한정되지 않고, 반도체 업계에서 사용되고 있는 다양한 종류의 기판을 사용할 수도 있다.
절연층(230)은 전도체인 기판(200)상에 소정 간격으로 배열되고, 절연층(230) 상에 수직으로 세워진 나노선(210)을 통하여 전류가 흐르지 않도록 하게 한다.
나노선(210), 유전층(220), 제1 전도층(260), 반도체층(250), 제2 전도층(240)의 구조와 이를 구성하는 물질은 도 1의 설명을 참조하기로 한다.
이하, 상기와 같이 구성된 본 발명의 실시예에 따른 수직형 트랜지스터를 제작하는 방법에 대하여 도 4 및 도 5를 참조하여 상세하게 설명하기로 한다.
도 4는 도 1에 나타난 본 발명의 일 실시예에 따른 수직형 트랜지스터를 제작하는 공정을 설명하기 위한 순서도이고, 도 5는 도 3에 나타난 본 발명의 다른 실시예에 따른 수직형 트랜지스터를 제작하는 공정을 설명하기 위한 순서도이다.
도 4에 나타난 바와 같이, 본 발명의 일 실시예에 따른 수직형 트랜지스터를 제작하는 공정은, 부도체인 기판 상에 복수 개의 나노선을 소정 간격으로 수직으로 세우는 제1 단계(S100), 기판의 표면 및 복수 개의 나노선의 표면 상에 기판 및 복수 개의 나노선을 덮도록 유전층을 형성하는 제2 단계(S110), 복수 개의 나노선의 사이이고, 또한, 기판의 표면 상에 형성된 유전층 상에, 기판과 대략 평행으로 차례로 제1 전도층, 반도체층, 제2 전도층을 형성하는 제3 단계(S120 ~ S140)를 포함한다.
제1 단계(S100)에서는 부도체 물질을 포함하는 기판상에 수직으로 복수 개의 나노선을 세운다. 복수 개의 나노선은, 다공성 나노 템플레이트와 같은 수단을 이용하여 자발적으로 형성되는 나노 기공 안에 수직방향으로 성장시키는 방식을 이용하거나, 단결정 기판위에 위치 선택적으로 또는 규칙적으로 배열된 나노선을 수직방향으로 성장시키는 방식 등을 이용하여, 성장된 나노선이 소정 간격으로 세워진 것이다.
제2 단계(S110)에서는, 유전층이 부도체 기판과 복수 개의 나노선의 표면을 덮도록 형성된다. 유전층은 SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층이다. 또한, 유전층은 고분자 유기물을 포함하여 용액공정 즉, 스핀 코팅 또는 잉크젯으로 형성될 수 있다.
제3 단계(S120 ~ S140)에서는, 복수 개의 나노선 사이에 부도체 기판과 평행하게 순차적으로 제1 전도층을 형성하고(S120), 제1 전도층 상에 반도체층을 형성하고(S130), 반도체층 상에 제2 전도층을 형성한다(S140). 또한, 기판의 표면상에 형성된 유전층 상에 형성되어야 한다.
제1 전도층 및 제2 전도층은 그 중 어느 하나의 층이 소스 전극이고, 나머지 하나의 층이 드레인 전극이다. 제1 전도층 및 제2 전도층은 전도성 고분자 물질을 포함하여 용액공정으로 형성될 수 있다. 또한, 금속 플레이크, 페이스트 등을 포함할 수도 있다.
반도체 층은 유기물을 포함하여 용액공정으로 제작할 수 있다. 여기서, 유기물을 포함하는 반도체층을 형성하는 방법으로는, 크게 진공열 증착과, 용매에 유기물을 녹여 회전도포나 잉크젯 방법, 스크린 프린트나 딥핑(dipping) 등의 방법을 이용하는 용액공정이 있다. 용액공정은 진공 장비의 사용을 최소화함으로써, 공정 단가를 낮출 수 있고, 대면적 공정이 가능하며, 잉크젯 방법이나 프린팅 방법의 경우 반도체 물질의 낭비를 최소화할 수 있다. 또한, 용액공정은 저온공정이 가능하 기 때문에 플라스틱 기판에도 쉽게 박막을 형성할 수 있다.
도 5에 나타난 바와 같이, 본 발명의 다른 실시예에 따른 수직형 트랜지스터를 제작하는 공정은, 전도체인 기판 상에 소정 간격으로 복수 개의 절연층을 배열하는 제1 단계(S200), 복수 개의 절연층 상에 복수 개의 나노선을 수직으로 세우는 제2 단계(S210), 기판의 표면 및 복수 개의 나노선의 표면 상에 기판 및 복수 개의 나노선을 덮도록 유전층을 형성하는 제3 단계(S220), 복수 개의 나노선의 사이이고, 또한, 기판의 표면 상에 형성된 유전층 상에, 기판과 대략 평행으로 차례로 제1 전도층, 반도체층, 제2 전도층을 형성하는 제4 단계(S230 ~ S250)를 포함한다.
제1 단계(S200)에서는 전도체 물질을 포함하는 기판상에 절연층을 소정 간격으로 배열한다.
제2 단계(S210)에서는 절연층 상에 수직으로 복수 개의 나노선을 세운다. 절연층 상에 수직으로 세워진 나노선을 통하여 전류가 흐르지 않게 하기 위함이다.
제3 단계(S220) 및 제 4단계(S230 ~ S240)는 도 4에 나타난 제2 단계(S110) 및 제3 단계(S120 ~ S140)와 동일한 과정을 거치게 되므로, 이에 관하여는 도 4에 대한 상술의 기재를 참조하기로 한다.
상기한 바와 같이, 본 발명에 따른 수직형 트랜지스터에 의하면, 용액공정이 가능한 유기물을 유전층 및 반도체 층에 포함시키는 것에 의하여, 수직형 트랜지스터의 제작이 용이하고, 제작비용을 줄일 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체 적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 수직형 트랜지스터의 구조를 설명하기 위한 단면도.
도 2는 본 발명의 일 실시예에 따른 수직형 트랜지스터의 유전층에서 발생하는 유전분극현상에 따라 채널이 형성되는 것을 설명하기 위한 도면.
도 3은 본 발명의 다른 실시예에 따른 수직형 트랜지스터의 구조를 설명하기 위한 단면도.
도 4는 도 1에 나타난 본 발명의 일 실시예에 따른 수직형 트랜지스터를 제작하는 공정을 설명하기 위한 순서도.
도 5는 도 3에 나타난 본 발명의 다른 실시예에 따른 수직형 트랜지스터를 제작하는 공정을 설명하기 위한 순서도.

Claims (20)

  1. 부도체인 기판;
    상기 기판 상에 소정 간격으로 수직으로 세워진 복수 개의 나노선;
    상기 기판의 표면 및 상기 복수 개의 나노선의 표면 상에 상기 기판 및 상기 복수 개의 나노선을 덮도록 형성되는 유전층; 및
    상기 복수 개의 나노선의 사이이고, 또한, 상기 기판의 표면 상에 형성된 유전층 상에, 상기 기판과 대략 평행으로 차례로 형성된 제1 전도층, 반도체층, 제2 전도층;
    을 포함하는 수직형 트랜지스터 소자.
  2. 제1항에 있어서,
    상기 나노선은 게이트 전극이고,
    상기 제1 전도층 및 상기 제2 전도층 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극인,
    수직형 트랜지스터 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 나노선은 탄소 나노 튜브 또는 금속 산화물 나노선인,
    수직형 트랜지스터 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 유전층은, SiO2, SiN4를 포함하고, 고분자 유기물층이거나 또는 상기 고분자 유기물층에 무기 나노 파티클을 도포한 층인,
    수직형 트랜지스터 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 반도체층은 유기물을 포함하고,
    상기 제1 전도층 및 상기 제2 전도층은 전도성 고분자 물질을 포함하는,
    수직형 트랜지스터 소자.
  6. 부도체인 기판 상에 복수 개의 나노선을 소정 간격으로 수직으로 세우는 제1 단계;
    상기 기판의 표면 및 상기 복수 개의 나노선의 표면 상에 상기 기판 및 상기 복수 개의 나노선을 덮도록 유전층을 형성하는 제2 단계; 및
    상기 복수 개의 나노선의 사이이고, 또한, 상기 기판의 표면 상에 형성된 유전층 상에, 상기 기판과 대략 평행으로 차례로 제1 전도층, 반도체층, 제2 전도층을 형성하는 제3 단계;
    를 포함하는 수직형 트랜지스터 소자의 제조 방법.
  7. 제6항에 있어서,
    상기 나노선은 게이트 전극이고,
    상기 제1 전도층 및 상기 제2 전도층 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극인,
    수직형 트랜지스터 소자의 제조 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 나노선은 탄소 나노 튜브 또는 금속 산화물 나노선인,
    수직형 트랜지스터 소자의 제조 방법.
  9. 제6항에 있어서,
    상기 유전층은, SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 상기 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층인,
    수직형 트랜지스터 소자의 제조 방법.
  10. 제6항 또는 제7항에 있어서,
    상기 반도체층은 유기물을 포함하고,
    상기 제1 전도층 및 상기 제2 전도층은 전도성 고분자 물질을 포함하며,
    상기 제3 단계는 용액 공정으로 이루어지는,
    수직형 트랜지스터 소자의 제조 방법.
  11. 전도체인 기판;
    상기 기판 상에 소정 간격으로 배열된 복수 개의 절연층;
    상기 복수 개의 절연층 상에 수직으로 세워진 복수 개의 나노선;
    상기 기판의 표면, 상기 절연층의 표면 및 상기 복수 개의 나노선의 표면 상에 상기 기판 및 상기 복수 개의 나노선을 덮도록 형성되는 유전층; 및
    상기 복수 개의 나노선의 사이이고, 또한, 상기 기판의 표면 상에 형성된 유전층 상에, 상기 기판과 대략 평행으로 차례로 형성된 제1 전도층, 반도체층, 제2 전도층;
    을 포함하는 수직형 트랜지스터 소자.
  12. 제11항에 있어서,
    상기 나노선은 게이트 전극이고,
    상기 제1 전도층 및 상기 제2 전도층 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극인,
    수직형 트랜지스터 소자.
  13. 제11항 또는 제12항에 있어서,
    상기 나노선은 탄소 나노 튜브 또는 금속 산화물 나노선인,
    수직형 트랜지스터 소자.
  14. 제11항에 있어서,
    상기 유전층은, SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 상기 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층인,
    수직형 트랜지스터 소자.
  15. 제11항 또는 제12항에 있어서,
    상기 반도체층은 유기물을 포함하고,
    상기 제1 전도층 및 상기 제2 전도층은 전도성 고분자 물질을 포함하는,
    수직형 트랜지스터 소자.
  16. 전도체인 기판 상에 소정 간격으로 복수 개의 절연층을 배열하는 제1 단계;
    상기 복수 개의 절연층 상에 복수 개의 나노선을 수직으로 세우는 제2 단계;
    상기 기판의 표면 및 상기 복수 개의 나노선의 표면 상에 상기 기판 및 상기 복수 개의 나노선을 덮도록 유전층을 형성하는 제3 단계; 및
    상기 복수 개의 나노선의 사이이고, 또한, 상기 기판의 표면 상에 형성된 유전층 상에, 상기 기판과 대략 평행으로 차례로 제1 전도층, 반도체층, 제2 전도층 을 형성하는 제4 단계;
    를 포함하는 수직형 트랜지스터 소자의 제조 방법.
  17. 제16항에 있어서,
    상기 나노선은 게이트 전극이고,
    상기 제1 전도층 및 상기 제2 전도층 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극인,
    수직형 트랜지스터 소자의 제조 방법.
  18. 제16항 또는 제17항에 있어서,
    상기 나노선은 탄소 나노 튜브 또는 금속 산화물 나노선인,
    수직형 트랜지스터 소자의 제조 방법.
  19. 제16항에 있어서,
    상기 유전층은, SiO2, SiN4를 포함하고, 고분자 유기물 절연층이거나 또는 상기 고분자 유기물 절연층에 무기 나노 파티클을 도포한 층인,
    수직형 트랜지스터 소자의 제조 방법.
  20. 제16항 또는 제17항에 있어서,
    상기 반도체층은 유기물을 포함하고,
    상기 제1 전도층 및 상기 제2 전도층은 전도성 고분자 물질을 포함하며,
    상기 제4 단계는 용액 공정으로 이루어지는,
    수직형 트랜지스터 소자의 제조 방법.
KR1020080091931A 2008-09-19 2008-09-19 수직형 트랜지스터 소자 KR101018294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080091931A KR101018294B1 (ko) 2008-09-19 2008-09-19 수직형 트랜지스터 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080091931A KR101018294B1 (ko) 2008-09-19 2008-09-19 수직형 트랜지스터 소자

Publications (2)

Publication Number Publication Date
KR20100032990A true KR20100032990A (ko) 2010-03-29
KR101018294B1 KR101018294B1 (ko) 2011-03-04

Family

ID=42182020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080091931A KR101018294B1 (ko) 2008-09-19 2008-09-19 수직형 트랜지스터 소자

Country Status (1)

Country Link
KR (1) KR101018294B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083694A (ko) * 2018-01-04 2019-07-15 삼성디스플레이 주식회사 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327496B1 (ko) * 2000-06-27 2002-03-15 윤종용 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
DE10250984A1 (de) * 2002-10-29 2004-05-19 Hahn-Meitner-Institut Berlin Gmbh Feldeffekttransistor sowie Verfahren zu seiner Herstellung
KR100666187B1 (ko) * 2004-08-04 2007-01-09 학교법인 한양학원 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083694A (ko) * 2018-01-04 2019-07-15 삼성디스플레이 주식회사 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법

Also Published As

Publication number Publication date
KR101018294B1 (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
KR100770258B1 (ko) 유기 박막트랜지스터 및 그의 제조 방법
US6919119B2 (en) Electronic and opto-electronic devices fabricated from nanostructured high surface to volume ratio thin films
US10790335B2 (en) Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
US20100127242A1 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
US9548464B2 (en) N-type thin film transistor
KR101198301B1 (ko) 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법
WO2007080575A1 (en) Transistor structures and methods of fabrication thereof
US20110114914A1 (en) Field effect transistor and circuit device
JP2006505119A (ja) 電界効果トランジスタおよび該電界効果トランジスタの製造方法
KR20120100630A (ko) 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
CN101192623A (zh) 具有双层电极的有机薄膜晶体管
US20180175297A1 (en) Screen Printing Systems and Techniques for Creating Thin-Film Transistors Using Separated Carbon Nanotubes
US20110058126A1 (en) Semiconductor element, method of manufacturing fine structure arranging substrate, and display element
US8927967B2 (en) Electrochemically-gated field-effect transistor, methods for its manufacture and use thereof
CN106711330B (zh) 一种有机薄膜晶体管及其制造方法
CN110137356A (zh) 薄膜晶体管及其制作方法、电子装置
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US7462864B2 (en) Thin film transistor and manufacturing method thereof, and liquid crystal display device having thin film transistor and manufacturing method thereof
KR101018294B1 (ko) 수직형 트랜지스터 소자
US10192930B2 (en) Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
CN105609561A (zh) 一种石墨烯射频晶体管及其制作方法
US9640770B2 (en) N-type thin film transistor
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
KR20210029332A (ko) 섬유형 박막 트랜지스터 및 그 제조 방법
CN104393036A (zh) 一种三维碳纳米线晶体管结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee