KR20100030674A - 박막 트랜지스터 회로, 발광 표시장치, 및 그 구동방법 - Google Patents

박막 트랜지스터 회로, 발광 표시장치, 및 그 구동방법 Download PDF

Info

Publication number
KR20100030674A
KR20100030674A KR1020107002892A KR20107002892A KR20100030674A KR 20100030674 A KR20100030674 A KR 20100030674A KR 1020107002892 A KR1020107002892 A KR 1020107002892A KR 20107002892 A KR20107002892 A KR 20107002892A KR 20100030674 A KR20100030674 A KR 20100030674A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrical stress
voltage
light emitting
Prior art date
Application number
KR1020107002892A
Other languages
English (en)
Other versions
KR101166424B1 (ko
Inventor
히사에 시미즈
카츠미 아베
료 하야시
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20100030674A publication Critical patent/KR20100030674A/ko
Application granted granted Critical
Publication of KR101166424B1 publication Critical patent/KR101166424B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

TFT의 사용시에 있어서의 전기적 스트레스의 TFT 특성에 대한 영향을 억제하기 위해서, 본 발명에 따른 발광 표시장치는, 유기 EL 소자와, 이 유기 EL 소자를 구동하는 구동회로를 구비한다. 구동회로는 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 가역적으로 변화하는 박막 트랜지스터를 각각 갖는 복수의 화소와, 박막 트랜지스터의 게이트 전위를, 소스 전위보다 높게 설정하는 전압인가유닛을 포함한다. 전압인가유닛은, 스레숄드 전압이 전기적 스트레스에 대하여 포화하는 영역에서 박막 트랜지스터를 구동하도록, 박막 트랜지스터의 비구동시에 게이트 단자와 소스 단자 사이에 전기적 스트레스를 인가한다.

Description

박막 트랜지스터 회로, 발광 표시장치, 및 그 구동방법{THIN FILM TRANSISTOR CIRCUIT, LIGHT EMITTING DISPLAY APPARATUS, AND DRIVING METHOD THEREOF}
본 발명은, 박막 트랜지스터 회로, 발광 표시장치 및 그 구동방법에 관한 것이다. 특히, 본 발명에 따른 발광 표시장치 및 그 구동방법은, 발광소자와 이 발광소자에 전류를 공급하기 위한 구동회로로 각각 구성된 화소들을 매트릭스형으로 포함하는 발광 표시장치와 그 구동방법에 각각 적절히 사용된다. 여기에서, 발광소자로서는 예를 들면 유기 EL(electroluminescence) 소자를 사용할 수 있다는 점에 유념해야 한다.
최근, 유기 EL 소자를 발광소자로서 사용하는 유기 EL 디스플레이의 연구 및 개발이 진척되고 있다. 이와 같은 유기 EL 디스플레이에서는, 유기 EL 소자의 수명을 연장시키기 위해서, 또 고품질의 화질을 실현하기 위해서, 각 화소에 구동회로를 구비한 액티브 매트릭스(Active-Matrix, 이하 AM이라고 한다)형 유기 EL 디스플레이가 일반적으로 이용되고 있다. 이 구동회로는, 유리, 플라스틱 등의 기판 위에 형성된 박막 트랜지스터(Thin-Film-Transistor, 이하 TFT라고 한다)로 구성된다. 유기 EL 디스플레이에서는, 기판과 구동회로부분을 함께 백플레인(back plane)이라고 부른다.
유기 EL 디스플레이용의 백플레인의 TFT로서, 비정질 실리콘(이하 a-Si라고 한다), 다결정 실리콘(이하 p-Si라고 한다) 등이 연구되고 있다. 또한, 최근에는, 새롭게 아모퍼스 산화물 반도체(이하, AOS라고 한다)를 TFT의 채널층으로서 사용하는 TFT가 제안되고 있다. 여기에서, AOS 재료로서는, 예를 들면 비정질 In(indium)-Ga(gallium)-Zn(zinc)-O(oxide)(이하, a-IGZO라고 한다)이 사용된다. 또한, AOS 재료로서는, 예를 들면 Zn(zinc)-In(indium)-O(oxide)(이하, a-ZIO라고 한다)도 사용된다. AOS를 채널층으로서 사용하는 TFT는, a-Si TFT의 10배이상의 이동도를 갖고, 또한 비정질성에 기인하는 높은 균일성을 갖는다고 생각된다. 따라서, AOS를 채널층으로서 사용하는 TFT는, 디스플레이용 백플레인의 TFT로서 유망하다. AOS를 채널층으로서 사용하는 TFT는 예를 들면 "Nomura, et al., Room-Temperature Fabrication of Transparent Flexible Thin Film Transistors using Amorphous Oxide Semiconductors, Nature，vol.432, pp.488-492 (2004)" 및 "Yabuta, et al., High-Mobility Thin-Film Transistor with Amorphous InGaZnO4 Channel Fabricated by Room Temperature RF-magnetron Sputtering, Appl. Phys. Lett. (APL), 89, 112123 (2006 )"에 기재되어 있다.
어떤 경우에는, AM형 유기 EL 디스플레이로 고품질의 표시를 실현하는 경우에 몇 가지의 과제, 좀더 구체적으로, (1) 유기 EL 소자의 전압-휘도 특성의 시간에 따른 변화, (2) 구동회로의 구성요소인 TFT의 특성 변화, (3) 전기적 스트레스에 의한 TFT의 특성 변화 등이 있다.
여기에서, 구동회로에 AOS-TFT를 사용할 경우, AOS-TFT의 균일성이 높고, AOS-TFT로부터 유기 EL 소자에 공급된 전류를 제어하기 위한 구동회로를 채용하기 때문에, 상기의 과제 (1) 및 (2)를 개선할 수 있다.
한편, AOS-TFT의 특성은, 전기적 스트레스에 의해 변화하기 때문에, 상기의 과제(3)가 여전히 존재한다.
본 발명의 목적은, 전기적 스트레스에 의한 TFT의 특성 변화에 따른 표시 품질의 저하를 억제하는 것에 있다.
게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 박막 트랜지스터를 포함하는 박막 트랜지스터 회로의, 본 발명의 구동방법은, 상기 스레숄드 전압이 상기 전기적 스트레스에 대하여 포화하는 영역에서 상기 박막 트랜지스터를 구동하도록, 상기 박막 트랜지스터의 비구동시에 상기 게이트 단자와 상기 소스 단자 사이에 상기 전기적 스트레스를 인가하는 단계를 포함하는 것을 특징으로 한다.
또한, 발광소자와 상기 발광소자를 구동하는 구동회로를 각각 갖는 복수의 화소를 구비한 발광 표시장치의, 본 발명의 구동방법은, 상기 구동회로는 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 적어도 한 개의 박막 트랜지스터를 포함하고, 상기 구동방법은, 상기 스레숄드 전압이 상기 전기적 스트레스에 대하여 포화하는 영역에서 상기 박막 트랜지스터를 구동하도록, 상기 발광 표시장치의 비표시 기간에 있어서, 상기 박막 트랜지스터의 게이트 단자와 소스 단자 사이에 상기 전기적 스트레스를 인가하는 단계를 포함하는 것을 특징으로 한다.
또한, 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 박막 트랜지스터와, 상기 전기적 스트레스로서 상기 박막 트랜지스터의 게이트 단자와 소스 단자 사이에 전압을 인가하는 전압인가유닛을 포함하는, 본 발명의 박막 트랜지스터 회로는, 상기 전압인가유닛이 상기 스레숄드 전압이 상기 전기적 스트레스에 대하여 포화하는 영역에서 상기 박막 트랜지스터를 구동하도록, 상기 박막 트랜지스터의 비구동시에 상기 게이트 단자와 상기 소스 단자 사이에 상기 전기적 스트레스를 인가하는 것을 특징으로 한다.
또한, 발광소자와 상기 발광소자를 구동하는 구동회로를 각각 갖는 복수의 화소를 포함하는, 본 발명의 발광 표시장치는, 상기 구동회로가 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 박막 트랜지스터와, 상기 전기적 스트레스로서 상기 박막 트랜지스터의 게이트 단자와 소스 단자 사이에 전압을 인가하는 전압인가유닛을 포함하고, 상기 전압인가유닛은, 상기 스레숄드 전압이 상기 전기적 스트레스에 대하여 포화하는 영역에서 상기 박막 트랜지스터를 구동하도록, 상기 발광 표시장치의 비표시 기간에 있어서, 상기 박막 트랜지스터의 게이트 단자와 소스 단자 사이에 상기 전기적 스트레스를 인가하는 것을 특징으로 한다.
본 발명에 의하면, 스레숄드 전압이 전기적 스트레스에 대하여 포화하는 영역에서 박막 트랜지스터(TFT)를 사용할 수 있기 때문에, 전기적 스트레스에 의한 TFT의 특성 변화의 영향을 억제할 수 있다.
본 발명의 그 외의 특징들은 첨부도면을 참조하면서 이하의 예시적인 실시예의 설명으로부터 밝혀질 것이다.
도 1은 본 발명의 실시예 1에 있어서의 a-IGZO TFT의 구성 1(Si 기판 위)을 도시한 도면이다.
도 2는 본 발명의 실시 예 1에 있어서의 a-IGZO TFT의 구성 1의 Id-Vg(drain current versus gate voltage) 특성을 도시한 도면이다.
도 3은 본 발명의 실시 예 1에 있어서의 a-IGZO TFT의 구성 1의 전기적인 스트레스에 의한 스레숄드 변화를 도시한 도면이다.
도 4는 본 발명의 실시 예 1에 있어서의 a-IGZO TFT의 구성 1의 변화 상태로부터의 회복 특성을 도시한 도면이다.
도 5는 본 발명의 실시 예 1에 있어서의 a-IGZO TFT의 구성 1의 스트레스 변화의 게이트 전압 의존을 도시한 도면이다.
도 6은 본 발명의 실시 예 1에 있어서의 a-IGZO TFT의 구성 1의 복수의 Id-Vg 특성을 도시한 도면이다.
도 7은 본 발명의 실시 예 1에 있어서의 a-IGZO TFT의 구성 2(유리 기판 위)을 도시한 도면이다.
도 8은 본 발명의 실시 예 1에 있어서의 화소 회로를 도시한 도면이다.
도 9는 박막 트랜지스터의 드레인 및 소스 전위를 게이트 전위로 낮추도록 전압을 인가하는 경우를 나타내는 회로도다.
도 10은 드레인 전압을 변경하는 경우의 스레숄드 전압의 변화를 도시한 도면이다.
도 11은 본 실시예의 유기 EL 디스플레이 장치의 화소영역을 도시한 도면이다.
본 발명자 등은, AOS-TFT(amorphous oxide semiconductor-thin film transistor)의 평가를 진척시킴으로써 이하의 지견을 얻었다.
즉, AOS-TFT는, 전기적 스트레스에 의해 스레숄드 전압이 시프트한다고 하는 성질을 갖지만, 이 스레숄드 전압의 시프트는 일시적으로 포화하는 경향이 있다. 스레숄드 전압의 시프트는, 게이트 전위가 소스 전위보다 높은 경우에 나타난다. AOS-TFT의 스레숄드 전압의 시프트에 관해서는, 전기적 스트레스를 제거하고 일정 기간 AOS-TFT를 방치함으로써 전기적 스트레스를 인가하기 전의 상태로 되돌아가는 성질이 있다. 즉, 본 발명에 따른 AOS-TFT는 전기적 스트레스를 인가 및 제거함으로써 AOS-TFT의 스레숄드 전압이 가역적으로 변화하는 성질에 의거하여 제안되었다. 본 발명은, 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 TFT에 적용할 수 있고, AOS-TFT에 한정하는 것은 아니다.
이하, 본 발명의 실시예로서, 구동회로가 a-IGZO을 채널층으로 하는 AOS-TFT를 갖고, 유기 EL 소자가 발광소자로서 기능하는 유기 EL 디스플레이 장치(발광 표시장치로서 기능)에 관해서 설명한다.
그렇지만, 본 발명은 a-IGZO 이외의 AOS를 반도체로 하는 발광 표시장치나, 유기 EL 소자 이외의 발광소자, 예를 들면 무기 EL 소자를 사용하는 발광 표시장치에도 적용할 수 있다. 또, 본 발명은 채널층으로서 비정질 산화물 반도체를 사용하는 TFT를 갖는 박막 트랜지스터 회로에도 널리 사용할 수 있다.
본 발명의 박막 트랜지스터 회로는, 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 박막 트랜지스터와, 이 박막 트랜지스터의 게이트 단자와 소스 단자 사이에 전기적 스트레스로서 전압을 인가하는 전압인가유닛을 갖는다. 전압인가유닛은, 스레숄드 전압이 전기적 스트레스에 대하여 포화하는 영역에서 박막 트랜지스터를 구동하도록 박막 트랜지스터의 비구동시에 게이트 단자와 소스 단자 사이에 전기적 스트레스를 인가한다. 구체적으로는, 박막 트랜지스터에 있어서의 게이트 전위가 소스 전위보다도 높게 되도록, 게이트 단자와 소스 단자 사이에 전압을 인가한다. 또한, 전기적 스트레스를 인가할 때에, 박막 트랜지스터에 있어서의 게이트 전위를 드레인 전위와 같게 또는 보다 높게 설정해도 된다.
박막 트랜지스터의 소스 단자에 게이트 전위에 대해서 낮게 하도록 전압을 인가해도 된다. 도 9는 박막 트랜지스터에 있어서의 게이트 전위에 드레인 및 소스 전위를 낮게 하도록 전압을 인가하는 경우를 나타내는 회로도다. 전압인가유닛은 2개의 스위치와 2개의 전원 Vsa 및 Vda로 구성된다. 박막 트랜지스터를 일반적으로 사용할 때에는 게이트 단자에 전압 Vg를 인가하고, 드레인 단자에 전압 Vd를 인가하며, 소스 단자에 전압 Vs를 인가한다. 또한, 박막 트랜지스터를 사용하기 전에는, 게이트 단자에 전압 Vg을 인가한 상태로 소스 단자측의 전원 Vsa의 스위치를 ON하고, 소스 단자에 전압 Vs(Vg > Vs)을 인가함으로써 게이트 전위 Vg을 소스 전위 Vs보다도 높게 유지할 수 있다. 이 경우에, 드레인 단자측의 전원 Vda의 스위치를 ON하여, 드레인 단자에 전압 Vd를 인가해도 된다(Vg > Vd 또는 Vg =Vd라고 한다).
또한, 발광 표시장치 이외의 AOS-TFT를 사용한 AM형 디바이스로서는, 예를 들면 감압소자를 사용한 압력 센서나, 감광 소자를 사용한 광센서 등에도 적용할 수 있어, 같은 효과를 얻을 수 있다.
본 발명에 기술된 비정질은, X선 회절에 있어서 명확한 피크가 관찰되지 않는다는 것을 말한다.
본 발명의 유기 EL 디스플레이 장치는, 유기 EL 소자와, 이 유기 EL 소자를 구동하는 구동회로를 갖는 복수의 화소를 갖는다. 구동회로 내에는, 유기 EL 소자에 공급하는 전류를 제어하는 드라이버 a-IGZO TFT와, 드라이버 TFT의 접속을 변경하는 1개 또는 복수의 스위치를 적어도 구비한다. 또한, 표시 기간에 있어서, 드라이버 TFT는, 전기적 스트레스에 대하여 스레숄드 전압이 포화하고 있는 영역에서 동작한다. 본 실시예에 있어서, 스레숄드 전압이 포화하고 있는 영역은, 전기적 스트레스에 대한 박막 트랜지스터의 스레숄드 전압의 변화율이 작은 영역을 의미한다. 여기에서, 스레숄드 전압의 변화율이 작은 영역이란, 전기적 스트레스에 대한 스레숄드 전압의 변화가 박막 트랜지스터의 구동에 영향을 주지 않는 영역을 말한다.
본 실시예의 유기 EL 디스플레이 장치에 있어서, 비발광 기간 중에, 예를 들면 디스플레이의 스위치가 오프되어 있는 경우에, 스위치를 개폐해서, 드라이버 TFT에 있어서의 게이트 단자에 하이 레벨 전압을 인가하고, 소스 및 드레인 단자에 로우 레벨 전압을 인가한다. 이 동작에 따라, 드라이버 TFT에는, 전기적 스트레스가 계속해서 인가되기 때문에, 드라이버 TFT가, 스레숄드 전압의 시프트를 회복하는 일없이, 포화된 영역을 유지할 수 있다. 전기적 스트레스의 인가에 관해서는, 연속적으로 혹은 단속적으로 전압을 (예를 들면 펄스를 여러 번)인가해도 된다.
그 후, 다시 표시 동작을 행하면, 드라이버 TFT는, 스레숄드 전압이 포화되어 있는 영역에서 동작하게 된다. 따라서, 본 실시예의 유기 EL 디스플레이에서는, TFT에 있어서의 전기적 스트레스에 대한 스레숄드 전압의 시프트를 작은 레벨로 줄이는 것이 가능해서, 표시 품질의 저하를 억제할 수 있다.
또한, 본 발명의 유기 EL 디스플레이 장치는, 디스플레이 장치를 제조한 후에, 드라이버 TFT에 전압을 인가하는 동작을, 적어도 디스플레이 장치의 사용 시작의 48시간 전까지, 좀더 바람직하게는 디스플레이 장치의 사용 시작 24시간 전까지 행하는 것이 바람직하다. 본 동작을 실행함으로써, 드라이버 TFT는, 표시 장치의 사용 시작 시간으로부터, 전기적 스트레스에 대하여 스레숄드 전압이 포화하고 있는 영역에서 동작하는 것이 가능하다.
또한, 본 실시예의 유기 EL 디스플레이 장치는, 부속의 배터리를 구비하는 것이 보다 바람직하다. 부속의 배터리를 구비함으로써, 디스플레이 장치가 이동 중의 외부 전원에 접속되어 있지 않은 경우에도, 전기적 스트레스를 인가하는 동작을 실행하는 것이 가능하다. 드라이버 TFT에 전압을 인가하는 동작은, 전류의 공급을 대부분 필요로 하지 않기 때문에, 동작 중의 전력 소비가 적다.
(실시 예 1)
우선, 본 실시예에 사용하는 a-IGZO를 채널층으로 하는 TFT의 특성에 대해서 설명한다.
a-IGZO TFT의 제조 방법을 이하에 나타낸다.
도 1에 나타나 있는 바와 같이, P(phosphorus) 혹은 As(arsenic) 등의 불순물을 고농도로 주입한 Si 기판(30) 위에 두께 100nm의 열산화 Si02 절연막(20)을 형성한다. 여기에서는, Si 기판(30)의 일부가 게이트 전극을 구성한다.
그 후에, 실온에서, 다결정 IGZO를 타겟으로 해서 스퍼터 증착법(sputter deposition method)에 의해, 두께 50nm의 a-IGZO막(10)을 증착한다. 다음에, 포토리소그래피법과 희염산에 의한 웨트 에칭에 의해, a-IGZO막(10)을 패터닝해서 채널층을 형성한다.
그 다음에, 레지스트를 포토리소그래피법에 의해 패터닝하여, EB(electron beam) 증착법에 의해, Ti층(5nm)(50) 및 Au층(40nm)(40)을 증착한 후에, 리프트 오프(lift-off)법에 의해 Au/Ti의 소스 및 드레인 전극을 형성한다.
그리고 나서, 300℃의 온도에서 1시간 동안 어닐링(annealing) 처리를 더 행한다.
상기 처리에 의하면, 도 1에 나타나 있는 바와 같이 a-IGZO TFT를 형성할 수 있다.
상술한 제작 방법으로 취득 가능한 a-IGZO TFT의 전기적 특성을 나타낸다.
도 2는, 본 TFT의 Id-Vg 특성을 나타낸다. 채널폭이 80㎛, 채널 길이가 10㎛, 스레숄드 전압이 -0.1V, 이동도가 18cm2/Vs인 본 TFT는, 일반적인 a-Si TFT보다도 10배 이상 큰 이동도를 갖는다.
본 TFT에, 게이트 단자와 드레인 단자 사이의 부분을 단락하고, 드레인 단자와 소스 단자 사이에 정전류 27㎂를 인가했을 경우의 스레숄드 전압 변화(△VTH)를 도 3에 나타낸다. 도 3의 횡축은 전기적 스트레스를 인가하는 시간을 나타낸다. 이때, 게이트 전위를 소스 전위보다 높게 한다. 또한, 게이트 전위는 드레인 전위와 같게 한다. 예를 들면, 도 3의 횡축에 표기된 5E+04는 5×104을 나타낸다.
이 경우, 게이트 단자와 드레인 단자에는 정전압을 인가한다. 또한, 드레인 단자와 소스 단자 사이에 정전류가 흐르도록, 소스 단자에 가변의 전원을 설치한다. 즉, 드레인 단자와 소스 단자 사이에 전류가 흐르고, 이 전류는, 게이트 단자와 소스 단자 간의 전위차에 의해 결정되기 때문에, 드레인 단자와 소스 단자 사이에 흐르는 전류가 정전류가 되도록 소스 단자에 설치된 전원의 전압을 조정한다.
그리고, 게이트 단자의 전압이 소스 단자의 전압보다도 크다는 사실에 의거해, TFT에는 전기적 스트레스가 인가된다. 이 경우, TFT의 스레숄드 전압은 서서히 증가하게 된다. 따라서, 드레인 단자와 소스 단자 사이에 흐르는 전류를 정전류로 설정하기 위해서는, 게이트 단자와 소스 단자 간의 전위차를 증가시킬 필요가 있다. 그 때문에, 스트레스 인가 시간이 증가함에 따라, 소스 단자에 설치한 전원의 전압이 작은 전압이 되도록 조정하고 있다.
20시간(약 70000초)을 경과한 시간으로부터 60시간을 경과한 시간까지의 기간 동안 스레숄드 전압 변동이 약 1V인 것과 비교하면, 측정 개시 시간으로부터 약 70000초를 경과한 시간까지의 기간 동안은 스레숄드 전압이 약 3V 변화한다. 따라서, 스트레스 인가 시간이 어떤 특정 레벨에 도달하면, 전기적 스트레스에 의한 스레숄드 전압의 변화율이 일정한 레벨에 가까워진다고 생각된다. 도 3의 경우에는, 예를 들면, 스레숄드 전압 변동이 약 1V인 영역(약 70000초를 경과한 후)이 스레숄드 전압의 포화 영역이며, 이 영역에서 TFT가 구동된다.
부수적으로, 도 3은 비정질 산화물 반도체를 사용한 박막 트랜지스터에 전기적 스트레스를 인가했을 경우의, 스트레스 인가 시간과 스레숄드 전압과의 관계의 일례를 나타낸다. 스트레스 인가 시간과 스레숄드 전압과의 관계는, 사용하는 비정질 산화물 반도체의 특성과 스트레스 인가 조건(전압, 온도 등)에 의존해서 변동한다.
상술한 방법으로 취득한 별도의 a-IGZO TFT(채널 폭이 180㎛, 채널 길이가 30㎛)에, 게이트 전압이 12V, 드레인 전압이 6V, 소스 전압이 OV인 전기적 스트레스를 800초 동안 인가한 전후의 Id-Vg 특성의 파형을 도 4에 나타낸다. 그 후에 2일 동안 어두운 장소에 보관한 후의 같은 TFT의 Id-Vg 특정의 파형을 마찬가지로 도 4에 나타낸다. 이 도 4에 의하면, 2일(48시간) 동안 어두운 장소에 보관하는 경우에는, 전기적 스트레스에 의한 스레숄드 전압의 변화가 회복한다. 즉, 전기적 스트레스에 의한 영향이 48시간 이하의 기간 동안 남아 있는 것을 나타낸다. 따라서, 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 가역적으로 변화하는 것을 알 수 있다.
또한, 상술한 방법으로 취득한 별도의 a-IGZO TFT(채널폭이 180㎛, 채널 길이가 30㎛)에, 드레인 전압을 6V로, 소스 전압을 GND로 고정하여 몇 개의 게이트 전압에 있어서 전기적 스트레스를 400초 동안 인가한다. 게이트 전압은, -12V, -6V, 4V, 8V, 및 12V의 5종류다. 전기적 스트레스에 의한 스레숄드 전압 변화를 도 5에 나타낸다. 이 도 5에 의하면, 스레숄드 변화는, 게이트 전압이 소스 전압보다도 낮은 경우(OV 이하)에는, 거의 관측되지 않는다. 또한, 게이트 전압이 소스 전압 및 드레인 전압(12V)보다도 높은 경우에는, 스레숄드 변화가 가장 큰 변화가 되게 된다.
또한, a-IGZO TFT(채널폭이 180㎛, 채널 길이가 30㎛)에, 게이트 전압을 20V로, 소스 전압을 GND로 고정하고, 몇 개의 드레인 전압에 있어서 전기적 스트레스를 400초 동안 인가한다. 드레인 전압을 변화시켰을 경우의 스레숄드 전압 변화를 도 10에 나타낸다. 이 도 10에 의하면, 스레숄드 변화는, 드레인 전압이 게이트 전압(20V)에 근접함에 따라 작아지는 것을 알 수 있다.
부가적으로, 상술한 방법에 의해 취득된, 채널폭 180㎛, 채널길이 30㎛의 a-IGZO-TFT의 Id-Vg 특성을 도 6에 나타낸다. 도 6은, 8개의 TFT의 Id-Vg 특성을 오버라이팅(overwriting)한 도면이고, 오버라이팅된 특성은 거의 1개의 특징으로 보여질 수 있을 때 그 특성의 균일성이 좀더 높은 레벨이 된다.
이상의 특성을 나타내는 a-IGZO TFT를 사용하여, 이하와 같은 방법에 의해, 도 7에 나타낸 유기 EL 디스플레이 장치를 제작한다.
유리 기판(60) 위에, 우선, 게이트 선 및 게이트 전극으로서, Ti층(50-1), Au층(40-1), 및 Ti층(51-1)으로 구성된 Ti/Au/Ti 적층막을 증착법으로 증착한다. 그 Ti/Au/Ti 적층막의 패턴 형성은, 포토리소그래피법과 리프트 오프법을 사용하여 행해진다.
다음에, 절연층(21)으로서, 스퍼터링법에 의해 Si02막을 증착한다. 그 Si02막의 패턴 형성은, 포토리소그래피법과, 버퍼드 플루오르화 수소산(buffered hydrofluoric acid)을 이용한 웨트 에칭법에 의해 행해진다.
계속해서, 채널층으로서, 스퍼터링법에 의해 a-IGZO막(10)을 형성한다. 그 a-IGZO막(10)의 패턴형성은, 포토리소그래피법과, 희염산을 이용한 웨트 에칭법에 의해 행해진다.
계속해서, 데이터 배선 및 소스-드레인 전극으로서, Ti층(50-2), Au층(40-2), 및 Ti층(51-2)으로 구성된 Ti/Au/Ti 적층막을 증착법에 의해 증착한다. 그 Ti/Au/Ti 적층막의 패턴형성은, 포토리소그래피법과 리프트 오프법을 사용해서 행해진다.
계속해서, 층간 절연막으로서, Si02막(52)을 증착한다. 그 Si02막(52)의 패턴형성은, 포토리소그래피법과, 버퍼드 플루오르화 수소산을 이용한 웨트 에칭법에 의해서 행해진다.
계속해서, 평탄화막으로서, 감광성 폴리이미드막(70)을 스핀 코트법에 의해 증착한다. 이 감광성 폴리이미드막(70)의 패터닝은, 감광성 폴리이미드를 사용하고 있기 때문에, 포토리소그래피법으로 노광 처리를 실행하고 박리 처리를 실행함으로써 행해질 수 있다.
계속해서, 유기 EL 소자를 형성한다.
우선, 애노드 전극으로서, 스퍼터링법에 의해 ITO(indium tin oxide)막(80)을 증착한다. 그 ITO(80)의 패턴 형성은, 포토리소그래피법과 ITO박리액을 이용한 웨트 에칭법 또는 드라이 에칭법에 의해서 행해진다.
계속해서, 소자분리막으로서, 감광성 폴리이미드막(71)을 스핀 코트법에 의해 증착한다. 이 감광성 폴리이미드막(71)의 패터닝은, 감광성 폴리이미드를 사용하기 때문에, 포토리소그래피법에 의해 노광 처리를 실행하고 박리 처리를 실행함으로써 행해질 수 있다.
계속해서, 발광층으로서, 증착법에 의해 유기막(90)을 증착한다. 그 유기막(90)의 패턴 형성은, 금속 마스크법에 의해서 행해진다.
계속해서, 캐소드 전극(100)으로서, 증착법에 의해 Al막을 증착한다. 그 Al막의 패턴 형성은, 금속 마스크법에 의해서 행해진다.
최후에, 유리 기판(61)을 이용해서 유리 밀봉을 행함으로써 유기 EL 디스플레이 장치를 제작할 수 있다(도 7).
본 실시예의 유기 EL 디스플레이 장치의 화소 회로를 도 8에 나타낸다. 화소 회로는 유기 EL 소자(OLED(organic light emitting diode))을 제외하고 파선으로 둘러싸인 회로 구성부다. 또, 본 실시예의 유기 EL 디스플레이 장치의 화소 영역을 도 11에 나타낸다. 도 11에 있어서, 참조부호 S1∼S6은 전압인가유닛을 동작시키는 기능을 하는 스위치를 나타내고, 화소는 유기 EL 소자(OLED)와 화소 회로로 이루어진다. 본 실시예에 있어서, 구동회로로서 기능하는 화소 회로는, 3개의 a-IGZO TFT(TFT1, TFT2, TFT3)로 구성되고, TFT1의 게이트 단자와 소스 단자 사이에는 커패시터 C가 존재한다. TFT1은, 유기 EL 소자(OLED)에 공급하는 전류를 제어하기 위한 드라이버 TFT이며, TFT2 및 TFT3은, 스위치로서 동작한다.
우선, 본 실시예의 일반적인 표시 기간에 있어서의 동작을 설명한다. 여기에서는, m행 n열로 정의된 장소에 위치된 화소의 동작을 설명하지만, 다른 화소의 동작도 상술한 화소의 동작과 같다. 일반적인 표시 기간에 있어서는, 스위치 S1∼S6가 OFF 상태로 있다.
주사선 SLm이 선택되는 기간에 있어서, 주사선 SLm에는 하이 레벨의 전압이 인가되고, TFT2 및 TFT3가 ON 된다. 그 선택 기간 중에, 데이터선 DLn으로부터 TFT2을 통해서 TFT1의 게이트 단자에 계조 전압이 인가된다. 또, GND선으로부터 TFT3을 통해서 TFT1의 소스 단자에 GND 전압이 인가된다. 그 후에, 다음 단계의 주사선이 선택되면, 주사선 SLm에는 로우 레벨의 전압이 인가되고, TFT2 및 TFT3이 OFF 된다. 이때, TFT1의 게이트 단자와 소스 단자 간의 전압에 관해서는, 커패시터 C에 의해, 선택 기간에 있어서의 계조 전압이 유지된다. TFT1이 포화 영역에서 동작하는 한, 계조 전압에 의해, TFT1에 흐르는 전류가 결정된다. 따라서, 본 계조 전압의 크기에 의해, OLED에 공급하는 전류, 즉, OLED의 휘도를 제어하는 것이 가능하다.
상술한 주사선의 선택은, 디스플레이상의 모든 주사선에 대하여, 1초마다 60회 행해진다. 즉, 1프레임 기간은, 1/60초이다.
다음에 본 실시예의 비표시 기간에 있어서의 동작을 설명한다. m행 n열로 정의된 장소에 위치된 화소의 동작에 대하여 설명하지만, 다른 화소의 동작도 상술한 화소의 동작과 같다.
본 실시예의 유기 EL 디스플레이 장치에 있어서는, 비표시 기간의 적어도 일부에 있어서, 모든 주사선 SLm 및 데이터선 DLn이 선택되고, TFT2 및 TFT3은, ON 된다. 또한, 데이터선 DLn에는 스위치 S4∼S6을 ON하면, GND 전압보다도 높은 정전압 VB이 인가된다. 한층 더, TFT1의 드레인 전압, 즉, Vdd 전압을, 스위치 S1∼S3을 ON해서 GND 전압으로 설정한다.
이때, OLED에는 전류가 흐르지 않지만, 전기적 스트레스가 TFT1에 계속해서 인가된다. 이 때문에, TFT1은, 전기적 스트레스에 대한 스레숄드 전압의 값이 포화하고 있는 상태로 유지된다.
이상의 동작을 행함으로써, 본 발명의 유기 EL 디스플레이 장치는, a-IGZO TFT를, 전기적 스트레스에 대한 스레숄드 전압의 포화 영역에서 동작시키는 것이 가능하다. 이 결과, 전기적 스트레스에 기인하는 화질의 저하를 억제할 수 있다.
TFT2 및 TFT3는 스위치로서 동작하기 때문에, 스레숄드 전압이 시프트해도, TFT의 구동 전압을 미리 소정의 값으로 설정하면 TFT를 구동할 수 있다. 따라서, TFT2 및 TFT3에 대해서는 반드시 전기적 스트레스를 인가할 필요가 없지만, TFT의 구동 전압을 정전압으로 설정하고 싶은 경우, 즉 스레숄드 전압의 변화에 의한 영향을 억제하고 싶은 경우에는, TFT1의 경우와 마찬가지로 전기적 스트레스를 인가해도 된다.
(실시예 2)
본 실시예의 유기 EL 디스플레이 장치는, 실시 예1의 유기 EL 디스플레이 장치에 있어서 배터리를 더 구비하고, 외부로부터 전력을 공급하지 않고, 실시 예 1에 나타낸 비표시 기간의 적어도 일부에 있어서, 전기적 스트레스를 인가하는 동작을 행할 수 있게 된다.
제품 제작 완료 후에, 전기적 스트레스를 인가함으로써 TFT1을 전기적 스트레스에 대한 스레숄드 전압의 포화 영역에서 동작하도록 실현할 수 있다. 한층 더, 배터리를 사용해서 상술한 비표시 상태의 동작을 행함으로써 사용 시작 전까지, TFT1은, 전기적 스트레스에 대한 변화가 포화하는 영역에서 동작하는 상태로 유지될 수 있다.
한층 더, 배터리를 구비함으로써, 유기 EL 디스플레이 장치를 전원으로부터 분리해서 이동시키는 경우에도, TFT1은, 전기적 스트레스에 대한 변화가 포화하는 영역에서 동작하는 상태로 유지될 수 있다.
그렇지만, 상술한 특성의 회복은, 48시간 이상 경과한 후에 발생하기 때문에, 상술한 동작에 대하여, 사용 시작 시간으로부터, 48시간 이상 간격을 두지 않도록 하는 것이 바람직하다. 더 바람직하게는, 24시간 이내로 한다.
상술한 비표시 상태의 동작에 있어서, 리이크(leak) 전류 이외에 전류가 흐르는 경로가 없기 때문에, 상술한 비표시 상태의 동작을 행하기 위해서 사용하는, 배터리로부터 공급되는 전력은 적은 전력이다. 따라서, 본 실시예의 유기 EL 디스플레이 장치를, 노트북 PC 또는 휴대전화 등의 배터리를 갖고 있는 기기에 탑재하는 경우에, 상술한 비표시 상태의 동작을 행하는 것에 의한 배터리의 전력을 공급하는데 이용 가능 기간에 대한 영향은 거의 없다.
제품 제작 완료 후에 전기적 스트레스를 인가하는 경우에는, 전기적 스트레스와 함께 온도를 인가하는 것으로 TFT1이 전기적 스트레스에 대하여 스레숄드 전압이 포화하는 영역에 도달하는데 걸리는 시간을 단축할 수 있다.
이상과 같이, 본 실시예에서는, a-IGZO TFT를 구성요소로 하는 구동회로를 갖는 유기 EL 디스플레이 장치에 있어서, 전기적 스트레스에 의한 표시 화질의 저하를 억제하는 것이 가능하다.
실시 예 1 및 2에 있어서는, a-IGZO막을 채널층으로 하는 TFT에 관해서만 기술되어 있지만, 전기적 스트레스에 대하여 같은 특성을 갖는 AOS-TFT에도 본 발명을 적용하는 것이 가능하다.
또한, 좀더 우수한 다계조의 표시장치를 실현하는 경우에는, 스레숄드 보정기능을 갖는 구동회로나 전류 미러 구성을 갖는 구동회로를 채용해도, 상술한 바와 같이 비표시 기간에서 드라이버 TFT에 전압을 인가함으로써 같은 효과를 얻을 수 있다.
또한, 실시예 2에 있어서, 전압 인가에 필요한 전력은, 발광 표시장치가 구비하거나 또는 표시장치를 포함하는 시스템이 구비하는 배터리로부터 공급되고, 발광 표시장치의 외부 전원으로부터 전력을 공급하는 일없이, 비발광 기간에 전압을 인가한다. 이에 따라, 외부 전원이 없더라도 전압을 인가할 수 있다.
본 발명은, 발광소자의 구동회로가 AOS를 채널층으로 하는 AOS-TFT를 갖는 발광 장치에 적용 가능하다. 또, 본 발명은 발광 표시장치 이외의 AOS-TFT를 사용하는 AM형 디바이스, 예를 들면 감압소자를 사용한 압력 센서나 감광 소자를 사용하는 광센서 등에도 적용할 수 있다.
예시적인 실시 예를 참조하면서 본 발명을 설명했지만, 본 발명은 이 개시된 예시적인 실시 예에 한정되는 것이 아니라는 것이 이해될 것이다. 이하의 특허청구범위의 범주는 모든 변형 및 균등구조 및 기능을 포함하도록 가장 넓게 해석되어야 할 것이다.
본 출원은 전체 내용이 본 명세서에 참고로 포함되어 있는 2007년 8월 10일자로 제출된 일본국 공개특허공보 특개2007-209984호로부터 우선권을 주장한다.

Claims (12)

  1. 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 박막 트랜지스터를 포함하는 박막 트랜지스터 회로의 구동방법으로서,
    상기 스레숄드 전압이 상기 전기적 스트레스에 대하여 포화하는 영역에서 상기 박막 트랜지스터를 구동하도록, 상기 박막 트랜지스터의 비구동시에 상기 게이트 단자와 상기 소스 단자 사이에 상기 전기적 스트레스를 인가하는 단계를 포함하는 박막 트랜지스터 회로의 구동방법.
  2. 제 1 항에 있어서,
    상기 박막 트랜지스터의 게이트 전위를 상기 박막 트랜지스터의 소스 전위보다도 높게 해서 상기 전기적 스트레스를 인가하는 박막 트랜지스터 회로의 구동방법.
  3. 제 2 항에 있어서,
    상기 전기적 스트레스를 인가할 때에, 상기 박막 트랜지스터의 게이트 전위를 드레인 전압과 같게 하거나 또는 보다 높게 하는 박막 트랜지스터 회로의 구동방법.
  4. 발광소자와 상기 발광소자를 구동하기 위한 구동회로를 각각 갖는 복수의 화소를 구비한 발광 표시장치의 구동방법으로서,
    상기 구동회로는 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 적어도 한 개의 박막 트랜지스터를 포함하고,
    상기 구동방법은, 상기 스레숄드 전압이 상기 전기적 스트레스에 대하여 포화하는 영역에서 상기 박막 트랜지스터를 구동하도록, 상기 발광 표시장치의 비표시 기간에 있어서, 상기 박막 트랜지스터의 게이트 단자와 소스 단자 사이에 상기 전기적 스트레스를 인가하는 단계를 포함하는 발광 표시장치의 구동방법.
  5. 제 4 항에 있어서,
    상기 박막 트랜지스터의 게이트 전위를 상기 박막 트랜지스터의 소스 전위보다도 높게 해서 상기 전기적 스트레스를 인가하는 발광 표시장치의 구동방법.
  6. 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 박막 트랜지스터와, 상기 전기적 스트레스로서 상기 박막 트랜지스터의 게이트 단자와 소스 단자 사이에 전압을 인가하는 전압인가유닛을 포함하는 박막 트랜지스터 회로로서,
    상기 전압인가유닛은, 상기 스레숄드 전압이 상기 전기적 스트레스에 대하여 포화하는 영역에서 상기 박막 트랜지스터를 구동하도록, 상기 박막 트랜지스터의 비구동시에 상기 게이트 단자와 상기 소스 단자 사이에 상기 전기적 스트레스를 인가하는 박막 트랜지스터 회로.
  7. 제 6 항에 있어서,
    상기 전압인가유닛은, 상기 박막 트랜지스터의 게이트 전위를 상기 박막 트랜지스터의 소스 전위보다도 높게 하는 박막 트랜지스터 회로.
  8. 제 6 항에 있어서,
    상기 박막 트랜지스터는 채널층으로서 비정질 산화물 반도체를 사용하는 박막 트랜지스터 회로.
  9. 발광소자와 상기 발광소자를 구동하기 위한 구동회로를 각각 갖는 복수의 화소를 포함하는 발광 표시장치로서,
    상기 구동회로는, 게이트 단자와 소스 단자 사이에 인가되는 전기적 스트레스에 의해 스레숄드 전압이 변화하는 박막 트랜지스터와, 상기 전기적 스트레스로서 상기 박막 트랜지스터의 게이트 단자와 소스 단자 사이에 전압을 인가하는 전압인가유닛을 포함하고,
    상기 전압인가유닛은, 상기 스레숄드 전압이 상기 전기적 스트레스에 대하여 포화하는 영역에서 상기 박막 트랜지스터를 구동하도록, 상기 발광 표시장치의 비표시 기간에 있어서, 상기 박막 트랜지스터의 게이트 단자와 소스 단자 사이에 상기 전기적 스트레스를 인가하는 발광 표시장치.
  10. 제 9 항에 있어서,
    상기 전압인가유닛은, 상기 박막 트랜지스터의 게이트 전위를 상기 박막 트랜지스터의 소스 전위보다도 높게 하는 발광 표시장치.
  11. 제 9 항에 있어서,
    인가되는 상기 전압에 필요한 전력은, 상기 발광 표시장치에 의해 제공되거나 또는 상기 발광 표시장치를 포함하는 시스템에 구비된 배터리로부터 공급되는 발광 표시장치.
  12. 제 9 항에 있어서,
    상기 발광 표시장치의 박막 트랜지스터는, 채널층으로서 비정질 산화물 반도체를 사용하는 발광 표시장치.
KR1020107002892A 2007-08-10 2008-07-29 박막 트랜지스터 회로, 발광 표시장치, 및 그 구동방법 KR101166424B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007209984A JP5414161B2 (ja) 2007-08-10 2007-08-10 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
JPJP-P-2007-209984 2007-08-10
PCT/JP2008/063932 WO2009022563A1 (en) 2007-08-10 2008-07-29 Thin film transistor circuit, light emitting display apparatus, and driving method thereof

Publications (2)

Publication Number Publication Date
KR20100030674A true KR20100030674A (ko) 2010-03-18
KR101166424B1 KR101166424B1 (ko) 2012-07-19

Family

ID=40350617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002892A KR101166424B1 (ko) 2007-08-10 2008-07-29 박막 트랜지스터 회로, 발광 표시장치, 및 그 구동방법

Country Status (7)

Country Link
US (2) US8654114B2 (ko)
EP (1) EP2165325A4 (ko)
JP (1) JP5414161B2 (ko)
KR (1) KR101166424B1 (ko)
CN (1) CN101772797B (ko)
TW (1) TWI395181B (ko)
WO (1) WO2009022563A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080489A (ko) * 2014-12-29 2016-07-08 엘지디스플레이 주식회사 유기발광표시장치의 화소 및 이의 동작방법
US10957714B2 (en) 2009-10-21 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
KR101213708B1 (ko) 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20120090972A (ko) 2009-09-24 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120071393A (ko) * 2009-09-24 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101752348B1 (ko) * 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101978106B1 (ko) * 2010-01-20 2019-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) * 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
KR101824125B1 (ko) * 2010-09-10 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101952235B1 (ko) 2010-09-13 2019-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101346925B1 (ko) 2011-04-07 2014-01-03 샤프 가부시키가이샤 표시 장치, 그 구동 방법 및 전자 기기
WO2012153697A1 (en) * 2011-05-06 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5892852B2 (ja) * 2011-05-20 2016-03-23 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP3547301A1 (en) 2011-05-27 2019-10-02 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
US9311872B2 (en) 2011-08-12 2016-04-12 Sharp Kabushiki Kaisha Display device with timing controller
WO2013027705A1 (ja) * 2011-08-25 2013-02-28 シャープ株式会社 表示装置、制御装置、及び、電子機器
WO2013031552A1 (ja) * 2011-08-26 2013-03-07 シャープ株式会社 液晶表示装置およびその駆動方法
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
JP2013168926A (ja) * 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 回路、センサ回路及びセンサ回路を用いた半導体装置
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US20150022509A1 (en) * 2012-02-10 2015-01-22 Sharp Kabushiki Kaisha Display device and drive method therefor
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
JP2015087725A (ja) * 2013-11-01 2015-05-07 株式会社Ｊｏｌｅｄ 表示装置および表示装置の駆動方法
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US9971039B2 (en) * 2015-03-26 2018-05-15 Carestream Health, Inc. Apparatus and method of DRD panel operation using oxide TFTS
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CN109565280B (zh) 2016-08-19 2023-02-17 株式会社半导体能源研究所 半导体装置的电源控制方法
CN110596974B (zh) 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875844B2 (ja) * 1990-03-27 1999-03-31 キヤノン株式会社 薄膜トランジスタ型光センサの駆動方法及び駆動装置
US6351160B1 (en) * 2000-12-06 2002-02-26 International Business Machines Corporation Method and apparatus for enhancing reliability of a high voltage input/output driver/receiver
US6734636B2 (en) * 2001-06-22 2004-05-11 International Business Machines Corporation OLED current drive pixel circuit
US7071932B2 (en) * 2001-11-20 2006-07-04 Toppoly Optoelectronics Corporation Data voltage current drive amoled pixel circuit
JP2005512297A (ja) * 2001-11-20 2005-04-28 インターナショナル・ビジネス・マシーンズ・コーポレーション アモルファスシリコン・トランジスタを用いたアクティブマトリクス型有機発光ダイオード
JP2003302936A (ja) * 2002-03-29 2003-10-24 Internatl Business Mach Corp <Ibm> ディスプレイ装置、ｏｌｅｄパネル、薄膜トランジスタの制御装置、薄膜トランジスタの制御方法およびｏｌｅｄディスプレイの制御方法
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4166783B2 (ja) 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP2006525539A (ja) * 2003-05-02 2006-11-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 閾値電圧のドリフト補償を有するアクティブマトリクスｏｌｅｄ表示装置
TWI254898B (en) * 2003-10-02 2006-05-11 Pioneer Corp Display apparatus with active matrix display panel and method for driving same
KR100593267B1 (ko) * 2004-03-24 2006-07-13 네오폴리((주)) 결정질 실리콘 박막트랜지스터의 제조 방법
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4850422B2 (ja) 2005-01-31 2012-01-11 パイオニア株式会社 表示装置およびその駆動方法
KR101157979B1 (ko) * 2005-06-20 2012-06-25 엘지디스플레이 주식회사 유기발광다이오드 구동회로와 이를 이용한유기발광다이오드 표시장치
FR2900492B1 (fr) * 2006-04-28 2008-10-31 Thales Sa Ecran electroluminescent organique
TWI300625B (en) * 2006-05-16 2008-09-01 Ind Tech Res Inst Structure of semiconductor device and fabrication method
TWI346922B (en) * 2006-06-14 2011-08-11 Au Optronics Corp Structure of pixel circuit for display and mothod of driving thereof
JP4222426B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP5665256B2 (ja) * 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
US7466188B2 (en) * 2006-12-21 2008-12-16 International Business Machines Corporation Stress control mechanism for use in high-voltage applications in an integrated circuit
US20080157291A1 (en) * 2006-12-27 2008-07-03 Texas Instruments Inc. Packaging implementation while mitigating threshold voltage shifting
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957714B2 (en) 2009-10-21 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
KR20160080489A (ko) * 2014-12-29 2016-07-08 엘지디스플레이 주식회사 유기발광표시장치의 화소 및 이의 동작방법

Also Published As

Publication number Publication date
JP5414161B2 (ja) 2014-02-12
EP2165325A4 (en) 2010-09-08
EP2165325A1 (en) 2010-03-24
US8654114B2 (en) 2014-02-18
TW200923884A (en) 2009-06-01
US20110001747A1 (en) 2011-01-06
TWI395181B (zh) 2013-05-01
WO2009022563A1 (en) 2009-02-19
JP2009042664A (ja) 2009-02-26
CN101772797A (zh) 2010-07-07
US9041706B2 (en) 2015-05-26
US20140125712A1 (en) 2014-05-08
KR101166424B1 (ko) 2012-07-19
CN101772797B (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
KR101166424B1 (ko) 박막 트랜지스터 회로, 발광 표시장치, 및 그 구동방법
KR101138272B1 (ko) 박막트랜지스터 회로, 그 구동방법, 및 발광 표시장치
US6462722B1 (en) Current-driven light-emitting display apparatus and method of producing the same
JP5665256B2 (ja) 発光表示デバイス
JP5224702B2 (ja) 画素回路、及び当該画素回路を有する画像表示装置
JP5491835B2 (ja) 画素回路および表示装置
JP2013225140A (ja) 発光表示デバイス
US9905588B2 (en) Organic light emitting display panel and method of manufacturing the same
Lin et al. Improvement of brightness uniformity by AC driving scheme for AMOLED display
Kim et al. Recoverable residual image induced by hysteresis of thin film transistors in active matrix organic light emitting diode displays
KR101452971B1 (ko) 박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치
Nam et al. High-aperture pixel design employing VDD line elimination for active matrix organic light emitting diode display
JP5473199B2 (ja) 発光表示デバイス
KR100963406B1 (ko) 액티브 매트릭스형 유기전계발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190710

Year of fee payment: 8