KR20100027129A - 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들 - Google Patents

모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들 Download PDF

Info

Publication number
KR20100027129A
KR20100027129A KR1020097025471A KR20097025471A KR20100027129A KR 20100027129 A KR20100027129 A KR 20100027129A KR 1020097025471 A KR1020097025471 A KR 1020097025471A KR 20097025471 A KR20097025471 A KR 20097025471A KR 20100027129 A KR20100027129 A KR 20100027129A
Authority
KR
South Korea
Prior art keywords
sraf
mask layout
map
mask
guidance map
Prior art date
Application number
KR1020097025471A
Other languages
English (en)
Other versions
KR101096145B1 (ko
Inventor
준 예
유 차오
한윙 펭
Original Assignee
브라이언 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/757,805 external-priority patent/US7882480B2/en
Application filed by 브라이언 테크놀로지스, 인코포레이티드 filed Critical 브라이언 테크놀로지스, 인코포레이티드
Publication of KR20100027129A publication Critical patent/KR20100027129A/ko
Application granted granted Critical
Publication of KR101096145B1 publication Critical patent/KR101096145B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70666—Aerial image, i.e. measuring the image of the patterned exposure light at the image plane of the projection system

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

효율적인 모델-기반 서브-분해능 어시스트 피처들(MB-SRAF)을 생성하기 위한 방법들이 개시된다. SRAF 안내 맵이 생성되며, 주어진 필드 지점 상에 배치된 단일-픽셀 SRAF가 공정 윈도우에 걸쳐 에어리얼 이미지를 개선 또는 저하하는지 여부에 관하여, 각각의 설계 타겟 위치가 주어진 필드 지점에 대해 보트를 표시한다. 일 실시예에서, SRAF 안내 맵은 SRAF 배치 규칙들을 결정하고 및/또는 이미-배치된 SRAF들을 미세-조정하기 위해 SRAF 안내 맵이 사용된다. SRAF 안내 맵은 마스크 레이아웃에 SRAF들을 바로 배치시키는데에도 사용될 수 있다. SRAF를 포함하는 마스크 레이아웃 데이터가 생성될 수 있으며, SRAF는 SRAF 안내 맵에 따라 배치된다. SRAF 안내 맵은 상기 서브-분해능 어시스트 피처들은 SRAF 안내 맵에 따라 배치되었고, 상기 SRAF 안내 맵은, 각각의 픽셀 값이, 상기 픽셀이 서브-분해능 어시스트 피처의 일부분으로서 포함된 경우, 상기 픽셀이 상기 마스크 레이아웃 내의 피처들의 에지 거동에 긍정적으로 기여하는지 여부를 나타내는, 이미지를 포함할 수 있다.

Description

모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들{METHODS FOR PERFORMING MODEL-BASED LITHOGRAPHY GUIDED LAYOUT DESIGN}
본 출원서는 "System and Method for Model-Based Sub-Resolution Assist Feature Generation"이라는 제목으로 2007년 6월 4일에 출원된 미국 출원 제 11/757,805호의 이익/우선권을 주장하며, 또한 2007년 8월 28일에 출원된 미국 가출원 제 60/935,713호의 이익/우선권을 주장한다.
본 발명은 일반적으로 포토리소그래피에 대한 분해능 향상 기술(resolution enhancement technique)들에 관한 것으로, 더 상세하게는 모델-기반 리소그래피 안내 레이아웃을 위한 방법 및 시스템에 관한 것이다.
리소그래피 장치는, 예를 들어 집적 회로(IC)의 제조에 사용될 수 있다. 이러한 경우, 마스크는 IC의 개별층에 대응하는 회로 패턴을 포함할 수 있으며, 이 패턴은 방사선-감응재(레지스트)층으로 코팅된 기판(실리콘 웨이퍼) 상의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부 상으로 이미징될 수 있다. 일반적으로, 단일 웨이퍼는 투영 시스템을 통해 한번에 하나씩 연속적으로 조사되는 인접한 타겟부들의 전체적인 네트워크를 포함할 것이다. 일 형태의 리소그래피 투영 장치에서는, 전체 마스크 패턴을 타겟부 상으로 한번에 노광함으로써 각각의 타겟부가 조사 되며; 이러한 장치는 통상적으로 웨이퍼 스테퍼(wafer stepper)라고 칭해진다. 통상적으로 스텝-앤드-스캔(step-and-scan) 장치라 칭해지는 대안적인 장치에서는, 투영 빔 하에서 주어진 기준 방향("스캐닝" 방향)으로 마스크 패턴을 점진적으로 스캐닝하는 한편, 이 방향과 평행하게(같은 방향으로 평행하게) 또는 역-평행하게(반대 방향으로 평행하게) 기판 테이블을 동기적으로 스캐닝함으로써 각각의 타겟부가 조사된다. 일반적으로, 투영 시스템이 배율 인자(Ｍ)(일반적으로 < 1)를 가지기 때문에, 기판 테이블이 스캐닝되는 속력(Ｖ)은 마스크 테이블이 스캐닝되는 속력의 인자(Ｍ) 배가 될 것이다. 본 명세서에 서술된 바와 같은 리소그래피 디바이스들에 관련된 더 많은 정보는, 예를 들어 본 명세서에서 인용참조되고 있는 US 6,046,792로부터 얻을 수 있다.
리소그래피 투영 장치를 사용하는 제조 공정에서, 마스크 패턴은 방사선-감응재(레지스트)층에 의해 전체 또는 부분적으로 덮여 있는 기판 상에 이미징된다. 이러한 이미징 단계에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크(soft bake)와 같은 다양한 과정들을 거칠 수 있다. 노광 이후, 기판은 노광후 베이크(post-exposure bake: PEB), 현상, 하드 베이크(hard bake) 및 이미징된 피처들의 측정/검사와 같은 다른 과정들을 거칠 수 있다. 이러한 일련의 과정들은 디바이스, 예컨대 IC의 개별층을 패터닝하는 기초로서 사용된다. 그 후, 이러한 패터닝된 층은 그 모두가 개별층을 마무리하도록 의도된, 에칭, 이온-주입(도핑), 금속화(metallization), 산화, 화학-기계적 폴리싱 등과 같은 다양한 공정들을 거칠 수 있다. 여러 층이 요구되는 경우에는, 각각의 새로운 층에 대해 전체 과정 또는 그 변형이 반복되어야 할 것이다. 최후에는, 디바이스들의 어레이가 기판(웨이퍼) 상에 존재할 것이다. 그 후, 이 디바이스들은 다이싱(dicing) 또는 소잉(sawing)과 같은 기술에 의해 서로 분리되며, 개개의 디바이스들은 캐리어에 장착되며 핀 등에 연결될 수 있다.
간명함을 위해, 투영 시스템은 이후에 "렌즈"라고 언급될 수 있다; 하지만, 이 용어는 예를 들어 굴절 광학기, 반사 광학기 및 카타디옵트릭(catadioptric) 시스템을 포함하는 다양한 타입의 투영 시스템들을 포괄하는 것으로서 폭넓게 해석되어야 한다. 또한, 방사선 시스템은 방사선 투영 빔을 지향, 성형 또는 제어하기 위해 이 설계 유형들 중 어느 하나에 따라 작동하는 구성요소들을 포함할 수 있으며, 이러한 구성요소들은 아래에서 집합적으로 또는 개별적으로 "렌즈"라고 언급될 수 있다. 또한, 리소그래피 장치는 2 이상의 기판 테이블 (및/또는 2 이상의 마스크 테이블)을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 디바이스에서는 추가 테이블들이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비 작업 단계가 수행될 수 있다. 트윈 스테이지(twin stage) 리소그래피 장치는, 예를 들어 본 명세서에서 인용참조되고 있는 US 5,969,441에 개시되어 있다.
앞서 언급된 포토리소그래피 마스크는 실리콘 웨이퍼 상에 집적화될 회로 구성요소에 대응하는 기하학적인 패턴들을 포함한다. 이러한 마스크를 생성하는데 사용되는 패턴들은 CAD(computer-aided design) 프로그램들을 사용하여 생성될 수 있으며, 이 프로세스는 흔히 EDA(electronic design automation)라고 칭해진다. 대부분의 CAD 프로그램은 기능성 마스크를 생성하기 위해 사전설정된 설계 규칙의 세트를 따른다. 이러한 규칙들은 처리 및 설계 제한에 의해 설정된다. 예를 들어, 설계 규칙은 회로 디바이스들 또는 라인들이 바람직하지 않은 방식으로 서로 상호작용하지 않을 것을 보장하기 위해, (게이트, 캐패시터 등과 같은) 회로 디바이스들 또는 상호연결 라인들 사이의 간격 공차(space tolerance)를 정의한다. 설계 규칙 제한들은 통상적으로 "임계 치수(CD)"라고도 칭해진다. 회로의 임계 치수는 라인 또는 홀의 최소폭, 또는 두 라인들 또는 두 홀들 간의 최소 간격으로서 정의될 수 있다. 따라서, CD는 설계된 회로의 전체 크기 및 밀도를 결정한다. 물론, 집적 회로 제작의 목적들 중 하나는 원래 회로 설계를 (마스크를 통해) 웨이퍼 상에 충실하게 재현(reproduce)하는 것이다.
집적 회로 산업은 시작된 이래로 저비용으로 디바이스 기능성을 증대시킴으로써 놀라운 성장률을 유지하여 왔다. 이러한 성장을 가능하게 한 주요 요소들 중 하나는 집적 회로 패턴의 일부분으로서 형성될 수 있는 최소 피처 크기를 꾸준히 감소시키는 광학 리소그래피의 능력이었다. 피처 크기 및 비용의 꾸준한 감소, 및 이에 대응하는 회로당 프린트되는 피처들의 밀도의 증가는, 통상적으로 "무어의 법칙(Moore's Law)" 또는 리소그래피 "로드맵(roadmap)"이라고 칭해진다.
리소그래피 공정은 마스크 또는 레티클(마스크 및 레티클은 본 명세서에서 상호교환적으로 사용됨) 상에 마스터 이미지(master image)를 생성한 후, 상기 마스크로부터 레지스트-도포된 반도체 웨이퍼 상으로 이미지를 투영하여, 상기 웨이퍼 상에 트랜지스터 게이트, 콘택 등과 같은 기능성 요소들을 정의한 설계 의도에 부합하는 패턴을 생성하는 것을 수반한다. 마스터 패턴이 설계 사양 내에서 웨이퍼 상에 성공적으로 여러 번 복사될수록, 완성된 디바이스 또는 "칩"당 비용이 더 낮아진다. 최근까지, 노광 툴의 이미징 감소 비율로 인해, 마스크 레벨 패턴이 웨이퍼 레벨 패턴보다 몇 배 더 클 수 있다는 것을 제외하고는, 마스크 패턴은 웨이퍼 레벨에서 원하는 패턴의 정확한 복제(duplicate)였다. 마스크는, 통상적으로 석영 또는 다른 투과성 기판 상에 흡광재(light absorbing material)를 증착시키고 패터닝함으로써 형성된다. 그 후, 특정 노광 파장의 광이 마스크를 통해 웨이퍼들 상으로 지향되는 "스테퍼" 또는 스캐너"로 알려진 노광 툴 내에 마스크가 배치된다. 상기 광은 마스크의 투명 영역(clear area)을 통해 투과되지만, 흡수 층으로 덮인 영역들에서는 원하는 양만큼, 통상적으로 90 % 내지 100 % 사이에서 감쇠된다. 또한, 마스크의 몇몇 영역들을 통과한 광은 원하는 위상 각도만큼, 통상적으로 180 도의 정수 배로 위상-시프트(phase-shift)될 수 있다. 노광 툴의 투영 광학기에 의해 수집된 후, 결과적인 에어리얼 이미지 패턴(aerial image pattern)이 웨이퍼들 상에 포커스된다. 웨이퍼 표면 상에 증착된 감광재(light sensitive material)(포토레지스트 또는 레지스트)는 웨이퍼 상에 원하는 패턴을 형성하도록 광과 상호작용하며, 그 후 상기 패턴은 잘 알려진 공정들에 따라 기능성 전기 회로들을 형성하기 위해 웨이퍼 상의 하부 층(underlying layer)들 안으로 전사된다.
최근 몇 년 동안, 패터닝되는 피처 크기는 웨이퍼 상으로 마스크 패턴을 전사하는데 사용되는 광의 파장보다 훨씬 더 작아졌다. "서브-파장(sub-wavelength) 리소그래피"를 지향하는 이러한 경향은 리소그래피 공정에서 적절한 공정 마 진(process margin)을 유지하는데 있어서 어려움을 증대시켰다. 마스크 및 노광 툴에 의해 생성되는 에어리얼 이미지들은, 파장에 대한 피처 크기의 비율이 감소함에 따라 콘트라스트(contrast) 및 선명도(sharpness)를 잃는다. 이 비율은 노광 툴의 개구수(numerical aperture: NA)와 최소 피처 크기(W f )의 곱을 파장(λ)으로 나눈 것으로 정의된 k 1 팩터에 의해 정량화된다(즉, k 1 = NA·W f /λ). 노광 파장을 선택하는데 있어서 실제적 유연성이 제한되는 한편, 노광 툴의 개구수는 물리적 한계들에 도달하고 있다. 결과적으로, 디바이스 피처 크기의 계속적인 감소는 리소그래피 공정들에서 k 1 팩터의 더 급격한 감소, 부연하면 광학 이미징 시스템의 통상적인 분해능 한계 또는 그 이하의 이미징을 요구한다.
낮은(low)-k 1 리소그래피를 가능하게 하는 새로운 방법은, 더 이상 최종 웨이퍼 레벨 패턴의 정확한 카피(copy)가 아닌 마스크 상의 마스터 패턴들을 사용하였다. 마스크 패턴은 흔히 패턴 밀도 또는 피치(pitch)의 함수로서 패턴 피처들의 위치 및 크기에 관하여 조정된다. 다른 기술들은 광 근접성 보정(Optical Proximity Correction 또는 OPC)으로 알려진 마스크 패턴["세리프(serif)", "해머헤드(hammerhead)", 및 다른 패턴] 상의 여분의 코너(extra corner)의 추가 또는 배제를 수반하며; 웨이퍼 상에 복사되도록 의도되지 않은 지오메트리(geometry)의 추가도 수반한다. 서브-분해능 어시스팅 피처(Sub-Resolution Assisting Feature: SRAF]로도 알려진 이러한 비-프린팅 "어시스트 피처(assist feature)"의 유일한 목적은, "주요 피처"의 프린트가능성(printability)을 향상시키는 것이다. SRAF는 주요 피처들의 프린트가능성이 포커스 및/또는 도즈 변화에 대해 더 강하도록(robust) 주요 피처들에 가깝게 배치된 작은 바(bar)들이다. 이 모든 방법들은 흔히 집합적으로 분해능 향상 기술(Resolution Enhancement Technology: RET)이라고 칭해진다. k 1 이 작아지면, 근접성 영향의 정도가 급격하게 증가한다. 현재의 하이-엔드(high-end) 설계에서, 더 많은 디바이스 층들이 RET를 요구하며, 프린트된 패턴이 설계 의도에 상당히 부합하는 것을 보장하기 위해 거의 모든 피처 에지는 어느 정도의 조정을 필요로 한다. 이러한 확장적 RET 적용의 구현 및 검증은 세부화된 풀-칩(full-chip) 연산 리소그래피 공정 모델링에 의해서만 가능해 질 수 있으며, 상기 공정은 일반적으로 모델-기반 RET이라고 칭해진다. [참조: "Full-Chip Lithography Simulation and Design Analysis - How OPC Is Changing IC Design," C. Spence, Proc. SPIE, Vol.5751, pp.1-14(2005) 및 "Exploring New High Speed, Mask Aware RET Verification Flows," P. Martin 외, Proc. SPIE 5853, pp114-123,(2005)].
진보된 마스크 세트들을 제조하는 비용은 꾸준히 증가하고 있다. 현재, 상기 비용은 진보된 디바이스에 대해 이미 마스크 세트당 백만 달러를 초과하였다. 또한, 소요 시간(turn-around time)이 항상 중대한 관심사이다. 그 결과로, 비용과 소요 시간 둘 모두를 감소시키는데 도움을 주는 리소그래피-구동 RET 설계가 반도체 제조 공정의 필수 부분이 되었다.
도 1은 설계 레이아웃에 분해능 향상 기술들을 적용하는 종래 방법의 흐름도 이다. 단계(110)에서, 확산 층, 금속 트레이스(metal trace), 콘택 및 전계 효과 트랜지스터의 게이트와 같이, 반도체 디바이스의 기능성 소자들에 대응하는 패턴들의 형상 및 크기를 설명하는 설계 레이아웃이 얻어진다. 이러한 패턴들은 최종 디바이스의 어떤 전기적 기능성(electrical functionality) 및 사양(specification)을 달성하기 위하여 리소그래피 공정에 의해 웨이퍼 상에 재현되어야 하는 물리적인 형상 및 크기의 "설계 의도"를 나타낸다. 또한, 설계 레이아웃은 "전(pre)-RET" 레이아웃 또는 타겟 패턴이라고도 칭해진다.
앞서 설명된 바와 같이, 원하는 구조들을 프린트하는데 사용되는 마스크 또는 레티클 상에 패턴들을 형성하기 위하여, 이러한 설계 레이아웃에 대한 다양한 변형이 요구된다. 단계(112)에서, 실제 프린트되는 패턴들에 설계 의도를 근사화(approximate)하기 위해 다양한 RET 방법들이 설계 레이아웃에 적용된다. 결과적인 "후(post)-RET" 마스크 레이아웃은 흔히 "전-RET" 설계 레이아웃과 상당히 상이하다. 전- 및 후-RET 레이아웃 둘 모두는 다각형-기반 계층적 데이터 파일(polygon-based hierarchical data file), 예를 들어 제한하는 것은 아니지만, GDS 또는 OASIS 포맷으로 리소그래피 시뮬레이션 시스템에 제공될 수 있다.
단계(114)에서, 일 예시로서, 후-RET 레이아웃 및 리소그래피 공정 모델을 이용하여 웨이퍼 상의 레지스트 윤곽(resist contour)들이 시뮬레이션된다. 이 모델은 후-RET 레이아웃으로부터 에어리얼 이미지(AI)로의 변환(transformation)을 설명하는 광학 모델 구성요소, 및 상기 AI로부터 최종 레지스트 이미지(RI)로의 변환을 설명하는 레지스트 모델 구성요소를 포함한다. 단계(116)에서, 시뮬레이션된 레지스트 윤곽들은 RI로부터 추출되고 타겟 설계 레이아웃과 비교되며; 단계(118)에서, 시뮬레이션된 레지스트 윤곽들이 허용가능한지[즉, 사전설정된 오차 허용범위(error tolerance) 내에 있는지] 여부가 결정된다. 시뮬레이션된 레지스트 윤곽들이 허용가능하지 않다면, 상기 방법은 RET 방법들의 또 다른 반복이 전-RET 레이아웃에 적용되는 단계(112)로 되돌아간다. 시뮬레이션된 레지스트 윤곽들이 허용가능하다면, 후-RET 레이아웃이 출력되고 실제 마스크를 제조하는데 사용된다[단계(120)].
리소그래피 시뮬레이션의 중심 부분은 리소그래피 공정 모델의 광학 모델 구성요소이며, 이는 노광 툴에서 투영 및 이미지 형성 공정을 시뮬레이션한다. 상기 광학 모델은, 제한하는 것은 아니지만, 개구수 및 부분 간섭성 세팅(partial coherence setting), 조명 파장, 일루미네이터 소스 형상, 및 가능하게는 수차 또는 플레어(flare)와 같은 시스템의 결점(imperfection)과 같은 조명 및 투영 시스템의 임계 파라미터들을 통합(incorporate)하여야 한다. 투영 시스템 및 다양한 광학 영향들 - 예를 들어, 높은-NA 회절, 스칼라 또는 벡터, 편광, 및 박막 다중 반사 - 는 투과 교차 계수(transmission cross coefficient: TCC)들을 이용하여 모델링될 수 있다. TCC는 고유-급수 전개(eigen-series expansion)를 이용하여 컨볼루션 커널(convolution kernel)들로 분해될 수 있다. 연산 속도에 대하여, 상기 급수는 통상적으로 고유-값들의 순위(ranking)에 기초하여 트런케이트(truncate)되어, 커널들의 유한 세트를 유도한다. 유지되는 커널들이 많을수록, 트런케이션(truncation)에 의해 유도되는 오차가 더 적어진다. 본 명세서에서 그 전문이 인용 참조 되는 미국 특허 제 7,003,758 호에 개시된 리소그래피 시뮬레이션 시스템은, 연산 시간에 관한 부정적인 영향 없이 매우 많은 수의 컨볼루션 커널들을 이용하여 광학 시뮬레이션들을 허용함에 따라, 매우 정확한 광학 모델링을 가능하게 한다.
리소그래피 공정이 65 nm 노드(node) 아래로 진입함에 따라, 첨단 기술(leading-edge) 칩 설계들은 진보된 노광 툴에서 사용되는 광 파장보다 더 짧은 최소 피처 크기를 갖는다. 서브-분해능 어시스트 피처(SRAF)들은 OPC 기술들이 양호한 결과들을 제공하는 경우에도 필수적인 것이 되었다. 통상적으로, OPC는 레지스트 이미지(RI) 윤곽이 공칭 조건(nominal condition)에서 설계 목적에 충분히 가깝도록 설계 레이아웃을 수정할 것이다. 하지만, 공정 윈도우(Process Window: PW)는 여하한의 여분의 피처들 없이 다소 작다. 디포커스(defocus) 및 델타 도즈 시나리오(delta dose scenario)들의 더 넓은 범위에 걸쳐 주요 피처들의 프린트가능성을 향상시켜, 리소그래피 공정에서 적절한 공정 마진을 유지하기 위해서는 SRAF가 요구된다.
또한, 레이아웃 자체로, 주요 피처 패턴들의 상대 위치는 PW 크기에 중요한 역할을 한다. 예를 들어, 1-차원 패턴들의 경우, 설계들은 매우 낮은 프린트가능성을 유도하는 반복적인 패턴들의 주기인 금지된 피치(forbidden pitch)를 회피하여야 한다. 몇몇 금지된 피치들에 대해서는, SRAF 또는 OPC가 원하는 PW를 생성하는데 도움이 될 수 없다. (라인 및 공간 패턴과 같은) 1-차원 패턴들의 경우, 레이아웃 설계에서 금지된 피치를 회피하기 위해 한 세트의 규칙들을 결정하는 것이 비교적 용이하다. 하지만, 통상적인 칩 설계는 복잡한 2-차원 지오메트리 형상들을 갖는 다수의 패턴들로 구성되고, (예를 들어, 금지된 피치로 인해) 단순한 규칙들로는 레이아웃의 불량한 배치를 회피하는 설계를 제공할 수 없으며, 또한 공간을 효율적으로 사용할 수도 없다.
이에 따라, 마스크 형성 공정을 개선하여, - 알려진 OPC 기술들을 이용해 적용할 수 있는 보정을 능가하여 - 결과적인 이미징 성능을 더욱 개선시키는 방법 및/또는 공정에 대한 강한 요구가 존재하며, 이는 복잡하고 상이한 2-차원 타겟 패턴들을 수용할 수 있다.
이전의 관점에서, 본 발명은 마스크 레이아웃에 주요 또는 타겟 피처들(즉, 이미지되어야 할 피처들)의 바람직한 위치를 결정하는 모델-기반 접근법에 관한 것이다. 일반적으로, 본 발명의 방법은 1 이상의 타겟 피처들이 마스크 설계에 배치되는 반복적인 공정을 실행하고, 그 후 시뮬레이션 공정, 예를 들어 제한하는 것은 아니지만, 미국 특허 출원 일련번호 제 11/757,805호에 개시된 바와 같은 SRAF 안내 맵(SRAF Guidance Map: SGM)이 실행되며, 그 후 SGM은 마스크 설계에 배치될 다음 타겟 피처에 대한 최적의 위치 결정을 돕기 위해 이용된다. 일단, 1 이상의 추가 피처들이 마스크 설계에 배치되면, 현재 마스크 설계 내의 모든 피처들을 이용하여 또 다른 공정이 실행되며, 그 후 마스크 설계에 추가 피처들을 배치시키는데 이 시뮬레이션의 결과들이 이용된다. 이 반복적인 시뮬레이션 및 피처 배치 공정은, 모든 피처들이 마스크 설계에 배치될 때까지 계속된다. 상기의 공정은 본 명세서에서 모델-기반 리소그래피 안내 레이아웃(LGL)이라고 칭해진다. 일단, 설계가 완료되면, 그 후 마스크는 OPC 및 RET 처리를 거칠 수 있다. 주어진 피처가 마스크 레이아웃 내에서 이동되거나 재위치될 수 있는 양은 통상적으로 전체 마스크 레이아웃을 규정한 설계 규칙들에 의해 결정된다는 것을 유의한다.
더 상세하게는, 본 발명의 모델-기반 LGL 방법은 복수의 레이아웃 안내 맵(Layout Guidance Map: LGM)들의 생성을 포함한다. 적절한 시뮬레이션 모델을 이용하여 생성되는 각각의 LGM은 주어진 LGM을 생성하는데 이용되는 관련 마스크에 대한 이미징 성능을 나타낸다. 일 실시예에서, LGM은 주어진 마스크의 이미징 성능에 대응하는 픽셀 값들로 표현된 2-차원(2D) 이미지이고, 여기서 LGM의 각각의 픽셀 값은 주어진 픽셀이 새로운 라인 또는 피처(즉, 패턴)의 배치에 적합한지 여부를 나타내며: 새로운 패턴이 이 픽셀 상에 배치되는 경우, 픽셀 값이 높을수록, 기존 패턴들의 프린트가능성에 대한 기여도가 더 높고; 새로운 패턴이 이 픽셀 상에 배치되는 경우, 픽셀 값이 낮을수록, 기존 패턴들의 프린트가능성에 대한 부정적인 반대 영향이 더 많아진다. 부연하면, 일단 LGM이 주어진 마스크에 대해 생성되면, 새로운 피처들이 배치되어야 하는 영역들이 LGM을 통해 분석되어, 이 새로운 위치에 배치된 피처가 마스크 내에 이미 존재하는 피처들의 프린팅을 향상시킬 것인지, 또는 마스크 상에 이미 형성된 피처들의 프린팅에 부정적인 영향을 줄 것인지를 결정한다. 전자의 경우, 새로운 피처는 나타낸 위치에 배치되며; 후자의 경우, 상기 피처가 마스크 내에 존재하는 피처들의 이미징을 향상시키거나, 또는 프린팅에 관해 적어도 부정적인 영향을 줄이도록, (허용가능한 한계 내에서) 새로운 피처의 배치를 시프트(shift)할 수 있는지가 결정된다. 일단, 이것이 완료되면, 고려중인 새로운 피처들이 마스크 설계에 추가되고, 수정된 마스크가 새로운 피처들을 포함하도록 새로운 LGM(즉, 시뮬레이션)이 실행된 후, 다음 피처(또는 피처들의 세트)가 마스크에 추가되도록 상기 공정이 반복된다. 설명된 바와 같이, 상기 공정은 모든 타겟 피처들이 처리될 때까지 반복된다.
LGL 공정에 따라, LGM은 공정 윈도우 및 스루 포커스(through focus) 및 스루 델타 도즈(through delta dose)에 대해 최적화된다. 또한, LGM은 에지 지점 가중(weighting)에 의해 에지 지점을 허용하고, 이에 따라 임계 주요 피처 최적화를 허용한다. 본 발명의 일 실시예에서, LGM은 미국 특허 출원 일련번호 제 11/757,805호에 개시된 SRAF 안내 맵(SGM)과 동일한 방식으로 연산된다. 하지만, 이미징 공정을 시뮬레이션할 수 있는 여하한의 적절한 시뮬레이션 모델이 본 발명의 공정에 이용될 수 있다. 또 다른 실시예에서, LGM은 본 명세서에서 전문이 인용 참조 되는 미국 특허 제 7,247,574호에 개시된 바와 같은 간섭 맵(interference map)을 이용하여 형성될 수 있다.
앞서 언급된 바와 같이, 본 발명의 공정의 일 실시예에서, 마스크 설계에 타겟 패턴을 형성하는 패턴들의 배치는 순차적인 방식으로 지정(address)된다. 상세하게는, 각각의 반복에서, 하나 또는 수개의 주요 피처들이 마스크 설계에 배치되며, 기존의 모든 패턴들(즉, 마스크 설계에 이미 배치된 패턴들)에 대한 새로운 SGM이 연산된다. 이 SGM은 마스크 설계에 배치될 다음 주요 패턴 또는 피처의 양호한 또는 불량한 위치에 관한 정보를 산출하며, 그 후 이러한 피처들은 SGM의 결과에 기초하여 마스크 설계에 배치된다. 이 공정은 모든 패턴들/피처들이 마스크 설계(즉, 마스크 레이아웃)에 추가될 때까지 반복된다.
본 발명은 종래의 방법들을 능가하는 상당한 장점들을 제공한다. 가장 중요하게는, 본 발명은 마스크 설계에 주요 피처들(즉, 타겟 피처들)의 배치를 최적화하기 위해 계통적이고(systematic), 빠르며, 비용 효율적인 모델 기반 방법을 제공한다. 또한, 본 발명은 기존의 공정들을 능가하는 DFM(Design for Manufacturability) 능력들을 개선하며, 서브-파장 리소그래피 공정들에서 개선된 공정 마진을 제공할 수 있다.
본 명세서에서는, IC의 제조에 있어서 본 발명의 특정 사용예에 대하여 언급되지만, 본 발명은 다수의 다른 가능한 적용예들을 갖는다는 것을 명확히 이해하여야 한다. 예를 들어, 이는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 액정 디스플레이 패널, 박막 자기 헤드 등의 제조시에 채택될 수 있다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서의 "레티클", "웨이퍼" 또는 "다이"와 같은 어떠한 용어의 사용도 각각 "마스크", "기판" 또는 "타겟부"와 같은 좀 더 일반적인 용어로 대체되는 것으로 간주되어야 한다.
본 명세서에서, "방사선" 및 "빔"이라는 용어는 (예를 들어, 365, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외 방사선 및 EUV(예를 들어, 5 내지 20 nm 범위 내의 파장을 갖는 극자외 방사선)를 포함하는 모든 형태의 전자기 방사선을 포괄하는데 사용된다.
본 명세서에서 채택된 마스크라는 용어는 기판의 타겟부에 생성될 패턴에 대응하는 패터닝된 단면을 입사하는 방사선 빔에 부여하는데 사용될 수 있는 일반적인 패터닝 수단을 언급하는 것으로 폭넓게 해석될 수 있다; 또한, "광 밸브(light valve)"라는 용어가 본 명세서에서 사용될 수도 있다. 통상적인 마스크[투과 또는 반사; 바이너리(binary), 위상-시프트, 하이브리드(hybrid) 등] 이외에, 이러한 다른 패터닝 수단의 예시로 다음과 같은 것들을 포함한다:
ㆍ 프로그램가능한 거울 어레이. 이러한 디바이스의 일 예시로는 점탄성(viscoelastic) 제어 층 및 반사 표면을 갖는 매트릭스-어드레서블 표면(matrix-addressable surface)이 있다. 이러한 장치의 기본 원리는, (예를 들어) 반사 표면의 어드레싱된 영역들에서는 입사광을 회절광(diffracted light)으로서 반사시키는 반면, 어드레스되지 않은 영역들에서는 입사광을 비회절광으로서 반사시키는 것이다. 적절한 필터를 사용하면, 반사된 빔 중에서 상기 비회절 광만을 필터링하여 회절광만을 남게 할 수 있다; 이러한 방식으로 매트릭스-어드레서블 표면의 어드레싱 패턴에 따라 빔이 패터닝되게 된다. 필요한 매트릭스 어드레싱은 적절한 전자 수단을 이용하여 수행될 수 있다. 이러한 거울 어레이들에 관한 더 많은 정보는, 예를 들어 미국 특허 US 5,296,891호 및 US 5,523,193호로부터 얻을 수 있으며, 이는 본 명세서에서 인용 참조 된다.
ㆍ 프로그램가능한 LCD 어레이. 이러한 구성의 일 예시는 미국 특허 US 5,229,872호에 개시되어 있으며, 이는 본 명세서에서 인용 참조 된다.
첨부된 개략적인 도면들 및 다음의 상세한 설명을 참조하여, 또 다른 목적들 및 장점들과 함께 본 발명 자체를 더 잘 이해할 수 있다.
도 1은 설계 레이아웃에 분해능 향상 기술을 적용한 종래 방법의 흐름도;
도 2는 본 발명의 일 실시예에 따른 리소그래피 안내 레이아웃 공정을 수행하는 단계들의 일 예시를 도시한 흐름도;
도 3은 콘택 층의 설계 레이아웃에 대한 SRAF 안내 맵(SGM)의 예시적인 실시예;
도 4는 SRAF 안내 맵(SGM)을 생성하는 제 1 방법을 도시한 예시적인 흐름도;
도 5는 SRAF 안내 맵(SGM)을 생성하는 제 2 방법을 도시한 예시적인 흐름도;
도 6a는 본 발명에 따른, SGM을 이용하여 SRAF 배치 규칙들을 생성하는 좌표계 및 테스트 피처들의 일 실시예의 도면;
도 6b는 본 발명에 따른, SGM을 이용하여 SRAF 배치 규칙들을 생성하는 좌표계 및 테스트 콘택 피처들의 일 실시예의 도면;
도 6c는 본 발명에 따른, SGM을 이용하여 SRAF 배치 규칙들을 생성하는 좌표계 및 테스트 피처들의 일 실시예의 도면;
도 7은 본 발명의 일 실시예에 따른, SGM을 이용한 SRAF의 규칙없는(rule-free) 배치에 대한 방법 단계들의 흐름도;
도 8은 본 발명의 일 실시예에 따른, OPC 보정들의 적용과 모델-기반 SRAF 생성을 통합시킨 방법 단계들의 흐름도;
도 9는 종래의 SRAF 배치 규칙 적용 후의 레이아웃 내의 피처들의 임계 치수를 도시한 도면;
도 10은 본 발명의 일 실시예에 따른, SGM을 이용하여 생성된 SRAF 배치 규칙의 적용 후의 레이아웃 내의 피처들의 임계 치수를 도시한 도면; 및
도 11은 본 발명의 일 실시예에 따른 모델-기반 서브해상도 피처들을 생성하는 방법의 흐름도이다.
도 2는 본 발명의 LGL 공정의 예시적인 공정을 도시하는 예시적인 흐름도이다. 상기 공정의 제 1 단계[단계 (210)]에서, 타겟 설계를 이용하여, 상기 타겟 설계 내에 포함된 1 이상의 피처들이 타겟 패턴 내의 그 대응하는 위치들에 따라 마스크 패턴 내에 배치된다. 각각의 반복에서 마스크 패턴에 추가될 타겟 패턴으로부터의 피처들의 개수는, 예를 들어 작업자에 의해 결정될 수 있거나, 어떤 고정된 개수로 정의될 수 있거나, 또는 타겟 설계에서 중요하다고 판단되는 피처들의 개수 및 사용되는 공정에 의해 규정될 수 있음을 유의한다. 또 다른 변형예에서는, 반복마다 단일 피처만을 추가할 수도 있다.
단계(220)에서, 주어진 리소그래피 공정(즉, 타겟 패턴을 조명하는데 사용될 공정)에 대한 현재의 마스크 패턴의 조명의 시뮬레이션이 수행되어, 현재 마스크 상의 피처들을 둘러싸고 있는 인접한 영역들이 현재 마스크 상의 피처들의 이미징에 긍정적으로 또는 부정적으로 기여하는지의 여부에 관한 표시를 포함한, 현재 마스크 패턴의 이미징 성능을 나타내는 에어리얼 이미지(또는 그 등가물)을 생성한다. 앞서 설명된 바와 같이, 이전의 정보를 제공하는 여하한의 적절한 모델이 사용될 수 있다. 주어진 실시예에서, 사용된 모델은 상기에 언급된 SGM을 생성하는 모델이다. 도 2를 참조로, 단계들(220 및 230)에서, 현재 마스크에 대응하는 에어리얼 이미지가, 예를 들어 단일-커널 또는 다중-커널 연산 중 어느 하나를 이용하여 시뮬레이션된 후, 예를 들어 아래에 자세히 설명되는 방식으로 SGM이 결정된다. 언급된 바와 같이, SGM은 각 픽셀(pixel-by-pixel)에 기초하여, 추가 피처가 주어진 픽셀의 위치에 위치된 경우, 주어진 픽셀이 기존의 마스크 패턴들의 스루-포커스 및 스루-도즈 에지 거동(behavior)에 긍정적으로 기여하는지의 여부에 관한 표시를 제공한다. 부연하면, SGM 값이 양(positive)인 경우, 거기에 배치된 가설 유닛 소스(hypothetical unit source)가 기존 패턴들의 전반적인 스루-포커스 및 스루-도즈 에지 거동을 개선할 것이며; SGM 값이 클수록, 더 많이 개선된다. SGM 값이 음(negative)인 경우, 거기에 배치된 가설 유닛 소스가 기존 패턴들의 전반적인 스루-포커스 및 스루-도즈 에지 거동에 부정적인 영향을 주거나 저하시킬 것이다.
일단, SGM이 생성되면, 이는 "보트 맵(vote map)" 또는 레이아웃 안내 맵(LGM)에 대응하며, 현재 마스크의 필드 영역(즉, 그 위에 벌써 배치된 피처들을 갖지 않는 영역들)에서 각 픽셀에 대해 마스크 상의 현재 피처들에 대한 모든 에지 지점들의 통합(integration)을 나타내고, 필드 영역 내의 각 픽셀이 그 위에 배치된 피처를 갖기에 적합한지(즉, 픽셀이 현재 마스크 피처들의 이미징에 긍정적으로 기여하는지) 여부, 또는 가능하다면 회피되어야 하는지(즉, 픽셀이 현재 마스크 피처들의 이미징에 부정적으로 기여하는지) 여부에 관한 표시를 제공한다.
상기 공정의 다음 단계[단계(240)]에서는, LGM 또는 보트 맵이 사용되어, 마스크 설계에 배치될 다음 피처 또는 피처들의 세트의 바람직한 위치를 결정한다. 한가지 가능한 예시로서(대안적인 방법들이 아래에 설명됨), 이는, 예를 들어 다음 피처들이 원래 지정되었던 LGM의 영역 내의 픽셀들의 값을 통합시킴으로써 행해질 수 있으며, 그 후 이 영역 내의 픽셀들의 합산 값이 (피처가 적절히 이미징될 수 있다는 것을 나타내는) 사전정의된 소정 임계치 이상인 경우, 상기 피처는 지정된 공간/위치로 마스크 설계에 추가된다. 하지만, 상기 픽셀들의 합산 값이 사전정의된 임계치보다 낮은 경우, LGM이 사용되어, 상기 피처의 조정된 위치에 대응하는 상기 영역 내의 픽셀들의 합산치가 사전정의된 임계치 이상이 되도록 마스크 설계 내에 상기 피처를 재위치시킬 수 있는지를 결정한다. 상기 마스크 설계에서 피처의 위치를 1 이상의 방향들로 시프트함으로써, 픽셀들의 합산 값을 증가시킬 수 있음에 따라, 추가될 피처가 기존의 피처들 상에 주는 영향을 최적화한다.
일단, 현재 고려중인 피처들이 마스크 설계 내에 배치되면, 상기 공정은 타겟 패턴 또는 설계 내의 모든 피처들이 처리되었는지를 결정하는 단계(250)로 진행한다. 응답이 YES이면, 상기 공정은 단계(260)로 진행하고, 레이아웃이 완료된다. 응답이 NO이면, 상기 공정은 단계(220)로 다시 진행하고, 이전 반복 동안에 추가된 피처들을 포함해 마스크 설계에 현재 배치된 모든 피처들을 포함한 새로운 SGM을 재연산한 후, 타겟 패턴 내의 모든 피처들이 처리될 때까지 단계들(220 내지 250)을 재실행한다.
도 11은 본 발명의 일 실시예에 따른 모델-기반 서브-해상도 어시스트 피처들을 생성하는 한가지 방법을 도시한 흐름도이다. 단계(1110)에서, 마스크 레이아웃이 얻어진다. 마스크 레이아웃은 통상적으로 전-OPC (설계) 레이아웃이다. 단 계(1112)에서, 마스크 레이아웃에 대해 SRAF 안내 맵(SGM)이 생성된다. SGM은, 각각의 픽셀 값이, 상기 픽셀이 SRAF의 일부분으로서 포함된 경우, 상기 픽셀이 마스크 레이아웃 내의 피처들의 스루-포커스 및 스루-도즈 에지 거동에 긍정적으로 기여하는지 여부에 관해 나타내는, 이미지이다. 픽셀에 대한 SGM 값이 양인 경우, 그 픽셀 위치에서의 유닛 소스(즉, 단일 픽셀 SRAF)는 전반적인 스루-포커스 및 스루-도즈 에지 거동을 개선할 것이며, SGM 값이 클수록, 더 많이 개선된다. SGM을 생성하는 방법은 도 4 및 도 5와 연계하여 아래에 더 자세히 설명된다. 단계(1114)에서, SGM을 이용하여 마스크 레이아웃에 대한 SRAF 배치 규칙들이 생성된다. SGM에 기초한 SRAF 배치 규칙들의 생성은 도 6a, 도 6b 및 도 6c와 연계하여 아래에 더 자세히 설명된다. 단계(1116)에서, SRAF 배치 규칙들을 이용하여 SRAF가 후-OPC 레이아웃에 배치된다. 선택적인 단계(1118)에서, 배치된 SRAF는 SGM을 이용하여 미세하게 조정된다. 예를 들어, SGM은 배치된 SRAF가 상기 규칙에 의해 지시된 폭보다 약간 더 넓어야 한다는 것을 나타낼 수 있다.
도 3은 콘택 층의 SGM의 일 예시를 도시하며, 정사각형들은 콘택(310)들을 나타낸다. 마스크 규칙 검사 및 SRAF 프린트가능성 사항들이 고려되지 않는 경우, 주어진 예시적인 SGM에서, 영역(312)과 같이 피처들 내에 있지 않거나 피처들에 바로 인접한 밝은 영역들 내의 픽셀들은 양의 SGM 값들을 가지므로, 새로운 패턴들의 배치에 적합할 것이다. 음의 SGM 값을 갖는 픽셀들인 어두운 영역들 내의 픽셀들은, 가능하다면, 새로운 패턴들의 배치에 대해 회피되어야 한다. SGM은 어두운 필드와 투명한(clear) 마스크 둘 모두를 포함하는 여하한의 마스크 층의 마스크 레이 아웃에 대해 생성될 수 있음을 유의한다.
스루-포커스 및 스루-도즈 에지 거동은 설계 타겟 에지 위치들에서 에어리얼 이미지의 에지 슬로프(edge slope)를 이용하여 설명될 수 있음을 유의한다. 더 높은 에지 슬로프는 도즈와 디포커스 둘 모두의 변화에 대해 피처의 공정 윈도우 강성도(process window robustness)를 개선시킨다. 도즈 변화는 본질적으로 임계치 변화이며, 디포커스는 로우-패스 블러링 효과(low-pass blurring effect)에 의해 양호하게 근사화될 수 있다. 높은 에지 슬로프는 도즈와 디포커스 둘 모두의 변동에 대해 강성도를 개선시키며, 이는 전체 공정 윈도우를 개선시킨다. 그러므로, 공정 윈도우 강성도를 개선시키는 목적은 설계 타겟 에지 위치들에서 에지 슬로프를 증가시키는 목적으로 변경된다.
도 4는 SRAF 안내 맵(SGM)을 생성하는 제 1 방법의 예시적인 흐름도이다. 도 4의 방법은, 노광 툴의 광학 경로가 "거의" 간섭성(coherent)이며, 상기 노광 툴에 대해 TCC의 제 1 항(term)만을 고려한다고 가정된 단일-커널 접근법이다.
부분 간섭성 에어리얼 이미지 세기는,
Figure 112009075185201-PCT00001
로서 공식화될 수 있다.
여기서, M은 마스크 이미지이고; n은 투과 교차 계수(Transmission Cross Coefficient: TCC)의 고유값들의 개수이며; F 0 내지 F n 은 각각의 TCC 항에 대응하는 실제-공간 필터들이고; L 0 내지 L n 은 각각의 TCC 항의 대응하는 고유값들이며; "
Figure 112009075185201-PCT00002
" 는 컨볼루션을 의미하고, "*"는 정칙 곱(regular multiplication)이다.
도 4의 단일 커널 접근법에서, 중점을 두어야 할 것은, 가장 큰 절대값을 갖는 고유값들에 대응하는 커널로부터 에어리얼 이미지 진폭이다.
Figure 112009075185201-PCT00003
여기서, F = F(x, y)는 스칼라 필드(scalar field)이다. 이 필드의 구배 벡터(gradient vector)는
Figure 112009075185201-PCT00004
이며, 여기서 (Dx , Dy)는 2 개의 성분들:
Figure 112009075185201-PCT00005
을 갖는 벡터 필드이다.
에지에 대하여, 그 에지 벡터(
Figure 112009075185201-PCT00006
)는 다음과 같이 정의된다: 그 방향은 에지에 대해 수직이며, 에어리얼 이미지(A)에서 양의 에지 슬로프를 갖는 방향을 가리킨다. 이제, 하나의 에지 위치로부터, 에지의 환경이 필드로서 고려된다. 유닛 소스가 필드 위치(x, y)에 있다고 가정하면, 임의의 지점(x 1 , y 1 )에 대한 에어리얼 이미지 진폭은 F(x 1 -x, y 1 -y)이다. (x' , y')에 위치된 에지 지점의 슬로프에 대한 이 유닛 소스의 기여도는,
Figure 112009075185201-PCT00007
에 비례한다.
여기서, "*"는 내부 벡터 곱(inner vector multiplication)을 나타내므로, 결과는 스칼라 S(x, y, x' , y')이다. 그러므로, 각각의 에지 지점에 대하여, 그 슬로프에 대한 모든 필드 위치의 기여도가 계산될 수 있다. 몇몇 필드 위치들에서의 유닛 소스들은 긍정적인 기여도, 일부는 부정적인 기여도를 제공할 것이다. 이 기여도는, 마스크 레이아웃 내의 상기 필드 지점이 유닛 소스로 대체되어야 하는지 여부에 관해 이 에지 지점에 의한 "보트(vote)"로서 간주될 수 있다.
이제, 각각의 필드 지점에 대하여, 모든 에지 지점들로부터의 "보트들"이 통합되어 이 필드 지점에 대한 통합된 최종 보트를 생성한다. 이 최종 보트는 이 필드 지점이 유닛 소스로 대체되어야 하는지에 관한 것이다. 따라서, 다음 패턴을 어디에 배치할지를 결정하기 위해 임계값이 이 보트 필드에 적용된다.
이러한 필터링 작업(filtering operation)이 이용되는 경우에 발생하는 한가지 문제점은 에지 지점마다 적용된다는 점이다. 에지 지점이 매우 불규칙적일 수 있기 때문에, 이 작업은 연산적으로 매우 고가일 수 있다. 이러한 완력 보트 카운트 방식(brute-force vote count scheme)의 다른 단점들은: (1) 에지들이 샘플링되어, 연속한 에지로부터의 영향이 고려되지 않는다는 것이며; (2) 코너의 에지 위치가 전-OPC 레이아웃의 뾰족한 코너들로부터 기인하는데, 이는 실제로 원하는 윤곽 타겟 위치가 아니라는 것이다. 코너의 실제 타겟 윤곽은 실제로 라운딩 코너(round corner)이며, 그 라운딩 윤곽 상의 슬로프는 향상되어야 한다.
이러한 문제를 해결하기 위하여, 앞서 설명된 보트-카운팅 작업은 3 개의 고속 푸리에 변환(Fast Fourier Transform: FFT) 작업들을 이용하여 보트 카운트를 가능하게 하는 전통적인 이미지 처리 알고리즘으로 변환된다. FFT 작업들을 이용하여 보트 카운팅 프로세스를 공식화함으로써, 미국 특허 제 7,003,758호에 개시된 풀-칩 리소그래피 시뮬레이션 시스템의 사용과 같은 하드웨어 가속(hardware acceleration) 유무에 관계없이 연산 속도가 크게 개선된다. 나아가, FFT 연산들을 이용하면, 앞서 언급된 두 가지 단점들이 자동으로 극복된다. 모든 에지들이 연속적으로 고려되고, 코너들이 라운딩된다(라운딩 정도는 픽셀 크기에 의존한다).
단계(418)에서, 전-OPC 마스크 레이아웃 M(x, y)가 얻어진다. 전-OPC 마스크 레이아웃의 구배 맵(gradient map)
Figure 112009075185201-PCT00008
은:
Figure 112009075185201-PCT00009
로 이루어진 벡터 맵이다.
이제, 정확한 에지 지점들은 구배들을 갖는 모든 지점들이다. 특정 필드 지점 상의 보트는, 상기 필드 지점 상의 유닛 소스가 구배를 향상시키는지 여부에 기초하여, 비-제로(non-zero) 구배를 갖는 마스크 이미지 내의 모든 지점으로부터 행해진다. 필드 지점 (x, y)에서의 유닛 소스에 대하여, (x' , y')에서의 구배 값에 대한 기여도는,
Figure 112009075185201-PCT00010
이다.
마찬가지로, "*"는 내부 벡터 곱을 나타낸다. "v" 값은 (x, y)에서의 구배로부터 필드 지점 (x' , y')로의 보트로서 처리될 수 있으며, 필드 지점 (x, y)에서의 유닛 소스로부터의 총 보트 합산치는,
Figure 112009075185201-PCT00011
이다.
G x 및 G y 는 M(x, y)의 2 개의 구배 성분 이미지들이고, D x 및 D y 는 이전에 알려진 필터들이다. 이제, SUM 작업은 규칙적인 이미지 격자 상에서의 표준 컨볼루션 필터링이다. 그러므로, V는 2 개의 필터링 작업들에 의해 연산될 수 있다. D x 및 D y 가 비-분리가능한(non-separable) 큰 필터들이기 때문에, 이러한 2 개의 필터링 작업들은 실제 공간에서 실행된다면 매우 고가이다. 그러므로, 이러한 2 개의 필터링 작업들을 처리할 수 있게 하기 위해서, 이들은 주파수 도메인에서 실행된다.
주파수 도메인에서는, G x 및 G y 를 정확히 연산할 필요는 없다. 대신에, G x 및 G y 는 M(x, y)으로부터 직접 연산될 수 있다.
Z(x)가 임의의 함수이고, FFT(Z(x))가 그 푸리에 변환이며, F'(x) = dZ / dx가 그 도함수인 경우, Z'(x)의 푸리에 변환은,
Figure 112009075185201-PCT00012
이다.
여기서, i는 허수 단위(imaginary unit)이고, f는 주파수이다. 그 결과로,
Figure 112009075185201-PCT00013
Figure 112009075185201-PCT00014
그러므로, 필드 지점 (x, y)에서의 전체 보트 합산치, SGM 값은,
Figure 112009075185201-PCT00015
이다.
여기서, IFFT( )는 역(inverse) 고속 푸리에 변환을 나타내고, "
Figure 112009075185201-PCT00016
"는 컨볼루션을 의미하며, "*"는 정칙 곱이다. 광학 모델이 여하한의 마스크에 대해 동일함에 따라
Figure 112009075185201-PCT00017
이 사전-연산(pre-compute)될 수 있기 때문에, 각각의 필드 지점에서의 SGM 값의 실시간 연산만이 2 개의 FFT 연산들 - FFT(M) 및 IFFT - 을 수반한다. 단계(420)에서, FFT는 전-OPC 마스크 레이아웃에 인가되어 FFT(M)을 생성한다. TCC는 통상적으로 연산 속도 및 저장에 대해 고유 급수 전개(eigen-series expansion)를 이용하여 컨볼루션 커널들로 분해된다. 그러므로, 단계(410)에서, TCC의 분해된 버전이 부과(load)되면, 단계들(412 및 414)에서 FFT(F)가 IFFT(F)로 변환된다. 단계(416)에서,
Figure 112009075185201-PCT00018
가 연산된다. 그 후, 단계(420)에서, F 3 (f x , f y )가 FFT(M)에 곱해지고; 단계(422)에서, 전체 전-OPC 설계 레이아웃에 대해 SGM을 생성하기 위해 프로덕트(product)의 IFFT가 취해진다.
도 5는 SRAF 안내 맵(SGM)을 생성하는 제 2 방법의 예시적인 흐름도이다. 도 5의 실시예는 노광 툴의 광학 경로가 거의 간섭성이라고 가정되지 않은 다중-커 널 접근법이다. 설명을 쉽게 하기 위하여, 다음의 방정식들은 하나의 공간적 차원(spatial dimension)만이 존재하는 것처럼 표현된다.
마스크 투과율 M(x)는 전-OPC 성분(T), SRAF 성분(A) 및 OPC 보정 성분(C)으로 분리된다:
Figure 112009075185201-PCT00019
만약,
Figure 112009075185201-PCT00020
가
후-OPC 레이아웃 투과율을 나타낸다면, 에어리얼 이미지(AI) 세기는,
Figure 112009075185201-PCT00021
이며,
여기서, W(x, y)는 TCC의 공간 도메인 표현이고, I T (x)는 SRAF 없는 AI 세기이다.
SGM 표현을 유도하기 위하여, 마스크 레이아웃의 SRAF 부분에서 x'에서의 유닛 소스가 가정된다, 즉
Figure 112009075185201-PCT00022
. 이 x'에서의 유닛 소스는 다음의 양(amount)을 x에서의 이미지 슬로프에 기여한다:
Figure 112009075185201-PCT00023
필드 지점 x로부터 소스 지점 x'까지의 보트의 가중은 전-OPC 이미지의 구배와 같다,
Figure 112009075185201-PCT00024
그러므로, x'에서의 SGM 값은,
Figure 112009075185201-PCT00025
과 같다.
상기에서 마지막 단계는 부분 적분(integration by parts)을 이용한다. 단일-커널 SGM이 세기 대신에 진폭의 구배에 대한 기여도를 본질적으로 보기 때문에, 이 표현은 심지어 간섭성 조명의 제한에도 상기 단일-커널 SGM 표현으로 줄여지지(reduce) 않는다.
최종적으로, 변수명(variable name)들의 변화로,
Figure 112009075185201-PCT00026
제 2 항에서 x 1이 x 2로 대체된다면, SGM 쌍선형 커널(bilinear kernel)의 헤르미티시티(Hermiticity)가 관찰된다.
M T 가 실수이고 OPC 보정 성분(M C )이 무시된다면,
Figure 112009075185201-PCT00027
, 상기의 공식은 홉킨스 방정식(Hopkins equation)과 유사하며, 이는 SGM이 표준 커널 분해 기술을 이용하여 연산될 수 있다는 것을 의미한다.
M K 가 실수이고 OPC 보정 성분(M C )이 무시되지 않는다면, 이는 2 개의 상이한 입력 이미지들을 수반한 쌍선형 적분이다(전-OPC 마스크 레이아웃 M R = M T 및 SRAF 없는 후-OPC 마스크 레이아웃 M K = M K * = M T + M C ).
SGM 쌍선형 커널(SGK)은 주파수 도메인에서 TCC에 관계될 수 있다. M T 가 실 수이고 OPC 보정 성분(M C )이 무시된다면,
Figure 112009075185201-PCT00028
상기의 헤르미티시티가 쉽게 확인된다.
실제적인 어려움은, 이 공식이 바로 사용되면, 2 개의 원(raw) TCC들이 동시에 나타난다는 점이며, 이는, TCC가 큰 경우[예를 들어, TCC의 각각의 차원(dimension)이 플로우트 데이터 타입(float data type)을 갖는 107인 경우, 이후 총 메모리 요건은 2G 바이트를 초과하므로], 실현가능하지 않을 수 있다. 그러므로, 연산을 "인-플레이스(in-place)"로 행하는 것이 바람직할 수 있다. 이렇게 하기 위하여, SGM 쌍선형 커널은,
Figure 112009075185201-PCT00029
로서 분해될 수 있다.
여기서, 각각의 단계는 인-플레이스이다.
또 다른 실제적인 고려사항은, TCC가 통상적으로 연산 속도 및 저장에 대해 고유 급수 전개를 이용하여 컨볼루션 커널들로 분해된다는 점이다. 그러므로, 단계(510)에서, TCC의 분해된 버전이 부과되며; 단계(512)에서, TCC의 분해된 버전이 원 포맷으로 재구성된다. 단계들(514 내지 518)에서, SGM 쌍선형 커널[SGK(k 1, k 2)]은 인-플레이스로 연산되고, 그 후 단계(520)에서 SGM 쌍선형 커널은 고유값들 및 고유벡터들로 분해된다. 단계(522)에서, 부분 SGM은 마스크 레이아웃, 분해된 SGM 쌍선형 커널, 및 기존의 고속 쌍선형 오퍼레이션을 이용하여 연산된다. 도 5의 방법에서,
Figure 112009075185201-PCT00030
이라고 가정한다.
단계들(524 및 526)에서, SGM 선형 커널이 계산된다. SGM 선형 텀(term) 커널의 스펙트럼은,
Figure 112009075185201-PCT00031
로서 표현되며,
여기서,
Figure 112009075185201-PCT00032
는
Figure 112009075185201-PCT00033
의 푸리에 변환이다.
또한,
Figure 112009075185201-PCT00034
은 TCC(k 1, k 2)의 역 푸리에 변환이다. 따라서,
Figure 112009075185201-PCT00035
이 표현은 연속 함수 분석을 위한 것이다. 하지만, DFT(Discrete Fourier Transform)이 실제로 사용된다면, 상수 2π는 DFT의 시퀀스 길이(sequence length)로 대체되어야 한다. 단계(528)에서, 또 다른 부분 SGM은 마스크 레이아웃을 SGM 선형 커널과 컨볼빙(convolving)함으로써 계산된다. 단계(530)에서, 부분 SGM들은 SGM을 생성하기 위해 조합된다. 도 4의 단계들(410 내지 416) 및 도 5의 단계들(510 내지 520)은 런 타임 속도를 개선하기 위해 각각의 광학 모델에 대해 사전-실행될 수 있음을 유의한다.
새로운 피처가 공정 윈도우를 최적화하기 위해서는, 에지 슬로프가 가장 약할 때 그 배치가 최적화되어야 한다. 일반적으로, 에지 슬로프들은 디포커스에서 더 낮으므로, 디포커스 및/또는 델타 도즈에서의 TCC가 SGM을 연산하는데 사용되어야 함에 따라, 에지 슬로프는 그 가장 취약한 PW 지점들에서 최대화된다.
상이한 에지 지점들이 상이한 중요성을 가질 수 있기 때문에, SGM 연산에서 상이한 타겟 에지 위치들에 상이한 가중치(weight)가 할당될 수 있다. 예를 들어, 더 높은 가중치는 폴리-게이트 에지 지점(poly-gate edge point)들에 의해 보트들에 할당될 수 있으며, 더 낮은 가중치는 큰 패턴들 및 라인 엔드(line end)들로부터 보트들에 할당될 수 있다. 이 가중 접근법은 공정 윈도우 거동에 대해 상이한 중요성을 갖는 패턴들에 대해 차별적인 처리를 가능하게 한다. 가중치를 에지 지점들에 할당하는데 있어서 추가적인 고려사항은, 상기 지점들이 핫 스폿(hot spot)(즉, 공정 윈도우 변동에 걸쳐 레이아웃에서 취약한 지점들)이기 때문에 낮은 에지 슬로프를 갖는 에지 위치들에 더 높은 가중치가 제공되게 하는 에지의 기존 슬로프이다. 이에 대하여, SRAF 없는 OPC 보정들이 마스크 레이아웃에 적용될 수 있고, 에어리얼 이미지가 연산될 수 있으며, 그 후 각각의 에지 위치에서의 에어리얼 이미지의 에지 슬로프가 연산될 수 있다. 에지 위치에 대한 ILS(image log slope)의 역(inverse)은 상기 에지 위치들의 가중치로서 사용될 수 있다. 이러한 2 개의 가중 접근법들, 즉 피처 중요성-기반 가중치 및 ILS-기반 가중치는 조합된 가중치를 제공하기 위해 조합될 수도 있다. 본 발명의 범위 내에서 다른 가능한 가중 방식들이 존재한다.
SGM 연산에서 가중을 적용하기 위하여, 예를 들어 게이트 대 비-게이트, 라인 대 코너, 라인 폭 등에 기초하여 각각의 에지 평가 지점의 상대적인 중요성이 식별된다. 그 후, 음이 아닌(non-negative) 가중치가 각각의 에지 평가 지점에 할당된다. 예를 들어, 가중치 1이 공칭(nominal)이고, 1 이상의 여하한의 값이 추가 가중치이며(그러므로, 가중치 2.0은 에지 지점의 보트가 공칭-가중 지점들로서 2 배 중요하다는 것을 의미함), 1 이하의 여하한의 값은 낮은 가중치이고(즉, 가중치 0은 에지 지점의 보트가 카운트되지 않아야 하고, 가중치 0.5는 에지 지점의 보트가 공칭-가중 지점들의 50 %로 카운트된다는 것을 의미함), 가중치는 절대로 0.0 아래로 내려가지 않는다. 다음, 각각의 가중치가 에지 지점 위치 (x, y)에서 델타 함수라고 가정하여, 가중치 이미지 Wm(x, y)가 전-OPC 레이아웃 M(x, y)의 동일한 픽셀 격자에 제공되며, 전-OPC 레이아웃의 샘플링 주파수의 통과 대역을 일치시키도록 저역 통과 필터(low-pass filter)가 가중치 이미지에 적용된다. 최종 가중치 맵 이미지는 전-OPC 레이아웃 M(x, y)의 구배와 곱해지고, 그 결과는 SGM을 연산하는데 있어서 가중 타겟 이미지로서 사용된다.
단일-커널 SGM에 대하여, 보트 맵은,
Figure 112009075185201-PCT00036
로 변화된다.
다중-커널 SGM의 경우, 보트 맵은,
Figure 112009075185201-PCT00037
로 변화된다.
마찬가지로, 변수들의 변화로,
Figure 112009075185201-PCT00038
처음 3 개의 적분은 동일한 커널들을 갖는 비가중된(unweighted) SGM과 흡사하다. 마스크 이미지 M R 이 WmM R 로 대체된 것만이 차이점이다. M T 가 실수이고 OPC 보정 성분(M C )이 무시된다면, 네 번째(fourth) 및 다섯 번째(fifth) 적분에 대한 커널은,
Figure 112009075185201-PCT00039
이다.
마지막 적분에 대한 커널은,
Figure 112009075185201-PCT00040
이 되며,
여기서,
Figure 112009075185201-PCT00041
는 이전에 정의되어 있다.
앞서 설명된 바와 같이, SGM(본 명세서에서는 LGM이라고도 칭함)은 레이아웃 상의 기존 패턴들의 PW 거동을 향상시키기 위해 후속 패턴들의 안내에 대한 기초로서 사용될 수 있다.
특히, 순차적인 방식으로 칩 설계를 안내할 수 있다. 각각의 순차적인 단계에서, 라우팅 소프트웨어(routing software)에 의해 선택되는 바와 같이, 새로운 패턴들의 그룹이 레이아웃에 추가된다. 그 후, LGM은 레이아웃 내의 기존의 모든 패턴들에 대해 연산된 후, 상기 레이아웃으로의 후속 피처들의 추가를 안내하기 위해 새로운 LGM이 사용된다. 일 실시예에서, 임계값(T)이 LGM에 적용되어, 상기 임계값 이하의 LGM 값들을 갖는 모든 픽셀들이 다음 라인 또는 패턴에 대해 금지된 또는 바람직하지 않은 위치들로서 표시된다. 이러한 금지된 또는 바람직하지 않은 위치들 및 설계 규칙 검사(Design Rule Checking: DRC)는 함께 다음 라인 또는 패턴에 대해 사용가능한 영역 및 사용불가능한 영역을 지시한다. 사용가능한 영역들에 대해, LGM 내의 밝은 영역들[즉, 큰 LGM 값들의 군집된 픽셀(clustered pixel)들을 갖는 영역]은 다음 라인 또는 피처를 수용하기에 적합한 영역들에 대응한다. 또한, 다음 라인 또는 형태(figure), 라인의 길이 등등에 의해 포괄된(covered) 총 LGM을 포함하는 목적 함수(object function)를 정의한 후, 상기 목적 함수를 최대화하여(또는 목적 함수의 실제 정의에 의존하여 최소화하여), 마스크 레이아웃에 배치될 다음 라인 또는 피처에 대한 최적의 위치들을 찾아낼 수 있다.
예를 들어, 라인 폭(w) 및 경로(
Figure 112009075185201-PCT00042
)에 걸쳐 지점들(A 및 B) 사이에 라인 배치를 최적화하는 것이 바람직한 경우, 예시적인 비용 함수(cost function)는,
Figure 112009075185201-PCT00043
로서 표현될 수 있다.
여기서,
Figure 112009075185201-PCT00044
는
Figure 112009075185201-PCT00045
의 경로 길이를 나타내고,
Figure 112009075185201-PCT00046
는 폭(w)을 갖는 이 라인
Figure 112009075185201-PCT00047
에 의해 포괄된 총 LGM 값을 나타내며, α 및 β는 라 인 길이와 LGM 최적화 사이의 상충관계(trade-off)에 대한 사용자-지정 라그란지 곱셈자(Lagrange multiplier)(가중치)들이고, 이들은 상이한 부호를 가져야 한다. α < 0이고, β > 0이라고 가정한다. 그 결과, 이 라인 배치 문제는 최적화 문제가 된다:
Figure 112009075185201-PCT00048
제약(constraint)들 하에서, 이 경로 내의 지점들은 임계값(T) 이하의 LGM 값을 갖지 않거나, 여하한의 DRC 규칙들을 위반하지 않는다. 또한, 이러한 제약들은 기존 패턴들의 PW 성능에 크게 부정적인 영향을 주거나 DRC 규칙들을 위반하면서 상기 지점들 상에서 매우 큰 음의 가중치를 갖는 목적 함수에 추가될 수도 있다.
대안적으로, LGM은 라인 레이아웃에서 라우트 경로 상의 (역) 가중치로서 사용될 수도 있으며, 그 후 상기 문제는 최적의 (가중) 라우트 검색 문제로 변환될 수 있다. 라우트 검색 알고리즘들의 예시로는, 제한하는 것은 아니지만, BFS(breadth-first search), 데이크스트라 알고리즘(Dijkstra algorithm), 비터비 알고리즘(Viterbi algorithm), 및 플로이드-워셜 알고리즘(Floyd-Warshall algorithm)을 포함한다.
그 후, 앞서 설명된 바와 같이, LGM을 포함하는 이 공정은 모든 라인들 또는 피처들이 레이아웃에 추가될 때까지 새로운 패턴들로 계속 업데이트된다.
이 순차적인 배치의 각 단계는 후속 패턴 배치에 대한 안내로서 LGM을 채택함으로써 이미 배치된 패턴들/피처들의 전반적인 콘트라스트를 강화시킨다. 따라서, 결과적인 레이아웃에서, 패턴들은 상호 건설적(constructive)이며, 전반적인 PW 성능은 추가 비용을 거의 들이지 않고 크게 개선되는데, 이는 DFM 방법론의 궁극적인 목적이다. 또한, 이 방법론은 낮은 연산 비용과 2-차원 지오메트리를 고려한다는 장점들을 갖는다.
LGM은 레이아웃 동안에 동시에 함께 고려되어야 할 필요가 있는 다수의 - 예를 들어, 폴리 및 확산 또는 금속 및 콘택 - 층들에 용이하게 사용될 수 있다. 각각의 개별 회로 층에 대해, LGM은 상기 층 자체에 대해 별도로 연산되는데, 이는 리소그래피 패터닝이 상이한 층들에 대해 상이한 시간에 행해지기 때문이다. 상이한 층들 사이의 회로-레벨 연관성 및 의존성은 레이아웃 소프트웨어에 의해 유지되어야 한다.
나아가, LGM은, 예를 들어 표준 셀(standard cell)의 인간 사용자 실행 매뉴얼 레이아웃(human user performing manual layout) 또는 자동화 플레이스-앤드-라우트 소프트웨어(place-and-route software)에 안내를 제공하도록 사용될 수 있다. 다음 패턴들이 배치되어야 하는 곳에 관한 제안들을 제공하는 것 이외에도, 상기 방법은 리소그래피용 설계의 강성도 레벨을 나타내는 LGM에 기초하여 스코어(score)를 제공할 수도 있다.
또한, 본 명세서에 개시된 LGL 방법은 설계의 강성도를 증명하기 위해 OPC 및 OPC 검증 소프트웨어(verification software)와 조합하여 사용될 수 있다.
나아가, LGL의 적용은 IC 회로 레이아웃의 라우팅 스테이지(routing stage) 또는 배치 중 어느 하나에, 또는 둘 모두에 사용될 수 있다. 상세하게는, LGL 방법은 리소그래피 성능을 향상시키기 위해, 사전-정의된 표준 셀들의 배치에 안내를 제공하는데 적용될 수 있다. 이 적용에서, 전체 사전-정의된 표준 셀은 단일의 고정된 형태(fixed figure)로서 처리되며, LGM은 표준 셀에 의해 포괄된 모든 LGM 픽셀 값들을 합산함으로써 배치의 스코어를 제공할 것이다. 또한, LGM은 표준 셀에 의해 포괄된 가장 낮은 LGM 값들을 찾아냄으로써 일 배치에서 여하한의 특정 취약 지점들이 존재하는지 여부를 평가할 수도 있다.
공간적으로 여러 번 반복되기 쉬운 표준 셀의 설계에 대해, LGM은 셀 자체의 레이아웃을 안내하는데 사용될 뿐만 아니라, 리소그래피 견지(lithography sense)에서 셀에 대한 우호 피치(favored pitch)를 연산하는데에도 사용될 수 있다. 더 작은 우호 피치를 갖는 설계가 더 작은 회로 영역을 제공할 수 있을 것이며, 이는 셀이 여러 번 반복되는 경우에 중요할 수 있다.
일 실시예에서, 한 세트의 SRAF 배치 규칙들을 생성하는데 SGM이 사용될 수 있다. 한 세트의 SRAF 배치 규칙들의 일 예시가 아래의 표 1에 도시되어 있다. 제 1 열(Column)은 패턴의 타입을 인식하고, 여기서 타입 1은 게이트와 같은 SRAF-우호 패턴이며, 타입 2는 금속 라인과 같은 SRAF-비-우호 패턴이다. 제 2 열은 레이아웃 내의 주요 피처들 사이의 공간을 식별한다. 표 1에 도시된 세 가지 형태의 SRAF 배치 규칙들이 존재한다. 제 1 형태의 규칙(제 3 열 내지 제 6 열)은 동일한 타입의 패턴들 사이에 SRAF(즉, 스캐터링 바아 또는 SB)들을 배치시키기 위함이다. 제 2 형태의 규칙(제 7 열 내지 제 10 열)은 SRAF-우호 패턴과 SRAF-비-우호 패턴 사이에 SRAF를 배치시키기 위함이다. 제 3 형태의 규칙(제 11 열 내지 제 14 열)은 SRAF-우호 패턴 또는 SRAF-비-우호 패턴과 비-SRAF 패턴(예를 들어, 매우 큰 패 턴들) 사이에 SRAF를 배치시키기 위함이다. 콘택 층들의 경우, 이 세 가지 형태의 규칙들이 모두 동일할 수 있다. 표 1의 각각의 행(row)은 배치되어야 할 SRAF의 개수, 각각의 SRAF의 폭, SRAF와 주요 피처 사이의 공간, 및 상기 주요 피처들 사이의 공간에 따른 SRAF들 사이의 공간을 특정화한다. 폴리 (금속) 층의 경우, SGM 및 일련의 1-차원 테스트 피처들을 이용하여 SRAF 배치 규칙들이 생성된다.
Figure 112009075185201-PCT00049
도 6a는 본 발명에 따른, SGM을 이용하여 폴리 (금속) 층에 대해 SRAF 배치 규칙들을 생성하는 좌표계 및 테스트 피처들의 일 실시예의 도면이다. 주요 피처들 사이의 특정화된 공간에 대해, 반복적인 라인 테스트 피처들로 구성된 테스트 패턴이 생성되며, 상기 라인 테스트 피처들과 SRAF 둘 모두는 그들의 폭에 비해 무한 길이(infinite length)를 갖는다고 가정한다. 도 6a는 동일한 타입으로 구성된 2 개의 라인 테스트 피처들(610a 및 610b)을 도시하며, 두 피처들은 게이트들이다. 따라서, 다음의 설명은 제 1 형태의 SRAF 배치 규칙들을 생성하는 방법을 설명하기로 한다. 라인 테스트 피처들의 폭은 레이아웃의 가장 중요한 라인 폭과 같고, 어느 2 개의 이웃하는 라인 테스트 피처들 사이의 공간은 주요 피처들 사이의 특정화된 공간 값이다. 그 후, 이 테스트 패턴에 대해 SGM이 생성된다.
도 6a에 도시된 바와 같이, 테스트 패턴들 상에 좌표계가 부과되며, 여기서 y-축은 임의의 라인 테스트 피처의 경계와 일치하고, x-축은 라인 테스트 피처들과 수직이다. 도 6a에서, x=0(612) 및 x=space(614)은 이웃하는 라인 테스트 피처들(610a 및 610b)의 경계들에 대응한다. 1-차원 규칙에 대해, 어느 2 개의 이웃하는 라인 패턴들 S(x) 사이의 SGM 값은 SGM(x, 0) 및 x = [0, 1,...space]과 같다. 그 후, 상기 라인 테스트 피처들에 대한 SRAF 배치 규칙 생성 문제는, 구간 [0, space]을 n 개의 더 작은 구간들 [x 1s, x 1e], [x 2s, x 2e],...[x ns, x n e]로 분할하는 문제로 변환되며, 여기서 0≤x 1s<x 1e<x 2e<x ns...<x ns<x n e≤space이다. 각각의 구간은 i 번째 SRAF(1≤i≤n)가 x is ≤x≤x ie 로서 설명될 수 있도록 SRAF를 나타낸다.
최적의 SRAF 배치 규칙을 결정하는 것은, MRC 규칙들 및 SRAF 프린트가능성 제약들 하에서, SRAF에 의해 포괄된 총 SGM 값을 최대화하는 것과 동일하다. S i 가 i 번째 SRAF(1≤i≤n)에 의해 포괄된 SGM 값이라고 한다면, SRAF에 의해 포괄된 총 SGM 값은,
Figure 112009075185201-PCT00050
이다.
레이아웃에 SRAF를 배치함에 있어서 다섯 가지의 제약들이 존재한다:
1. 최소 SRAF 폭(W min), 즉
Figure 112009075185201-PCT00051
인 경우,
Figure 112009075185201-PCT00052
2. 최대 SRAF 폭(W max), 즉
Figure 112009075185201-PCT00053
인 경우,
Figure 112009075185201-PCT00054
3. SRAF와 주요 피처(S main) 사이의 최소 간격, 즉
Figure 112009075185201-PCT00055
및
Figure 112009075185201-PCT00056
4. 어느 2 개의 이웃하는 SRAF(SSRAF)들 사이의 최소 간격, 즉
Figure 112009075185201-PCT00057
인 경우,
Figure 112009075185201-PCT00058
5.
Figure 112009075185201-PCT00059
인 경우,
Figure 112009075185201-PCT00060
(SGM 값이 가능한 가장 크더라도 음의 SGM 값을 갖는 SRAF를 배치시킬 필요는 없다)
제약들(W min, W max, S main, S SRAF)을 갖는 [0, space]에 대한 포괄적인 최적의 솔루션[파티션(partition)]이
Figure 112009075185201-PCT00061
이라고 가정하면, i 번째 SRAF(1≤i≤n)는 [x is , x ie ]를 포괄한다. 더욱이,
Figure 112009075185201-PCT00062
인 경우,
Figure 112009075185201-PCT00063
은, 동일한 제약들을 갖는 [0, x is - S SRAF ]에 대한 최적의 파티션이다(그렇지 않다면, [0, x is - S SRAF ]에 대해 더 양호한 파티션이 존재하는 경우에는, 이 후 Rule opt 에서 i, i+1,...,n 번째 SRAF 배치와 조합될 수 있고, Rule opt 보다 양호한 규칙에 도달(land)할 수 있으며, 상기 제약들을 여전히 만족할 수 있으며 이는 Rule opt 의 최적성을 부정(contradict)한다.)
따라서, 구간 [0, space]은 더 작은 구간들로 분리되며, 동적 프로그래밍에 기초하여 알고리즘이 구성된다. space ≥ 2S main + W min 이라고 가정하면, 이 알고리즘의 개요는 다음과 같다:
INPUT: space, S(X) x=[0,1,...,space], 및 제약들(W min, W max, S main, S SRAF)
중간 결과치들:
NumSRAFArray[x](x=[0,1,...,space - S main]): space - S main + 1의 크기를 갖는 어레이 그리고 NumSRAFArray[x]는 [0,x]에 대한 최적의 파티션의 SRAF의 개수를 저장 SRAFSGMArray[x](x=[0,1,...,space-S main]): space - S main + 1의 크기를 갖는 어레이 그리고 SRAFSGMArray[x]는 [0,x]에 대한 최적의 파티션의 SRAF에 의해 포괄된 총 SGM을 저장 SRAFLeftEndArray[x](x=[0,1,...,space - S main]): space - S main + 1의 크기를 갖는 어레이 그리고 SRAFLeftEndArray[x]는 [0,x]에 대한 최적의 파티션의 최우측 SRAF의 좌측 단부의 좌표를 저장(x ie≤x이도록 가장 큰 x is 에 대응) SRAFRightEndArray[x](x=[0,1,...,space-S main]): space - S main + 1의 크기를 갖는 어레이 그리고 SRAFLeftEndArray[x]는 [0,x]에 대한 최적의 파티션의 최우측 SRAF의 우측 단부의 좌표를 저장(x ie≤x이도록 가장 큰 x ie 에 대응).
초기화:
모든 x=[0,1,...,space - S main]에 대해 NumSRAFArray[x] 및 SRAFSGMArray[x]를 0(zero)으로 설정한다.
SRAF COMPUTATION :
Figure 112009075185201-PCT00064
Figure 112009075185201-PCT00065
OUTPUT : NumSRAFArray[space-S SRAF], SRAFLeftEndArray[x](x=[0,I,...,space-S RAF],
그리고 SRAFRightEndArray[x](x=[0,I,...,space-S RAF]
도 6b는 본 발명에 따른, SGM을 이용하여 SRAF 배치 규칙들을 생성하는 좌표계 및 콘택 테스트 패턴들의 일 실시예의 도면이다. 콘택 테스트 피처들(620a 및 620b)은 반복적인 정사각형 피처들이다. 각각의 콘택 테스트 피처(620a 및 620b)의 중요성이 동일하기 때문에, 다음의 설명은 제 1 형태의 SRAF 배치 규칙들을 생성하는 방법을 설명하기로 한다. 어느 2 개의 이웃하는 콘택들 사이의 공간은 주요 피처들 사이의 특정화된 공간이다. 이 테스트 패턴에 대해 SGM이 생성된다. 콘택 테스트 피처들 상에 좌표계가 부과되고, 여기서 y-축은 임의의 콘택 테스트 피처의 경계와 일치하며, 원점은 콘택 테스트 피처의 에지 중간에 위치된다. 도 6b에서, x=0(622) 및 x=space(624)는 이웃하는 콘택 테스트 피처들(620a 및 620b)의 경계들에 대응한다.
콘택 층의 경우, 주요 피처의 길이는 통상적으로 폭과 동일함에 따라, 상기 피처의 유한 길이(finite length)에 의해 유도된 2-차원 효과들이 고려된다. 콘택 층에 배치된 SRAF에 대해, SRAF 길이는 파라미터 "sbEndExtension" 626에 의해 특정화된다. 콘택 테스트 피처들(620a, 620b)의 길이가 L이면, SRAF 628의 길이는 L + 2 * sbEndExtension이다. SRAF에 의해 포괄된 SGM 값만이 중요하기 때문에, SGM 값 함수 S(x)는,
Figure 112009075185201-PCT00066
로서 재-정의된다.
콘택들에 대한 제 1 타입의 SRAF 배치 규칙들을 결정하는 것은, S(x)의 상이한 정의를 제외하고는, 라인 피처들에 대해 상기에 언급된 것과 동일하다.
제 2 종류의 SRAF 배치 규칙들(즉, SRAF-우호 패턴들과 SRAF-비-우호 패턴들 사이에 SRAF를 배치시키는 규칙들)을 결정하는 것은, 상이한 가중치들이 이웃하는 패턴들에 할당되는 것을 제외하고는, 제 1 종류의 SRAF 배치 규칙들을 결정하는 것과 유사하다. 예를 들어, SRAF-우호 패턴의 에지에는 SRAF-비-우호 패턴의 에지보다 더 높은 가중치가 할당될 것이다.
도 6c는 본 발명에 따른, SGM을 이용하여 SRAF 배치 규칙들을 생성하는 좌표계 및 테스트 패턴들의 일 실시예의 도면이다. 도 6c의 테스트 패턴들은 제 3 형태의 SRAF 규칙들(즉, SRAF-우호 피처 또는 SRAF-비-우호 피처 및 비-SRAF 피처 사이에 SRAF를 배치시키는 규칙들)을 결정하는데 사용된다. 중심 라인 테스트 피처들(632)은 설계 레이아웃에서 가장 중요한 라인 폭의 폭을 가지며, 라인 테스트 피처들(630a 및 630b)(비-SRAF 피처들)은 무한하게 넓다고 가정한다. 라인 테스트 피처(632)에 큰 가중치가 할당되고, 라인 테스트 피처들(630a, 630b)에 매우 작은 무게가 할당되는 것을 제외하고는, SRAF 배치 규칙들은 도 6a와 연계하여 상기 설명된 바와 같이 결정된다.
SRAF가 배치 규칙들에 따라 배치된 후, 각각의 SRAF의 배치, 폭 및 길이는 마스크 레이아웃의 2D 효과들을 설명하기 위해 SGM을 이용하여 미세-조정될 수 있다. 폴리 (금속) 층의 경우, 주요 피처들의 길이가 그 폭보다 훨씬 더 넓다는 가정하에 SRAF 배치 규칙이 생성된다. 하지만, 이 가정은 항상 유효하지는 않다. 예를 들어, 라인-단부들 근처에 있는 영역들에 대하여, SGM은 배치된 SRAF가 규칙에 의해 지시된 폭보다 약간 더 넓어야 한다는 것을 나타낼 수 있다. 그 후, 이 SRAF는 넓어질 수 있다. 또한, 각각의 SRAF에 의해 포괄된 SGM 값은 잠재적인 충돌(potentisl conflict)을 해결하기 위해 SRAF의 우선순위(priority)로서 사용될 수 있다. 예를 들어, 상이한 주요 피처 세그먼트들로부터 SRAF들이 오버랩(overlap)되는 경우, 상기 오버랩을 제거하기 위해 하위 우선순위를 갖는 SRAF가 수정된다.
도 7은 본 발명의 일 실시예에 따른, SGM을 이용하여 SRAF의 규칙없는(rule-free) 배치를 위한 방법 단계들의 흐름도이다. 도 7의 실시예에서는, SRAF 배치 규칙들을 먼저 생성하는 대신에, SGM으로부터 바로 SRAF가 유도된다. 이 실시예에서, SGM의 영역들은 SRAF 다각형으로 변환된다. 각각의 SRAF 다각형은 얇은 바아 형태(bar shape)이고, 수평으로 또는 수직으로 방위 잡히며, 범위 [W min , W max ] 내의 폭을 갖도록 요구된다.
단계(710)에서, SGM은 양의 영역들, SRAF가 요구되는 영역들을 식별하는 임계치이다. 이 임계치는 바이너리 이미지, SGMB를 생성한다. 단계(712)에서, 표준 이미지 처리 단계들이 사용되어 SGMB 내에 연결된 양의 영역들을 식별한다. 단계(714)에서, SBM를 SGMB와 곱하여 SGMC를 생성함에 따라, SGMB의 각각의 양의 픽셀에 SGM 내의 그 대응하는 값이 할당된다. 단계(716)에서, 각각의 연결된 영역에 대해 SGMC의 1-차원 x- 및 y- 투영(projection)들이 연산된다. 단계(718)에서, 규칙 생성을 위해 상술된 동적 프로그래밍 접근법을 1-차원 투영들에 적용함으로써 모든 SRAF 좌표들(즉, 모든 SRAF가 배치되어야 하는 위치들)이 추출된다. 단계(720)에서, 각각의 SRAF에 의해 포괄된 총 SGM 값을 그 우선순위로서 이용하여, 배치된 SRAF들 사이의 여하한의 충돌이 해결된다. 배치된 SRAF들 사이의 가능한 충돌은 SRAF들 사이의 최소 허용된 단부간(end-to-end) 거리, 및 SRAF들 사이의 최소 허용된 코너간(corner-to-corner) 거리를 포함한다. 단계(722)에서, SRAF는 레이아웃에 배치된다.
도 8은 본 발명의 일 실시예에 따른, OPC 보정들을 적용하는 것과 모델-기반 SRAF 생성을 통합시킨 방법 단계들의 흐름도이다. 통상적으로, OPC 보정 이미지 데이터(M C )는 전-OPC 마스크 이미지 데이터(M T )에 비해 매우 작으므로, 후-OPC 마스크 이미지 M K (x) = M T (x) + M C (x)
Figure 112009075185201-PCT00067
M T (x) 및 SGM만이 전-OPC 레이아웃에 의존한다. 따라서, SGM이 생성될 수 있으며, OPC 보정 이전에 레이아웃에 배치된 SRAF가 적용된다. 하지만, OPC 보정들이 무시될 수 없다면, SGM 생성 및 SRAF 배치는 OPC 보정들의 적용과 통합될 수 있다.
단계(810)에서, SGM은 먼저 설계 (전-OPC) 레이아웃을 이용하여 생성되며, 앞서 설명된 바와 같이 SGM을 이용하여 생성된 배치 규칙들을 이용하거나 또는 SGM을 직접 이용하여, 바로 설계 레이아웃에 배치된다. 단계(812)에서, OPC, 마스크 규칙 검사(MRC), 및 SRAF 프린트가능성 보정들은 SRAF를 갖는 설계 레이아웃에 적용된다. 단계(814)에서, 후-OPC 레이아웃을 이용하여 새로운 SGM이 생성되고, 및/또는 SRAF가 후-OPC 레이아웃에 재배치(replace)된다. 단계(814)에서 SGM을 재생성하는 단계는 선택적이다. 단계(816)에서, 종료 조건을 만족하면, 상기 방법은 종료되지만, 종료 조건을 만족하지 않으면, 상기 방법은 단계(812)로 되돌아가며, 여기서 OPC, MRC 및 SRAF 프린트가능성 보정들의 또 다른 반복이 적용된다. 상기 종료 조건은, 최대 반복 수, 또는 시뮬레이션된 레지스트 이미지 윤곽이 설계 의도와 충분히 가까운지에 관한 결정일 수 있다.
OPC 및 다른 보정들을 각각 반복한 후에 SRAF의 배치를 적용하는 것은 매우 효율적일 수 있다. 예를 들어, OPC 보정을 한 번 반복한 후, 원하는 만큼 넓지 않거나 배치될 수 없는 경우에는 MRC 제약들로 인해 SGM에 따라 몇몇 SRAF가 배치되지 않을 수도 있다. 하지만, OPC 보정을 또 한번 반복한 후에는, 이러한 SRAF가 배치될 공간이 존재할 수도 있다.
도 9는 종래의 SRAF 배치 규칙들에 따라 배치된 SRAF를 갖는 설계 의도 레이아웃을 도시한 도면이다. 또한, 도 9는 후-OPC 레이아웃에 대한 시뮬레이션된 레지스트 윤곽들을 도시한다. 핫 스폿(910)에서 측정된 임계 치수(즉, 라인 폭)는 49.6 nm이고, 핫 스폿(912)에서의 임계 치수는 40 nm이며, 핫 스폿(914)에서의 임계 치수는 44 nm이고, 핫 스폿(916)에서의 임계 치수는 29.3 nm이며, 핫 스폿(918)에서의 임계 치수는 35.5 nm이다. 핫 스폿(916)은 특히 시뮬레이션된 레지스트 윤곽이 설계-의도된(designed-for) 라인 폭보다 훨씬 더 좁은 "네킹(necking)"으로서 알려진 부분을 도시한다.
도 10은 SGM을 이용하여 생성된 SRAF 배치 규칙들에 따라 배치된 SRAF를 갖는 동일한 설계 의도 레이아웃을 도시한 도면이다. 또한, 도 10은 이 후-OPC 레이아웃에 대한 시뮬레이션된 레지스트 윤곽들을 도시한다. 핫 스폿(1010)에서 측정된 임계 치수는 49.77 nm이고, 핫 스폿(1012)에서의 임계 치수는 47.44 nm이며, 핫 스폿(1014)에서의 임계 치수는 44.75 nm이고, 핫 스폿(1016)에서의 임계 치수는 41.24 nm이며, 핫 스폿(1018)에서의 임계 치수는 40.72 nm이다. 도 9 및 도 10에서 측정된 임계 치수들을 비교하여 알 수 있는 바와 같이, SGM을 이용하여 배치된 SRAF를 갖는 후-OPC 레이아웃은 레이아웃과 더 잘 일치하는 시뮬레이션된 레지스트 윤곽들 그리고 핫 스폿들에서 개선된 임계 치수를 유도한다.
SRAF를 배치하는 것 이외의 다른 적용들에서 SGM이 사용될 수도 있다. 전-OPC (설계 의도) 레이아웃에서 핫 스폿들을 식별하는데에도 SGM이 사용될 수 있다. 주요 피처가 이 피처 없이 연산된 매우 낮은 SGM 값을 갖는 영역에 존재하는 경우, 상기 피처는 상기 설계의 전반적인 공정 윈도우 강성도 및 이웃하는 패턴들의 에지들의 공정 윈도우에 부정적인 영향을 줄 것이다. 또한, SGM은 핫 스폿들을 더 높은 SGM 값을 갖는 영역으로 시프트함으로써 상기 핫 스폿들을 바로잡는데 사용될 수 있다. 풀 칩 설계가 순차적으로 노광되는 2 개의 패턴 그룹들로 분리되는 이중 노광 설계에도 SGM이 사용될 수 있다. 모든 패턴들을 2 개의 그룹들로 분리할 때, 몇몇 패턴들은 모호하다(ambiguous), 즉 패턴이 어느 그룹에 배치되는 경우라도 어떠한 규칙도 위반하지 않는다. 이러한 패턴들에 대해, SGM은 더 높은 SGM 값을 갖는 레이아웃을 선택함으로써 어떤 그룹에 패턴이 배치되어야 하는지를 결정하는데 사용될 수 있다. 또한, SGM은 레이아웃에 대한 전반적인 바이어스 규칙(bias rule), 즉 패턴이 얼마만큼 확대 또는 축소되어야 하는지를 결정하는데에도 사용될 수 있다.
본 발명의 몇몇 실시형태들에 대한 추가 설명
본 발명의 몇몇 실시예들은 마스크 레이아웃에 서브-분해능 어시스트 피처들을 배치시키는 방법들 및 시스템들을 제공한다. 이러한 실시예들 중 몇몇은 마스크 레이아웃에 대한 SRAF 안내 맵을 생성하는 단계 - 상기 SRAF 안내 맵은, 각각의 픽셀 값이, 상기 픽셀이 서브-분해능 어시스트 피처의 일부분으로서 포함된 경우, 상기 픽셀이 마스크 레이아웃 내의 피처들의 에지 거동에 긍정적으로 기여하는지 여부를 나타내는, 이미지임 - , 및 상기 SRAF 안내 맵에 따라 마스크 레이아웃에 서브-분해능 어시스트 피처들을 배치시키는 단계를 포함한다. 이러한 실시예들 중 몇몇에서, SRAF 안내 맵을 생성하는 단계는, 마스크 레이아웃의 이미지 구배 맵(image gradient map)을 연산하는 단계, 마스크 레이아웃 내의 각각의 필드 지점에 대해 상기 이미지 구배 맵을 이용하여 필드 지점에서 유닛 소스에 대한 총 보트 합산치를 연산하는 단계, 및 상기 SRAF 안내 맵에 값들을 할당하는 단계를 포함하고, 상기 SRAF 안내 맵 내의 일 픽셀에서의 값은 마스크 레이아웃 내의 대응하는 필드 지점에서의 총 보트 합산치이다. 이러한 실시예들 중 몇몇에서, 필드 지점에서 유닛 소스에 대한 총 보트 합산치를 연산하는 단계는, 주파수 도메인에서 수행되며, 노광 툴의 광학 경로를 나타내는 투과 교차 계수들의 최대 유효 고유벡터(most significant eigenvector)의 역 푸리에 변환을 연산하는 단계, 마스크 레이아웃의 푸리에 변환을 연산하는 단계, 상기 마스크 레이아웃의 푸리에 변환 및 주파수의 썸 스퀘어(sum square)와 상기 역 푸리에 변환을 곱하여 프로덕트(product)를 생성하는 단계, 및 상기 프로덕트의 역 푸리에 변환을 연산하여 SRAF 안내 맵을 생성하는 단계를 포함한다. 이러한 실시예들 중 몇몇에서, SRAF 안내 맵을 생성하는 단계는, 노광 툴의 광학 경로를 나타내는 투과 교차 계수들을 이용하여 쌍선형 SRAF 안내 맵 커널을 연산하는 단계, 상기 투과 교차 계수들을 이용하여 선형 SRAF 안내 맵 커널을 연산하는 단계, 상기 마스크 레이아웃 및 상기 쌍선형 SRAF 안내 맵 커널을 이용하여 부분 SRAF 안내 맵을 연산하는 단계, 상기 마스크 레이아웃 및 상기 선형 SRAF 안내 맵 커널을 이용하여 제 2 부분 SRAF 안내 맵을 연산하는 단계, 및 상기 부분 SRAF 안내 맵 및 상기 제 2 부분 SRAF 안내 맵을 조합하는 단계를 포함한다. 이러한 실시예들 중 몇몇에서, 상기 방법들 및 시스템들은 SRAF 안내 맵을 이용하여 SRAF 배치 규칙들을 생성하는 단계를 포함할 수 있다. 이러한 실시예들 중 몇몇에서, 마스크 레이아웃은 광 근접성 보정들을 포함한다. 이러한 실시예들 중 몇몇에서, 상기 방법은 연산 디바이스 상에서의 실행을 위한 명령어들로서 컴퓨터-판독가능한 매체 상에 저장될 수 있다.
이러한 실시예들 중 몇몇은 서브-분해능 어시스트 피처들을 포함하는 마스크 레이아웃 데이터를 더 포함하거나 생성하고, 상기 서브-분해능 어시스트 피처들은 SRAF 안내 맵에 따라 배치되었으며, 상기 SRAF 안내 맵은, 각각의 픽셀 값이, 상기 픽셀이 서브-분해능 어시스트 피처의 일부분으로서 포함된 경우, 상기 픽셀이 마스크 레이아웃 내의 피처들의 에지 거동에 긍정적으로 기여하는지 여부를 나타내는, 이미지이다. 이러한 실시예들 중 몇몇에서, SRAF 안내 맵은, 노광 툴의 광학 경로를 나타내는 투과 교차 계수들의 최대 유효 고유벡터의 역 푸리에 변환을 연산하는 단계, 마스크 레이아웃의 푸리에 변환을 연산하는 단계, 상기 마스크 레이아웃의 푸리에 변환 및 주파수의 썸 스퀘어와 상기 역 푸리에 변환을 곱하여 프로덕트를 생성하는 단계, 및 상기 프로덕트의 역 푸리에 변환을 연산하여 SRAF 안내 맵을 생성하는 단계에 의해 생성되었다. 이러한 실시예들 중 몇몇에서, 초기 마스크 레이아웃은 광 근접성 보정들을 포함한다. 이러한 실시예들 중 몇몇에서, SRAF 안내 맵은, 노광 툴의 광학 경로를 나타내는 투과 교차 계수들을 이용하여 쌍선형 SRAF 안내 맵 커널을 연산하는 단계, 상기 투과 교차 계수들을 이용하여 선형 SRAF 안내 맵 커널을 연산하는 단계, 상기 마스크 레이아웃 및 상기 쌍선형 SRAF 안내 맵 커널을 이용하여 부분 SRAF 안내 맵을 연산하는 단계, 상기 마스크 레이아웃 및 상기 선형 SRAF 안내 맵 커널을 이용하여 제 2 부분 SRAF 안내 맵을 연산하는 단계, 및 상기 부분 SRAF 안내 맵 및 상기 제 2 부분 SRAF 안내 맵을 조합하는 단계에 의하여 생성되었다. 이러한 실시예들 중 몇몇에서, 초기 마스크 레이아웃은 광 근접성 보정들을 포함한다.
이러한 실시예들 중 몇몇은 서브-분해능 어시스트 피처들을 포함하는 마스크 레이아웃을 갖는 마스크를 더 포함하거나 생성하고, 상기 서브-분해능 어시스트 피처들은 SRAF 안내 맵에 따라 배치되었으며, 상기 SRAF 안내 맵은, 각각의 픽셀 값이, 상기 픽셀이 서브-분해능 어시스트 피처의 일부분으로서 포함된 경우, 상기 픽셀이 마스크 레이아웃 내의 피처들의 스루-포커스 및 스루-도즈 에지 거동에 긍정적으로 기여하는지 여부를 나타내는, 이미지이다. 이러한 실시예들 중 몇몇에서, SRAF 안내 맵은, 노광 툴의 광학 경로를 나타내는 투과 교차 계수들의 최대 유효 고유벡터의 역 푸리에 변환을 연산하는 단계, 마스크 레이아웃의 푸리에 변환을 연산하는 단계, 상기 마스크 레이아웃의 푸리에 변환 및 주파수의 썸 스퀘어와 상기 역 푸리에 변환을 곱하여 프로덕트를 생성하는 단계, 및 상기 프로덕트의 역 푸리에 변환을 연산하여 SRAF 안내 맵을 생성하는 단계에 의해 생성되었다. 이러한 실시예들 중 몇몇에서, 초기 마스크 레이아웃은 광 근접성 보정들을 포함한다. 이러한 실시예들 중 몇몇에서, SRAF 안내 맵은, 노광 툴의 광학 경로를 나타내는 투과 교차 계수들을 이용하여 쌍선형 SRAF 안내 맵 커널을 연산하는 단계, 상기 투과 교차 계수들을 이용하여 선형 SRAF 안내 맵 커널을 연산하는 단계, 상기 마스크 레이아웃 및 상기 쌍선형 SRAF 안내 맵 커널을 이용하여 부분 SRAF 안내 맵을 연산하는 단계, 상기 마스크 레이아웃 및 상기 선형 SRAF 안내 맵 커널을 이용하여 제 2 부분 SRAF 안내 맵을 연산하는 단계, 및 상기 부분 SRAF 안내 맵 및 상기 제 2 부분 SRAF 안내 맵을 조합하는 단계에 의하여 생성되었다. 이러한 실시예들 중 몇몇에서, 초기 마스크 레이아웃은 광 근접성 보정들을 포함한다.
후자의 실시예들 중 몇몇을 포함하는 본 발명의 몇몇 실시예들은 마스크 레이아웃 내에 1 이상의 피처들의 위치를 결정하는 방법들 및 시스템들을 제공하고, 상기 마스크 레이아웃에 제 1 피처를 배치시키는 단계, 상기 제 1 피처의 배치에 기초하여 마스크 시뮬레이션을 실행하는 단계를 포함하며, 상기 마스크 시뮬레이션을 실행하는 단계는, SRAF 안내 맵을 생성하는 단계, 및 상기 시뮬레이션으로부터 얻어진 결과치들에 기초하여 상기 마스크 레이아웃에 제 2 피처를 배치시킬 위치를 결정하는 단계를 포함한다. 이러한 실시예들 중 몇몇은 상기 결정된 위치에서 상기 제 2 피처를 배치시키는 단계; 및 이전에 배치된 피처들에 기초하여 마스크 시뮬레이션을 실행하는 단계, 상기 마스크 레이아웃 내에 또 다른 피처를 배치시킬 위치를 결정하는 단계, 및 원하는 개수의 피처들이 마스크 설계에 배치될 때까지 또 다른 피처를 배치시키는 단계를 반복적으로 되풀이하는 단계를 더 포함한다. 이러한 실시예들 중 몇몇은 OPC를 이용하여 마스크 레이아웃을 최적화하는 단계를 더 포함한다. 이러한 실시예들 중 몇몇은 분해능 향상 기술들을 이용하여 마스크 레이아웃을 최적화하는 단계를 더 포함한다. 이러한 실시예들 중 몇몇은 복수의 레이아웃 안내 맵들을 더 포함하고, 각각의 레이아웃 안내 맵은 마스크 레이아웃의 시뮬레이션된 이미징 성능을 나타낸다. 이러한 실시예들 중 몇몇에서, 각각의 LGM은 복수의 픽셀 값들을 포함하는 2-차원 이미지를 포함하고, 피처의 배치는 1 이상의 픽셀 값들에 기초하여 계산된다. 이러한 실시예들 중 몇몇에서, 각각의 픽셀 값들은 픽셀 상에 배치된 피처의 일부분의 마스크 레이아웃 내의 1 이상의 패턴들의 프린트가능성에 관한 영향을 나타낸다. 이러한 실시예들 중 몇몇에서, 프린트가능성에 관한 영향은 음의 영향(negative effect)이다. 이러한 실시예들 중 몇몇에서, 픽셀 상에 배치된 피처의 일부분은 1 이상의 패턴들의 프린트가능성을 향상시킨다.
이상, 본 발명은 특정 실시예들을 참조하여 설명되었다. 하지만, 첨부된 청구항들에 설명된 바와 같은 본 발명의 더 광범위한 기술적 사상과 범위를 벗어나지 않고 이에 대한 다양한 수정들과 변형들이 행해질 수 있다는 것을 이해할 것이다.

Claims (31)

  1. 마스크 레이아웃에 서브-분해능 어시스트 피처(sub-resolution assist feature, 이하 "SRAF"라 함)들을 배치시키는 방법에 있어서,
    상기 마스크 레이아웃에 대한 SRAF 안내 맵을 생성하는 단계 - 상기 SRAF 안내 맵은, 각각의 픽셀 값이, 상기 픽셀이 서브-분해능 어시스트 피처의 일부분으로서 포함된 경우, 상기 픽셀이 상기 마스크 레이아웃 내의 피처들의 에지 거동(edge behavior)에 긍정적으로(positively) 기여하는지 여부를 나타내는, 이미지임 - ; 및
    상기 SRAF 안내 맵에 따라 상기 마스크 레이아웃에 서브-분해능 어시스트 피처들을 배치시키는 단계를 포함하는 SRAF를 배치시키는 방법.
  2. 제 1 항에 있어서,
    상기 SRAF 안내 맵을 생성하는 단계는:
    상기 마스크 레이아웃의 이미지 구배 맵(image gradient map)을 연산하는 단계;
    상기 마스크 레이아웃 내의 각각의 필드 지점에 대해, 상기 이미지 구배 맵을 이용하여 상기 필드 지점에서 유닛 소스(unit source)에 대한 총 보트 합산치(vote sum)를 연산하는 단계; 및
    상기 SRAF 안내 맵에 값들을 할당하는 단계를 포함하고, 상기 SRAF 안내 맵 내의 일 픽셀에서의 값은 상기 마스크 레이아웃 내의 대응하는 필드 지점에서의 상기 총 보트 합산치인 SRAF를 배치시키는 방법.
  3. 제 2 항에 있어서,
    상기 필드 지점에서 유닛 소스에 대한 총 보트 합산치를 연산하는 단계는 주파수 도메인에서 수행되며,
    노광 툴의 광학 경로를 나타내는 투과 교차 계수들의 최대 유효 고유벡터(most significant eigenvector)의 역 푸리에 변환을 연산하는 단계;
    상기 마스크 레이아웃의 푸리에 변환을 연산하는 단계;
    상기 마스크 레이아웃의 상기 푸리에 변환 및 주파수의 썸 스퀘어(sun square)와 상기 역 푸리에 변환을 곱하여 프로덕트(product)를 생성하는 단계; 및
    상기 프로덕트의 상기 역 푸리에 변환을 연산하여 상기 SRAF 안내 맵을 생성하는 단계를 포함하는 SRAF를 배치시키는 방법.
  4. 제 1 항에 있어서,
    상기 SRAF 안내 맵을 생성하는 단계는:
    노광 툴의 광학 경로를 나타내는 투과 교차 계수들을 이용하여 쌍선형(bilinear) SRAF 안내 맵 커널을 연산하는 단계;
    상기 투과 교차 계수들을 이용하여 선형(linear) SRAF 안내 맵 커널을 연산하는 단계;
    상기 마스크 레이아웃 및 상기 쌍선형 SRAF 안내 맵 커널을 이용하여 부분 SRAF 안내 맵을 연산하는 단계;
    상기 마스크 레이아웃 및 상기 선형 SRAF 안내 맵 커널을 이용하여 제 2 부분 SRAF 안내 맵을 연산하는 단계; 및
    상기 부분 SRAF 안내 맵 및 상기 제 2 부분 SRAF 안내 맵을 조합하는 단계를 포함하는 SRAF를 배치시키는 방법.
  5. 제 1 항에 있어서,
    상기 SRAF 안내 맵을 이용하여 SRAF 배치 규칙들을 생성하는 단계를 더 포함하는 SRAF를 배치시키는 방법.
  6. 제 1 항에 있어서,
    상기 마스크 레이아웃은 광 근접성 보정(optical proximity correction)들을 포함하는 SRAF를 배치시키는 방법.
  7. 컴퓨터-판독가능한 매체에 있어서,
    마스크 레이아웃에 대한 SRAF 안내 맵을 생성하는 단계 - 상기 SRAF 안내 맵은, 각각의 픽셀 값이, 상기 픽셀이 서브-분해능 어시스트 피처의 일부분으로서 포함된 경우, 상기 픽셀이 상기 마스크 레이아웃 내의 피처들의 에지 거동에 긍정적으로 기여하는지 여부를 나타내는, 이미지임 - ; 및
    상기 SRAF 안내 맵에 따라 상기 마스크 레이아웃에 서브-분해능 어시스트 피처들을 배치시키는 단계를 실행하는 명령어들을 포함하는 컴퓨터-판독가능한 매체.
  8. 제 7 항에 있어서,
    상기 SRAF 안내 맵을 생성하는 단계는:
    상기 마스크 레이아웃의 이미지 구배 맵을 연산하는 단계;
    상기 마스크 레이아웃 내의 각각의 필드 지점에 대해, 상기 이미지 구배 맵을 이용하여 상기 필드 지점에서 유닛 소스(unit source)에 대한 총 보트 합산치를 연산하는 단계; 및
    상기 SRAF 안내 맵에 값들을 할당하는 단계를 포함하고, 상기 SRAF 안내 맵 내의 일 픽셀에서의 값은 상기 마스크 레이아웃 내의 대응하는 필드 지점에서의 총 보트 합산치인 컴퓨터-판독가능한 매체.
  9. 제 8 항에 있어서,
    상기 필드 지점에서 유닛 소스에 대한 총 보트 합산치를 연산하는 단계는 주파수 도메인에서 수행되며,
    노광 툴의 광학 경로를 나타내는 투과 교차 계수들의 최대 유효 고유벡터의 역 푸리에 변환을 연산하는 단계;
    상기 마스크 레이아웃의 푸리에 변환을 연산하는 단계;
    상기 마스크 레이아웃의 상기 푸리에 변환 및 주파수의 썸 스퀘어와 상기 역 푸리에 변환을 곱하여 프로덕트를 생성하는 단계; 및
    상기 프로덕트의 상기 역 푸리에 변환을 연산하여 상기 SRAF 안내 맵을 생성하는 단계를 포함하는 컴퓨터-판독가능한 매체.
  10. 제 7 항에 있어서,
    상기 SRAF 안내 맵을 생성하는 단계는:
    노광 툴의 광학 경로를 나타내는 투과 교차 계수들을 이용하여 쌍선형 SRAF 안내 맵 커널을 연산하는 단계;
    상기 투과 교차 계수들을 이용하여 선형 SRAF 안내 맵 커널을 연산하는 단계;
    상기 마스크 레이아웃 및 상기 쌍선형 SRAF 안내 맵 커널을 이용하여 부분 SRAF 안내 맵을 연산하는 단계;
    상기 마스크 레이아웃 및 상기 선형 SRAF 안내 맵 커널을 이용하여 제 2 부분 SRAF 안내 맵을 연산하는 단계; 및
    상기 부분 SRAF 안내 맵 및 상기 제 2 부분 SRAF 안내 맵을 조합하는 단계를 포함하는 컴퓨터-판독가능한 매체.
  11. 제 7 항에 있어서,
    상기 SRAF 안내 맵을 이용하여 SRAF 배치 규칙들을 생성하는 단계를 더 포함하는 컴퓨터-판독가능한 매체.
  12. 제 7 항에 있어서,
    상기 마스크 레이아웃은 광 근접성 보정들을 포함하는 컴퓨터-판독가능한 매체.
  13. 서브-분해능 어시스트 피처들을 포함하는 마스크 레이아웃 데이터에 있어서,
    상기 서브-분해능 어시스트 피처들은 SRAF 안내 맵에 따라 배치되었고, 상기 SRAF 안내 맵은, 각각의 픽셀 값이, 상기 픽셀이 서브-분해능 어시스트 피처의 일부분으로서 포함된 경우, 상기 픽셀이 상기 마스크 레이아웃 내의 피처들의 에지 거동에 긍정적으로 기여하는지 여부를 나타내는, 이미지인 마스크 레이아웃 데이터.
  14. 제 13 항에 있어서,
    상기 SRAF 안내 맵은:
    노광 툴의 광학 경로를 나타내는 투과 교차 계수들의 최대 유효 고유벡터의 역 푸리에 변환을 연산하고;
    상기 마스크 레이아웃의 푸리에 변환을 연산하며;
    상기 마스크 레이아웃의 상기 푸리에 변환 및 주파수의 썸 스퀘어와 상기 역 푸리에 변환을 곱하여 프로덕트를 생성하고;
    상기 프로덕트의 상기 역 푸리에 변환을 연산하여 상기 SRAF 안내 맵을 생성 함으로써,
    생성되는 마스크 레이아웃 데이터.
  15. 제 14 항에 있어서,
    상기 초기 마스크 레이아웃은 광 근접성 보정들을 포함하는 마스크 레이아웃 데이터.
  16. 제 13 항에 있어서,
    상기 SRAF 안내 맵은:
    노광 툴의 광학 경로를 나타내는 투과 교차 계수들을 이용하여 쌍선형 SRAF 안내 맵 커널을 연산하고;
    상기 투과 교차 계수들을 이용하여 선형 SRAF 안내 맵 커널을 연산하며;
    상기 마스크 레이아웃 및 상기 쌍선형 SRAF 안내 맵 커널을 이용하여 부분 SRAF 안내 맵을 연산하고;
    상기 마스크 레이아웃 및 상기 선형 SRAF 안내 맵 커널을 이용하여 제 2 부분 SRAF 안내 맵을 연산하며;
    상기 부분 SRAF 안내 맵 및 상기 제 2 부분 SRAF 안내 맵을 조합함으로써,
    생성되는 마스크 레이아웃 데이터.
  17. 제 16 항에 있어서,
    상기 초기 마스크 레이아웃은 광 근접성 보정들을 포함하는 마스크 레이아웃 데이터.
  18. 서브-분해능 어시스트 피처들을 포함하는 마스크 레이아웃을 갖는 마스크에 있어서,
    상기 서브-분해능 어시스트 피처들은 SRAF 안내 맵에 따라 배치되었고, 상기 SRAF 안내 맵은, 각각의 픽셀 값이, 상기 픽셀이 서브-분해능 어시스트 피처의 일부분으로서 포함된 경우, 상기 픽셀이 상기 마스크 레이아웃 내의 피처들의 스루-포커스(through-focus) 및 스루-도즈(throuth-dose) 에지 거동에 긍정적으로 기여하는지 여부를 나타내는, 이미지인 마스크.
  19. 제 18 항에 있어서,
    상기 SRAF 안내 맵은:
    노광 툴의 광학 경로를 나타내는 투과 교차 계수들의 최대 유효 고유벡터의 역 푸리에 변환을 연산하고;
    상기 마스크 레이아웃의 푸리에 변환을 연산하며;
    상기 마스크 레이아웃의 상기 푸리에 변환 및 주파수의 썸 스퀘어와 상기 역 푸리에 변환을 곱하여 프로덕트를 생성하고;
    상기 프로덕트의 상기 역 푸리에 변환을 연산하여 상기 SRAF 안내 맵을 생성함으로써,
    생성된 마스크.
  20. 제 19 항에 있어서,
    상기 초기 마스크 레이아웃은 광 근접성 보정들을 포함하는 마스크.
  21. 제 18 항에 있어서,
    상기 SRAF 안내 맵은:
    노광 툴의 광학 경로를 나타내는 투과 교차 계수들을 이용하여 쌍선형 SRAF 안내 맵 커널을 연산하고;
    상기 투과 교차 계수들을 이용하여 선형 SRAF 안내 맵 커널을 연산하며;
    상기 마스크 레이아웃 및 상기 쌍선형 SRAF 안내 맵 커널을 이용하여 부분 SRAF 안내 맵을 연산하고;
    상기 마스크 레이아웃 및 상기 선형 SRAF 안내 맵 커널을 이용하여 제 2 부분 SRAF 안내 맵을 연산하며;
    상기 부분 SRAF 안내 맵 및 상기 제 2 부분 SRAF 안내 맵을 조합함으로써,
    생성된 마스크.
  22. 제 21 항에 있어서,
    상기 초기 마스크 레이아웃은 광 근접성 보정들을 포함하는 마스크.
  23. 마스크 레이아웃 내에 1 이상의 피처들의 위치를 결정하는 방법에 있어서,
    상기 마스크 레이아웃에 제 1 피처를 배치시키는 단계;
    상기 제 1 피처의 배치에 기초하여 마스크 시뮬레이션을 실행하는 단계 - 상기 마스크 시뮬레이션을 실행하는 단계는 SRAF 안내 맵을 생성하는 단계를 포함함 - ; 및
    상기 시뮬레이션으로부터 얻어진 결과치들에 기초하여 상기 마스크 레이아웃에 제 2 피처를 배치시킬 위치를 결정하는 단계를 포함하는 피처들의 위치를 결정하는 방법.
  24. 제 23 항에 있어서,
    상기 결정된 위치에서 상기 제 2 피처를 배치시키는 단계; 및
    이전에 배치된 피처들에 기초하여 마스크 시뮬레이션을 실행하는 단계, 상기 마스크 레이아웃 내에 또 다른 피처를 배치시킬 위치를 결정하는 단계, 및 원하는 개수의 피처들이 마스크 설계에 배치될 때까지 또 다른 피처를 배치시키는 단계를 반복적으로 되풀이하는 단계를 더 포함하는 피처들의 위치를 결정하는 방법.
  25. 제 24 항에 있어서,
    OPC를 이용하여 상기 마스크 레이아웃을 최적화하는 단계를 더 포함하는 피처들의 위치를 결정하는 방법.
  26. 제 24 항에 있어서,
    분해능 향상 기술(resolution enhancement technique)들을 이용하여 상기 마스크 레이아웃을 최적화하는 단계를 더 포함하는 피처들의 위치를 결정하는 방법.
  27. 제 24 항에 있어서,
    복수의 레이아웃 안내 맵들을 생성하는 단계를 더 포함하고, 각각의 레이아웃 안내 맵은 마스크 레이아웃의 시뮬레이션된 이미징 성능을 나타내는 피처들의 위치를 결정하는 방법.
  28. 제 27 항에 있어서,
    각각의 LGM은 복수의 픽셀 값들을 포함하는 2-차원 이미지를 포함하고, 피처의 배치는 상기 픽셀 값들 중 1 이상에 기초하여 계산되는 피처들의 위치를 결정하는 방법.
  29. 제 28 항에 있어서,
    상기 픽셀 값들의 각각은 상기 픽셀 상에 배치될 상기 피처의 일부분의 상기 마스크 레이아웃 내의 1 이상의 패턴들의 프린트가능성(printability)에 관한 영향을 나타내는 피처들의 위치를 결정하는 방법.
  30. 제 29 항에 있어서,
    상기 프린트가능성에 관한 영향은 음의 영향(negative effect)인 피처들의 위치를 결정하는 방법.
  31. 제 29 항에 있어서,
    상기 픽셀 상에 배치될 상기 피처의 일부분은 상기 1 이상의 패턴들의 프린트가능성을 향상시키는 피처들의 위치를 결정하는 방법.
KR1020097025471A 2007-06-04 2008-06-03 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들 KR101096145B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/757,805 2007-06-04
US11/757,805 US7882480B2 (en) 2007-06-04 2007-06-04 System and method for model-based sub-resolution assist feature generation
US93571307P 2007-08-28 2007-08-28
US60/935,713 2007-08-28
PCT/US2008/065656 WO2008151185A1 (en) 2007-06-04 2008-06-03 Methods for performing model-based lithography guided layout design

Publications (2)

Publication Number Publication Date
KR20100027129A true KR20100027129A (ko) 2010-03-10
KR101096145B1 KR101096145B1 (ko) 2011-12-19

Family

ID=39760473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097025471A KR101096145B1 (ko) 2007-06-04 2008-06-03 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들

Country Status (6)

Country Link
US (1) US8732625B2 (ko)
JP (2) JP5479328B2 (ko)
KR (1) KR101096145B1 (ko)
CN (2) CN102566254B (ko)
TW (1) TWI486801B (ko)
WO (1) WO2008151185A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140030007A (ko) * 2012-08-30 2014-03-11 삼성전자주식회사 광근접보정 모델링 방법 및 시스템
KR20150123739A (ko) * 2014-04-25 2015-11-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 제조 방법
KR20160031831A (ko) * 2014-09-15 2016-03-23 삼성전자주식회사 슬릿 효과를 반영한 opc 방법과 그 opc 방법을 이용한 euv 마스크 제조방법 및 반도체 소자 제조방법
KR20170107880A (ko) * 2016-03-16 2017-09-26 삼성전자주식회사 포토 마스크 제조 방법 및 시스템
KR20210084599A (ko) * 2018-11-30 2021-07-07 에이에스엠엘 네델란즈 비.브이. 제조성에 기초한 패터닝 디바이스 패턴을 결정하기 위한 방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2040120B1 (en) 2007-09-19 2011-03-02 Canon Kabushiki Kaisha Mask data generation method, mask fabrication method, exposure method, device fabrication method, and program
US8572517B2 (en) * 2008-06-10 2013-10-29 Cadence Design Systems, Inc. System and method for modifying a data set of a photomask
NL2003702A (en) 2008-11-10 2010-05-11 Brion Tech Inc Pattern selection for lithographic model calibration.
KR101113326B1 (ko) * 2009-07-01 2012-03-13 주식회사 하이닉스반도체 포토마스크의 보조패턴 형성방법
JP2011028098A (ja) * 2009-07-28 2011-02-10 Toshiba Corp パターン評価方法、パターン作成方法およびパターン評価プログラム
JP5185235B2 (ja) * 2009-09-18 2013-04-17 株式会社東芝 フォトマスクの設計方法およびフォトマスクの設計プログラム
US8549458B2 (en) * 2009-11-09 2013-10-01 Cadence Design Systems, Inc. Method, system, and program product for routing an integrated circuit to be manufactured by sidewall-image transfer
NL2005804A (en) * 2010-01-14 2011-07-18 Asml Netherlands Bv Method and apparatus for enhancing signal strength for improved generation and placement of model-based sub-resolution assist features (mb-sraf).
NL2006091A (en) * 2010-03-05 2011-09-06 Asml Netherlands Bv Design rule optimization in lithographic imaging based on correlation of functions representing mask and predefined optical conditions.
JP2011242541A (ja) * 2010-05-17 2011-12-01 Panasonic Corp 半導体集積回路装置、および標準セルの端子構造
NL2007579A (en) * 2010-11-10 2012-05-14 Asml Netherlands Bv Pattern-dependent proximity matching/tuning including light manipulation by projection optics.
CN102122111B (zh) * 2011-03-20 2012-11-14 北京理工大学 一种基于像素的光学邻近效应校正的优化方法
TWI574136B (zh) * 2012-02-03 2017-03-11 應用材料以色列公司 基於設計之缺陷分類之方法及系統
JP6039910B2 (ja) * 2012-03-15 2016-12-07 キヤノン株式会社 生成方法、プログラム及び情報処理装置
US9298870B1 (en) 2012-05-16 2016-03-29 International Business Machines Corporation Method for designing topographic patterns for directing the formation of self-assembled domains at specified locations on substrates
US8490030B1 (en) * 2012-06-01 2013-07-16 Synopsys, Inc. Distance metric for accurate lithographic hotspot classification using radial and angular functions
US9158883B2 (en) * 2012-08-08 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. System for designing a semiconductor device, device made, and method of using the system
JP6088803B2 (ja) * 2012-11-16 2017-03-01 株式会社日立ハイテクノロジーズ 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム
JP6192372B2 (ja) * 2013-06-11 2017-09-06 キヤノン株式会社 マスクパターンの作成方法、プログラムおよび情報処理装置
JP6324044B2 (ja) * 2013-12-03 2018-05-16 キヤノン株式会社 セルのパターンの作成方法、マスクパターンの作成方法、プログラム、情報処理装置、マスク製造方法
KR102119290B1 (ko) * 2014-02-12 2020-06-05 케이엘에이 코포레이션 부정확도를 감소시키고 콘트라스트를 유지하는 충전 요소를 갖는 계측 타겟
CN103901713B (zh) * 2014-03-12 2017-01-18 北京理工大学 一种采用核回归技术的自适应光学邻近效应校正方法
US9459523B2 (en) * 2014-04-15 2016-10-04 Mentor Graphics Corporation Pattern optical similarity determination
CN103926802B (zh) * 2014-04-21 2015-09-16 中国科学院上海光学精密机械研究所 光刻机光源与掩模的联合优化方法
EP2980646B1 (en) * 2014-07-30 2020-09-02 GenISys GmbH Process artefact compensation upon transfer of a mask layout onto a mask substrate
US9740092B2 (en) 2014-08-25 2017-08-22 Globalfoundries Inc. Model-based generation of dummy features
US9754068B2 (en) 2014-12-09 2017-09-05 Globalfoundries Inc. Method, computer readable storage medium and computer system for creating a layout of a photomask
KR102230503B1 (ko) * 2015-04-14 2021-03-22 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법
US9842185B2 (en) * 2015-08-21 2017-12-12 Qualcomm Incorporated Systems and methods for group constraints in an integrated circuit layout
US10671786B2 (en) * 2016-11-29 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of modeling a mask by taking into account of mask pattern edge interaction
WO2018153872A1 (en) * 2017-02-25 2018-08-30 Asml Netherlands B.V. Patterning device, a method of making the same, and a patterning device design method
US10599046B2 (en) 2017-06-02 2020-03-24 Samsung Electronics Co., Ltd. Method, a non-transitory computer-readable medium, and/or an apparatus for determining whether to order a mask structure
US10394116B2 (en) * 2017-09-06 2019-08-27 International Business Machines Corporation Semiconductor fabrication design rule loophole checking for design for manufacturability optimization
DE102018125109B4 (de) 2017-11-14 2022-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Optische Nahbereichskorrektur
US10678142B2 (en) * 2017-11-14 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Optical proximity correction and photomasks
US10621295B2 (en) 2018-04-10 2020-04-14 International Business Machines Corporation Incorporation of process variation contours in design rule and risk estimation aspects of design for manufacturability to increase fabrication yield
US10656530B2 (en) * 2018-05-08 2020-05-19 Asml Us, Llc Application of FreeForm MRC to SRAF optimization based on ILT mask optimization
US11320742B2 (en) * 2018-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for generating photomask patterns
US10990002B2 (en) * 2019-07-23 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Sub-resolution assist features
US10885262B1 (en) * 2020-02-20 2021-01-05 X Development Llc Systems and methods for determining fabrication loss of segmented designs using paintbrush patterns
US11321498B2 (en) * 2020-02-28 2022-05-03 X Development Llc Techniques for transforming arbitrary designs into manufacturable designs by removing forbidden patterns
KR102322886B1 (ko) * 2020-03-02 2021-11-05 인하대학교 산학협력단 산출 리소그래피를 위한 E-Beam 클러스터 구성 방법 및 장치
WO2023110346A1 (en) * 2021-12-14 2023-06-22 Asml Netherlands B.V. Methods, software, and systems for determination of constant-width sub-resolution assist features
CN116360206B (zh) * 2023-05-30 2023-11-03 长鑫存储技术有限公司 光学邻近修正方法和装置
CN117454831B (zh) * 2023-12-05 2024-04-02 武汉宇微光学软件有限公司 一种掩模版图形优化方法、系统及电子设备

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
EP0527166B1 (de) 1990-05-02 1995-06-14 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Belichtungsvorrichtung
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
JPH0934098A (ja) 1995-07-20 1997-02-07 Hitachi Ltd ホトマスク、ホトマスクの製造方法、パタン形成方法、半導体装置の製造方法及びマスクパタン設計用の装置
WO1998028665A1 (en) 1996-12-24 1998-07-02 Koninklijke Philips Electronics N.V. Two-dimensionally balanced positioning device with two object holders, and lithographic device provided with such a positioning device
US6042792A (en) 1997-09-18 2000-03-28 International Flavors & Fragrances Inc. Apparatus for preparing a solid phase microparticulate composition
US6957410B2 (en) 2000-12-07 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for adaptively selecting the wiring model for a design region
US6981235B1 (en) 2003-01-14 2005-12-27 Cadence Design Systems, Inc. Nearest neighbor mechanism
DE602004002598T2 (de) * 2003-01-14 2007-10-18 Asml Masktools B.V. Methode und Gerät zur Erstellung von optischen Näherungseffekt-Korrekturelementen für ein Maskenmuster in der optischen Lithographie
KR100719154B1 (ko) 2003-01-14 2007-05-17 에이에스엠엘 마스크툴즈 비.브이. 콘택홀 마스크를 위한 광근접성보정설계 방법
US6964032B2 (en) * 2003-02-28 2005-11-08 International Business Machines Corporation Pitch-based subresolution assist feature design
US7001693B2 (en) 2003-02-28 2006-02-21 International Business Machines Corporation Binary OPC for assist feature layout optimization
JP4563746B2 (ja) * 2003-06-30 2010-10-13 エーエスエムエル マスクツールズ ビー．ブイ． イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置
US7550235B2 (en) 2003-09-05 2009-06-23 Asml Masktools B.V. Method and apparatus for performing model based placement of phase-balanced scattering bars for sub-wavelength optical lithography
KR100927454B1 (ko) * 2003-10-31 2009-11-19 에이에스엠엘 마스크툴즈 비.브이. 개선된 간섭 매핑 리소그래피를 이용하는 피처 최적화
EP1530083A3 (en) 2003-11-05 2006-03-01 ASML MaskTools B.V. OPC based on decomposition into eigen-functions
SG125970A1 (en) * 2003-12-19 2006-10-30 Asml Masktools Bv Feature optimization using interference mapping lithography
WO2005073807A1 (en) 2004-01-29 2005-08-11 Kla-Tencor Technologies Corporation Computer-implemented methods for detecting defects in reticle design data
US7079223B2 (en) * 2004-02-20 2006-07-18 International Business Machines Corporation Fast model-based optical proximity correction
US7266800B2 (en) 2004-06-04 2007-09-04 Invarium, Inc. Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes
TW200604865A (en) 2004-07-16 2006-02-01 Hon Hai Prec Ind Co Ltd System and method for crosstalk checking of nets in a layout
US7620930B2 (en) 2004-08-24 2009-11-17 Asml Masktools B.V. Method, program product and apparatus for model based scattering bar placement for enhanced depth of focus in quarter-wavelength lithography
US7729529B2 (en) 2004-12-07 2010-06-01 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
US7552416B2 (en) * 2005-02-28 2009-06-23 Yuri Granik Calculation system for inverse masks
US7487489B2 (en) * 2005-02-28 2009-02-03 Yuri Granik Calculation system for inverse masks
US8037429B2 (en) 2005-03-02 2011-10-11 Mentor Graphics Corporation Model-based SRAF insertion
US7257784B2 (en) 2005-03-24 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrally checking chip and package substrate layouts for errors
US7506300B2 (en) 2005-04-29 2009-03-17 Cadence Design Systems, Inc. Apparatus and method for breaking up and merging polygons
US7480891B2 (en) 2005-04-29 2009-01-20 Cadence Design Systems, Inc. Method and apparatus of model-based photomask synthesis
US7458059B2 (en) * 2005-10-31 2008-11-25 Synopsys, Inc. Model of sensitivity of a simulated layout to a change in original layout, and use of model in proximity correction
US7523435B2 (en) 2005-12-01 2009-04-21 Intel Corporation Pixelated masks for high resolution photolithography
US20080008972A1 (en) 2006-07-06 2008-01-10 Thomas Muelders Method for Automatically Generating at Least One of a Mask Layout and an Illumination Pixel Pattern of an Imaging System
US7882480B2 (en) * 2007-06-04 2011-02-01 Asml Netherlands B.V. System and method for model-based sub-resolution assist feature generation
TWI392808B (zh) 2010-10-05 2013-04-11 Newcera Technology Co Ltd 高負載軸承

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140030007A (ko) * 2012-08-30 2014-03-11 삼성전자주식회사 광근접보정 모델링 방법 및 시스템
KR20150123739A (ko) * 2014-04-25 2015-11-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 제조 방법
US10360339B2 (en) 2014-04-25 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
US10747938B2 (en) 2014-04-25 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
KR20160031831A (ko) * 2014-09-15 2016-03-23 삼성전자주식회사 슬릿 효과를 반영한 opc 방법과 그 opc 방법을 이용한 euv 마스크 제조방법 및 반도체 소자 제조방법
KR20170107880A (ko) * 2016-03-16 2017-09-26 삼성전자주식회사 포토 마스크 제조 방법 및 시스템
KR20210084599A (ko) * 2018-11-30 2021-07-07 에이에스엠엘 네델란즈 비.브이. 제조성에 기초한 패터닝 디바이스 패턴을 결정하기 위한 방법

Also Published As

Publication number Publication date
CN101681093B (zh) 2012-05-30
TW200907730A (en) 2009-02-16
US8732625B2 (en) 2014-05-20
US20100203430A1 (en) 2010-08-12
CN102566254B (zh) 2014-02-26
TWI486801B (zh) 2015-06-01
CN102566254A (zh) 2012-07-11
CN101681093A (zh) 2010-03-24
KR101096145B1 (ko) 2011-12-19
JP2010531463A (ja) 2010-09-24
JP5658317B2 (ja) 2015-01-21
JP5479328B2 (ja) 2014-04-23
WO2008151185A1 (en) 2008-12-11
JP2013190828A (ja) 2013-09-26

Similar Documents

Publication Publication Date Title
KR101096145B1 (ko) 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들
US7882480B2 (en) System and method for model-based sub-resolution assist feature generation
US10198549B2 (en) Three-dimensional mask model for photolithography simulation
US7747978B2 (en) System and method for creating a focus-exposure model of a lithography process
US9390206B2 (en) Methods and systems for lithography process window simulation
US5682323A (en) System and method for performing optical proximity correction on macrocell libraries
US7458059B2 (en) Model of sensitivity of a simulated layout to a change in original layout, and use of model in proximity correction
US9009647B2 (en) Methods and systems for lithography calibration using a mathematical model for a lithographic process
US9779186B2 (en) Methods for performing model-based lithography guided layout design
US10496780B1 (en) Dynamic model generation for lithographic simulation

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 7