KR20100026507A - 반도체 장치의 미세 패턴 형성 방법 - Google Patents

반도체 장치의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20100026507A
KR20100026507A KR1020080085534A KR20080085534A KR20100026507A KR 20100026507 A KR20100026507 A KR 20100026507A KR 1020080085534 A KR1020080085534 A KR 1020080085534A KR 20080085534 A KR20080085534 A KR 20080085534A KR 20100026507 A KR20100026507 A KR 20100026507A
Authority
KR
South Korea
Prior art keywords
layer
spacer
fine pattern
hard mask
etching
Prior art date
Application number
KR1020080085534A
Other languages
English (en)
Inventor
강혜란
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080085534A priority Critical patent/KR20100026507A/ko
Publication of KR20100026507A publication Critical patent/KR20100026507A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치 제조 방법에 관한 것으로, 보다 상세히는 반도체 장치의 미세 패턴 형성 방법에 관한 것이다. 본 발명은 미세 패턴 형성 방법에 있어서, 피식각층 상에 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴의 측벽에 폴리실리콘막으로 이루어지는 스페이서를 형성하는 단계; 상기 하드마스크 패턴을 제거하는 단계; 상기 폴리실리콘막으로 이루어지는 스페이서를 식각 베리어로 상기 피식각층을 식각하는 단계를 포함한다. 따라서, 미세 패턴을 형성하는 과정에서 사용되는 하드마스크 층의 적층 구조를 단순화할 수 있으므로, 공정 절차를 간소화할 수 있으며, 제조 단가를 낮출 수 있다. 또한, 폴리실리콘막으로 이루어진 스페이서를 식각 베리어로 피식각층을 식각하므로 라인 위글링과 같은 패턴 변형이 발생하는 것을 방지할 수 있다.
스페이서 패터닝 기술, SPT

Description

반도체 장치의 미세 패턴 형성 방법{METHOD FOR FORMING FINE PATTERN OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 보다 상세히는 반도체 장치의 미세 패턴 형성 방법에 관한 것이다.
최근 반도체 소자의 집적도 향상에 따라, 좁은 면적에 더 많은 소자를 집적시키기 위하여 디자인 룰(design rule)이 급격하게 감소하고 있다. 그러나, 포토리소그래피 공정을 이용하여 패턴을 형성하는 경우, 노광 장비의 한계 상 미세한 패턴을 형성하는데 한계가 있다.
따라서, 종래기술은 포토리소그래피 공정의 한계를 극복하고자 스페이서를 이용하여 노광 한계 수준 이하의 피치(pitch)를 갖는 미세패턴을 형성하는 스페이서 패터닝 기술(Spacer Patterning Technology;SPT)을 제안한다. 이하, 도면을 참조하여 스페이서 패터닝 기술 및 그 문제점을 살펴본다.
도 1a 내지 도 1f는 종래기술에 따른 미세 패턴 형성 방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 피식각층(100) 상에 제1비정질탄소막(110), 폴리실리콘막(120), 산화막(130), 제2비정질탄소막(140) 및 반사방지막(150)을 차례로 형성한다. 여기서, 반사방지막(150)의 하부에는 SiON막이 개재될 수 있다. 이어서, 반사방지막(150) 상에 포토레지스트 패턴(160)을 형성한다.
도 1b에 도시된 바와 같이, 포토레지스트 패턴(160)을 식각 베리어로 반사방지막(150) 및 제2비정질탄소막(140)을 식각하여 제2비정질탄소막 패턴(140A)을 형성한다.
이어서, 제2비정질탄소막 패턴(140A)이 형성된 결과물의 전면에 스페이서용 질화막을 형성한 후, 상기 스페이서용 질화막을 스페이서 식각하여 제2비정질탄소막 패턴(140A)의 측벽에 질화막 스페이서(170)를 형성한다.
도 1c에 도시된 바와 같이, 제2비정질탄소막 패턴(140A)을 제거한다. 이로써, 질화막 스페이서(170)로 이루어진 원하는 간격의 마스크 패턴이 형성된다. 이어서, 질화막 스페이서(170)를 식각 베리어로 산화막(130) 및 폴리실리콘막(120)을 식각하여, 산화막 패턴(130A) 및 폴리실리콘막 패턴(120A)을 형성한다.
도 1d에 도시된 바와 같이, 인산을 이용하여 질화막 스페이서(170)를 제거한다. 이때, 질화막 스페이서(170)는 산화막 패턴(130A) 및 폴리실리콘막 패턴(120A)에 대하여 식각 선택비가 크므로, 다른 막의 손상 없이 질화막 스페이서(170)를 제거할 수 있다.
도 1e에 도시된 바와 같이, 적어도 폴리실리콘막 패턴(120A)을 식각 베리어 로 제1비정질탄소막(110)을 식각하여 제1비정질탄소막 패턴(110A)을 형성한다.
도 1f에 도시된 바와 같이, 제1비정질탄소막 패턴(110A)을 식각 베리어로 피식각층(100)을 식각하여, 미세 패턴(100A)을 형성한다.
그러나, 전술한 바와 같은 종래 기술에 따르면 제조 공정, 공정 단가 및 공정 수율에 있어서 문제점이 발생한다. 첫째, 미세 패턴을 형성하는 과정에서, 피식각층(100) 상에 제1비정질탄소막(110), 폴리실리콘막(120), 산화막(130), 제2비정질탄소막(140) 및 반사방지막(150)을 차례로 형성하기 때문에, 공정 절차가 복잡하다. 둘째, 비정질탄소막(110,170)을 사용하므로 제조 단가가 증가하게 된다. 셋째, 제1비정질탄소막 패턴(110A)을 식각베리어로 피식각층(100)을 식각하는 경우, 피식각층(100) 식각 도중에 제1비정질탄소막 패턴(110A)이 손상되어 식각베리어로서의 역할을 충실히 수행하지 못하게 된다. 따라서, 라인 위글링(line wiggling)과 같은 패턴 변형이 발생하게 되며, 이는 반도체 장치의 특성 저하 및 제조 공정 수율 저하를 유발하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 하드마스크 층의 적층 구조 단순화를 통해 공정 절차를 간소화한 미세 패턴 형성 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해 제안된 본 발명은 미세 패턴 형성 방법에 있어서, 피식각층 상에 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴의 측벽에 폴리실리콘막으로 이루어지는 스페이서를 형성하는 단계; 상기 하드마스크 패턴을 제거하는 단계; 상기 폴리실리콘막으로 이루어지는 스페이서를 식각 베리어로 상기 피식각층을 식각하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 미세 패턴을 형성하는 과정에서 사용되는 하드마스크 층의 적층 구조를 단순화할 수 있으므로, 공정 절차를 간소화할 수 있다. 또한, 비정질탄소막 대신에 다기능하드마스크 또는 SOC막을 사용하므로 제조 단가를 낮출 수 있다. 또한, 폴리실리콘막으로 이루어진 스페이서를 식각 베리어로 피식각층을 식각하므로 라인 위글링과 같은 패턴 변형이 발생하는 것을 방지할 수 있다. 이를 통해, 반도체 장치의 특성을 향상시키고, 제조 단가를 감소시키며, 반도체 장치 제조 공정의 수율을 증가시킬 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 과장될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 피식각층(200) 상에 하드마스크 층(210)을 형성한다. 여기서, 하드마스크 층(210)은 다기능하드마스크막(Multi Functional Hard Mask;MFHM) 및 SOC(Spin On Carbon) 중 하나 또는 이들의 조합으로 이루어지는 것이 바람직하다.
다기능하드마스크막은 실리콘이 함유된 유기물질로 종래의 BARC 및 SiON막의 역할을 수행할 수 있으므로, 다기능하드마스크막을 사용함으로써 공정 절차를 간소화할 수 있다. 또한, SOC막은 스핀 온(spin on) 방식으로 형서되는 탄소막을 말하며, CVD 타입의 증착 장비가 필요한 비정질 탄소막에 비해 공정 절차가 단순하고 제조 단가도 낮출 수 있다.
이어서, 하드마스크 층(210) 상에 포토레지스트 패턴(220)을 형성한다. 여기서, 포토레지스트 패턴(220)은 일 실시예로서 금속 배선 또는 게이트 패턴을 위한 것일 수 있으며, 피식각층(200)은 일 실시예로서 도전막, 질화막 및 산화막의 적층 구조일 수 있다.
도 2b에 도시된 바와 같이, 포토레지스트 패턴(220)을 식각 베리어로 하드마스크 층(210)을 식각하여 하드마스크 패턴(210A)을 형성한 후, 하드마스크 패턴(210A)의 측벽에 폴리실리콘막으로 이루어진 스페이서(230)를 형성한다. 스페이서(230) 형성 과정을 보다 상세히 살펴보면 다음과 같다.
먼저, 하드마스크 패턴(210A)이 형성된 결과물의 전면에 스페이서용 폴리실리콘막을 형성한다. 이어서, 상기 스페이서용 폴리실리콘막을 스페이서 식각하여 하드마스크 패턴(220A)의 측벽에 폴리실리콘막으로 이루어진 스페이서(230)를 형성한다.
여기서, 스페이서용 폴리실리콘막의 스페이서 식각 단계는 HBr 가스 및 O2 가스를 이용하여 수행되는 것이 바람직하며, ICP(Inductively Coupled Plasma) 타입의 식각 장비를 이용하는 것이 바람직하다.
도 2c에 도시된 바와 같이, 하드마스크 패턴(210A)을 제거한다. 이로써, 스페이서(230)로 이루어진 원하는 간격의 마스크 패턴이 형성된다. 이어서, 폴리실리콘막으로 이루어진 스페이서(230)를 식각 베리어로 피식각층(200)을 식각하여, 미세 패턴(200A)을 형성한다. 여기서, 피식각층(200)이 산화막으로 이루어지는 경우 에는, C4F6 가스 또는 C4F8 가스를 이용하여 피식각층(200)을 식각하는 것이 바람직하다. 이를 통해, 폴리실리콘막으로 이루어진 스페이서(230)와 산화막으로 이루어진 피식각층(200) 사이의 식각 선택비를 증가시킬 수 있다.
이와 같이, 폴리실리콘막으로 이루어진 스페이서(230)를 식각 베리어로 피식각층(200)을 식각하는 경우, 식각 과정에서 식각 베리어가 손상되지 않으므로 라인 위글링(line wiggling) 등의 패턴 변형이 발생하는 것을 방지할 수 있다.
도 2d에 도시된 바와 같이, 폴리실리콘막으로 이루어진 스페이서(230)를 제거한다. 여기서, 스페이서(230)의 제거는 스트립 공정에 의해 수행되는 것이 바람직하다. 이를 통해, 미세 패턴(200A)의 손상 없이 스페이서(230)를 효과적으로 제거할 수 있다. 예를 들어, HBr 가스 및 O2 가스를 이용하여, 30V 이하의 바이어스 파워가 인가된 식각 장비를 이용하여 20 내지 50mTorr 압력에서 수행되는 것이 바람직하다.
또한, 폴리실리콘막으로 이루어진 스페이서(230) 제거 단계는 피식각층(200) 식각 단계와 인- 시튜(in-situ)로 수행되는 것이 바람직하다. 이를 통해, 미세 패턴 형성 공정을 더욱 간소화할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상 의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1f는 종래기술에 따른 미세 패턴 형성 방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 공정 단면도.
[도면의 주요 부분에 대한 부호의 설명]
200: 피식각층
210: 하드마스크 층
220: 포토레지스트 패턴
230: 스페이서

Claims (9)

  1. 피식각층 상에 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴의 측벽에 폴리실리콘막으로 이루어지는 스페이서를 형성하는 단계;
    상기 하드마스크 패턴을 제거하는 단계;
    상기 폴리실리콘막으로 이루어지는 스페이서를 식각 베리어로 상기 피식각층을 식각하는 단계
    를 포함하는 미세 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 하드마스크 패턴은,
    다기능 하드마스크 및 SOC막 중 하나 또는 이들의 조합으로 이루어지는
    미세 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 폴리실리콘막으로 이루어지는 스페이서 형성 단계는,
    상기 하드마스크 패턴이 형성된 결과물의 전면에 폴리실리콘막을 형성하는 단계; 및
    상기 폴리실리콘막을 스페이서 식각하여 폴리실리콘막으로 이루어지는 스페이서를 형성하는 단계
    를 포함하는 미세 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 스페이서 식각 단계는,
    HBr 가스 및 O2 가스를 이용하여 수행되는
    미세 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 피식각층 식각 단계는,
    C4F6 가스 또는 C4F8 가스를 이용하여 수행되는
    미세 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 피식각층 식각 단계 후에,
    스트립 공정을 통해 상기 스페이서를 제거하는 단계를 더 포함하는
    미세 패턴 형성 방법.
  7. 제 6 항에 있어서,
    상기 폴리실리콘막으로 이루어지는 스페이서 제거 단계는,
    HBr 가스 및 O2 가스를 이용하여 수행되는
    미세 패턴 형성 방법.
  8. 제 6 항에 있어서,
    상기 폴리실리콘막으로 이루어지는 스페이서 제거 단계는,
    30V 이하의 바이어스 파워가 인가된 식각 장비를 이용하여 20 내지 50mTorr 압력에서 수행되는
    미세 패턴 형성 방법.
  9. 제 6 항에 있어서,
    상기 피식각층 식각 단계 및 스페이서 제거 단계는,
    인-시튜(in-situ)로 수행되는
    미세 패턴 형성 방법.
KR1020080085534A 2008-08-29 2008-08-29 반도체 장치의 미세 패턴 형성 방법 KR20100026507A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080085534A KR20100026507A (ko) 2008-08-29 2008-08-29 반도체 장치의 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085534A KR20100026507A (ko) 2008-08-29 2008-08-29 반도체 장치의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20100026507A true KR20100026507A (ko) 2010-03-10

Family

ID=42177827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085534A KR20100026507A (ko) 2008-08-29 2008-08-29 반도체 장치의 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20100026507A (ko)

Similar Documents

Publication Publication Date Title
US7919414B2 (en) Method for forming fine patterns in semiconductor device
US8623771B2 (en) Method for fabricating micropattern of semiconductor device
US11309182B2 (en) Semiconductor structure and method for forming the same
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
US8513132B2 (en) Method for fabricating metal pattern in semiconductor device
KR100875662B1 (ko) 반도체 소자의 패턴 형성 방법
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
US20090203217A1 (en) Novel self-aligned etch method for patterning small critical dimensions
KR100647001B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
KR20100004705A (ko) 반도체 장치 제조 방법
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR100832015B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20100026507A (ko) 반도체 장치의 미세 패턴 형성 방법
US20060094235A1 (en) Method for fabricating gate electrode in semiconductor device
KR20100026506A (ko) 반도체 장치의 미세 패턴 형성 방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR20040076982A (ko) 플래시 메모리 소자의 제조 방법
KR20110076661A (ko) 반도체 소자의 미세패턴 형성방법
KR20090000468A (ko) 반도체 소자의 미세패턴 제조방법
KR100721590B1 (ko) 반도체소자의 제조방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法
KR20080086185A (ko) 플래시 메모리 소자의 제조 방법
KR20060083248A (ko) 플래쉬 메모리 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination