KR20100025782A - 반도체 소자의 소자격리구조 제조방법 - Google Patents

반도체 소자의 소자격리구조 제조방법 Download PDF

Info

Publication number
KR20100025782A
KR20100025782A KR1020080084470A KR20080084470A KR20100025782A KR 20100025782 A KR20100025782 A KR 20100025782A KR 1020080084470 A KR1020080084470 A KR 1020080084470A KR 20080084470 A KR20080084470 A KR 20080084470A KR 20100025782 A KR20100025782 A KR 20100025782A
Authority
KR
South Korea
Prior art keywords
device isolation
isolation structure
trench
forming
manufacturing
Prior art date
Application number
KR1020080084470A
Other languages
English (en)
Other versions
KR101057754B1 (ko
Inventor
이광호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020080084470A priority Critical patent/KR101057754B1/ko
Publication of KR20100025782A publication Critical patent/KR20100025782A/ko
Application granted granted Critical
Publication of KR101057754B1 publication Critical patent/KR101057754B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 소자격리구조 제조방법이 개시된다. 본 반도체 소자의 소자격리구조 제조방법은, 기판 상에 적어도 하나의 물질층(material layer)을 형성하는 단계, 물질층 상에, 복수 개의 소자격리영역을 정의하기 위한 패드 패턴을 형성하는 단계, 패드 패턴을 식각 마스크로 하여 서로 다른 깊이의 복수개의 트랜치를 형성하는 단계, 및, SELOX(selective oxide) 형성 공정을 통하여 복수 개의 트랜치를 각각 매립하여, 소자격리구조를 제작하는 단계를 포함하는 반도체 소자의 소자격리구조 제조방법. 이에 따라, 보이드와 같은 매립불량을 방지할 수 있다.
트랜치, 소자격리구조, SELOX, 매립, 보이드

Description

반도체 소자의 소자격리구조 제조방법{Method for forming a isolation structure of semiconductor device}
본 발명은 반도체 소자의 소자격리구조 제조방법에 관한 것으로, 보다 상세하게는 트랜치 매립 공정시, 매립 불량으로 인해 보이드(void)가 발생하는 것을 방지하는 반도체 소자의 소자격리구조 제조방법에 관한 것이다.
전자 기술의 발달에 힘입어 소형의 다기능 전자기기에 대한 요구가 증가하고 있다. 이에 따라, 시스템 온 칩(System on Chip : SoC) 기술이 도입되고 있다. 시스템 온 칩이란 복수 개의 소자가 하나의 칩에 집적되어 하나의 시스템을 구현하는 기술을 의미한다.
특히, 최근에는 MEMS (Micro-Electro-Mechanical Systems)기술 또는 NEMS(Nano-Electro-Mechanical Systems) 기술 등이 개발, 도입됨에 따라, 보다 다양한 소자를 하나의 칩으로 구현하기 위한 노력이 이루어지고 있다.
하지만, 복수 개의 소자들이 하나의 기판 상에 집적되게 되면, 소자 간의 간섭이 발생할 여지가 크다. 즉, 어느 하나의 소자에서 구동 시에 발생되는 열이 기판을 통해 다른 소자에게 전달되어, 타 소자의 동작에 영향을 미치는 경우도 있을 수 있다. 이에 따라, 많은 오동작을 일으킬 수 있다는 문제점이 있었다.
이를 방지하기 위하여, 통상적으로 기판 상에서 소자들을 전기적으로 서로 격리시키는 소자격리구조를 제작하고 있다.
소자격리구조를 형성하기 위하여, 실리콘 기판에 일정한 깊이를 갖는 트랜치(trench)를 형성하고 나서, 이 트랜치에 산화막을 매립시킨 후, 화학 기계적 연마공정으로, 이 산화막의 불필요한 부분을 폴리싱(polishing)함으로써, 소자격리구조를 실리콘 기판 내에 형성시키는 TI(Trench Isolation) 공정이 최근에 많이 사용되고 있다.
하지만, 소자격리구조 형성을 위한 트랜치의 깊이가 얕은 경우, 소자 간의 간섭이 충분히 방지되지 않을 수 있다. 이에 따라, 소자격리구조의 면적을 크게 한다면, 전체 칩의 사이즈가 커지게 된다는 문제점이 있었다.
한편, 이러한 문제점들을 고려하여, 트랜치의 깊이를 깊게 하여 소자격리구조를 제작하게 되는 경우, 소자격리구조가 제대로 제작되지 않을 수 있다는 문제점이 있었다.
도 1은 종래 기술에 따라 제조된 소자격리구조의 문제점을 설명하기 위한 모식도이다.
도 1에서와 같이, 기판(10)을 식각하여 깊은 트랜치를 제작하게 되면, 후속 공정에서 폴리실리콘(20) 등으로 트랜치를 매립(즉, 갭-필(gap-fill))할 때, 트랜치 입구 부분이 먼저 매립되어 보이드(30) 등이 생길 수 있다.
이러한 보이드는 소자격리구조의 기능을 약화시킬 수 있다. 즉, 이웃하는 활 성 영역이 서로 단락되어 소자의 특성 및 신뢰성을 저하하게 된다.
또한, 보이드 부분으로 인해 전체 소자의 파손 가능성도 높아지게 되어, 제조 수율도 감소된다는 문제점이 있었다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 트랜치 매립 공정시 SELOX 형성 공정을 이용하여 보이드와 같은 매립 불량을 방지할 수 있는 반도체 소자의 소자격리구조 제조방법을 제공하는 데 있다.
이상과 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자격리구조 제조방법은, 기판 상에 적어도 하나의 물질층(material layer)을 형성하는 단계, 상기 물질층 상에, 복수 개의 소자격리영역을 정의하기 위한 패드 패턴을 형성하는 단계, 상기 패드 패턴을 식각 마스크로 하여 서로 다른 깊이의 복수개의 트랜치를 형성하는 단계, 및, SELOX(selective oxide) 형성 공정을 통하여 상기 복수 개의 트랜치를 각각 매립하여, 소자격리구조를 제작하는 단계를 포함한다.
이 경우, 본 반도체 소자의 소자격리구조 제조방법은 상기 SELOX 형성 공정에 의해 상기 물질층 상에 형성된 산화막을 제거하는 단계를 더 포함할 수 있다.
이 경우, 상기 산화막을 제거하는 단계는, 불산 용액 또는 BOE(Buffered Oxide Echant)를 이용하는 것이 바람직하다.
한편, 본 반도체 소자의 소자격리구조 제조방법은 상기 트랜치 내측벽에 측 벽 산화막을 형성하는 단계를 더 포함할 수 있다.
한편, 상기 트랜치를 매립하여 상기 소자격리구조를 제작하는 단계는, TEOS(tetraethylorthosilicate) 가스 및 오존(ozone) 가스를 이용하는 것이 바람직하다.
이 경우, 상기 트랜치를 매립하여 상기 소자격리구조를 제작하는 단계는, 400℃ 내지 900℃ 온도에서 수행되는 것이 바람직하다.
한편, 상기 트랜치를 매립하여 상기 소자격리구조를 제작하는 단계는, 400 Torr 내지 760 Torr 압력에서 수행되는 것이 바람직하다.
한편, 본 발명에 다른 실시예에 따른 반도체 소자의 소자격리구조 제조방법은, 기판 상에 적어도 하나의 물질층(material layer)을 형성하는 단계, 상기 물질층 상에, 소자격리영역을 정의하기 위한 패드 패턴을 형성하는 단계, 상기 패드 패턴을 식각 마스크로 하여 딥 트랜치(Deep Trench)를 형성하는 단계, 및, SELOX(selective oxide) 형성 공정을 통하여 상기 딥 트랜치를 매립하여, 제1 소자격리구조를 제작하는 단계, 상기 제1 소자격리구조와 소정 거리 이격된 위치에, 상기 트랜치보다 얕은 깊이의 새로운 쉐로우 트랜치(Shallow Trench)를 형성하는 단계, 상기 새로운 트랜치의 바닥면 및 사이드면을 산화시키는 단계, 및, 상기 새로운 트랜치를 산화물로 매립하는 단계를 포함한다.
이 경우, 본 반도체 소자의 소자격리구조 제조방법은 상기 SELOX 형성 공정에 의해 상기 물질층 상에 형성된 산화막을 제거하는 단계를 더 포함하는 것이 바람직하다.
이 경우, 상기 산화막을 제거하는 단계는, 불산 용액 또는 BOE(Buffered Oxide Echant)를 이용하는 것이 바람직하다.
한편, 상기 딥 트랜치를 매립하여 상기 제1 소자격리구조를 제작하는 단계는, TEOS(tetraethylorthosilicate) 가스 및 오존(ozone) 가스를 이용하는 것이 바람직하다.
한편, 상기 제1 트랜치를 매립하여 상기 제1 소자격리구조를 제작하는 단계는, 400℃ 내지 900℃ 온도에서 수행되는 것이 바람직하다.
한편, 상기 트랜치를 매립하여 상기 제1소자격리구조를 제작하는 단계는, 400 Torr 내지 760 Torr 압력에서 수행되는 것이 바람직하다.
본 발명의 다양한 실시 예에 따르면, 소자격리구조를 형성하기 위한 트랜치를 매립하는 과정에서, SELOX 형성공정을 이용함으로써, 보이드가 발생되는 것을 방지할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 반도체 소자의 소자격리구조 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2a를 참고하면, 기판(100) 상에 물질층(110)을 형성한다.
기판(100)은 통상의 실리콘 기판이나, 고저항 실리콘 기판 등을 사용할 수 있다. 물질층(110)은 기판(100)의 상부 표면 상에 막 형태로 형성될 수 있다.
여기서, 물질층(110)은 후속 SELOX 형성 공정에서 산화막 생성을 억제하는 역할을 하며, 도 2a에서와 같이 물질층(110)은 복수 개의 물질로 이루어진 다중층으로 구현될 수 있으며, 단일 층으로 구현될 수도 있다. 물질층(110)의 다양한 구성 형태에 대해서는 후술하는 부분에서 설명한다.
도 2a의 실시 예에 따르면, 물질층(110)은 산화막(111), 질화막(112), 산화막(113)이 순차적으로 적층되는 형태로 구현되어 있다. 여기서 산화막(111)은 기판(100)과 질화막(112) 사이의 스트레스를 완화하는 역할을 하며, 후속 질화막(112) 제거시 식각 정지막 역할을 한다. 그리고 질화막(112)은 후속 SELOX 형성 공정에서 산화막 생성을 억제하며, 후속 산화막(113)을 제거시, 식각 정지막 기능을 한다. 그리고 산화막(113)은 TEOS (Tetraethylorthosilicate) 산화막으로 구현될 수 있으며, TEOS 산화막은 TEOS 가스를 이용한 PECVD(Plasma Enhancement Chemical Vapor Deposition) 방법을 사용하여 형성될 수 있다.
다음 공정으로, 도 2b에 도시된 바와 같이, 소자격리영역을 정의하기 위한 패드 패턴(120)을 형성한다. 소자격리영역이란 소자격리구조가 제작될 위치를 의미한다. 구체적으로, 물질층(110) 상에서 트랜치 형성 영역을 노출시키기 위하여 포토레지스트를 이용하여 물질층(110)의 상부에 패드 패턴(120)을 형성할 수 있다.
그런 다음, 도 2c에 도시된 바와 같이, 패드 패턴(120)을 식각 마스크로 하여 노출된 물질층(111, 112, 113) 부분 및 그 하부의 기판(100) 영역을 식각하여 기판(100) 내에 소정 깊이를 가지는 트랜치(140)를 형성할 수 있다. 트랜치(140)의 깊이는 실시 예에 따라 다양하게 설정할 수 있다. 이 경우, 소자 간 간섭 방지 성 능을 개선시키기 위해서는 일정 깊이 이상의 트랜치(140)를 제작할 수 있다. 트랜치(140)의 형태 역시 다양하게 설정될 수 있다. 일 예로, 원 기둥 형태, 다각형 기둥 형태 등으로 제작될 수 있다.
그리고 나서, 도 2d에 도시된 바와 같이, SELOX 형성 공정을 통하여 트랜치(140)를 매립할 수 있다.
여기서, SELOX(selective oxide) 형성(선택적 산화물 적층) 공정이란 질화물과 실리콘 상에서의 상이한 증착 비율을 이용하여 산화물을 선택적으로 적층하는 공정을 의미한다. 구체적으로, SELOX 형성 공정은 오존이 활성화된 테트라 에틸 오르토 실리케이트(ozone activated tetraethylorthosilicate; O3:TEOS), 즉, TEOS 가스 및 오존 가스를 소스로 하여 화학적으로 산화막을 증착(CVD)할 수 있다.
이 경우, TEOS 가스 및 오존 가스의 비율을 조절함으로써 실리콘 및 질화물에서의 증착 비율을 달리하여 선택적으로 산화물을 증착할 수 있다.
본 실시 예에서 SELOX 형성공정은 약 400 Torr 내지 760 Torr 압력 및 400℃ 내지 900℃ 온도 상태에서 TEOS 가스 및 오존 가스를 소스로 하여 CVD(Chemical Vaper Deposition) 방식으로 수행될 수 있다. 그리고, TEOS 가스 대비 오존 가스의 비율(03/TEOS)이 0 초과 1 이하가 되도록 TEOS 가스 및 오존 가스를 주입할 수 있다.
이러한 SELOX 형성 공정에 따라 생성된 산화막은 산화막이 생성되는 표면 막질의 특성에 따라 달라진다. 즉, 도 2d에서 트랜치(140)의 입구 부분의 사이드 면(a)은 물질층(110)으로 이루어지고, 그 하부의 사이드면과 바닥면(b)은 기판(100) 물질로 이루어진다. SELOX 형성 공정에서는, 질화막(112) 부분에서의 산화 속도가 상대적으로 늦어지기 때문에 트랜치(140) 입구 부분이 먼저 매립되는 현상이 방지된다. 이에 따라, 보이드가 형성되는 것을 막을 수 있다.
그리고 나서, 도 2e에 도시된 바와 같이, SELOX 형성 공정에 의해 물질층(110) 상에까지 형성된 산화막을 제거한다. 산화막 제거는 세정 공정을 통해 이루어질 수 있다. 이때, 물질층(110) 상에 형성된 산화막과 함께, 물질층(110)을 이루는 TEOS 산화막(113)도 선택적으로 제거할 수 있다. 세정 공정은, 불산(HF) 용액 또는 BOE(Buffered Oxide Echant)를 사용할 수 있다.
다음으로, 도 2f에 도시된 바와 같이 트랜치(140) 내측벽에 측벽 산화막(151)을 형성하는 산화(oxidataion) 공정이 수행될 수 있다. 구체적으로, 트랜치(140)를 형성하는 과정, 즉 트랜치 식각 공정에서 트랜치 내부의 표면 격자가 손상될 수 있는바, 이러한 표면 격자의 손상을 보상하기 위하여 산화 공정을 수행할 수 있다.
그런 다음, 소자격리구조를 형성하기 위한 후속 공정인 패드 패턴 제거 공정 및 평탄화 공정 등을 진행하여, 도 2g에 도시한 바와 같이, 트랜치(140)에 산화막(150)이 매립되어 있는 소자격리구조를 형성할 수 있다.
한편, 상술한 반도체 소자의 소자격리구조 제조방법을 이용하여, DTI(Deep Trench Isolation)와 STI(Shallow Trench Isolation)가 공존하는 소자격리구조를 제조할 수 있다. 이 경우, 서로 다른 깊이의 복수 개의 소자격리구조를 가지는 반 도체 장치를 제작할 수 있다. 각 소자격리구조는 도 2a 내지 도 2g 공정을 수행할 때 복수 개의 트랜치를 제작하고, 일괄적으로 각 트랜치를 매립하는 방식으로 동시에 제작될 수도 있고, 도 2a 내지 도 2g 공정 이외에 별도의 공정을 추가하여 순차적으로 제작될 수도 있다. 이는 본 발명의 실시 예에 따라 다양하게 구현될 수 있다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 소자격리구조의 제조방법, 즉, 서로 다른 깊이의 복수 개의 소자격리구조를 제조하는 방법의 일 예를 설명하기 위한 공정 단면도이다. 본 실시 예는 도 2a 내지 도 2e까지의 공정이 수행된 이후에, 일부 후속 공정이 추가되는 방식으로 이루어질 수 있다. 설명의 편의를 위하여, 중복되는 공정은 생략하고, 도 2a 내지 도 2g에 기재된 구성과 동일한 부분은 동일한 참조부호를 사용한다.
먼저, 도 3a에 따르면, 도 2e에서와 같이 트랜치(140)가 매립되어 제1 소자격리구조(즉, DTI 구조)가 제작된 상태에서, 제1 소자격리구조로부터 소정 거리 이격된 위치에, 이전 트랜치(140)보다 얕은 깊이의 새로운 쉘로우(shallow) 트랜치(142)를 형성하기 위하여 포토레지스트 패턴(160)을 형성한다. 상술한 바와 같이, DTI 구조는 SELOX 형성 공정으로 제작될 수 있다.
포토레지스트 패턴(160)은 소자격리구조(150)의 노출된 표면 및 질화막(112)의 일부 표면까지 덮고, 질화막(112) 중 새로운 쉘로우 트랜치(142)가 형성될 영역만을 노출시키는 형태가 될 수 있다.
그런 다음, 포토레지스트 패턴(160)을 식각 마스크로 하여 식각 공정을 실시 하여 도 3b에 도시된 바와 같이 트랜치(140)보다 얕은 깊이의 새로운 쉘로우 트랜치(142)를 형성한다.
그리고 나서, 도 3c에 도시된 바와 같이 산화 공정을 실시하여 트랜치(142)의 바닥면 및 사이드 면에 측벽 산화막(170)을 형성한다.
이때, 제작되고 있는 구조물 전체에 대하여 산화가 이루어지므로, DTI 소자격리구조(150)가 형성된 트랜치(140)의 바닥면 및 사이드면(151)에서도 함께 산화가 진행될 수 있다. 이에 따라, 트랜치(140) 내부에 형성되어 있던 결함, 즉, 트랜치 식각 공정에서 발생된 트랜치(140) 내부에 손상된 표면 격자가 치유될 수 있다.
그리고, 도 3d에 도시된 바와 같이, 쉘로우 트랜치(142)가 완전히 매립되도록 산화막(180)을 매립한다. 이때, 산화막(180)으로는 매립 특성이 좋은 HDP(High Density Plasma)막을 이용할 수 있다.
그리고 나서, 소자격리구조를 형성하기 위한 후속 공정인 패드 패턴 제거 공정 및 평탄화 공정 등을 진행하여, 도 3e에 도시된 바와 같이, 산화막이 매립되어 있는 서로 다른 깊이의 복수 개의 소자격리구조를 형성할 수 있다. 이때, 도 3a 내지 도 3e에서 제작되는 소자격리구조는 이전 트랜치(140)보다 얕은 깊이의 트랜치(142)를 이용하여 제작되었기 때문에, DTI 구조(150)보다 얕은 깊이의 소자격리구조(즉, STI(Shallow Trench Isolation) 구조)가 된다. 결과적으로, DTI 구조 및 STI 구조가 공존하는 구조물을 제작할 수 있다.
한편, 상술한 바와 같이, DTI(Deep Trench Isolation) 구조와 STI(Shallow Trench Isolation) 구조는 일괄적으로 제작될 수도 있다.
도 4a 내지 도 4e는 본 발명의 다른 실시 예에 따라 DTI 구조 및 STI 구조를 일괄적으로 제작하는 소자격리구조의 제작 방법의 일 예를 설명하기 위한 공정 단면도이다.
먼저, 도 4a에 도시된 바와 같이, 물질층(110)이 형성된 기판(100)에 서로 다른 깊이의 복수 개의 트랜치를 형성한다. 이를 위해, 도 2a와 같이 기판(100) 표면에 다양한 형태의 물질층(110)을 형성하고, 도 2b 및 2c에서 설명한 바와 같이 소자격리영역을 정의하기 위한 패드 패턴을 형성하고, 이를 이용하여 산화막(111), 질화막(112), 산화막(113) 및 기판(100)을 식각하여, 서로 다른 깊이의 제1 트랜치(140), 제2 트랜치(142)를 형성한다.
그리고 나서, 도 4b에 도시한 바와 같이, SELOX 형성 공정을 이용하여 동시에 서로 다른 깊이의 제1 트랜치(140), 제2 트랜치(142)를 매립한다. 이때, 제1 트랜치(140)와 제2 트랜치(142)는 서로 다른 깊이를 갖는바, 각 트랜치(140, 142) 매립 공정에 소요되는 시간에 차이가 있을 수 있다. 그러나, 상대적으로 얕은 깊이의 제2 트랜치(142) 내부가 먼저 매립 완료되어도, 제2 트랜치(142) 입구에 위치하는 물질층(110)에 의해 제2 트랜치(142)에서의 산화물 증착은 억제되는바, 제2 트랜치 매립 이후 제1 트랜치(140)에 대한 매립이 완료될 때까지, 제2 트랜치(142)에는 소량의 산화막만이 추가로 증착된다. 따라서, 상대적으로 깊은 제1 트랜치(140)에 대한 매립이 완료될 때까지는 매립 공정을 유지하여, 각 트랜치(140, 142) 모두에 대한 매립이 이루어지도록 할 수 있다.
다음으로, 도 4c에 도시된 바와 같이, SELOX 형성 공정에 의해 물질층, 특 히, 최상위층(113) 상에 형성된 산화막 부분을 제거할 수 있다. 이 과정에서, 최상위층인 산화막(113)도 함께 제거할 수 있다.
다음으로, 도 4d에 도시된 바와 같이 각 트랜치(140, 142)의 사이드면 및 바닥면에, 측벽 산화막(151)을 형성하는 산화(oxidataion) 공정이 수행될 수 있다.
마지막으로, 소자격리구조를 형성하기 위한 후속 공정인 패드 패턴 제거 공정 및 평탄화 공정 등을 진행하여, 도 4e에 도시한 바와 같이, 서로 다른 깊이의 복수 개의 소자격리구조를 형성한다.
한편, 상술한 바와 같이 기판(100) 표면에는 다양한 재질의 물질층이 형성될 수 있다. 도 5a 및 도 5b는 기판(100) 표면에 형성될 수 있는 물질층(110) 구성의 다양한 형태를 나타낸다.
먼저, 도 5a에 도시된 바와 같이 물질층(110)은 기판(100) 표면에서부터 제1 산화막(111), 제1 질화막(112)이 순차적으로 적층된 형태로 구현될 수도 있다.
도 5b는 물질층(110)이 복수의 산화막 및 복수의 질화막이 교번적으로 배치된 형태로 구현된 예를 나타낸다. 즉, 도 5b에 따르면, 제1 산화막(111), 제1 질화막(112), 제2 산화막(113), 제2 질화막(114)이 기판(100) 표면에 순차적으로 적층되어, 물질층(110)을 이룰 수 있다.
이와 같이, 다양한 형태의 물질층(110)이 구현되어, SELOX 형성과정에서 트랜치 입구 부분의 산화속도를 늦추는 역할을 할 수 있다.
도 3a 내지 도 3e, 도 4a 내지 도 4e 등에서와 같이 DTI구조와 STI구조가 공존하는 구조물을 제작하게 되면, 다양한 종류의 소자들이 집적된 시스템온칩을 구 현하기에 보다 용이하다. 즉, 저전력으로 구동되는 소자들 사이에는 STI 구조를 배치하고, 상대적으로 간섭이 크게 일어날 수 있는 소자들 사이에는 DTI 구조가 배치되도록 설계하여, 전체 칩의 사이즈 및 제조 수율, 간섭 방지 성능 등을 종합적으로 향상시킬 수 있게 된다.
한편, 상술한 실시 예들에서 사용된 SELOX 형성 공정에 의해 생성된 산화막의 특성에 대해서는 도 6a 및 6b을 참고하여 살펴볼 수 있다.
도 6a는 단결정 실리콘 상에 SELOX 형성 공정을 통해 형성된 산화막의 특성을 나타내는 주사전자현미경(Scanning Electron Microscope: SEM) 단면사진이고, 도 6b는 질화막 상에서 SELOX 형성 공정을 통해 형성된 산화막의 특성을 나타내는 주사전자현미경 단면사진이다.
도 6a를 참고하면, 단결정 실리콘 상에서 SELOX 형성 공정이 수행된 경우, 산화막(150)이 단결정 실리콘, 즉, 기판(100) 상에서 어느 정도 균일하게 형성된다.
반면에, 도 6b를 참고하면, 단결정 실리콘 이외의 질화막과 같은 표면 막질 상에서 SELOX 형성 공정이 수행된 경우, 도시된 바와 같이 거칠고 얕은 산화막이 질화막 상에 형성된다. 이와 같이, 트랜치(140) 내부에서 물질층(110) 부분의 산화막 형성 속도가 나머지 부분보다 떨어짐을 알 수 있다.
그 밖에, SELOX 형성 공정을 이용하여 트랜치(140) 내부에서 산화물이 선택적으로 매립되는 과정에 대해서는 도 7a 내지 도 7d를 참고하여 보다 상세하게 설명한다.
도 7a 내지 도 7d는 트랜치에서의 SELOX 형성 공정에 의한 매립과정을 나타내는 주사 전자 현미경 단면사진이다. 도 7a 내지 도 7d는 하나의 트랜치(140) 내에서의 매립 과정을 시간의 흐름에 따라 촬영한 것으로, 각 도면에서는 좌측에서 우측 순서로 시간의 흐름을 나타낸다.
도 7a 내지 도 7d에 도시되어 있는 바와 같이, SELOX 형성 공정이 수행되면, 트랜치 내부(즉, 도 2d에서의 바닥면(b 영역) 및 하부 사이드면)는 단결정 실리콘과 같은 표면 막질을 갖는바 비교적 빠른 속도로 산화막이 형성된다. 그러나, 물질층(110)이 형성된 표면(즉, 도 2d에서의 상부 사이드면(a 영역))에서는 질화막과 같은 표면 막질을 갖는바, 느린 속도로 산화막이 형성된다.
이 경우, 트랜치(140) 입구 부분에는 물질층(110)이 위치하므로, 입구가 먼저 매립되는 것은 방지될 수 있다. 한편, 트랜치(140) 내부에서의 하부 사이드면과 바닥면(b 영역) 부분에서도 보이드가 형성되는 것을 방지하기 위하여, SELOX 조건(예를 들어, 가스 투입 속도, 온도, 압력 등의 조건)은 적절히 설정할 수 있다. 이에 따라, 보이드와 같은 매립 불량이 발생되지 않는다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 개재의 범위 내에 있게 된다.
도 1은 종래 기술에 따라 제조된 소자격리구조의 문제점을 설명하기 위한 모식도,
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 반도체 소자의 소자격리구조 제조방법을 설명하기 위한 공정 단면도,
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따라 서로 다른 깊이의 복수 개의 소자격리구조를 제조하는 방법의 일 예를 설명하기 위한 공정 단면도,
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따라 DTI 구조 및 STI 구조를 일괄적으로 제작하는 소자격리구조의 제작방법의 일 예를 설명하기 위한 공정 단면도,
도 5a 및 도 5b는 도 2a에 도시된 물질층의 다양한 형태를 나타내는 도면,
도 6a 및 도 6b는 표면 막질에 따라 생성된 산화물의 특성을 나타내는 주사 전자 현미경 단면사진, 그리고,
도 7a 내지 도 7d는 도 2d의 SELOX 증착 공정에 의한 트랜치 매립과정을 나타내는 주사 전자 현미경 단면사진이다.
*도면의 주요부분에 대한 부호의 설명*
100: 실리콘 기판 110: 물질층
120: 패드 패턴 140: 트랜치
150: 산화막 160: 패드 패턴
170: 측벽 산화막 180: 산화막

Claims (13)

  1. 기판 상에 적어도 하나의 물질층(material layer)을 형성하는 단계;
    상기 물질층 상에, 복수 개의 소자격리영역을 정의하기 위한 패드 패턴을 형성하는 단계;
    상기 패드 패턴을 식각 마스크로 하여 서로 다른 깊이의 복수개의 트랜치를 형성하는 단계; 및
    SELOX(selective oxide) 형성 공정을 통하여 상기 복수 개의 트랜치를 각각 매립하여, 소자격리구조를 제작하는 단계;를 포함하는 반도체 소자의 소자격리구조 제조방법.
  2. 제1항에 있어서,
    상기 SELOX 형성 공정에 의해 상기 물질층 상에 형성된 산화막을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  3. 제2항에 있어서,
    상기 산화막을 제거하는 단계는,
    불산 용액 또는 BOE(Buffered Oxide Echant)를 이용하는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  4. 제2항에 있어서,
    상기 트랜치 내측벽에 측벽 산화막을 형성하는 단계;를 더 포함하는 반도체 소자의 소자격리구조 제조방법.
  5. 제1항에 있어서,
    상기 트랜치를 매립하여 상기 소자격리구조를 제작하는 단계는,
    TEOS(tetraethylorthosilicate) 가스 및 오존(ozone) 가스를 이용하는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 트랜치를 매립하여 상기 소자격리구조를 제작하는 단계는,
    400℃ 내지 900℃ 온도에서 수행되는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 트랜치를 매립하여 상기 소자격리구조를 제작하는 단계는,
    400 Torr 내지 760 Torr 압력에서 수행되는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  8. 기판 상에 적어도 하나의 물질층(material layer)을 형성하는 단계;
    상기 물질층 상에, 소자격리영역을 정의하기 위한 패드 패턴을 형성하는 단계;
    상기 패드 패턴을 식각 마스크로 하여 딥 트랜치(Deep Trench)를 형성하는 단계; 및
    SELOX(selective oxide) 형성 공정을 통하여 상기 딥 트랜치를 매립하여, 제1 소자격리구조를 제작하는 단계;
    상기 제1 소자격리구조와 소정 거리 이격된 위치에, 상기 트랜치보다 얕은 깊이의 새로운 쉘로우 트랜치(Shallow Trench)를 형성하는 단계;
    상기 새로운 트랜치의 바닥면 및 사이드면을 산화시키는 단계; 및,
    상기 새로운 트랜치를 산화물로 매립하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  9. 제8항에 있어서,
    상기 SELOX 형성 공정에 의해 상기 물질층 상에 형성된 산화막을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  10. 제9항에 있어서,
    상기 산화막을 제거하는 단계는,
    불산 용액 또는 BOE(Buffered Oxide Echant)를 이용하는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  11. 제9항에 있어서,
    상기 딥 트랜치를 매립하여 상기 제1 소자격리구조를 제작하는 단계는,
    TEOS(tetraethylorthosilicate) 가스 및 오존(ozone) 가스를 이용하는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 트랜치를 매립하여 상기 제1 소자격리구조를 제작하는 단계는,
    400℃ 내지 900℃ 온도에서 수행되는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
  13. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 트랜치를 매립하여 상기 제1소자격리구조를 제작하는 단계는,
    400 Torr 내지 760 Torr 압력에서 수행되는 것을 특징으로 하는 반도체 소자의 소자격리구조 제조방법.
KR1020080084470A 2008-08-28 2008-08-28 반도체 소자의 소자격리구조 제조방법 KR101057754B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080084470A KR101057754B1 (ko) 2008-08-28 2008-08-28 반도체 소자의 소자격리구조 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080084470A KR101057754B1 (ko) 2008-08-28 2008-08-28 반도체 소자의 소자격리구조 제조방법

Publications (2)

Publication Number Publication Date
KR20100025782A true KR20100025782A (ko) 2010-03-10
KR101057754B1 KR101057754B1 (ko) 2011-08-19

Family

ID=42177207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084470A KR101057754B1 (ko) 2008-08-28 2008-08-28 반도체 소자의 소자격리구조 제조방법

Country Status (1)

Country Link
KR (1) KR101057754B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946077B2 (en) 2013-01-22 2015-02-03 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946077B2 (en) 2013-01-22 2015-02-03 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR101057754B1 (ko) 2011-08-19

Similar Documents

Publication Publication Date Title
US6849919B2 (en) Method of fabricating a semiconductor device with a trench isolation structure and resulting semiconductor device
KR101821413B1 (ko) 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
US8119489B2 (en) Method of forming a shallow trench isolation structure having a polysilicon capping layer
US9396985B2 (en) Element isolation structure of semiconductor and method for forming the same
US8088664B2 (en) Method of manufacturing integrated deep and shallow trench isolation structures
US20070293045A1 (en) Semiconductor device and method for fabricating the same
US8163627B2 (en) Method of forming isolation layer of semiconductor device
KR100701692B1 (ko) 반도체 소자의 소자분리막 형성방법
US9437674B2 (en) Insulating trench forming method
KR100624327B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
KR101057754B1 (ko) 반도체 소자의 소자격리구조 제조방법
KR100772722B1 (ko) 플래쉬 메모리 소자의 소자분리 방법
US6974749B2 (en) Bottom oxide formation process for preventing formation of voids in trench
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR100701699B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100671661B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR100402426B1 (ko) 반도체소자의 트렌치형 소자분리막 및 그 제조방법
KR101026478B1 (ko) 반도체 소자의 소자분리막 형성방법
US8043932B2 (en) Method of fabricating semiconductor device
KR100869853B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR20070049346A (ko) 반도체 소자의 소자분리막 형성방법
KR101167194B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100653704B1 (ko) 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 9