KR20100021446A - 물리적 복제 방지 기능을 이용한 전자 장치의 전자 보안 방법 및 시스템 - Google Patents

Abstract

본 발명은 RSA 공개 또는 개인키와 같은 보안 단어를 생성하기 위해, 물리적 복제 방지 기능(physically unclonable function, PUF)을 생성하기 위한 회로 또는 타 엔티티를 활용함으로써, 전자 회로 장치 내에 사용되는 집적회로 칩에 보안을 제공하기 위한 시스템에 관한 것이다. 그것의 명칭 및 구성에 따르면, PUF는 복사 또는 복제가 실질적으로 어려운 기능들을 실행한다. 이것은 본 발명이 인증을 위해 고유하고도 매우 안전한 인증 시스템을 제공할 수 있게 한다. 동작에서, 저장된 파라미터들은 장치의 보안 레벨을 손상시키지 않고도 부담이 되는 보안키 생성 프로세스들을 실행할 필요 없이 더욱 효과적이고 빠르게 장치를 인증하는데 사용될 수 있다. 이와 같은 시스템은 사용자가 파워 업 또는 기타 액세스 포인트에서 장치를 인증하는 것을 필요로 할 때 보안키들을 생성하기 위한 시간을 실질적으로 제거하는데 사용될 수 있다.

보안키, 복제 방지, PUF, 전자 보안

Description

물리적 복제 방지 기능을 이용한 전자 장치의 전자 보안 방법 및 시스템 {Method and System for Electronically Securing an Electronic Device Using Physically Unclonable Functions}

본 발명은 보안키(security keys)를 이용하는 전자 장치들에 대한 전자 보안 기술에 관한 것으로, 좀 더 구체적으로는 보안키를 생성하는 데 물리적 복제 방지 기능(physically unclonable functions, PUFs)을 이용하는 장치들의 보안을 위한 시스템들, 장치들, 및 방법들에 관한 것이다. 본 명세서에서 설명되는 바와 같이, PUFs는 복제를 방지하는 디지털 단어 또는 함수와 같은 출력을 생성할 수 있는 회로들, 소자들, 프로세서들, 또는 다른 장치들로서 당 분야에 알려져 있다. 예를 들면, PUF가 내장된 장치는 동일한 PUF 출력을 다른 장치로 생성하는 방식으로 복제되기 어려울 것이다.

본 출원은 "물리적 복제 방지 기능을 이용한 전자 장치의 전자 보안 방법 및 시스템 (Method and System for Electronically Securing an Electronic Device Using Physically Unclonable Functions)"이라는 제목으로 2007년 5월 11일자로 출원된 미국 가출원 제60/928,864호에 대해 우선권을 주장한다. 본 출원은 또한 "물리적 복제 방지 기능을 이용한 전자 장치의 전자 보안 방법 및 시스템 (Method and System for Electronically Securing an Electronic Device Using Physically Unclonable Functions)"이라는 제목으로 2007년 7월 17일자로 출원된 미국 정규출원 제11/779,215호에 대한 우선권을 주장한다.

전자 장치들에 있어 보안은 이러한 장치들의 제조자들 및 사용자들에게 주요 관심사가 되고 있다. 민감한 정보를 가지고 있는 컴퓨터들, 개인 휴대 단말기들(personal hand held devices), 휴대폰들, 및 다른 장치들과 같은 장치들에 대해서는 특히 그러하다. 전자 장치 개발자들은 그들의 제품들이 무단 액세스 또는 사용을 방지하는 시스템들 및 방법들을 개발하기 위해 지속적으로 노력한다.

이와 동시에, 대부분의 모든 어플리케이션들은 고려되어야만 하는 비용의 제한을 가지고 있다. 예를 들면, 만일 스토리지와 컴퓨팅 리소스를 필요로 하는 복잡한 인증 절차(authentication process)가 집적회로에 적용되어 있다면, 특히 최종 생산품이 저가격이며 대량생산되는 소비재일 경우에는, 상기 비용은 보안 비용을 정당화할 수 없을 것이다.

그리고, 프로세싱에 소요되는 시간은 많은 어플리케이션들에 있어서 관심사이다. 예를 들어, 지문 인식 센서(fingerprint sensor)가 랩탑 컴퓨터에 적용되어 있다면, 연산을 신속하게 처리할 필요가 있다. 소비자들은 제품 사용의 편리성에 대해 까다롭다. 따라서, 컴퓨터가 센서를 인증하는데 사용자가 긴 시간 동안 기다려야 한다면, 그 제품은 용인되지 않을 것이다. 게다가, 제조 공정과 같이 시간이 중요한 작업에 사용자 액세스가 장벽이 된다면, 인증 프로세스(authentication process)로 인한 액세스 지연은, 막대한 피해를 가져올 수 있을 것이다. 이들 및 기타 요인들은, 이러한 작업들을 이용하는 장치 설계 시 고려된다.

전자 장치들과 어플리케이션들의 보안에 대하여 많은 기술들이 알려져 있다. 전통적으로, 암호학에서 RSA [MIT(Massachusetts Institute of Technology)의 개발자 3인(Rivest, Adi Shamir, 및 Len Adleman)의 이니셜로부터 유래된 가공의 약어]는 공개키 암호화(public key encryption)에 사용되는 알고리즘으로서, 충분히 긴 키들이 주어짐으로 인하여 안전한 것으로 여겨진다. 일반적으로, 공개키들은 메시지들의 암호화에 널리 사용되며, 인증 루틴(authentication routines)에 적용된다. 암호 해독 또는 인증은 개인키(private key)를 필요로 한다. 따라서, 암호화 기법들은 비밀이 아니고, 개인키의 보유자에 의해서만 암호 해독(decryption)이 실행될 수 있다. 이런 알고리즘은 다른 알고리즘들 및 기술들과 마찬가지로 이 분야의 통상의 지식을 가진 이들에게 잘 알려져 있고, 보안 및 인증 어플리케이션들에 널리 적용되어 있다. 일반적으로, 공개 및 개인키들을 생성하기 위해 아래의 단계들이 실행될 수 있다:

1.

인 두 개의 큰 소수들(large prime numbers) p 및 q를 랜덤하고 서로에 대해 독립적으로 선택한다.

2.

를 연산한다.

3. 계수

를 연산한다.

4.

와 서로 소(coprime)인, 즉,

인 e > 1 의 정수를 공개지수(public exponent) e로 선택한다.

5. 동치관계(congruence relation)

가 만족되는 개별지수(private exponent) d를 연산한다.

소수들(prime numbers)은 소수판정을 위해 확률적으로 테스트될 수 있다. 대중적으로 선택되는 공개지수로는

이 있다. 몇몇 어플리케이션들은 이 대신에 e = 3,5, 또는 35와 같이 작은 값들을 선택한다. 이는 소형 장치들(예를 들면, 스마트 카드들) 상에서 구현하는 것이 용이하도록 하기 위해, 즉, 암호화(encryption) 및 서명검증(signature verification)이 빨라지게 하기 위해 선택된다. 그러나, 작은 공개지수의 선택은 커다란 보안 위험을 가져올 수 있다. 단계4 및 단계5는 확장된 유클리드 알고리즘(extended Euclidean algorithm)을 따라 실행될 수 있다; 모듈로 연산(modular arithmetic) 참조. 단계3은

대신에

이 대체되어 적용될 수 있다.

공개키는

n, 모듈러스(modulus), 및

e, 공개지수 (때때로 암호화 지수(encryption exponent))로 구성된다.

개인키는

n, 모듈러스(modulus), 공개되어 있고 공개키에 나타남, 및

d, 개별지수 (때때로 복호화 지수(decryption exponent))로 구성되며, 상기 개별지수는 비밀이 유지되어야 한다.

효율성을 이유로 때때로 다른 형태의 (CRT 파라미터들을 포함하는) 개인키가 저장된다:

p 및 q, 키 생성에서 소수들,

d mod (p-1) 및 d mod (q-1) (dmp1 및 dmq1으로 흔히 알려져 있음)

(1/q) mod p (iqmp로 흔히 알려져 있음)

이러한 형태는 빠른 암호 해독과 중국인 나머지 정리(Chinese Remainder Theorem, CRT)를 이용한 서명(signing)을 허용하긴 하지만, 보안은 상당히 낮아지게 된다. 이러한 형태에서, 개인키의 모든 부분들은 비밀이 유지되어야만 한다. 그러나, 이것이 효율성 면에서 가장 큰 효과를 획득할 수 있는 스마트 카드들 상에 구현될 경우에는, 특히 채널 측면 공격들(side channel attacks)을 허용하기 때문에, 이것을 이용하는 것은 좋은 생각이 아니다. 스마트 카드 프로세스가, 예를 들면

에서 시작하고 카드가 그것을 해독하도록 하는 것이라 가정하자. 이 경우

또는

가 연산되어 그것의 결과는 어떤 값 z를 주게 된다. 이때, 연산들 중 하나에 오류가 포함되어 있다면, gcd(z-x,n) 은 p 또는 q를 드러낼 것이다.

동작에서, 만일 송신부(sending party)가 공개키를 수신부(receiving party)로 전송하고 송신부가 개인키(private key) 비밀을 유지한다면, p 및 q는 민감하게 반응한다. 왜냐하면, 그들은 n의 인수(factor)이고, 주어진 e로 d의 연산을 허용하기 때문이다. 만일 p 및 q가 개인키 중 CRT 형태로 저장되어 있지 않다면, 그들은 키 생성에서 다른 중간 값들과 함께 안전하게 삭제된다.

특히 일상적인 인증 프로세스(routine authentication processes)에서, 보안키들을 생성하는 프로세스는 복잡하고 연산이 많은 프로세스이다. 또한, 기존의 시스템들 및 방법들을 이용하여 고급 보안 기능들(advanced security features)을 갖춘 집적회로(integrated circuit)를 생산하는 것은 비용이 많이 든다. 특히, 소수들(prime numbers)의 생성은 시스템 설계에 부담이 되고, 프로세서 자원들과, 스토리지 및 관련 회로는 물론 인증을 위해 요구되는 타 리소스들을 위한 추가적인 칩 공간(chip space)을 필요로 한다. 집적회로 칩 외부에서 보안키를 활용하는 것, 오프-칩, 역시 고가이고, 추가적인 회로와 집적회로 칩들을 필요로 한다. 뿐만 아니라, 인증 프로세스가 공격에 취약한 상태에 있는 이러한 오프-칩 프로세스들의 실행은 덜 안전하다.

그리고, 실제로 기존의 인증 프로세스는 실행하는데 시간이 걸리고, 종종 사용자가 프로세스가 종료되기를 기다리게 한다. 예를 들면, 특유의 소프트웨어 어플리케이션에 대한 인증에서, 사용자는 액세스 또는 사용이 허가되기 전에 그러한 프로세스가 종료되는 동안 대기하여야만 한다. 많은 어플리케이션들에서, 특히 랩탑 컴퓨터, PDAs(personal data assistants), 휴대폰, 및 타 장치들과 같은 소형 전자 장치들에 대한 어플리케이션들은 장치의 프로세서뿐만 아니라 참을성 없는 사용자에게 있어 성가신 것이 될 수 있다. 프로세서, 및 오늘날의 소형 전자 장치에 사용될 수 있는 타 하드웨어를 이용하여, 공개 및 개인 RSA 키 쌍과 개인 RSA 키 쌍을 연산하는 것은 대체로 10초에서 30초까지 걸릴 수 있다. 고속 개인용 컴퓨터들에서 조차 1에서 3초의 시간이 일반적이다. 이 같은 시간 지연들(time delays)은 현대 장치들에서는 바람직하지 않다.

보안키들의 생성에 사용하기 위한 보안단어(security word)를 더욱 안전하게 제공하기 위한 하나의 접근방법으로 PUF가 적용될 수 있다. 이는 장치 상에 공개 또는 개인키를 저장하는 것에 대한 필요성을 제거할 수 있다. 기존의 접근 방식들이 그러한 구성으로 종래 기술 간행물들에 기술되어 있다. 일 예로, 미국 특허등록공보 6,161,213호는 컴포넌트 칩 식별(component chip identification)과 다른 관련 어플리케이션들에 대한 PUFs의 사용에 대해 기술하고 있다. 예를 들면, PUF는 RSA 공개/개인키 생성 알고리즘(RSA public/private key generation algorithm)에 사용하기 위한 고유 단어(unique word)를 생성하는 데 사용될 수 있으며, 그 결과 컴포넌트 칩이 항상 동일한 공개/개인 키 쌍을 생성한다. 이러한 방식에는 많은 문제들이 있다. 첫 번째, 회로에 의해 번호의 일관성 있는 생성을 보증할 수 없다. 콤포넌트 칩의 PUF 회로로부터 생성된 번호에 대해 고유성(uniqueness)이 가능한 것은 알려져 있지만, 그것을 일관성 있게 생산할 수는 없다. 실제로, 고유 번호(unique number)가 생성되고, 디지털 번호(digital number), PUF 회로의 자극에 따른 변화, 및 다른 번호들이 생성된다. 위에서 설명한 바와 같이, 기존의 방법들을 이용하는, 상당한 자원을 필요로 하고 시간과 자원 소모 프로세스들(resource consuming processes)을 갖는 그러한 수단들을 이용하는 인증은 대부분의 어플리케이션들에서 바라는 바가 아니고 채택에 큰 장애물이 된다.

그러나, 기존의 기술은 그러한 식별(identification)을 이용하는 데 충분하 지 않다. 기존 방법들을 이용하여, PUF 출력은 공개 및 개인 키 쌍들을 생성하는 데 복잡하고 매우 시간 소비적인 알고리즘의 어플리케이션의 시작점(starting point)으로 사용될 수 있을 것이다. 게다가, 인증을 위해 상기 키들이 필요로 될 때마다 공개 및 개인 키들을 생성하는 데 똑같이 복잡하고 자원 소모적인 알고리즘을 반복하는 것을 다시 필요로 하는 알고리즘이 반복될 것이다. 그리고, 보안상의 이유를 위해, 비휘발성 메모리(non-volatile memory) 내에 키 쌍이 저장되는 것이 요망되지 않는다. 실제로, PUF를 하는 목적은 인증 프로세스를 우회(bypass) 하거나 식량화 하려는 의도의 침입자(intruder)에 의해서 쉽게 읽혀질 수 있는 고유 번호의 저장을 하지 않으려는데 있다. 따라서, 소비자 어플리케이션에서, 예컨대 지문인식 센서의 경우 각 인증마다 지연이 발생되면, 소비재 제조업자들(consumer product manufacturers)은 그러한 시스템의 채택을 달가와 하지 않을 것이다. 소비자들은 이러한 지연들을 단순히 용납하지 않을 것이다. 빠르고 더욱 편리한 시스템들이 더욱 쉽게 채택 및 수용될 것이다.

따라서, 장치가 인증을 필요로 할 때마다 보안키들을 생성하기 위해 종래 기술의 시스템들과 프로세서들에서 사용되는 기존의 복잡하고 시간이 소모적인 프로세스를 특히 피하기 위해, 컴포넌트 칩 및 관련 장치들을 위한 RSA 키들을 정확하고 효율적으로 생성하기 위해 더 효율적인 수단에 대한 필요성이 매우 크다. 이러한 필요성은 제공되는 보안의 레벨, 제조 관련 비용, 동작의 결과 속도(resulting speed)와 같은 것에 대한 타협(trade-off)을 제기하여야만 한다. 본 발명에서는 기존 시스템들의 단점을 극복하기 위한 수단을 명쾌한 방식으로 제공하는 것이 보여 질 것이다.

본 발명은 RSA 공개 또는 개인 키와 같은 보안 단어(security word)를 생성하는 물리적 복제 방지 기능(physically unclonable functions, PUF)를 생성하기 위한 회로 또는 타 엔티티(entity)를 활용하여 전자 장치 내에 사용되는 집적회로 칩(integrated circuit chip)로 보안을 제공하는 시스템에 관한 것이다. PUF는, 그것의 명칭 및 구성에 따르면, 복사 또는 복제가 실질적으로 어려운 기능들을 실행한다. 이는 본 발명이 고유하고 매우 안전한 인증 시스템을 제공하도록 한다.

여기에 설명되는 바와 같이, 본 발명을 구현하는 장치들, 시스템들 및 방법들에 있어 다른 실시예들 및 구성들이 가능하다. 여기에서 설명되는 실시예들은 단지 예에 불과하며, 본 발명의 사상 및 범위에 대한 한정 사항들로 의도된 것은 아니다. 이것은 발명에 속하는 특정 기능들을 달성하기 위한 어떠한 종류의 수단들을 모두 포함한다. 그리고, 그것을 확장하기 위해 청구항에 사용되어 있는 어떠한 수단 및 기능적 언어도 여기에 설명된 실시예를 한정하는 것은 아니고, 이 분야의 통상의 지식을 가진 이들에게 잘 알려져 있거나 또는 장차 개발될 모든 종류의 구성 요소들, 장치들, 시스템들 및 방법 단계들을 예상 및 포함한다. 그리고, 본 발명의 사상 및 범위를 벗어나지 않는 범위 내에서 다른 구성들이 가능함은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하며, 이는 청구항에 추가됨에 의해서, 이것 및 관련된 명세서들의 진행 동안 제출될 미래의 청구항들, 및 이러한 청구항들과 균등한 것들에 의해서 정의될 수 있다.

보안단어는, 장치 내에 부담이 되는 보안키 생성 프로세스(security key generation processes)를 실행할 필요와 보안 등급에 대한 타협 없이, RSA 키들 및 장치 인증에 사용되는 타 보안 키들 및 관련 데이터를 생성하는데 사용될 수 있는 전달함수(transfer function) 및 관련 데이터를 개발하는데 사용된다. 이러한 프로세스들은 장치가 제조되었을 때나 초기 파워 업(initial power up) 동작시 셋업 모드(setup mode)에서 단 한번 실행될 수 있다.

셋업 모드에서, PUF 회로는 중요 보안 정보(critical security information) 뿐만 아니라 상기 정보를 액세스하는데 요구되는 전달함수 파라미터들(transfer function parameters)의 스토리지를 가리는데(obscure) 사용될 수 있는 칩의 고유 ID(unique ID)를 생성할 수 있다. 일단 장치가 셋업 된 후, 동작 모드(operational mode)에서 장치가 인증될 때 중요 보안 정보를 이용하여 전달함수가 처리될 수 있다. 종래의 장치들과 다르게, 그것이 생산 중이든 또는 장치의 초기 파워 업 동작이든 상관없이, 장치 내에 저장될 필요가 있는 파라미터들을 설정하기 위해 셋업 절차가 단지 한 번만 실행될 필요가 있다. 동작에서, 저장된 파라미터들은 장치 내의 보안 레벨에 대한 타협 없이 부담되는 보안키 생성 프로세스들을 실행할 필요 없이 장치를 더욱 효과적이고 빠르게 인증하는데 사용될 수 있다. 이 같은 시스템은 사용자가 파워 업 또는 다른 액세스 포인트(access point)에서 장치를 인증할 필요가 있을 때 보안키들을 생성하기 위한 시간을 실질적으로 제거한다. 동작에서, 상기 장치는 RSA 키들 및 서명키들(signature keys)과 같은 보안키들을 빠르고 안전하게 생성할 수 있고, 관련된 알고리즘들을 실행할 수 있다. 본 발명은, 시스템이 원하는 출력을 얻기 위해 PUF 출력을 수학적으로 활용할 수 있게 해주는 전달함수 파라미터들의 비휘발성 스토리지를 고려한다.

본 발명은, 일반적으로, 장치를 개별적으로 프로그램할 필요없이 장치를 위한 개별 보안(individualized security)을 제공하는 시스템 및 방법에 관한 것이다. 상기 IC 칩은 PUF 회로를 이용하여 고유 식별자(unique identifier)를 생성할 수 있기 때문에, 각각의 장치는 장치를 인증하기 위한 고유의 보안 프로세스(unique security process)를 가질 것이다. 게다가, 고유 식별자는 각각의 장치마다 다르기 때문에, 장치를 인증하기 위한 고유하고 안전한 수단들 모두를 제공한다.

이것은 많은 다른 장치들을 위해 많은 어플리케이션들을 가질 수 있다. 예를 들면, Apple^TMIPOD^TM과 같은 MP3 디지털 음악 장치는 본 발명에 따라 작동되는 IC를 가질 수 있으며, 고유 ID는 디지털 음악 파일들을 다운로드하기 전에 인증될 필요가 있다. 본 발명에 따르면, 만일 음악 파일들을 다운로드하기 전에 인증이 요구되는 장치를 가지고 서비스가 설립된다면, 이러한 장치는 어떤 것을 다운로드 하고자 하는 서비스 이전에 PUF 회로를 이용하여 생성된 고유의 ID로 인증 자체가 가능해질 수 있다. 본 발명은 이러한 제품 및 관련 서비스를 제공하기 위해 고유의(unique), 안전하고(secure) 일관성(consistent) 있는 수단들을 제공한다. 이는 음악 공급자들은 물론 디지털 저작권(digital rights)을 따르는 장치들의 제작자들에 있어 큰 관심사가 되고 있다. 디지털 권리 관리(digital rights management, DRM)로 알려져 있는 이 해당 분야에서 음악, 비디오 및 타 콘텐츠의 콘텐츠 소유자의 권리(rights of content owners)가 큰 관심사이다. 몇 가지 상충되는 이익들, 즉 이러한 콘텐츠를 구매하고, 이러한 콘텐츠를 무료로 이용 및 공유하고자 하는 소비자들의 이익들이 있다. 이는 그러한 콘텐츠의 배포를 제어하는데 큰 이익을 갖는 콘텐츠에 대한 권리 소유자들과는 일부 대조적이다. 본 발명에 따르면, MP3 또는 이와 동등한 장치는 고유의 인증 프로세스(unique authentication process)를 이용하는 보안 방식(secure manner)으로 음악, 비디오, 또는 기타 콘텐츠가 다운로드되고 소비되도록 구성될 수 있다. 많은 다른 잠재적인 어플리케이션들이 가능하며, 본 발명은 고유하고 안전한 인증 기능을 갖는 새롭고 개선된 장치들에 대해 광범위하고 유용한 가능성들을 갖는다. 그리고, 본 발명은 그것의 적용에 있어서 실질적으로 광범위하고, 본 명세서에 기재되어 있는 것과 이 분야의 공지된 지식으로 많은 어플리케이션들이 개발될 수 있다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다.

동작에서, PUF 출력 또는 그것의 파생물(derivative)을 활용하는 전달함수는 칩에 저장될 수 있고, 인증에 사용되는 보안키들을 생성하기 위해 PUF 출력과 함께 사용될 수 있다. 전달 함수는 제조 과정 동안 저장될 수 있거나, 또는 초기 파워 업에서 생성 또는 저장되거나, 또는 소비자 설정 장치(consumer setting up a device) 또는 대형제품(larger product)에 사용되는 부품이 적용되는 OEM(an original equipment manufacturer)과 같은 분야에서 사용자에 의한 초기 파워 업 또는 초기화(initiation)에 의해서 생성 또는 저장될 수 있다. 실제로, 본 발명에 따라 구성된 장치 또는 구성요소는 OEM 어플리케이션을 일 예로 구성될 수 있으며, 이것의 예로는 랩탑 컴퓨터에 설치 및 내장되며 본 발명에 따라 구성된 PUF를 갖는 지문인식 센서가 있다. 종래 방식에 대한 실질적인 개선으로, 본 발명은 칩을 떠나지 않고 보안 키들을 생성하는 수단을 제공한다. 이것은 기존의 시스템들 및 방법들에 대한 커다란 개선으로, 이전에 칩을 벗어나던 동작들을 미연에 방지하고, 칩 상에서 인증 프로세스를 더욱 안전하게 함으로써 장치의 보안성(security)이 실질적으로 개선된다. 그리고, 이것은 IC 칩 내부에서 본 발명에 따라 구성된 PUF 회로와 같은 장치의 제조 및 동작을 실현한다. 따라서, 제조 또는 동작 동안 민감한 보안 정보가 장치 또는 형성된 IC 칩을 떠나지 않고도 새롭고 안전한 인증 프로세스와 함께 장치가 구성될 수 있다.

본 발명을 이용하여, IC 칩은 RSA 키들이 IC 칩 밖의 장소로 외부 전송되지 않고 장치를 인증하는 동작들을 실행하도록 구성될 수 있다. 초기의 외부 자극은 덜 하겠지만, 모든 인증 작업들은 칩 전체에서 생성할 수 있다. 키들은 내부 IC 회로 바깥쪽의 물리적인 장소로 전송 또는 통신될 필요없이 생성되거나, 처리되거나, 또는 칩 전체에서 활용될 수 있다. 상기 키들은, 보안키들이 생성되는 IC 내부의 구성요소들 및 엔티티들로만 전송, 전달, 처리 또는 통신될 필요가 있다.

전달함수가 생성 및 저장된 후, 후속된 파워 업 동작들 및 기타 인증 이벤트들(authentication events) 시, 보안 단어, 및 대응되는 전달함수 및 관련 데이터는 장치를 인증하는데 보다 효율적인 방식으로 사용될 수 있다. 이는 보안 또는 비용에 대해 어떠한 타협 없이 실행된다. 종래 기술상의 기존의 시스템들 및 방법들과 비교할 때, 사실상 보안은 향상될 수 있는 반면 비용은 줄어들게 될 것이다. 이와 같은 이점들은 각각의 장치를 고유하게 식별하고, 공개 및 개인 키들과 같은 보안 키들 및 장치 서명들(device signatures)을 재현하는 방식(reproducible manner)으로 생성하는 것을 가능하게 하는 PUF의 장점에 의해 실현된 것이다. 본 발명은 이러한 것을 명쾌한 방식으로 달성하고, 인증 목적들을 위한 장치를 고유하게 식별하기 위한 신규하고 유용한 수단을 제공한다.

예시적인 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이나, 이는 본 발명의 다양한 실시예들 중 예시적인 것에 불과하다. 실시예들 각각에 있어서, 바람직한 실시예가 설명 및 도시될 것이고, 발명에 포함되어 제공될 수 있는 발명의 특성, 동작 및 효과를 설명하기 위해 다른 구성 요소들 및 구성 요소들의 조합이 상호 협력적인 형태로 표시되고 설명된다. 하지만, 이러한 예들이, 모든 것을 포괄하는 것을 의도하는 것은 아니고, 다른 실시예들이 가능하다. 다른 어플리케이션들이 그들의 설계 파라미터들(design parameters)이 주어진다면 개별적인 트레이드오프를 필요로 하므로, 다른 실시예들이 사실상 가능하다는 것은 이 분야의 통상의 지식을 가진 이들에 있어 자명하다. 그리고, 다른 특징들, 기능들, 동작들 또는 구성요소들은, 내장된 구성요소들을 갖는 집적회로, 또는 다양한 구성요소들이 서로 연결되어 있는 인쇄회로 기판(printed circuit board)과 같은 단일 장치(single device)에 함께 병합될 수 있다. 몇몇 기능들에 대한 장치 변경들은, 온-칩(on-chip), 오프-칩(off-chip), 또는 전체가 별도로 구성된 구성요소들 또는 실제 별도 장치들(separate devices)에 존재할 수 있다. 이와 같은 설계 결정 및 관련된 트레이드오프 결정들은, 원하는 보안의 레벨, 비용 분석(cost analysis), 동작 또는 셋업 타이밍, 및 타 요소들을 고려해야 할 필요가 있다.

다른 조합들 및 구성요소들의 변경들과, 특징들 및 구성들과, 장치 내부 또는 외부에 있는지 여부와, 집적회로 칩이 장착 또는 비 장착되었는지는, 본 발명에 따라 안출될 수 있을 것이다. 본 발명의 사상 및 범위를 벗어나지 않는 범위 내에서 특정 어플리케이션(particular application)의 파라미터들에 의해서 다른 조합들이 생성될 수 있으며, 이는 첨부된 청구항들 및 그에 상응하는 것들뿐만 아니라, 함께 계류 중인 출원된 명세서 및 그에 상응하는 것들 내에 표현된 청구항들에 의해 정의된다.

도 1A는 본 발명에 의한 보안 시스템이 구성된 장치를 보여주는 도면;

도 1B는 본 발명에 의한 보안 시스템이 구성된 장치를 위한 셋업 시스템을 보여주는 도면;

도 2A는 본 발명에 의한 셋업 및 인증 방법을 보여주는 흐름도;

도 2B는 본 발명에 의한 셋-업 방법을 보여주는 흐름도;

도 2C는 본 발명에 의한 인증 방법을 보여주는 흐름도;

도 3은 본 발명에 의한 샘플 PUF 회로의 도면;

도 4A는 제조 후 장치의 동작 모드를 나타내는 본 발명에 따라 구성된 장치의 도면; 및

도 4B는 장치의 제조 또는 최초 사용 중 하나에서의 이러한 장치의 셋-업 모드를 나타내는 본 발명에 따라 구성된 장치의 도면이다.

도 1A를 참조하면, 매우 일반적으로, 장치(102)는 본 발명에 따른 인증을 활성화하는 보안 어플리케이션(security application)으로 구성된다. 이 어플리케이션은 장치의 인증에서 통합되어 사용되기 위한 하드웨어 및 소프트웨어 구성 요소들 모두를 수반 및 포함한다. 장치의 전달함수(transfer function)를 정의하는 동작들을 실행하기 위해, 전달함수 회로(transfer function circuit, 103)가 구성된다. PUF 회로(PUF circuit, 114)는 자극(excitation)에 따라 보안 단어를 생성하도록 구성되며, 생성된 단어는 그것의 제조의 단순 효능에 의해 PUF 출력을 생성하는 회로의 고유 식별(unique identification)을 구현한다. 그리고 나서, 공개 및 개인 RSA 키들, 제품 서명키들(product signature keys), 또는 인증 프로세스에서 이용하기 위한 다른 종류의 보안키들 같은 보안키들을 생성하기 위해, PUF 출력이 전달함수 값들과 함께 처리된다. 전달함수는 아마도 값들의 가산(addition)과 같은 간단한 알고리즘일 수 있으며, 전달함수는 여기서 논의되고 있는 예들인 인증 동작들에 의해 생성된 오프셋 값들을 조합한다. 이러한 값들은 미리 계산되거나, 동시에 계산되거나, 또는 오프셋 값들 이후에 계산될 수 있고, 동일한 회로 내에서 또는 원격으로 계산될 수 있다. 프로세서(104)는 연산 로직(arithmetic logic, 106), 또는 아래에서 설명될 보안 파라미터들과 타 기준 매개 변수들(criteria parameters)을 포함하여 비휘발성 메모리(nonvolatile memory, 108)에 저장되어 있는 전달함수 파라미터들을 처리하기 위한 타 구성요소들과 함께 구성될 수 있다.

이것의 기원에 있어서, PUF는 그것이 속해 있는 장치의 설계에서 준수하는 표 준 설계 규정들(standard design rules) 하에 생산된다. 최초의 초기화 시, 장치는 자원 소모적인 프로세스가 실행되는 셋업 모드에 있도록 구성된다. 셋업 모드에서, 오프셋 값들은 PUF 출력과 조합될 때 생성되어 인증이 요구될 때마다 보안키들을 생성하는데 사용될 수 있다. 이것은, 데이터, 어플리케이션, 보안 시스템들, 또는 다른 보안 엔티티들에 대한 근접 또는 원격 액세스 인증인지 아닌지에 상관없이, 인증이 언제 어디서나 필요하든지 폭 넓은 어플리케이션을 가질 수 있다; 이는 장치들, 하드웨어들, 소프트웨어들 또는 다른 엔티티들의 인증을 이용하기 위해서이고; 단독으로 이용하거나, 또는 랩탑 컴퓨터와 같은 보안 전자 장치를 위한 액세스 장치(access device)로서 사용될 수 있기 전에 인증될 필요가 있는 지문인식 센서 같은 타 장치들과 결합되어 이용하기 위해 인증된 장치들(authorized devices)의 인증; 또는 인증이 요구되는 타 프로세스를 위해서이다.

본 발명에 따라 제조되었거나 구성된 장치들 또는 엔티티들에 부속될 수 있는 장치들의 예시들은, 보호될 필요가 있는 데이터가 저장된, 개인용 데스크탑 및 랩탑 컴퓨터, 휴대폰, MP3 또는 이것의 균등물과 같은 콘텐츠 저장 장치, 배터 팩(batter packs), 잉크 카트리지(ink cartridges), DRM 및 콘텐츠 다운로드 관련 장치, 스마트 카드(smart cards), 액세스 식별 카드(access identification cards), 및 타 장치를 포함한다. 이러한 장치들은, 금융거래(financial transactions), 인터넷 관련 거래(internet related transactions), 및 타 거래를 실행할 수 있으며, 여기서, 저장되거나 처리된 데이터는 다시 보호되길 희망한다. 기존의 종래 장치들에서는, 인증의 각 순간마다 이러한 연산들이 필요로 될 것이 다. 이러한 종래 장치들에서, 리소스들은 이러한 인증들을 실행하기 위해 무리하고도 많은 시간을 필요로 한다. 현대의 장치들에서, 전력 및 전산 자원들은 매우 제한적이고, 인증 프로세스들은 이러한 제한된 범위 내에서 제조 및 동작될 수 있는 장치의 능력에 큰 영향을 미칠 수 있다. 만일 장치가 그러한 제한 내에서 제조될 수 없거나 동작될 수 없다면, 특정 제품들 내에 허가되거나 적용될 수 없을 것이다. 그러나, 만일 장치가 그러한 제한들 내에서 동작할 수 있다면, 하나 또는 그 이상의 제품 영역들에서 넓게 적용될 수 있다.

예를 들어, 전자 메모리 스토리지(electronic memory storage)는 동작 시간을 줄이고 보안을 향상시키기 위해 집적회로 상에 장착될 수 있다. 다른 어플리케이션에서, 보안 파라미터들, 오프셋들 또는 관련 데이터를 다른 정보와 함께 저장함으로써 비용을 절약하기 위해, 메모리는 분리된 집적회로, 즉 오프-칩 상에 존재할 수 있다. 본 발명에 따르면, 많은 어플리케이션들에서, 이러한 트레이드오프는 고유하고 강력한 특징들을이 제공된다면 충분히 방지될 수 있다. 그럼에도 불구하고, 당업자가 명세서에서 제공되는 것을 가지고 본 발명의 사상 및 범위를 벗어나지 않는 범위 내에서 다른 실시예들을 개발할 수 있다는 것은, 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다. 따라서, 정확한 구현 또는 실시예들의 결정은 주어진 어플리케이션에 따라서 발탁되는 것이 달라질 수 있다는 것은, 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다.

셋업 모드에서, PUF 회로는 칩에 대해 고유의 ID를 생성할 수 있으며, 이 고유 ID는 중요 보안 정보(critical security information) 뿐만 아니라 정보 액세스에 요구되는 전달함수 파라미터들의 스토리지를 보이지 않게 하기 위해 사용될 수 있다. 일단 장치가 셋업 되면, 전달함수는 장치가 인증될 때 중요 보안 정보를 이용하여 처리될 수 있다. 기존의 장치들과 다르게, 장치가 생산 중인지 또는 초기 파워 업 중인지 간에, 장치 내에 저장될 필요가 있는 파라미터를 정하기 위해, 셋업 절차는 단지 한번 실행될 필요가 있다. 동작에서, 장치 내에서 보안 레벨의 타협을 실행하지 않고 부담되는 보안키 생성 프로세스들을 실행할 필요 없이 장치를 더욱 효과적이고 빠르게 인증하기 위해, 저장된 파라미터들이 사용될 수 있다. 이러한 시스템은 사용자가 파워 업 또는 타 액세스 포인트(access point)에서 장치를 인증하는 것을 필요로 할 때 보안키들을 생성하는 시간을 실질적으로 제거하는데 사용될 수 있다. 동작에서, 장치는 RSA키들 및 서명키들(signature keys)과 같은 보안 키들을 빠르고 안전하게 생성할 수 있고, 관련된 알고리즘을 실행할 수 있다. 본 발명은, 시스템이 원하는 출력을 얻기 위해 PUF 출력을 수학적으로 활용할 수 있게 해주는 전달함수 파라미터들의 비휘발성 스토리지를 고려한다.

본 발명은 RSA 공개 및 개인키와 같은 보안키를 생성하는데 사용되는 PUF(physically unclonable functions)를 생성하기 위해, 회로 또는 타 엔티티를 활용하여 전자 장치 내에 사용되는 집적회로 칩에 보안을 제공하는 시스템을 제공한다. 칩과 관련된 소프트웨어 어플리케이션 인증을 포함하고, 칩을 갖는 장치로부터 보안 정보(secure information)로 액세스하는 것을 제공하는 (그리고 정보에 대한 액세스로부터 인가되지 않은 장치들을 적절히 배제시키는) 그러한 회로, 및 많은 타 어플리케이션들을 위한, 많은 어플리케이션들이 있다.

본 발명에 따라 구성되어 큰 이익을 가져올 수 있는 장치의 예로서, 소형 내장 프로세서를 구비한 지문인식 센서는 PUF를 활용하여 원격 컴퓨터로 하여금 누구도 상기 센서를 다른 어떠한 것으로 대체하지 않았음을 보증하기 위해 상기 센서의 신분을 확인하도록 할 수 있다. 원격 컴퓨터는 원래 센서(original sensor)가 훼손되지 않았음을 더 보증할 수 있고, 더 나아가 전송된 지문(fingerprint)이 센서에 의해 보내진 것인지를 검증할 수 있다. 이는 센서 및 원격 컴퓨터에 의해 사용되는 통신 채널(communications channel)로 어떠한 잘못된 지문(false fingerprint)도 삽입되지 않았음을 보증할 수 있다. 이것은, 예를 들면 자금의 소유자에 의해 시작된 송금(funds transfer)을 검증하기 위한 온라인 금융 거래(online banking transactions)를 포함하는 많은 어플리케이션들에서 유용할 수 있는 매우 안전한 신원 확인(highly secure identity verification) 방법을 제공한다. 다른 실시예에 있어서, 본 발명은 지문 보안 영역(fingerprint-secured area)으로 액세스되는 것을 허락하기 전에 센서 및 대응되는 통신 링크(communications link)를 인증하는 보안 어플리케이션에 결합될 수 있다. 이러한 센서는 랩탑 컴퓨터, 스마트 카드, 휴대폰 등과 같은 많은 어플리케이션들에서 사용될 수 있다.

일 실시예에 있어서, 본 발명은 원격 장소(remote location)에 있는 전달 함수를 저장하기 위한 장치, 시스템, 및 방법을 비 프로그래머블 스토리지(no programmable storage)를 갖는 장치 내에 제공할 수 있다. 이러한 원격 장소는, 원격 RAM (random access memory), 별도의 캐시 스토리지(separate cache storage), 또는 다른 종류의 메모리와 같은 별도의 메모리일 수 있다. PUF 회로와 같은 본 발 명의 다른 특징들을 활용함에 따라, 인증이 중요한 보안(significant security)과 함께 달성될 수 있다.

본 발명은 인증에서 보안이 요구되는 많은 타 어플리케이션들로 확장될 수 있다. 예컨대 소형 내장 프로세서를 구비한 센서 내에 본 발명을 적용하는 지문인식 센서를 예로 들면, 상기 센서의 보안이 크게 보강될 것이다. 이는 PUF 회로로부터의 고유하고 일관된 출력을 이용하여 비밀키(secret key) 및 공개키(public key)를 구성함에 의해 달성된다. 상기 센서가 타 시스템에 내장되는 경우 본 발명은 특정 센서 제품과의 호환성(compatibility)을 요구함에 의해 이와 같은 시스템에 대해 더 나은 보안을 제공하는데 도움이 될 수 있다. 이는 PUF 및 장치에 저장된 관련 보안 정보(related security information)를 이용하여 제품 서명(product signature)을 가려줌(obscuring)에 의해 달성될 수 있다. 서명은 회사에 의해 함께 제조된 모든 제품들에 대해 동일할 수 있고, 시스템에 통합되어 있는 제품이 특정 회사에 의해 실제로 제조되었음을 검증할 수 있다. 이는 장치들에 대한 무단 액세스를 방지함으로써 시스템에 대한 보안을 부가할 수 있다.

본 발명은 기존의 어플리케이션들과 달리 새롭고 고유한 방식으로 PUF를 활용한다. PUF 회로는 칩의 고유 ID를 생성할 수 있으며, 이것은 중요 보안 정보의 저장을 가려주고 RSA 키들과 같은 보안키들을 생성하기 위해 요구되는 시간을 크게 줄이는데 사용될 수 있다. 본 발명은, 시스템이 원하는 보안 키들을 생성하기 위해 PUF 출력을 수학적으로 활용할 수 있게 해주는 전달함수의 영구적인 비휘발성 스토리지를 고려한다. RSA 키 쌍들의 생성하는 경우에 있어서, PUF는 고유의 출 력(unique output)을 생성하는데 사용될 수 있고, 그 키들은 그 후에 생성될 수 있다. 전달함수는 그 후에 공개 및 개인키들의 빠른 수학적인 재생성을 위해 활성화되고 PUF 출력이 주어져 있는 비휘발성 메모리 내에 부호화된다. 이는 키 생성의 긴 프로세스 없이 키들의 재생성을 가능케 한다. 더욱이, 보안에 대한 어떠한 타협 없이 이것을 가능케 한다. 전달함수 파라미터들이 비휘발성 메모리에 저장되어 있음에도 불구하고, PUF 회로의 출력은 여전히 알려져 있지 않다. 그리고, 그것에 의하여 보안키들은 PUF 출력 없이 해독(deciphered)될 수 없다. 따라서, 보안키들은 실제 PUF 출력 없이 생성될 수 없다. 그 결과, 실제 PUF 회로를 갖지 않은 다른 장치는 키들을 생성할 수 없을 것이고 실제 PUF 회로 없이 키들을 인공적으로 생성할 수 없다. PUF 회로에 가능한 변형들이 주어진 경우, PUF 출력을 재현하는 것이 실질적으로 불가능하고, 따라서 똑같이 보안키들을 재생성하는 것은 불가능할 것이다.

일 실시예에 있어서, 본 발명은 장치, 소프트웨어 어플리케이션, 또는 기타 보안 엔티티의 전자 인증 또는 잠금 및 해제를 위한 보안키들을 생성하기 위한 시스템 및 방법을 제공하며, 여기서 보안 단어는 PUF 회로에 의해 생성될 수 있고, 개별적인 전달함수 파라미터들은 비휘발성 메모리 내에 저장될 수 있다. 동시에, 이들은 기존의 시스템들 및 방법들과 비교하여 증가된 보안의 레벨을 가지고 신규하고 유용한 방식으로 장치를 인증하는데 사용될 수 있다. PUF에 의해 생성된 보안 단어는, 장치 내의 IC에 대해 물리적으로 고유하며, 메모리에 저장될 필요가 없고, 따라서 쉽게 유용될 수 없다. 이는 물리적인 회로 구성요소들을 나타내는 출력 신 호를 유발하기 위해 장치를 심문함(interrogating)에 의해서 달성될 수 있다. 전달함수 파라미터들은 비휘발성 메모리 내에 저장될 수 있고, 비휘발성 메모리 내에서 검색될 수 있고 사용자를 위한 장치 인증을 위해 PUF로부터의 보안 단어와 조합될 수 있다. 전달함수 파라미터들은, 보안 단어 없이는 장치를 인증하는 데 무용지물이 되기 때문에, 그리고 이것은 다른 수단에 의해 파생된 것이기 때문에, 장치를 인증하기 위해 크게 향상된 보안이 제공된다.

동작에 있어서, 물리적 복제 방지 정보(physically unclonable information)는 장치로부터 읽혀진다. 본 발명에 따르면, 장치는 PUF 등을 IC(integrated circuit)에 설치한다. PUF 회로는 그것이 설치된 IC를 인식하는 식별번호(identification number)를 생성하기 위해 구성된다. 일반적으로, PUF는 IC 내부에 형성된 복수의 식별 셀들(identification cells)로 형성될 수 있으며, 각각의 셀은 IC 내에서의 랜덤 파라메트릭 변형(random parametric variations)의 주요 기능인 출력을 가지며, 따라서 그것의 제조에 의해 IC에 대해 고유하게 된다. 측정 장치(measuring device)는 장치에 대해 고유한 ID를 생성하기 위해 식별 셀들의 출력을 모니터링 할 수 있으며, ID도 역시 식별 셀들 내에서의 랜덤 파라메트릭 변형의 주요 기능이다. IC들을 고유하게 특성화하는 것과 동일한 방법으로 제작되는 IC들에 대해 충분한 제조 공정상 변화들이 있다는 것은 이 분야의 통상의 지식을 가진 이들에게 잘 알려져 있다. 신뢰성 높은 인증이 이러한 고유한 특성화로부터 파생된 단어들을 이용하여 실행될 수 있다는 것이 또한 입증되었다. 본 발명에서는 이러한 지식을 활용하고, PUF 회로를 이용하는 장치 또는 어플리케이션을 인증하는 신규하고 유용한 방법을 제공하기 위해 이것을 활용한다.

일단 ID가 측정 장치에 의해 수신되면, ID가 나타내는 고유의 번호(unique number)와 같이, PUF로부터의 출력 보안 파라미터(output security parameter)를 계산할 수 있다. 이는, 고유의 출력 신호를 유발하기 위해 PUF 회로로 시뮬레이션 신호들(stimulation signals)을 송신하기 위해 구성되는 자극 회로(stimulation circuit)와 같이, 여러 방법들로 실행될 수 있다. 예를 들면, 신호가 PUF로 전송될 수 있으며, 이것은 다시 PUF가 장착된 IC의 제조시 생성되는 그것의 고유의 물리 특성 파라미터들(unique physical characteristic parameters)에 따라서 PUF에 대해 고유한 응답신호(response signal)를 생성할 것이다. 이 프로세스에 대한 상세한 내용은 아래에 설명되어 있다. 고유의 ID 외에, 본 발명에 따르면, 식별할 수 있는 전달함수 또는 다른 것이 얻어지게 된다. 이 전달함수는 IC를 통해 장치를 인증하기 위해 ID와 함께 사용될 수 있다. 이 전달함수는 이후의 사용을 위해 비휘발성 메모리 내에 저장될 수 있다.

따라서, 고유의 ID 및 전달함수는 IC가 제조될 때 결정될 수 있고, 랩탑, 스마트 카드, 휴대 전화, 또는 타 장치 같은 장치와 관련될 수 있다. 사용자에 의한 장치의 파워 업 동작시, 장치는 장치를 식별하기 위한 보안 단어로서 사용될 수 있는 고유의 ID에 대해 심문할 수 있다. 보안 단어 결과는, 사용자 액세스 부여를 위해 장치를 식별 및 검증하기 위해서 장치를 심문하기 위한 전달함수와 함께 사용될 수 있다. 따라서, 본 발명은 장치를 인증하기 위한 보안키 및 전달함수를 제공하기 위한 시스템 및 방법을 제공하며, 보안키는 장치 내의 IC를 물리적으로 고유화하되, 메모리 내에 저장될 필요는 없다. 보안키는 출력 신호를 유발하기 위해 장치를 심문함(interrogating)에 의해 도출되어야만 하며, 상기 출력 신호는 장치 내에 내장된 IC의 제조시 형성되는 PUF 구성요소들(PUF components) 같은 물리적인 회로 구성요소들을 나타낸다. 전달함수는 비휘발성 메모리 내에 저장될 수 있다. 따라서, 전달함수는 비휘발성 메모리 내에서 검색될 수 있고, 사용자를 위해 장치를 인증하는 보안 단어와 조합될 수 있다. 보안 단어는 메모리에 저장되지 않으며, 따라서 부정 이용(misappropriation)을 허락하지 않는다. 만일 그것이 남용(misappropriated)되었다 하더라고, 완전히 다른 수단들에 의해 유추되고 스토리지로부터 간단하게 검색되지 않는 보안 단어가 없는 장치를 인증하는데 있어, 전달함수는 무용지물이 될 것이다.

다시 도 1A를 참조하면, 본 발명의 제 1 실시예(100)의 도면이 도시되어 있다. 여기에는 본 발명의 시스템 및 방법의 개략적인 두 개의 관점이 있다. 하나의 관점은 장치 내에 사용되는 IC의 생산 시 적용 및 실행되는 것에 관한 것이고, 그리고 다른 하나의 관점은 장치의 정상동작 시 장치를 인증하는데 사용되는 장치에 내장되어 제조된 제품에 관한 것이다. 도 1B에 장치(102)로 도시된 전자는, 단지 한번 실행될 필요가 있고, 그리고 IC를 위한 제조 공정의 일부가 되거나, 또는 장치의 초기 파워 업 또는 장치의 타 인증 프로세스를 따라 실행될 수 있다. 도 1A에 장치(102)로 도시된 후자는 보안키 및 전달함수가 설립된 후에 사용자가 장치를 파워 업하거나 초기화할 때마다 사용되고, 그리고 장치 및 사용자에 의해 인증된 동작을 식별하기 위해 인증이 실행된다. 인증은, 원격 장치로부터 주체 장치(subject device)를 식별하는 것을 포함할 수 있으며, 원격장치는 그것 자체를 식별하기 위해 주체 장치를 자극하거나 활성화시키는 신호를 보냄으로써 주체 장치를 심문(interrogate)할 수 있다. 원격 장치에 의해 송신된 신호는, 공개키를 구현하는 응답신호, 및 아래에서 예시적으로 설명될 제품 서명(product signature)과 같은 주체 장치에 의한 응답(response)을 유발하기 위해 통신 채널(communication channel)을 통해 송신된 암호화된 데이터(encrypted data)를 포함할 수 있다. 이 장치는, 랩탑 컴퓨터, PDA(personal data assistant), 휴대폰, 또는 타 장치일 수 있으며, 이것을 위해 인증은 이전에 요구되거나, 또는 보안 동작, 즉 장치 상에 있거나 원격에서 위치해 있거나 또는 다른 목적들에 상관없이 장치에 의해 사용되는 시스템 또는 프로세스의 인증 동작에서 요구된다.

예를 들면, 보안 액세스용으로 판매되는 위에서 설명된 지문인식 센서 같은 타 구성요소들과 결합되어 사용되기 위한 보안 장치들 또는 구성요소들을 판매하는 제조업자들은 부품 장치들(component devices)을 인증하는 것에 관심을 갖는다. 본 발명은 장치의 보안에 침투(penetrate)하기 위해 사용될 수 있는 위조 장치들(counterfeit devices)을 방해한다. 그리고, 소프트웨어를 판매하는 제조업자는, 소프트웨어가 타 장치들에서의 무단 사용을 위해 복제되지 않는 것을 보증하기 위해 소프트웨어가 사용되는 장치를 인증하는 것을 원할 수 있다. 대개, 제조업자들은 개인 사용을 위한 사용자들에게 소프트웨어 프로그램들 및 어플리케이션들을 생산 및 판매하고, 그 외에는 조직 내에서 다수의 인증된 사용자들에 의한 사용을 위한 회사용 패키지들로 판매된다. 이러한 소프트웨어 제조업자들은 그러한 소프트웨 어가 랩탑 컴퓨터와 같은 비 인증된 장치들로 복제되지 않는 것을 보증하는데 큰 관심을 가지고 있다. 본 발명은 특정 장치들에 의해 사용자들을 인증하는 그런 소프트웨어의 제조업자들을 위해, 인증되지 않은 복제 또는 이용을 방지하는 수단을 제공한다. 본 발명에 따라 구성된 보안 장치들은, 위조품들(counterfeits) 또는 인증되지 않은 위반들(breaches) 또는 공격들(attacks)로부터 그들을 더욱 안전하게 함으로써, 보안 장치들 또는 구성 요소들의 무결성(integrity)을 부가하는 고도의 보안 인증(highly secured authentication)을 고려하는 특성들을 갖는다.

장치(102)는, 연산로직(106) 내에서 소프트웨어를 실행하고 동작들을 실행함으로써 동작들을 실행하도록 구성된 프로세서(104)를 포함한다. 프로세서는 집적회로, 범용 컴퓨터(general-purpose computer) 상에 구성된 전용 마이크로프로세서(dedicated microprocessor)이거나, 또는 장치의 인증을 위해 필요한 동작들을 실행하도록 구성된 단순 로직 회로(simple logic circuitry)일 수 있고, 장치의 일반 또는 특정 동작들과 관련된 타 동작들을 포함할 수 있다. 본 발명에 따르면, 인증을 위해 요구되는 동작들은, 인증이 실행되는 정상 장치 동작들을 위해 매우 단순화되었다. 따라서, 정교한 처리 회로(sophisticated processing circuitry) 및 관련 소프트웨어가 이러한 프로세스를 실행하는데 보다 적게 요구된다. 셋업 과정은, 본 발명 이전에 장치가 인증되었을 때마다 매번 요구되던 자원 집약적인 보안 알고리즘을 실행한다. 본 발명에 따르면, 이러한 동작들은 셋업시 오직 한번 실행되는 것이 요구된다. 셋업 과정은 장치의 제조 시 또는 장치의 초기 파워 업 시 한번 실행될 수 있다.

따라서, 예를 들면, 사용자는 개인적 이용을 위해 랩탑 또는 데스트탑 컴퓨터와 같은 장치를 구매할 수 있고, 장치가 초기 파워 업 상태일 때, 상기 장치는 셋업 모드에서 인증 연산들(authentication computations)을 실행할 수 있다. 이는 처음에는 꽤 많은 시간이 걸릴 수 있으나, 본 발명에 따르면, 사용자는 오직 한 번만 불편할 필요가 있다. 셋업 동작들은 메모리 내에 저장되는 보안 파라미터들을 생성한다. 셋업 동작이 완료된 후, 상기 저장된 파라미터들을 활용하는 더욱 간소화된 동작들(streamlined operations)이 일상적인 인증 절차를 위해 사용된다. 아래에서 상세히 설명되겠지만, RSA 공개 및 개인 키들과 같은 보안 키들 및 서명들을 생성하기 위해, 많은 동일한 회로들에 의해서, 셋업에서 생성된 이러한 파라미터들은 정상 인증 동작 시 사용된다. 이들 인증 키들은 다양한 목적을 위한 장치 인증에 사용될 수 있다.

다른 방안으로, 시간 또는 사용 테이블에 따라, 또는 소정의 이벤트들에 따라 집중적인 셋업 절차가 주기적으로 실행될 수 있다. 이는, 장치가 시장에서 선보일 때, 또는 보안 및 제조 업자에 의해 생산된 이러한 장치들의 무결성을 유지하기 위해 장치의 제조 업자 또는 대량 사용자에 의해 결정된 보안 코드 또는 동작들에 변화가 있는 경우에 생성될 수 있다. 본 어플리케이션에 따라서, 최적의 보안을 가진 제품을 생산하기 위해 타 보안 및 정비 절차들이 본 발명에 따라 개발 및 유지될 수 있음은, 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다.

계속해서 도 1A를 참조하면, 소프트웨어의 실행은 프로세서에 의해 생성된 신호에 응답해서 생기는 동작들을 야기시킨다. 보안 파라미터들(110)을 포함하는 소 프트웨어는, PUF회로(114)로부터 생성된 단어와 함께 비휘발성 메모리(108)에 저장되어, 인증을 위한 보안 키들을 제공한다. 비휘발성 메모리(108)는 외부 엔티티(outside entity)에 의해, 또는 사용을 위한 인증을 위해 인증되는 장치를 활성화시키는 인증 인터페이스(authentication interface, 111)를 더 포함한다. 이 인터페이스는, 몇몇 종류의 프로세서에 의해 실행될 때, 주체 장치 및 원격 인증 장치 사이의 통신을 활성화시키기 위해 구성된 소프트웨어 코드(software code)일 수 있다. 다른 방안으로, 상기 인터페이스는 하드웨어, 또는 하드웨어 및 소프트웨어의 조합을 포함할 수 있다. IC 외부 인터페이스에 나타나는 것으로부터 PUF 출력을 비활성화시키는 파라미터들을 포함하는 그 밖의 주요 파라미터들(112)은, 비휘발성 메모리(108) 내에 저장될 수 있고; 파라미터들은 IC 외부 인터페이스에 나타나는 것으로부터 비휘발성 메모리 내부의 주요 파라미터들을 비활성화시키고; 그리고 파라미터들은 그 후에 IC 외부 인터페이스로부터 저장 또는 오버라이트(overwrite) 됨에 의해서 주요 파라미터들을 비활성화 한다. 상기 시스템은 프로세서 및/또는 장치 동작들을 위해, RAM (random access memory, 116) 및/또는 ROM(read-only memory, 118)을 더 포함한다.

동작에서, 외부 자원(outside source) 또는 근접 심문 자원(proximal interrogation source, 120)은 보안 및/또는 인증을 위해 장치(102)를 심문(interrogate)할 수 있다. 심문 자원(interrogation source 120)은 메모리(124) 내에 저장된 소프트웨어를 실행함으로써 동작들을 실행하는 프로세서(122)를 포함한다. 소프트웨어 맨(software man)은 장치(102) 인증을 위한 방법들 및 프로세스 들을 실행하도록 구성된 인증 유닛(authentication unit, 125)을 포함한다. 심문 유닛(interrogation unit, 126)은, 응답(response)에서 PUF 회로가 보안 단어를 생성하도록 하기 위해 PUF 회로(114)를 심문하는 프로세서를 활성화시키도록 구성된다. 장치 어플리케이션(128)은, 예를 들면, PUF 회로로부터의 보안 단어가 인증되었는지 여부를 결정하기 위해, 프로세서가 유효 동작들(validity operations)과 같은 인증 동작들을 실행하도록 하기 위해 구성된다. 상기 어플리케이션(128)은 메모리(108)로부터 검색된 보안 단어 및 보안 파라미터들(110)을 이용하여 장치(102)의 동작이 인증되었는지 여부를 결정할 수 있다. 이는 아래에서 상세히 설명될 것이다.

도 1B를 참조하면, 전달함수를 결정하는 것을 포함하는, 장치를 셋업 하기 위한 시스템(101)이 도시되어 있으며, 이 시스템(101)에 의해 장치는 사용자에 의해 파워 업 되거나 초기화될 때마다 효과적으로 인증될 수 있다. 이 프로세스 내에 활용된 장치의 구성요소들은, 장치를 인증하기 위한 일관성 있는 인증 단어(consistent security word)를 생성하기 위해 구성된 실질적으로 영구적인 엔티티인 PUF(114)를 포함한다. 셋업 회로(105)는 자기 자신이 분리된 엔티티(separate entity) 전체일 수 있거나, 또는 PUF 회로를 포함할 수 있다. 바람직한 실시예에 있어서, 셋업 회로(105) 및 전달함수 회로(103)는(도 1A) 장치 내에서 동시에 같은 공간을 차지하고, 프로세서들 사이에서 일부 구성요소들이 공유된다. 비휘발성 메모리(108)는 생성되거나 또는 셋업 시스템(137)에 의해 유도된 전달함수를 저장하기 위한 전달함수 스토리지(transfer function storage, 109)를 포함할 수 있다. 장치의 제조 시 그것의 창조에 의해, PUF 회로는 PUF 회로를 제조하기 위해 사용되는 설계 및 제조 공정들의 범위 내에서 장치에 대해 고유하다. 제조 공정은 특정 파라미터들의 범주 내에서 동작하기 때문에, 그리고 각각의 장치는 개별적으로 생산되기 때문에, 각각의 PUF 회로는 회로 파라미터들에 따라 특정 오차(certain tolerances)의 범위 내에서 고유하다. 그러므로, 각각의 PUF 회로에 의해 생성된 각각의 보안 단어는 제조 공정에 의해서 고유하거나 또는 아주 랜덤 하다. 그러나, 각각의 PUF 회로를 위한 보안 단어는, 한번 설정되면, 인증 목적을 위해 일관되게 재현할 수 있다. PUF 회로에 의해 생성된 상기 단어는 제조 공정에 의해 생산된 각각의 PUF 회로에 대해 고유하다.

셋업 시스템(137)은, 메모리(140)에 저장된 소프트웨어를 실행함으로써 셋업 동작들이 실행되도록 구성된 프로세서(138)를 포함한다. 프로세서(138)에 의해 실행될 때, 통신 링크(139)를 경유하여 네트워크 또는 버스 접속(130)으로, 그리고 장치 링크(131)를 경유하여 PUF 회로를 자극하거나 심문하기 위해 PUF 심문 유닛(PUF interrogator unit, 142)이 구성된다. 다음에, PUF가 셋업 시스템(137)에 의해 실행되는 셋업 프로세스 내에서 사용되는 보안 단어를 송신한다. 실제로, 이것은 공정한 읽기(fair reading) 및 인증을 위한 테스팅을 보증하기 위한 보안 단어의 정확한 읽기 동작을 보증하기 위해 여러 번 실행될 수 있다. 상기 출력이 인증 프로세서를 위해 복제될 수 있는 일관된 단어(consistent word)의 것이라는 것을 보증하기 위해, PUF 단어를 분석하기 위해서 PUF 단어 분석 회로(PUF word analyzer circuit, 144)가 구성된다. 인증을 위해 사용자에 의해 수반되는 초기화 에서 일관되게 재현되는 PUF를 위해, 신뢰할 수 있는 보안 단어를 생성하기 위한 RSA키 생성 유닛(RSA key generator unit, 146)이 구성된다. 전달함수 생성기(transfer function generator, 148)는 장치에 구성되거나, 그렇지 않으면 장치(102)를 인증하기 위해 PUF 회로에 의해 생성된 보안 단어와 함께 사용될 수 있는 전달함수를 생성한다.

일단 셋업이 되고 나면, 상기 장치는 어플리케이션을 위한 원격 장치에 의해 심문될 수 있고, RSA 공개 또는 개인키들, 제품 서명, 또는 다른 타입의 보안키들과 같은 하나 또는 그 이상의 보안키들을 생성할 것이다. 실제로, 셋업 프로세스가 장치를 제대로 셋업 하였는지 여부를 테스트하기 위해 인증 프로세스를 실행하는 게 실질적일 수 있다. 그리고 나서, 수반되는 인증 프로세스가 부담되는 검증 프로세서를 실행할 필요 없이, 장치 내에서 개선된 시스템을 이용하여 실행될 수 있다. 왜냐하면, 하지만 여전히 중요한, 이러한 프로세스들은 셋업 시 실행되고 일상적인 검증 프로세스 동안에는 실행되지 않기 때문이다.

도 2A를 참조하면, 본 발명에 따라 구성된 일 실시예의 방법이 도시되어 있다. 프로세스는 셋업 프로세스 200(a) 및 작업 프로세스 200(b)의 두 부분으로 구분된다. 202 단계에서, 보안 단어가 PUF 회로로부터 읽혀진다. 이는 응답에서 보안단어를 생성하기 위해 내부적으로(internally) 또는 주변적으로(peripherally) PUF 회로를 자극함으로써 실행될 수 있다. 204 단계에서, 보안 단어를 이용하여 RSA 키가 생성된다. 206 단계에서, 본 발명에 따른 인증 프로세스의 일 부분인, 보안 파라미터가 생성된다. 208 단계에서, 전달함수가 식별되거나 파생되며, 이는 아래에서 상 세히 설명될 것이다. 210 단계에서, 전달함수는 비휘발성 메모리에 저장된다. 이 프로세스는 초기 파워 업 또는 장치의 초기화 동작시, 또는 장치가 사용되거나 판매되기 전의 제조시 실행될 수 있다. 어느 쪽이든, 보안키를 설정하고 PUF 회로를 이용하여 전달함수를 유도하는(deriving) 부담스러운 프로세스는 단지 한 번만 요구된다. 이후, PUF로부터 생성된 보안단어 및 메모리에 저장된 전달함수를 간단하게 이용함으로써 장치가 인증될 수 있다.

도 2A에 도시된 프로세스 200(b)의 나머지는, 장치를 인증하기 위해 곧 요구되는 단축된 처리(reduced process)를 나타낸다. 212 단계에서, 장치는 파워 업 되거나 초기화된다. 214 단계에서, 보안키는 PUF에 의해 생성된다. 이는 인접 또는 외부 장치로부터 PUF 회로를 자극 또는 심문하는 심문 엔티티(interrogating entity)에 의해 달성될 수 있다. 216 단계에서, 전달함수는 비휘발성 메모리로부터 검색된다. 218 단계에서, 인증 프로세스가 시작된다. 이는 가산, 감산, 또는 RSA 키를 계산하기 위해 PUF 보안키 및 전달함수를 처리하는 것을 포함할 수 있다. RSA 키는 장치가 인증되는지 여부를 결정하기 위해 마스터 키 값(master key value)과 비교될 수 있다. 그리고 나서, 장치가 유효한지 여부가 결정된다. 만일 그렇지 않다면, 224 단계에서 오류신호(error signal)가 생성될 수 있다. 만일 장치가 유효하다면, 226 단계에서 장치가 인증될 수 있다.

도 2B 및 2C를 참조하면, 셋업 모드 프로세스의 상세 흐름도가 도 2B에 도시되어 있고, 동작 모드 프로세스의 상세 흐름도가 도 2C에 도시되어 있다. 도 4A 및 4C의 각각의 실시 예들에서는 셋업 모드 및 동작 모드 각각의 기능들이 하드웨어 회로 및 소프트웨어 맥락에서 아래에서 더욱 상세히 설명되어 있다. 그러나, 여기에서 설명된 프로세스는 여기에서 기술된 특정 실시예에만 국한되는 것이 아니라, 여기에서 기술된 기능들을 구현하는 어떠한 셋업 또는 동작회로나, 소프트웨어로도 확장될 수 있다.

도 2B를 참조하면, PUF 출력을 생성하기 위해, 특히 본 발명에 따른 장치를 셋업 하는데 사용하기 위한 검증된 PUF 출력을 생성하기 위해, 먼저 프로세스(228)가 실행된다. 230 단계에서, 셋업을 위한 명령이 수신된다. 232 단계에서 PUF 출력이 생성되며, 이는 PUF 집적회로 또는 타 엔티티인지 여부에 상관 없이 PUF에 대해 고유한 고유 보안 단어를 구현하는 전자 신호(electronic signal)이다. 셋업 프로세스에 대해, 실질적으로 일관성 있는 패리티 비트들(parity bits) 및 전달함수 파라미터들(전달 함수 오프셋 값들과 같은)이 생성되도록 함으로써, 보안키 생성 프로세스의 무결성을 증가시키는 것을 목적으로 한다. 그 결과, 더욱 일관된 보안키들이 결과로서 생성될 것이다. 이를 위해, 일관된 PUF 출력이 선호된다.

다음 단계인 234 단계에서, 정교한 PUF 출력을 생성하기 위해 검증 프로세스가 실행된다. 통계 기반의 기술들(statistically based techniques)을 이용하여 PUF 출력이 안전하게 반복될 수 있는 것이 발견되었다. 일반적으로, PUF 출력은 반복적으로 샘플링될 수 있고, 일관성 번호(consistent number)에 도달하기 위해 단순한 통계 처리(statistical processing)가 사용될 수 있다. 패리티 비트들 및 여기서 설명된 오프셋 값들과 같은 전달 함수 파라미터들을 설정 및 수립하는데 사용하기 위해 가장 정확한 PUF 출력이 읽혀지는 것을 실질적으로 보증하기 위해서, 셋업 프 로세스 및 동작 프로세스 모두에서 상기 프로세스가 실행될 수 있다. 예를 들면, PUF 출력은 3번 또는 그 이상 생성될 수 있고, 상기 출력은 일관적인 값들을 찾기 위해 비교될 수 있다. 예를 들어, PUF 단어가 448 비트일 경우, 각 단어의 서브셋(subset)은 일관된 출력들을 결정하기 위해 타 단어들을 비교하는데 사용될 수 있다. 실행에 있어서, 특정 비트들은 하나의 PUF 출력에서 그 다음에 생성된 출력으로 앞뒤로 토글될 수 있다. 적절한 통계적 분석을 감안하면, 실질적으로 안전한 인증이 달성될 수 있다.

PUF 출력을 읽을 때, 대부분의 비트들은 안정화될 수 있고, 동일한 출력 단어를 일관적으로 생성한다. 하지만 일부의 비트들은 다른 하나에 의해 읽혀진 어느 하나로부터 변경 또는 토글될 수 있다. PUF 검증에서, 더욱 일관된 PUF 출력을 보증하는 프로세스가 실시될 수 있다. 예를 들면, PUF 출력은, 예컨대 5번처럼 몇 번 읽혀질 수 있고, PUF 출력이 후속 프로그램(subsequent processes)에서 사용될 수 있다는 것을 결정하기 위해 통계 알고리즘(statistical algorithm)이 실행될 수 있다. 이는 후속 오류 정정 프로세스(error correction processes)를 개선하고, 여기서 설명된 전체 인증 프로세스 및 하위-프로세스(sub-processes)를 개선한다. 그리고 나서 236 단계에서, 검증된 출력(verified output)이 생성된다. 다른 방안으로, 검증 프로세스는 오류 정정 이후에 생성될 수 있다. 추가된 청구항들 및 그와 균등한 것들에 의해 정의되어 있는 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 구성들이 가능하다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다.

여기에서, 검증된 PUF 출력은, 다른 보안키들 및 패리티 값들, 특히 본 발명의 이러한 예시적인 실시예에서 프로세스 237(a) 내부의 오프셋-P, 프로세스 238(b) 내부의 오프셋-Q, 프로세스 237(c) 내부의 패리티 비트들, 및 프로세스 237(d) 내부의 오프셋-S를 생성하기 위해 사용된다. 이러한 출력들 각각은 보안키들을 생성하기 위해 필요로 하는 값들을 생성하는 데 사용되며, 상기 보안키들은 여기에서 설명된 RSA 공개 및 개인키들 및 서명키들을 포함은 하되 한정은 되지 않는다. 이러한 값들은 셋업 프로세스 동안 유도되고, 오프셋 값들 및 패리티 비트들은 장치의 동작 모드 동안 보안키들을 생성하는데 사용되기 위해 비휘발성 메모리 내에 저장된다. 본 발명에 따르면, 보안키들을 생성하기 위한 부담되는 알고리즘들은 셋업 프로세스 동안 실행되어, 그 결과 장치가 인증될 때마다 실행될 필요가 없게 된다. 오프셋 값들 및 패리티 비트들이 비휘발성 메모리 내에 성립될 때, 보안키들은 데이터 프로세서(data processor)에 의한 광범위한 처리(extensive processing)가 요구되지 않는 단순한 동작들에서 PUF 출력과 함께 이러한 값들을 이용하여 생성될 수 있다. 이는 프로세서를 빠르게 하고, 장치 자원들에 대한 부담을 작게 만들고, 보안키들이 생성되는 정상 방식이 제공되는 고유 프로세스(unique process)가 장치의 보안을 타협(compromise)하지 않도록 한다.

첫 번째로, 프로세스 237(a)에서 오프셋-P를 생성하기 위해서, 개인키를 생성하기 위해 사용되는 오프셋-P의 생성에 사용하기 위한 의사 난수(pseudo random number) 생성 프로세스가 238 단계에서 실행된다. 다른 종류의 의사 난수 생성 프로세스가 존재할 수 있고 본 발명에 따라 구성된 장치 내에 사용될 수 있다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다. 이 프로세스에서, 의사 난 수 생성기(pseudo random number generator)로부터 생성된 숫자 값인 시드-P가 240 단계에서 생성된다. 상기 시드 값을 이용하여, 241 단계에서 소수 생성기(prime number generator)에서 소수 생성 동작이 실행된다. 소수는 242 단계에서 생성된다. 다른 종류의 소수 생성 프로세서가 존재하고, 본 발명에 따라 구성된 장치에 사용될 수 있다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다. 일반적으로, 숫자가 선택되고, 그것이 소수인지 여부가 테스트된다. 만일 다른 숫자가 선택되면, 때때로 숫자 값을 가산하고 그것을 다시 테스팅 하는 것이 반복 프로세스(iterative process)에서 다시 실행된다. 일단 소수가 찾아지면, 그것이 사용된다. 244 단계에서는, 242 단계에서 생성된 소수가 오프셋-P를 생성하기 위해 시드-P와 조합된다. 이는 단순한 가산 또는 감산 논리회로, 곱셈 회로, 또는 타 연산 유닛을 가지고 실행될 수 있다. 오프셋-P는 245 단계에서 생성되고, 246 단계에서 비휘발성 메모리, 온-칩 메모리, 또는 타 메모리 스토리지 같은 것에 저장된다.

이어서, 프로세스 237(b)에서 오프셋-Q를 생성하기 위해, 248 단계에서는 공개키를 생성하는데 사용되는 오프셋-Q의 생성에 사용되기 위해 의사 난수 생성 프로세스가 실행된다. 의사 난수 생성기로부터 생성되는 숫자 값인 시드-Q가 250 단계에서 생성된다. 시드 값을 이용하여, 251 단계에서는 소수 생성기에서 소수 생성 프로세스가 실행된다. 252 단계에서 소수가 생성된다. 254 단계에서는, 오프셋-Q를 생성하기 위해 252 단계에서 생성된 소수와 시드-Q가 조합된다. 이는 단순 가산 또는 감산 논리 회로, 곱셈회로, 또는 타 연산 유닛을 가지고 실행될 수 있다. 오프셋-P 값과 유사하게 오프셋-Q가 255 단계에서 생성되고, 256 단계에서 비휘발성 메 모리, 온-칩 메모리, 또는 타 메모리 스토리지 같은 것에 저장된다.

이어서, 패리티 비트들과 같은 패리티 값들을 생성하기 위해, 프로세스 237(c)이 실행되며, 여기서 ECC 패리티 비트들은 236 단계로부터의 검증된 PUF 출력을 이용하여 262 단계에서 생성된다. 패리티 비트를 생성하는 다른 방법들이 다수 존재하고 특정 방법에 의해 본 발명이 한정되지 않는다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다. 예를 들면, BCH 코드((Bose, Ray-Chaudhuri, Hocquenghem error correction code) 및 타 방법들이 포함될 수 있다. 이후, 이 값은 264 단계에서 비휘발성 메모리, 온 칩 메모리, 또는 타 메모리 스토리지와 같은 것에 저장된다.

그 다음에, 서명키(signing key) 생성에서 사용되기 위해, 그리고 궁극적으로 서명키 생성을 위해, 프로세스 237(d)에서 오프셋-S가 생성된다. 258 단계에서, PUF 출력은 장치의 셋업 장비(setup equipment)에 의해 제공되는 암호화키(encryption key)와 조합된다. 추후 260 단계에서 비휘발성 메모리, 온-칩 메모리, 및 타 메모리에 저장되는 오프셋-S을 생성한다.

따라서, 227 단계에서 오프셋-P, 오프셋-Q, 오프셋-S의 세 개의 오프셋 값들이 생성되고 메모리에 저장된다. 그리고, 패리티 값들이 생성되고 메모리 내에도 저장된다. 이러한 오프셋 값들 및 패리티 값들은, 개인 RSA키, 공개 RSA키, 및 제품 서명키와 같은 보안키들을 생성하기 위해 전달함수 회로에 의해 사용된다. 암호화된 서명키(encrypted signing key)는 IC 칩 내에서 펌웨어(firmware) 또는 기타 메커니즘들(mechanisms)로 형성된 프로세스에 의해 생성될 수 있다. 이는 제조 과정, 후-제조과정 동안 생성되거나, 또는 타 프로세스들 또는 방법들에 의해 생성될 수 있다. 이에 대해서는 도 4A 및 4B와 관련하여 아래에서 상세히 설명될 것이다. 이러한 기능들과 특징들이 다양한 방법들로 제공될 수 있음은 이 분야의 통상을 가진 이들에게 있어 자명하다.

도 2C를 참조하면, 동작 모드 프로세스(270)의 더욱 상세한 흐름도가 도시되어 있다. 먼저, 프로세서는 메모리에 저장된 패리티 비트들을 이용하여 PUF로부터 생성된 PUF 출력을 정정하는 정정 PUF 출력 프로세스(271)를 포함한다. 272 단계에서, 프로세서는 인증 요구를 수신하고, 보안키들 및 관련된 데이터를 생성하기 위해 신규한 방법이 사용된다. 본 발명에 따르면, RSA 키들 및 타 종류의 보안키들과 같은 보안키들을 생성하기 위해 사용되는 알고리즘과 같은, 종래 기술에서 사용되는 부담되는 프로세스 없이, 그것이 가능하다. 그것은 인증이 요구되면 언제든 어디서든 장치의 정상 동작시 생성된다. 상기 프로세스는 그리고 나서 상시 프로세스는 각각의 보안키들을 생성하기 위해 뒤따라서 병렬 프로세스로 실행된다. 비밀키 프로세스 269(a)는 비밀 또는 공개 RSA키, 또는 비밀키를 생성한다. 공개키 프로세스 269(b)는 공개키를 생성한다. 그리고, 서명키 프로세스 269(c)는 상품서명을 생성하기 위한 서명키를 생성한다. 이 프로세스들은 병렬 또는 직렬 형태로 실행될 수 있으나, 키들을 생성하기 위한 별도의 프로세스들은 성취(completion)를 위해 서로에 의존할 필요는 없다. 대부분의 RSA 어플리케이션들에 있어서, 개인 RSA 및 공개 RSA키를 생성하기 위해 두 개의 소수들(prime numbers)이 요구되고, 상기 병렬 프로세스가 필요할 수 있다.

다시, 정정 PUF 출력 프로세스(271)는 인증 요청(authentication request)이 수신되는 272 단계에서 시작된다. 그리고 나서 PUF 출력이 273 단계에서 생성된다. 274 단계에서, 오류 정정 프로세스가 ECC에 의해 실행되며, 여기서 PUF로부터의 PUF 출력 및 메모리로부터의 ECC 패리티 비트는 275 단계에서 정정 PUF 출력(corrected PUF output)을 생성하기 위해 사용된다. 상기 값은, 각각의 보안키들들 생성하기 위한 각각의 오프셋 값들, 오프셋 P, Q 및 S와 함께 세 개의 프로세스 269(a), 269(b) 및 269(c) 내에서 사용된다.

비밀 또는 개인키를 생성하기 위한 프로세스 269(a)는, 의사 난수 생성 프로세스 PRNG-P가 실행되는 2756 단계에서 시작된다. 277 단계에서 시드값 시드-P가 생성된다. 278 단계에서, 시드-P는 메모리로부터 검색된 오프셋-P와 조합된다. 이는 가산 로직, 또는 감산, 배타적 논리합(exclusive or), 곱셈 또는 타 연산 유닛과 같은 타 처리 수단을 이용하여 상기 값들을 간단히 감산함으로써 실행될 수 있다. 소수-P는 279 단계에서 생성된다. 280 단계에서, RSA키 생성 프로세스가 실행되고, 그리고 나서 281 단계에서 비밀 또는 개인키가 생성된다.

비밀 또는 개인키를 생성하기 위한 프로세스 269(b)가 282 단계에서 시작되며, 여기서 의사 난수 생성 프로세스 PRNG-Q이 실행된다. 283 단계에서, 시드 값, 시드-Q가 생성된다. 284 단계에서, 시드-Q는 메모리로부터 검색된 오프셋-Q와 조합된다. 이는 가산 로직, 또는 감산, 배타적 논리합, 곱셈, 또는 타 연산 유닛과 같은 타 처리 수단을 이용하여 상기 값들을 간단히 감산함으로써 실행될 수 있다. 소수-Q는 285 단계에서 생성된다. 286 단계에서, RSA 키 생성 프로세스가 실행되고, 그 리고 나서 공개키가 287 단계에서 생성된다.

서명키를 생성하기 위한 프로세스 269(c)가 288 단계에서 시작되며, 275 단계에서 생성된 정정 PUF 출력(corrected PUF output)은 275 단계에서 메모리로부터 검색된 오프셋-S와 조합된다. 이로부터, 대칭 암호 해독키(symmetric decryption key)가 289 단계에서 생성된다. 290 단계에서, 온칩 메모리 또는 비휘발성 메모리든 상관없이 스토리지로부터 서명 암호화키(encrypted signing key)가 검색된다. 대칭 암호화(Symmetric encryption)는 291 단계에서 실행된다. 실시예들로 AES-256와 같은 AES(Advanced Encryption Standard)가 포함된다는 것은 이 분야의 통상의 지식을 가진 이들에게 잘 알려져 있다. 서명키는 292 단계에서 생성된다.

일단 보안키들이 생성되면, 암호화된 데이터는 프로세스 293(a)에서 생성되고, 서명키는 프로세스 293(b)에서 생성된다. 상기 프로세스들은 병렬 또는 직렬로 실행될 수 있으며, 양쪽 경우 모두에 있어서, 결과에 대해 서로가 의존하지 않는다. 암호화 데이터 프로세스 293(a)에 대해, 281 단계에서 생성된 비밀 또는 개인키를 이용하여 공개키 암호화 프로세스(public key cryptology process)가 294 단계에서 실행된다. 실시예들은 앞에서 설명된 RSA를 포함하다. 암호화된 데이터는 295 단계에서 생성된다. 서명키 프로세스 293(b)에 대해, 292 단계에서 생성된 서명키 및 287 단계에서 생성된 공개키를 이용하여 RSA 서명 생성이 실행된다. 297 단계에서 프로세스로부터 서명이 생성된다.

인증 데이터는 298 단계에서 인증 장치(authenticating device)와 통신된다. 이것은, 앞에서 설명된 프로세스들의 끝에서 실행되거나, 또는 프로세스 전체에서 실행될 수 있다. 결국, 본 발명에 따라 실행되는 상기 신규한 프로세스는, 장치가 인증되는 것을 필요로 할 때마다 인증 알고리즘을 실행하는 부담되는 작업들 없이 장치를 인증하는 신규한 수단을 제공한다. 이것 때문에 상기 프로세서들이 앞에서 설명된 셋업 프로세스에서 실행되고, 오프셋 값들은 보안키들을 생성하기 위해 훨씬 더 간단한 프로세스들을 이용하는 PUF 출력과 협력하여 대신 사용된다. 그 결과, 장치를 인증하기 위한 더욱 개선된 시스템 및 방법이 본 발명에 의해 제공된다.

도 3을 참조하면, ICID (integrated circuit identification) 프로세스에서 사용되는 샘플 PUF 회로의 도면이 도시되어 있다. 특정 회로는 224 랜덤 비트들(random bits) 및 32 고정 비트들(fixed bits)을 생성한다. 이 회로는 일단이 노드들(nodes, 308,310)을 통해 전압 변형 회로(voltage variant circuit, 306)에 접속되고 타단이 접지(ground), 전압원(voltage source) 또는 타 엔티티에 접속되는 병렬 저항들(parallel resistors, 302,304)을 포함한다. 노드들(308,310)은 출력(314)를 갖는 비교기(comparator, 312)의 양(positive) 및 음(negative)의 입력들에 접속된다. 회로(306)는 일단이 노드(308)에, 그것의 게이트단은 접지(318)에, 또 하나의 단은 전류 소오스(current source, 326)에 접속된 제 1 트랜지스터(first transistor, 316)를 포함 한다. 회로(306)는 또한 일단이 노드(310)에, 타단이 접지(324)에 의해 팔로우되는 오프셋 전압 소오스(offset voltage source, 322)에 접속된 제 2 트랜지스터(320)를 포함한다. 이는 본 발명에 따라 구성된 회로 내에서 사용하기 위한 PUF 출력을 생성할 수 있는 회로의 예이다. PUF 출력을 생성하는데 사용될 수 있는 다른 회로들이 다수 존재 한다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다. 예를 들면, 미국 특허등록공보 6,161,213호를 다시 참조하면, 특정 PUF 회로들의 몇몇 예들이 도시되어 있다. 본 발명은 특정 PUF 회로에만 국한되는 것은 아니고, 더 나아가 보안키들의 생성에 사용하기 위한 고유의 보안 단어를 생성할 수 있는 어떠한 PUF 회로 또는 타 엔티티로 확장될 수 있다.

도 4A 및 4b를 참조하면, 본 발명의 더욱 구체적인 실시예들이 일반적인 장치(generic device) 내에 편입된 것으로 도시되어 있으며, 그들은 먼저 구조적으로 설명될 것이고 그리고 나서 그들의 동작의 관점에서 설명될 것이다. 도 4A는 동작 모드에서 본 발명을 구체화한 장치의 도면이다. 즉, 이것은 제조 및 셋업 된 장치의 실시예를 보여준다. 따라서, 이 장치를 위한 전달함수(특히, 특정 실시예에서는 전달함수 오프셋들)를 생성하기 위해 요구되는 프로세서들 및 동작들은 장치 내에서 실행 및 내장될 수 있다. 본 발명에 따르면, 이러한 프로세스들 및 동작들은 더 이상 실행될 필요가 없고, 상기 장치는 그들 없이 신규한 형태로 인증될 수 있다. 도 4B는 전달함수를 생성하기 위한 프로세스들 및 동작들이 실행되는 셋업 모드에서 발명을 구현한 장치의 도면이다. 일단 전달함수가 셋업에서 결정되면, 그들은 더 이상 장치에 의해 실행될 필요가 없다. 앞에서 설명한 바와 같이, 이러한 실시예들은 단지 실시예들로서, 바람직한 실시예들을 포함한다. 동작 모드 및 셋업 모드 각각에서 발명을 구현한 장치의 동작을 개별적으로 설명하기 위해 분리된 도면들은 선택된 구성요소들 또는 기능적 블록들을 포함한다. 따라서, 상기 장치는 도 면들에 분리되어 표시된 일부 또는 전체의 구성요소들을 포함할 수 있다. 또한, 위에서 설명된 바와 같이, 특징들 또는 기능들은 장치 상에 또는 장치에서 떨어져서 존재할 수 있고, 상기 특징들의 일부 또는 전체의 특징들 또는 결과 출력 값들은 통신채널 또는 타 수단들을 경유하여 장치와 통신될 수 있거나, 또는 예컨대 몇몇 셋업 장비 내부와 같이 타 장치 내에 포함될 수 있다.

도 4A를 참조하면, 시스템(400)은 인증 또는 타 목적들을 위해 통신 채널(406)을 경유하여 다른 하나의 장치(404) 또는 장치들과 통신할 수 있는 장치(402)를 포함한다. 예를 들면, 상기 장치는 범용 개인용 컴퓨터와 같은 전자 장치에 탑재된 지문인식 센서가 될 수 있다. 이러한 예에 있어서, 사용자는 인증 신호(authentication signal)를 개인용 컴퓨터로 생성시키도록 지문인식 센서를 겨누어야(swipe) 할 것이다. 그리고 나서, 개인용 컴퓨터는 장치를 인증하기 위해 비밀 또는 개인키(408), 공개키(410) 또는 서명키(412)와 같은 보안키들을 포함하는 신호를 이용할 수 있다. 이 프로세스의 목적은 인증된 개인들에게 액세스를 제공하기 위해 사용자로부터 지문 영상을 안전하게 수신하는 것이 센서 장치에게 인증된 것을 보증하기 위한 것이다. 다른 키들과 관련된 보안 프로세스 없이, 위조된 장치(counterfeit device)가 인증되지 않은 사용자에 의해 개인용 컴퓨터로 부당 액세스를 취득하는 데 사용될 가능성이 있다.

이 실시예에 있어서, 통신 채널은 하나는 암호화된 데이터 또는 비밀키(408)를 위해, 하나는 공개키(410)를 위해, 그리고 하나는 장치 서명(412)을 위해 구비된 복수의 라인들을 포함하며, 이것의 각각은 아래에서 설명될 것이다. 통신 채널의 개수 또는 구성에 상관 없이, 또는 장치에 의해 활용되는 보안키들의 다른 종류들에 상관 없이, 본 발명은, 가장 일반적으로, 장치 내에 저장된 암호화 데이터와 함께 PUF회로를 이용하여 다양한 종류의 보안키들을 구성하는 것을 지향한다. 이러한 특징들 및 그들이 제공하는 장점들은 아래에서 상세히 설명될 것이다.

계속해서 도 4A를 참조하면, 장치(402)는 보안키들과 관련된 데이터를 저장하도록 구성된 비휘발성 메모리(414)를 더 포함한다. 비휘발성 메모리는 오류 정정 회로의 동작들은 물론 전달함수 파라미터들(418)과 관련된 ECC 패리티 비트를 저장하도록 구성된다. ECC 패리티 비트들은 추후 PUF 회로(420)로부터의 보안 단어와 조합될 때 보안키들을 생성하는데 사용된다. PUF 회로(420)는 PUF 출력(421)을 생성하도록 구성되며, 이것은 그것이 존재하거나 또는 활성화될 때 PUF 회로로부터 자연적으로 생성되는 보안 단어이다.

앞에서 설명한 바와 같이, PUF 회로들은 이 분야에 잘 알려져 있고, 다양한 방식으로 구성될 수 있다. 본 발명은 어떤 특정 PUF 회로에 한정되지 않을 뿐만 아니라, 그것이 어떻게 구성되어 있는지에 상관없이 PUF 출력을 획득하고, 장치 또는 시스템을 위한 보안키들을 생성하는데 사용하는 것이 나타나 있다.

일단 PUF 출력이 생성되면, 그것은 검증회로(464) 내에서 검증된다. 아래에서 설명되겠지만, 이 동작에서 PUF 출력에 의해 생성된 출력 비트들은, 일관적인, 따라서 진정한, 동작 모드 및 셋업 모드 모두에서의 PUF 출력의 생성을 보증하기 위해 검증된다. PUF 출력이 안전하게 생성되는 것이 관측되지만, 다른 시간 및 가능한 다른 조건들에서 읽혀질 때, 출력 단어의 몇몇 비트들은 논리 1 및 논리 0 사이 에서 토글링 된다. 본 발명에 따르면, 후속 단계에서 오류 정정을 개선하기 위해, 즉 신뢰할 수 있는 출력 값(dependable output value)의 생성을 위해, PUF 출력 검증이 실행된다. 이것의 목적은 오류 정정 프로세스 및 회로에 의해 요구되는 추가적이고도 불필요한 처리 및 메모리 부담을 방지 또는 저감시키는 것이다. 따라서, 더욱 일관된 PUF 출력 값을 제공함으로써 오류 정정이 개선된다. 일 실시예에 있어서, 이것은 PUF 출력이 복수 회, 예를 들면 5회 읽혀지는 것에 의해, 그리고 읽혀진 타 출력 값들과 가장 일치되거나 유사한 값을 선택하는 것에 의해 실행된다. 어느 것이 가장 일관성 있는지를 판별하기 위해 다중 PUF 값들이 구해진다. 예를 들면, 몇 개의 다중-비트 PUF 값들

검증된 PUF 출력(466)은 정정 PUF 출력(426)을 생성하기 위해 ECC(error correction circuit) 에서 ECC 패리티 비트와 조합된다.

ECC의 목적은 장치의 인증에서 PUF 출력의 반복 생성에서 일관성을 보증하는 것이다. 아래에서 상세히 설명되겠지만, 일단 셋업 모드에서 셋업이 되면, 본 발명은 PUF 출력을 일관성 있게 생성하고 일관성 있는 보안키들을 생성하는 수단을 제공한다. 일관성은 보안 동작들과 같은 고유 동작에서 중요하다. 예를 들면, 랩탑 컴퓨터와 같은 장치는 장치의 파워 업 마다 인증을 요구할 수 있다. 물론, 완전히 구성되었을 때, 장치가 장치가 보안 프로세스들에 의해 방해됨 없이 파워 업 될 수 있도록 하는 것은 중요하다. 다른 실시예로서, 사용자가 센서를 가로질러 손가락 표면이 겨누는 것에 의해 지문인식 센서가 활성화된다. 이렇게 한 후에, 만일 보안 프로세스가 기술적인 오류로 인해 실패된다면 사용자는 실망하게 될 것이다. 따라 서, 동작의 일관성은 보안 장치에 있어 중요하다. ECC 방식에 의해서, 본 발명은 인증에서 사용될 보안키들을 일관성 있게 생성하기 위한 수단을 제공한다.

뿐만 아니라, 보안 프로세스들이 빠르게 종료되는 것이 중요하다. 배경 기술에서 설명된 바와 같이, 보안 절차들 내에서의 지연들(delays)은 장치들에서 허용되지 않는다. 랩탑 컴퓨터 파워 업의 예 또는 지문인식 센서의 예에서, 사용자는 쓸데없는 지연들에 실망할 것이다. 본 발명에 따르면, 보안키들의 생성 프로세스를 완료하는 데 요구되는 시간이 크게 줄어들게 된다. 이것은, PUF 회로의 사용에 의해 보안키들을 관측하기 위해 본 발명에 따라 구성된 장치의 고유의 능력(unique ability)의 결과이다. PUF 회로에 의한 보안 단어의 생성은, 아래에서 설명되겠지만, 프로세서에 의해 복잡하거나 부담되는 것을 요구하지 않고, 단지 단순한 처리 기능들로 보안키들을 생성하는 것을 필요로 한다.

일관성(consistency) 및 적시성(timeliness) 이외에, 보안 유지는 보안키들과 같은 것의 생성에서 필수적이다. 본 발명에 따르면, 정정 PUF 출력은 장치 내에서 보안키들을 한결같이 생성하도록 장치를 활성화 하여, 외부 관찰 또는 간섭으로부터 프로세스를 안전하게 한다. 또한, PUF 출력이 메모리 내에 저장되어 있지 않기 때문에, 이것은 장치 외부의 심문(interrogation)에 취약하지 않다. 더 나아가, 메모리(414)에 저장된 데이터는, 장치 외부에서 관찰되거나 재창조 될 수 없는 키 생성 프로세스의 겨우 작은 부분이다. 패리티 비트들 또는 전달 함수 파라미터들은, 설사 그들이 장치 외부에서 관찰되더라도 결코 PUF의 출력 보안 단어를 드러내지 않는다. 따라서, PUF 출력은 장치 외부의 감시자 또는 심문 엔티티 들(interrogating entities)에 의해 이해될 수 없는 방식으로 보안 단어를 생성하는데 사용될 수 있다.

계속해서 도 4A를 참조하면, 정정 PUF 출력(426)은 전달함수 회로(424)로 전송되며, 여기서, 비밀 또는 개인키, 공개키, 및 서명은 PUF 출력의 도함수들(derivatives)을 이용하여 생성된다. 따라서, 이러한 키들은 PUF 출력으로부터 생성된 보안 단어로부터 유래되며, 특정 장치를 복사하는 것이 현실적으로 불가능한 것이 아니라 하더라도 이것들을 만드는 것은 어렵다. 본 발명에 따라 구성된 시스템 또는 장치는, 그것의 보안을 위조(counterfeit), 복제(replicate), 심문(interrogate), 또는 타 위반(breach)하는 것이 매우 어려울 것이다. 세 개의 다른 보안 키들, 즉 비밀 또는 개인, 공개, 및 서명키들을 유도하는데 사용되기 위한 세 개의 다른 경로들(428, 430, 432) 내에서, 정정 PUF 출력이 전달함수 회로에 의해 수신된다. PUF 출력은 256 비트 단어로 구성될 수 있으나, 어플리케이션에 따라서 커지거나 작아질 수 있다. 실제로, 정정 PUF 출력은 각각의 키 생성 프로세스에 의해 전체 또는 부분적으로 사용될 수 있다. 예를 들면, 정정된 PUF의 일부 또는 정정된 PUF의 전체는 각각의 경로(428, 430, 432)에서 사용될 수 있다. 대신에, 정정 PUF 출력의 다른 부분들(different portions)은, 보안키들을 생성하기 위해 요구되는 프로세스가 더 왜곡되어 있는 프로세스를 더욱 복잡하게 하기 위해 다른 경로들(different paths) 내에서 사용될 수 있다. 정정 PUF 출력에 대한 다른 조합들 및 변경들이 다른 키들(different keys) 구동하기 위해 사용될 수 있고, 특정 어플리케이션 또는 실시예를 위해 특정 조합이 선택됨에 의해서 본 발명이 한정되거나 배제되지는 않는다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다.

비밀 또는 개인키의 생성에 있어서, 시드 P, 438 값을 생성하기 위해 정정 PUF 출력이 의사 난수 생성기(434)로부터 수신된다. 시드 값은 대응되는 오프셋 값인 오프셋 P와 조합되기 위해 특정 실시예에서 가산기(adder)인 연산 유닛(arithmetic unit, 444)에 의해 수신된다. 시드들과 오프셋 값들을 조합시키기 위해 이 또는 타 연산 유닛들이 가산기들(adders), 감산 유닛들(subtraction units), 나눗셈기들(dividers), 곱셈기들(multipliers), 배타적 논리합 논리 유닛들(exclusive-or logic units) 또는 타 수학적 또는 논리적 유닛들에 의해 적용될 수 있다는 것은, 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다. 이 실시예에 있어서, 시드 P는 소수 P를 생성하기 위해 오프셋 P에 가산된다. 이것은 인증에 사용되기 위한 비밀 또는 개인키를 생성하기 위해서, RSA키 생성기(450)와 같은 보안키 생성기에 의해 사용된다. 의사 난수 생성기들, RSA 키 생성기들, 및 여기에서 명시적으로 상세하게 설명되지는 않았으나 이 분야에서 잘 알려져 있는 타 구성요소들 또한 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다. 전달함수 회로 외부에서, 비밀키는 공개키 암호화 프로세서(public key crypto processor)에서 처리될 수 있다. 이 동작에서, 암호화된 데이터는 타 장치(404) 및 주체 장치(402) 사이에서 전송되고, 비밀키는 메모리(414)에 저장될 수 있다(비밀 또는 개인키의 스토리지는 도시되지 않음).

유사하게, 공개키 생성에서 시드 Q, 400 값을 생성하기 위해, 정정 PUF 출력이 의사 난수 생성기(436)에 의해 수신된다. 대응되는 오프셋 값 오프셋 P를 조합하기 위해, 이 실시예에서 가산기인 연산 유닛(446)에 의해 시드 값이 수신된다. 소수 Q를 생성하기 위해 시드 Q가 오프셋 Q에 가산된다. 다른 한 장치(404)로 인증에서 사용하기 위해, 이것은 RSA키 생성기(450)와 같은 보안키 생성기에 의해 예컨대 2048 비트 값의 공개키를 생성하기 위해 사용된다.

이 실시예에 있어서, 아래에서 설명되겠지만 의사 난수 생성기들(434,436)은 동작 모드는 물론 셋업 모드 모두에서 동일하게 되는 것이 바람직하다. 이것은 소수들이 생성될 때 RSA 동작들이 일관된 것을 보증함으로써, 소수들이 셋업 동안 저장된 오프셋 값들을 생성하기 위해 사용되는 것과 마찬가지로 이것들이 동작 모드 동안 보안키들을 생성하는데 사용된다. 다른 어플리케이션들(different applications)이 동작 모드 회로 및 소프트웨어, 또는 셋업 회로 및 소프트웨어를 위해 중복 또는 재사용될 수 있고, 다른 구성들에 대해 다른 어플리케이션들이 유연하게 요구 또는 허가될 수 있다는 것은, 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다.

도시된 바와 같이, 장치를 위한 서명키는 다른 방식으로 생성될 수 있다. 서명키의 목적은 장치(404)와 같은 어느 하나의 장치에 의해 공개키를 검증하는 것이다. 따라서, 이것은 알려진 정보이고 PUF 회로는 상기 정보를 암호화하는데 이용되며, 인증 프로세스로 또 다른 보안 레벨이 추가된다. 이 실시예에서, 정정 PUF 출력(432)은 대칭 암호 해독키(symmetric decryption key)를 생성하기 위해 연산 유닛(448)에서 오프셋 S와 조합된다. 대칭 암호 해독키는, 제조될 때 또는 다른 방식에서 장치 내에 저장될 수 있는 암호화된 서명 키(452)와 조합된다.

암호화된 서명키는 공간 및 비용을 줄이기 위해 ROM(read only memory)에 저장될 수 있다. 다른 방안으로, 이것은 비휘발성 메모리(414)에 저장될 수 있다. 암호화된 서명키(454)는 도시된 바와 같이 2048 비트와 같이 간단하게 소정의 디지털 값이 될 수 있거나, 또는 다른 파생된 값일 수 있다. 암호화된 서명키는 대칭 암호 해독기(symmetric decryptor, 456)에서 조합된다. 대칭 암호 해독기(456)는 어떤 종류의 연산 또는 논리 회로로 구성될 수 있고, 가산기, 논리 배타적 논리합 게이트(logic exclusive-OR gate), 또는 타 유닛으로 구성될 수 있다. 그리고 나서 대칭 암호 해독기는 장치에 대해 고유의 서명키를 생성하고, 이것은 장치를 위한 서명키를 생성하기 위해 RSA 서명 생성기(RSA signature generator, 458) 내에서 공개키와 조합되며, 이 예에 있어서는 2048 비트 단어로서, 다른 한 장치(404)와의 인증에 사용된다.

시스템은 PUF 회로로부터 출력을 처음 생성함으로써 동작에서 장치를 전자적으로 안전하게 하는 방법을 실행하도록 구성된다. 인증 자체를 위해서, 상기 장치는 메모리에 저장된 전달함수 파라미터를 검색하고 보안키를 생성하기 위해 구성된다. 이것은 PUF 출력, 및 공개키, 개인키, 및/또는 서명을 생성하기 위한 전달함수 파라미터를 이용하는 전달함수 알고리즘을 실행함으로써 달성된다. 이 방법은 정정 PUF 출력을 생성하기 위해 PUF 출력에서 오류 정정 프로세스를 실행하는 것; 및 정정 PUF 출력 및 스토리지로부터의 전달함수 파라미터를 이용하는 전달함수 알고리즘을 실행함으로써 보안키들을 생성하는 것을 더 포함할 수 있다.

오류 정정 프로세스를 실행하는 프로세스는, PUF 출력을 수신하는 것, ECC 패 리티 비트들을 검색하는 것, 및 PUF 출력 및 패리티 비트들을 이용하는 오류 정정 알고리즘을 실행하는 것을 포함할 수 있다. 보안키들을 생성하는 것은, PUF 출력 및 스토리지로부터의 적어도 하나의 전달함수 파라미터를 이용하는 전달함수 알고리즘을 실행하는 것을 포함한다.

PUF 정정 프로세스(PUF correction process), 여기서 PUF(physically unclonable function) 회로로부터 출력을 생성하는 것은, 초기 PUF 출력(initial PUF output)을 생성하기 위해 PUF 회로를 자극하는 것(exciting)과, 그 다음에 검증된 PUF 출력을 생성하기 위해 검증 프로세스를 이용하여 PUF 출력을 검증하는 것을 포함한다. 본 발명은 정정 PUF 출력을 생성하기 위해 오류 정정 패리티 비트를 이용하여 PUF 출력에서 오류 정정을 실행하는 것을 더 제공한다. 스토리지로부터의 전달함수 파라미터의 검색은, 장치의 비휘발성 메모리에 저장되어 있는 전달함수 오프셋 값들을 검색하는 것을 포함한다. 따라서, 보안키들을 생성하는 것은, 정정 PUF 출력 및 스토리지로부터 전달함수 오프셋 값들 중 적어도 하나를 사용하는 전달함수 알고리즘을 실행하는 것을 포함한다.

본 발명은 PUF 출력, 특히 정정 PUF 출력을 이용하여 의사 난수 생성기로 소수들 및 오프셋 값을 생성하는 방법을 포함하며, 여기서 보안키들을 생성하는 것은 정정 PUF 출력 및 전달함수 오프셋 값을 사용하는 전달함수 알고리즘을 활성화시키는 것을 포함하고, 소수를 생성하는 방법은 시드 값을 생성하기 위해 의사 난수 생성기에 의해 PUF 출력을 수신하는 것과, 상기 시드 값을 전달함수 오프셋 값과 조합하는 것을 포함한다. 보안키는 소수를 이용하여 생성된다. 바람직한 실시예에 있 어서, 복수의 보안키들은 복수의 시드 값들을 생성하기 위한 복수의 의사 난수 생성기들에 의해 PUF 출력을 수신하는 것에 의해 생성될 수 있다. 그리고 나서 시드 값들을 대응되는 전달함수 오프셋 값들과 조합함으로써 복수의 소수들이 생성될 수 있다. 그리고 나서, 보안키들은 복수의 소수들을 이용하여 생성될 수 있다.

앞에서 설명한 바와 같이, 보안키들은 두 개의 난수를 생성하기 위한 두 개의 난수 생성기들을 이용하여 생성되며, 여기서 PUF 출력, 이 실시예에서의 정정 PUF 출력은 두 개의 시드 값들을 생성하기 위한 두 개의 독립적인 의사 난수 생성기들에 의해 수신된다. 두 개의 소수들은 두 개의 시드 값들을 대응되는 전달함수 오프셋 값들과 조합함으로써 생성된다. 그리고 나서 두 개의 소수들을 이용하여 두 개의 보안키들이 생성된다. 이 방법은 궁극적으로 보안키들을 생성하며, 이는 제 1 의사 난수를 생성하기 위한 제 1 의사 난수 생성기에 의해서 PUF 출력, 정정된 PUF을 수신하는 것과, 그리고 나서 제 1 시드 값을 제 1 대응 전달함수 오프셋 값과 조합함으로써 제 1 소수를 생성하는 것을 포함한다. 그 다음에 제 1 소수를 이용하여 비밀 또는 개인 보안키가 생성된다. 그리고 나서, 제 2 시드 값을 생성하기 위해 PUF 출력, 정정 PUF 출력이 제 2 의사 난수 생성기에 의해 수신된다. 제 2 의사 난수는 제 2 시드 값을 대응되는 전달함수 오프셋 값과 조합함으로써 생성된다. 공개키는 제 2 소수를 이용하여 생성된다.

PUF 출력을 제 3 오프셋 값과 조합함으로써 서명키가 생성된다. 대칭 암호 해독키(symmetric decryption key)를 생성하기 위해 PUF 출력을 제 3 오프셋 값과 조합하고, 그리고 나서 서명키를 생성하기 대칭 암호 해독기(symmetric decryptor)로 대칭 암호 해독키 및 암호화된 신호 키(encrypted signing key)를 조합함으로써 이것이 달성될 수 있다. 그리고 나서 서명키 및 공개 보안키는 서명(signature)을 생성하기 위해 조합된다. 일 실시예에 있어서, 스토리지로부터 서명 오프셋 값(signature offset value)이 검색되고, 대칭 암호 해독키(symmetric decryption key )를 생성하기 위해 PUF 출력을 제 3 오프셋 값과 조합하고, 서명키를 생성하기 위해 대칭 암호 해독기로 암호화된 서명키를 대칭 암호 해독키와 조합하고, 그리고 나서 최종적으로 서명을 생성하기 위해 서명키를 공개 보안키와 조합함으로써 서명키가 생성된다.

도 4B를 참조하면, 셋업 모드에서 사용되는 장치 구성요소들의 일 구성이 도시되어 있다. 도 4A와 유사하게, 선택된 구성요소들이 셋업 모드 설명의 목적을 위해 장치에 상응하는 동작 및 구조를 나타내기 위해서 포함된다. 몇몇 구성요소들은 셋업 프로세스 및 정상 동작시 동작들이 규칙에 따라 지속적으로 동작하도록 하기 위해 동작 모드에서 사용되는 것들과 필수적으로 동일할 필요가 있다. 구성요소의 구현에서 위치(location), 리던던시(redundancy), 선택(selection), 및 다른 구성요소들의 다른 형태들 측면에서 본 발명의 사상 및 범위를 벗어나지 않고 다수의 변형들이 가능하고, 다른 구성요소들은 단일 집적회로 칩, 다른 칩들 또는 회로 기판들 상에 존재할 수 있고 장치에 붙어서 또는 떨어져서 존재할 수 있다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다. 장치의 이들 형태들 각각은 설계 규격들(design specifications), 변동들 및 제한들에 따라서 어플리케이션에서 어플리케이션으로 가변 될 수 있다.

셋업 시스템은 장치(402) 및 셋업 장비(setup equipment, 462)를 포함하며, 장치와 셋업 장비 사이에서는 커맨드들(commands) 및 파라미터들을 포함하는 통신들(communications)이 생성된다. 셋업 장비는 통신들을 셋팅하는 제품 내에 존재할 수 있고 인증 통신들(authentication communications)을 포함할 수 있으며, 테스트 장비는 동작 모드에서 장치를 런(run)시키기 위해 도 4A에 있는 타 장치(404)와 같이 다른 하나의 장치처럼 동작한다. 만일 제조에서 장치를 셋업 하는 것이 요구되고, 장치의 테스팅 또한 요구된다면, 품질 보증(quality assurance) 및 제어, 또는 개개의 장치 테스팅과 상관 없이 그것이 실행될 수 있다. 다른 마케팅 전문가들(marketing professionals), 설계자들 또는 기술자들은 다른 어플리케이션들에 대해 다른 셋업 동작들을 사용할 수 있다.

상기 장치는 초기 PUF 출력(421)을 생성하기 위해 구성된 PUF 회로(420)를 포함한다. 이것은 도 4A와 관련하여 앞에서 설명된 바와 같이 동작 모드에서 사용되는 PUF 출력(421)과 동일하다. 셋업 모드에서, 패리티 비트들(416) 및 전달함수 파라미터들(418)이 정확하다는 것을 보증하기 위해 셋업 모드에서 더욱 정련(refined)될 필요가 있기 때문에, PUF 출력(421)은 초기 PUF 출력(421)이라 불린다. 이것은 장치의 동작 모드 동안 요구되는 시간 각각에서 적절한 인증을 보증하기 위해 필요하다. 따라서, PUF 검증 모듈(PUF verification module, 464)은 초기 PUF 출력(421)를 수신하고, 동작 모드에서 검증된 PUF 출력(466)을 생성하기 위해 구성된다. 이것은 동작 모드와 관련하여 앞에서 설명된 검증 동작(verification operation)과 동일한 동작이 될 수 있다. 어느 쪽이든, 바람직한 실시예에서, 일관 성 있는 PUF 출력 값을 더 잘 제공하기 위해 동작 모드 및 셋업 모드 모두에서 검증 동작이 실행된다. 본 발명에 따르면, PUF는 각각의 장치에서 고유하고, 그 구성요소는 바람직한 실시예에서 셋업 모드 및 동작 모드 모두에서 사용될 필요가 있다.

검증된 PUF 출력(466)은 ECC 패리티 생성 회로(ECC parity generation circuit, 468)는 물론 셋업 기능 회로(Setup Function circuit, 470)로도 전송된다. ECC 패리티 생성 회로(468)는 동일하거나 또는 동일하지 않을 수 있고, 또는 도 4A에 도시된 오류 정정 회로(422)와 통합되거나 또는 통합되지 않을 수 있다. 사실, ECC 패리티 생성 기능은 셋업 장비 내의 장치에서 벗어나 실행될 수 있다. 장치를 벗어나서 패리티 생성을 실행하는 것에 대한 한 가지 단점은 보안이다. 만일 프로세스가 장치, 및 PUF 또는 타 회로들과 가능한 동일한 칩 상에서 실행된다면, 이것은 장치 밖에서 검출 또는 관측되지 않는다. 설령 회로가 미세하게 해체(dismantled), 분석(analyzed) 또는 관찰(observed)되는 역설계(reverse engineered)를 당한다 하더라도, 패리티 생성은 침입자(intruder)에 의해 쉽게 침해되지 않을 것이다. 장치가 제조 및 설계되는 곳에서 기술자(technician)와 같은 자에 의해 외부로부터 실행된다면, 통신 링크 내에 보안 위험 요소(security risk)가 존재하게 된다. 설비(facilities) 및 인력(personnel)이 비교적 안전하고, 통신 링크가 붕괴에 대해 낮은 위험요소를 갖는 경우, 이것은 어플리케이션에서 우려되지 않을 수 있다. 그러나, 인력 또는 설비들이 보안되지 않은 설비들에서는, 위험 요소(risk)와 같은 것이 용납되지 않을 수 있다. 논란이 되고 있는 위험들이 변화 될 때 다른 어플리케이션들이 다른 구성들을 요구할 수 있다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다.

셋업 기능 회로(470)는 검증된 PUF 출력을 세 개의 분리된 채널들(472, 474, 476)에서 수신하기 위해 구성된다. 도시된 실시예에서, PUF 값은 256 값으로서, 이는 특정 어플리케이션에 따라서 커지거나 작아질 수 있다. 앞에서 설명한 바와 같이, 실제로, 검증된 PUF 출력은 각각의 오프셋 생성 프로세스 채널(offset producing process channel)에 의해 전체 또는 부분적으로 이용될 수 있다. 예를 들면, 일부 검증된 PUF (portion of the verified PUF) 또는 전체 검증된 PUF출력(entire verified PUF output)은 각각의 경로(428, 430, 432)에서 사용되기 위해 복제될 수 있다. 다른 방안으로, 검증된 PUF 출력의 다른 부분들은 프로세스를 더욱 복잡하게 하기 위해 다른 경로들 내에서 사용될 수 있으며, 보안키 오프셋 값들을 생성하기 위해 요구되는 프로세스가 더 왜곡된다. 다른 오프셋 값들을 유도하기 위해 검증된 PUF 출력의 다른 조합들 및 순열(permutations)이 사용될 수 있고, 특정 어플리케이션 또는 실시예를 위해 채택된 어떠한 특정 조합에 의해서도 본 발명이 한정되거나 배제되지 않는다는 것은 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다.

제 1 채널에서, 오프셋 값 오프셋-P를 생성하는데 사용하는 시드-P 438을 생성하기 위해 의사 난수 생성기 PRNG-P 434가 사용된다. 시드 값 438은 1024 비트 단어로 표시되나, 크거나 작을 수 있고, PUF 입력 또는 어플리케이션에 따라 달라질 수 있다. 시드-P는 소수-P 값을 생성하기 위해 소수 생성기(480)로 전송되며, 이것 또한 여기에 1024 비트 단어로 표시되어 있지만 어플리케이션에 따라서 크거나 작아질 수 있다. 그리고 나서 오프셋 값 오프셋-P를 생성하기 위해 소수-P가 연산 유닛(478)에서 시드-P와 조합된다. 여기에서는 연산 유닛이 일반적으로 감산 로직을 갖는 연산 로직인 감산 유닛(subtraction unit)으로 표시되어 있다. 하지만 그것은, 가산 유닛, 배타적 논리합, 또는 타 로직 연산 회로일 수 있다. 오프셋-P 값은 여기에서 8 비트 값으로 표시되어 있으나, 어플리케이션에 따라 더 크거나 작을 수 있다. 이 실시예에서 나타낸 바와 같이, 이 것이 큰 보안키 값이 아니라 오프셋 값이기 때문에, 오프셋 값은 상대적으로 작을 수 있으며, 따라서 작은 용량의 메모리에 쉽게 저장될 수 있다. 본 발명에 따르면, 이것은 보안키들을 생성하는 데 사용하기 위해 작은 양의 보안 데이터를 저장하는 데 매우 유용한 수단을 제공한다.

제 2 채널에서, 오프셋 값 오프셋-Q의 생성에 사용하기 위해 시드-Q 440 값을 생성하는데 의사 난수 생성기 PRNG-Q 438가 사용된다. 시드 값 440은 1024 비트 단어로 표시되었으나, 크거나 작을 수 있고 PUF 입력 또는 어플리케이션에 따라 달라질 수 있다. 시드-Q는 소수 값 소수-Q를 생성하기 위해 소수 생성기(484)로부터 전송되며, 소수 값 소수-Q는 또한 여기에 1024 비트 단어로 도시되어 있으나, 크거나 작을 수 있고 어플리케이션에 따라 달라질 수 있다. 그리고 나서 소수-Q 값은 오프셋 값 오프셋-Q를 생성하기 위해 연산 유닛(480)에서 시드-Q와 조합된다. 연산 유닛은 일반적으로 감산 로직을 갖는 감산 유닛으로 표시된다. 그러나, 이것은 가산 유닛, 배타적 논리합 유닛, 또는 타 논리 연산 유닛일 수 있다. P 값과 마찬가지로, 여기서는 오프셋-Q 값이 8 비트 값으로 표시되어 있으나, 어플리케이션에 따라 커지거나 작아질 수 있다. 이 실시예에서 나타낸 바와 같이, 이것은 오프셋 값이고 큰 보안키 값이 아니기 때문에, 오프셋 값은 상대적으로 작을 수 있고, 따라서 보안키들을 생성하는데 사용하기 위한 작은 양의 보안 데이터를 저장하기 위한 매우 유용한 수단을 제공한다.

서명키를 위해, 검증된 PUF 값 476은 여기에 256 비트 단어로 표시되어 있으며, 이것은 역시 256 비트 단어로 표시되어 있는 대칭 암호 해독키(457)와 조합된다. 이어서 검증된 PUF 출력 값은 오프셋 값 오프셋-S를 생성하기 위한 연산 로직(482) 내에서 대칭 암호 해독키(457)와 조합된다. 연산 유닛은 여기에서 일반적으로 감산 로직을 갖는 감산 유닛으로 표시된다. 그러나, 이것은 가산 유닛, 배타적 논리합, 또는 타 논리 연산 유닛일 수 있다.

셋업 모드에서, 서명 보안키 오프셋(signature security key offset)을 생성하는 방법은 PUF(physically unclonable function) 회로로부터의 출력을 PUF 출력으로서 읽는 것, PUF 출력을 이용하는 전달함수 파라미터들을 계산하는 것; 및 PUF 출력을 전달함수 파라미터들과 조합함으로써 보안키들을 생성하는 후속 동작들을 위해 비휘발성 메모리 내에 전달함수 파라미터들을 저장하는 것을 포함한다. 본 발명은 오류 정정 패리티 비트들을 제공하는 것, 및 오류에 대해 정정된 정정 PUF 출력을 생성하는 부수적인 이용을 위해 메모리 내에 저장하는 것을 더 제공한다.

오프셋 값들은, 제 1 의사 난수 생성기로 제 1 시드 값을 최초 생성함으로써 생성된다. 이어서, 제 1 소수는 제 1 시드 값을 이용하는 제 1 소수 생성기로 생성될 수 있다. 그리고 나서, 제 1 시드 값 및 제 1 소수를 이용하여 제 1 전달함수 오프셋 값이 계산된다. 그리고 나서 제 2 의사 난수 생성기로 제 2 시드 값이 계산된다. 그리고 나서, 제 2 소수는 제 2 시드 값을 이용하는 제 2 소수 생성기를 이용하여 생성된다. 그 후 제 2 시드 값 및 제 2 소수를 이용하여 제 2 전달함수 오프셋 값이 계산된다. 제 1 및 제 2 오프셋 값들의 계산은 제 1 시드 값과 제 1 소수를 사용하는 연산 동작을 실행하는 것을 포함할 수 있다. 연산 동작은, 가산, 감산, 나눗셈 또는 몇몇 다른 연산 동작일 수 있다.

셋업 모드에서 오프셋 값들을 생성하기에 앞서, 일관된 PUF 출력을 생성하기 위해 PUF 출력에 대해 검증 알고리즘을 실행함으로써 PUF 값이 검증될 수 있다. 검증 알고리즘의 실행은, 다중 PUF 출력들을 수신하는 것, 및 일관된 PUF 출력을 생성하기 위해 통계적으로 일관된 출력 값을 선택하는 것을 포함할 수 있다. 다른 방도로, 검증 알고리즘을 실행하는 것은 다중 PUF 출력들을 수신하는 것, 및 일관된 PUF 출력을 생성하기 위해 통계적으로 일관된 출력 값을 선택하는 것을 포함한다.

본 발명은 또한, 조합 로직(combinatorial logic)으로 구성되거나 마이크로 프로세서와 같은 보다 복잡한 장치를 포함할 수 있는 컴퓨터 프로세서에 의해 실행될 다수의 기능들이 포함될 수 있다. 마이크로 프로세서는, 특정 작업들(tasks)을 정의 하는 기계 판독 소프트웨어(machine-readable software code)의 실행에 의해 특정 작업들을 실행하기 위해 구성된 특수화된 또는 전용의 마이크로 프로세서로 구성될 수 있다. 마이크로 프로세서는 직접 메모리 액세스 모듈(direct memory access modules), 메모리 스토리지 장치들, 인터넷 관련 하드웨어, 및 발명에 따라서 데이터를 전송하는 것과 관련된 장치들과 같은 타 장치들과 동작 및 통신을 실 행하도록 구성될 수 있다 소프트웨어 코드는 Java, C++, XML (Extensible Mark-up Language), 및 본 발명과 관련된 기능 동작들(functional operations)을 실행하기 위해 요구되는 장치들의 동작들과 관련된 기능들을 정의하는데 사용될 수 있는 타 언어들(languages)과 같은 소프트웨어 포맷들(software formats)을 이용하여 구성될 수 있다. 이 코드가 다른 형태 및 스타일로 기록될 수 있다는 것은 이 분야의 통상의 지식을 가진 이들에게 잘 알려져 있다. 다른 코드 포맷들, 코드 구성들, 소프트웨어 프로그램들의 스타일 및 형태, 및 본 발명에 의거한 마이크로프로세서의 동작을 정의하기 위한 타 코드 구성 수단은, 발명의 사상 및 범위로부터 분리되지 않을 것이다.

본 발명을 이용하는 컴퓨터 서버들(computer servers)과 같은 다른 타입의 컴퓨터들에는, 본 발명에 따른 기능들을 실행하는 동안 정보를 저장 및 검색하는 다른 종류의 메모리 장치들이 존재한다. 빈번하게 저장 및 검색되는 정보를 위한 편리한 저장 위치(convenient storage location)로서 중앙 처리 유닛(central processing unit)에 의해 사용하기 위해 컴퓨터들과 같은 것 내부에 캐시 메모리 장치들(Cache memory devices)이 흔히 포함된다. 유사하게, 영구 메모리(persistent memory)는, 캐시 메모리와는 달리, 중앙 처리 유닛에 의해 자주 검색되지만 영구 메모리(persistent memory)에서는 변경되지 않는 정보를 유지하기 위해 컴퓨터와 같은 것과 함께 자주 사용된다. 메인 메모리는 또한, 중앙 처리 유닛에 의해 실행될 때 본 발명에 따른 기능들을 실행하기 위해 구성된 데이터 및 소프트웨어 어플리케이션들과 같은 많은 양의 정보를 저장 및 검색하기 위해 통상적 으로 포함된다. 이 메모리 장치들은 RAM(random access memory), SRAM(static random access memory), DRAM(dynamic random access memory), 플래시 메모리(flash memory), 및 정보를 저장 및 검색하기 위해 중앙 처리 유닛에 의해 액세스될 수 있는 타 메모리 스토리지로 구성될 수 있다. 본 발명은 특정 종류의 메모리 장치, 또는 이러한 메모리 장치들 각각으로 또는 로부터 정보를 저장 및 검색하기 위한 어떤 일반적으로 사용되는 프로토콜에 한정되지 않는다.

이 장치 및 방법은, 인증 프로세서들이 사용되는 전자 장치의 동작에서 이용되기 위한 집적회로 칩 및 관련 어플리케이션들 내에 장착된 PUF 회로를 활용하여 공개 및 개인 보안 키들을 제공하기 위한 방법 및 장치들을 포함한다. 동작에서, 앞에서 설명되어 있는 저장된 파라미터들은, 부담이 되는 보안키 생성 프로세스를 실행할 필요 없이 장치 내부의 보안 레벨을 손상시키지 않고 더욱 효과적이고 빠르게 장치를 인증하기 위해 사용될 수 있다. 이 실시예에서는 장치들, 시스템들, 및 장치들을 인증하는 관련 방법들의 맥락에서 설명 및 도시되어 있으나, 본 발명의 범위는 이 기능들이 유용한 타 어플리케이션들로 확장된다. 그리고, 전술된 설명은 본 발명의 특정 실시예에 관한 것으로, 이것들은 본 발명의 설명에 불과하며, 변형들이 본 발명의 원칙들로부터 벗어나지 않는 범위 내에서 그것들의 실시예들을 구현할 수 있다는 것이 이해될 것이다.

Claims (32)

1. 장치에 대한 전자 보안 방법에 있어서:

   물리적 복제 방지 기능(physically unclonable function, PUF) 출력을 생성하기 위해 PUF 회로로부터 출력을 생성하는 단계;

   전달함수 파라미터를 검색하는 단계; 및

   상기 PUF 출력과 전달함수 파라미터를 이용하는 전달함수 알고리즘을 실행하여 보안 키를 생성하는 단계를 포함하는 전자 보안 방법.
2. 제 1 항에 있어서,

   정정 PUF 출력을 생성하기 위해 상기 PUF 출력에 대해 오류 정정 프로세스를 실행하는 단계; 및

   상기 정정 PUF 출력과 스토리지로부터의 전달함수 파라미터를 이용하는 전달함수 알고리즘을 실행하여 보안키들을 생성하는 단계를 더 포함하는 전자 보안 방법.
3. 제 2 항에 있어서,

   상기 오류 정정 프로세스를 실행하는 단계는 상기 PUF 출력을 수신하는 단계, ECC 패리티 비트들을 검색하는 단계 및 상기 PUF 출력과 패리티 비트들을 이용하는 오류 정정 알고리즘을 실행하는 단계를 포함하는 전자 보안 방법.
4. 제 3 항에 있어서,

   오류 정정 이전에 상기 PUF 출력에 대해 검증 프로세스를 실행하는 단계를 더 포함하는 전자 보안 방법.
5. 제 3 항에 있어서,

   오류 정정 후에 상기 PUF 출력에 대해 검증 프로세스를 실행하는 단계을 더 포함하는 전자 보안 방법.
6. 제 1 항에 있어서,

   상기 보안키들을 생성하는 단계는, 상기 PUF 출력 및 스토리지로부터 적어도 하나의 전달함수 파라미터를 이용하여 전달함수 알고리즘을 실행하는 단계를 포함하는 전자 보안 방법.
7. 제 1 항에 있어서,

   상기 PUF 회로로부터 출력을 생성하는 단계는, PUF 출력을 생성하기 위해 PUF 회로를 활성화하는 단계, 일관성 있는 PUF 출력을 생성하기 위해 검증 알고리즘을 실행하는 단계, 및 정정 PUF 출력을 생성하기 위해 오류 정정 패리티 비트들을 이용하여 상기 일관성 있는 PUF 출력에 대해 오류 정정을 실행하는 단계를 포함하고;

   상기 스토리지로부터 전달함수 파라미터를 검색하는 단계는, 메모리에 저장된 복수의 전달함수 오프셋 값들을 검색하는 단계를 포함하고; 및

   상기 보안키들을 생성하는 단계는, 상기 정정 PUF 출력 및 스토리지로부터의 적어도 하나의 전달함수 오프셋 값을 이용하여 전달함수 알고리즘을 실행하는 단계를 포함하는 전자 보안 방법.
8. 제 1 항에 있어서,

   상기 보안키들을 생성하는 단계는, 상기 정정 PUF 출력 및 전달함수 오프셋 값을 이용하여 전달함수 알고리즘을 실행하는 단계를 포함하고, 상기 방법은:

   시드 값을 생성하기 위해 의사 난수 생성기에 의해 상기 PUF 출력을 수신하는 단계;

   상기 시드 값을 전달함수 오프셋 값과 조합하여 소수를 생성하는 단계; 및

   상기 소수를 이용하여 보안키를 생성하는 단계를 더 포함하는 전자 보안 방법.
9. 제 1 항에 있어서,

   복수의 시드 값들을 생성하기 위해 복수의 의사 난수 생성기들에 의해 상기 PUF 출력을 수신하고;

   상기 시드 값들을 대응되는 전달함수 오프셋 값들과 조합하여 복수의 소수들을 생성하고; 및

   상기 복수의 소수들을 이용하여 보안키들을 생성하여 복수의 보안키들을 생성하는 단계를 더 포함하는 전자 보안 방법.
10. 제 1 항에 있어서,

    두 개의 시드 값들을 생성하기 위해 두 개의 독립적인 의사 난수 생성기들에 의해 상기 PUF 출력을 수신하고;

    상기 두 개의 시드 값들을 대응되는 전달함수 오프셋 값들과 조합하여 두 개의 소수들을 생성하고; 및

    상기 복수의 소수들을 이용하여 보안키를 생성하여 복수의 보안키들을 생성하는 단계를 더 포함하는 전자 보안 방법.
11. 제 1 항에 있어서,

    제 1 시드 값을 생성하기 위해 제 1 의사 난수 생성기에 의해 PUF 출력을 수신하고;

    상기 제 1 시드 값을 제 1 및 제 2 대응 전달함수 오프셋 값들과 조합하여 제 1 및 제 2 소수를 생성하고;

    제 2 시드 값을 생성하기 위해 제 2 의사 난수 생성기에 의해 PUF 출력을 수신하고;

    상기 제 2시드 값을 제 2 대응 전달함수 오프셋 값과 조합하여 제 2 소수를 생성하고; 및

    상기 제 1 및 제 2 소수들을 이용하여 개인 및 공개 보안키를 생성하여 복수의 보안키들을 생성하는 단계를 더 포함하는 전자 보안 방법.
12. 제 11 항에 있어서,

    암호화된 데이터를 해독하는데 사용하기 위한 암호 해독키를 생성하기 위해 PUF 출력과 제 3 오프셋 값을 조합하는 단계를 더 포함하는 전자 보안 방법.
13. 제 11 항에 있어서,

    대칭 암호 해독키를 생성하기 위해 PUF 출력을 제 3 오프셋 값과 조합하는 단계;

    서명키를 생성하기 위해 대칭 암호 해독기로 상기 대칭 암호 해독키를 암호화된 서명키와 조합하는 단계; 및

    서명을 생성하기 위해 상기 서명키 및 상기 공개 보안키를 조합하는 단계를 더 포함하는 전자 보안 방법.
14. 제 11 항에 있어서,

    스토리지로부터 서명 오프셋 값을 검색하는 단계;

    대칭 암호 해독키를 생성하기 위해 PUF 출력을 제 3 오프셋 값과 조합하는 단계;

    서명키를 생성하기 위해 대칭 암호 해독기로 상기 대칭 암호 해독키를 암호 화된 서명키와 조합하는 단계및

    서명을 생성하기 위해 상기 서명키 및 상기 공개 보안키를 조합하는 단계를 더 포함하는 전자 보안 방법.
15. 장치에 대한 전자 보안 방법에 있어서:

    물리적 복제 방지 기능(physically unclonable function, PUF) 출력을 생성하기 위해 PUF 회로로부터 출력을 생성하는 단계;

    서명 전달함수 파라미터를 검색하는 단계;

    대칭 암호 해독키를 생성하기 위해 상기 PUF 출력을 상기 서명 전달함수 파라미터와 조합하는 단계;

    서명키를 생성하기 위해 대칭 암호 해독기를 이용하여 상기 대칭 암호 해독키를 암호화된 서명키와 조합하는 단계; 및

    서명 보안키를 생성하기 위해 상기 서명키를 공개 보안키와 조합하는 단계를 포함하는 전자 보안 방법.
16. 장치에 대한 전자 보안 방법에 있어서:

    물리적 복제 방지 기능(physically unclonable function, PUF) 회로로부터의 출력을 PUF 출력으로서 읽는 단계;

    상기 PUF 출력을 이용하여 전달함수 파라미터들을 계산하는 단계; 및

    상기 PUF 출력을 상기 전달함수 파라미터들과 조합하여 보안키들을 생성하기 위한 후속 동작들을 위해서 비휘발성 메모리 내에 상기 전달함수 파라미터들을 저장하는 단계를 포함하는 전자 보안 방법.
17. 제 16 항에 있어서,

    오류들이 정정된 정정 PUF 출력의 생성에서 후속 이용을 위해 오류 정정 패리티 비트들을 생성하여 메모리에 저장하는 단계를 더 포함하는 전자 보안 방법.
18. 제 16 항에 있어서,

    상기 전달함수 파라미터들을 계산하는 단계는,

    제 1 의사 난수 생성기로 제 1 시드 값을 생성하고;

    상기 제 1 시드 값을 이용하여 제 1 소수 생성기로 제 1 소수를 생성하고;

    상기 제 1 시드 값 및 상기 제 1 소수로 제 1 전달함수 오프셋 값을 계산하고;

    제 2 의사 난수 생성기로 제 2 시드 값을 생성하고;

    상기 제 2 시드 값을 이용하여 제 2 소수 생성기로 제 2 소수를 생성하고; 및

    상기 제 2 시드 값 및 상기 제 2 소수로 제 2 전달함수 오프셋 값을 계산하여 복수의 오프셋 값들을 생성하는 단계를 포함하는 전자 보안 방법.
19. 제 18 항에 있어서,

    상기 복수의 오프셋 값들을 계산하는 단계는, 상기 제 1 시드값 및 상기 제 1 소수를 이용하여 연산 동작을 실행하는 단계를 포함하는 전자 보안 방법.
20. 제 18 항에 있어서,

    상기 복수의 오프셋 값들을 계산하는 단계는, 상기 제 1 시드값을 상기 제 1 소수와 가산하는 단계를 포함하는 전자 보안 방법.
21. 제 18 항에 있어서,

    상기 복수의 오프셋 값들을 계산하는 단계는, 상기 제 1 소수로부터 상기 제 1 시드 값을 감산하는 단계를 포함하는 전자 보안 방법.
22. 제 18 항에 있어서,

    상기 복수의 오프셋 값들을 계산하는 단계는, 상기 제 1 시드 값을 상기 제 1 소수로 나누는 단계를 포함하는 전자 보안 방법.
23. 제 16 항에 있어서,

    일관성 있는 PUF 출력을 생성하기 위해 상기 PUF 출력에 대해 검증 알고리즘을 실행하는 단계를 더 포함하는 전자 보안 방법.
24. 제 23 항에 있어서,

    상기 검증 알고리즘을 실행하는 단계는, 다중 PUF 출력들을 수신하고, 일관성 있는 PUF 출력을 생성하기 위해 통계적으로 일관성 있는 출력 값을 선택하는 단계를 포함하는 전자 보안 방법.
25. 제 23 항에 있어서,

    상기 검증 알고리즘을 실행하는 단계는, 다중 PUF 출력들을 수신하고, 소정의 파라미터들에 따라서, 검증된 PUF 출력을 생성하기 위해 통계적으로 일관성 있는 출력 값을 선택하는 단계를 포함하는 전자 보안 방법.
26. 제 16 항에 있어서,

    키 쌍들을 계산하여 출력 보안 파라미터를 상기 보안 파라미터로서 생성하는 단계를 더 포함하는 전자 보안 방법.
27. 제 16 항에 있어서,

    상기 PUF 출력 및 상기 보안 파라미터들은 정수들이고, 상기 보안 출력은 상기 PUF 출력 보다 크며; 상기 전달함수를 정의하는 단계는 전달함수의 산술 표현식을 확인하는 단계를 포함하는 전자 보안 방법.
28. 제 27 항에 있어서,

    상기 산술 표현식의 형태는 y=mx+b이고, 여기서 상기 m 및 b의 값은 데이터 스토리지 내에 저장되고, x는 상기 PUF 출력의 값이고, y는 상기 보안 파라미터의 결과인 전자 보안 방법.
29. 제 27 항에 있어서,

    보안 파라미터들이 요구될 때의 바로 다음에 상기 PUF를 읽고 상기 전달함수를 적용하는 단계를 포함하는 전자 보안 방법.
30. 장치에 대한 전자 보안 시스템에 있어서:

    영구적인 난수를 보안 단어로 생성하도록 구성된 물리적 복제 방지 회로(physically unclonable circuit);

    적어도 하나의 전달함수 파라미터를 저장하도록 구성된 비휘발성 메모리; 및

    상기 보안 단어 및 상기 전달함수를 처리함으로써 보안키를 생성하도록 구성된 프로세서를 포함하는 시스템.
31. 제 30 항에 있어서,

    상기 물리적 복제 방지 회로는 상기 보안 단어를 정의하는 것이 실행되었을 때 이진 값을 생성하도록 구성되는 복수의 집적회로 구성요소들로 구성되는 시스템.
32. 제 30 항에 있어서,

    상기 물리적 복제 방지 회로는 상기 보안 단어를 정의하는 것이 실행되었을 때 이진 값을 생성하도록 구성되는 일련 링 오실레이터들로 구성되는 시스템.

Images