KR20100017476A - 집적회로 디바이스의 조정기 바이패스 스타트―업 - Google Patents

집적회로 디바이스의 조정기 바이패스 스타트―업 Download PDF

Info

Publication number
KR20100017476A
KR20100017476A KR1020097024902A KR20097024902A KR20100017476A KR 20100017476 A KR20100017476 A KR 20100017476A KR 1020097024902 A KR1020097024902 A KR 1020097024902A KR 20097024902 A KR20097024902 A KR 20097024902A KR 20100017476 A KR20100017476 A KR 20100017476A
Authority
KR
South Korea
Prior art keywords
voltage
integrated circuit
circuit device
voltage regulator
nonvolatile memory
Prior art date
Application number
KR1020097024902A
Other languages
English (en)
Inventor
신 스티드만
비비엔 델포트
제롤드 에스. 제넥
루안 로렌스
미셸 차레스
조셉 쥴리처
에릭 츠로에더
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20100017476A publication Critical patent/KR20100017476A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)

Abstract

집적회로 디바이스(102)의 내부 전압 조정기(108)는 초기 스타트-업 및/또는 POR 동작시 항상 활성상태이다. 내부 전압 조정기(108)는 특정 적용시에 존재할 수 있는 과도한 고 전압으로부터 집적회로 디바이스(102)의 저전압 코어 로직 회로들(104,106)을 보호한다. 또한, 디바이스 동작 파라미터들을 저장하기 위한 비휘발성 메모리(104)는 저전압 코어 로직 회로들(104,106)의 일부이거나 이들과 함께 동작할 수 있다. 따라서, 내부 전압 조정기(108)는 과도한 고전압으로부터 저전압 비휘발성 메모리(104)를 보호한다. 일단 집적회로 디바이스(102)가 안정화되어 그 안의 모든 로직 회로들이 완전히 기능하면, 비휘발성 메모리(104) 내의 비트(들)은 내부 전압 조정기(108)가 활성 상태를 유지해야 하는지, 예를 들면 고전압원으로 전력 동작하는지, 또는 집적회로 디바이스(102)가 저전압으로 전원공급될 때 저전력 동작을 위한 바이패스 모드로 들어가야 할지를 결정하기 위해 판독될 수 있다.

Description

집적회로 디바이스의 조정기 바이패스 스타트―업{REGULATOR BYPASS START-UP IN AN INTEGRATED CIRCUIT DEVICE}
본 발명은 집적회로 디바이스 내부의 전압 조정기에 관한 것으로, 특히 집적회로 디바이스 저전압 로직을 위험한 과전압 상태가 되도록 하지 않고 내부 전압 조정기를 바이패스하는 파워-업 리셋에 관한 것이다.
일반적으로, 집적회로 디바이스 내부의 전압 조정기가 디바이스의 스타트-업동안 바이패스되고 스타트-업이 완료된 후 활성화만 되면, 집적회로의 코어/저전압 로직 요소들은 스타트-업동안 잠재적으로 높은 공급전압에 바로 노출될 수 있다.
따라서, 전압 조정기의 POR(power-on-reset) 등의 스타트-업 및/또는 그 동작 동안에 디스에이블된(바이패스된) 내부 전압 조정기에 의해 저전압 로직이 잠재적으로 파괴적인 과전압 상태에 노출되는 것을 막을 필요가 있다.
본 발명의 교시에 따르면, 집적회로 디지털 디바이스, 예를 들어 마이크로 컨트롤러는 온-보드(on-board) 전압 조정기를 갖는다. 집적된 내부 전압 조정기는 다음의 두 모드인 (1) 조정 모드 및 (2) 비조정 모드(바이패스)로 동작할 수 있다. 어느 조정기 동작 모드가 바람직한지를 결정하기 위해, 비휘발성 메모리 비트(예를 들면, 구성 퓨즈(들))가 전압 조정기의 조정측에 배치될 수 있다. 조정기는 구성 퓨즈(들)에 의해 인에이블 또는 디스에이블될 수 있지만, 내부 전압 조정기는 조정기가 바이패스되어야 할 때, 예를 들어 조정기가 디바이스 로직의 동작에 필요하지 않을 때, 특정한 파워-업 절차를 따라야 한다. 구성 퓨즈(들)이 비휘발성 메모리로 사용되고 어떤 비휘발성 메모리(예를 들면, EEPROM, 플래시 메모리 등)도 구성 퓨즈(들) 대신 또는 이와 함께 이 용도에 사용될 수 있다는 것은 본 발명의 범위내에 있다.
비휘발성 메모리(구성 퓨즈(들))를 전압 조정기의 조정측에 배치하는 것은 제조비용 및 실리콘 다이 면적을 줄인다. 그러나, 저전압 로직은 잠재적인 과전압 상태에 노출되어서는 안되고, 스타트-업중이라도 안된다. 따라서, 사용자는 (예를 들어, 디지털 디바이스가 외부 조정기 또는 저공급 전압에서 실행된다면) 내부 조정기를 런오프할 지 또는 바이패스할 지를 선택할 수 있다. 퓨즈 값(들)은 전력이 인가되어야만 알 수 있기 때문에, 안전하게 집적회로 디바이스를 파워업하기 위해서 절차가 뒤따른다. 다음의 절차가 사용될 수 있다. (1) 파워-업 리셋시, 내부 조정기는 디폴트로 인에이블된다. (2) 따라서, 퓨즈들의 스타트-업동안, 코어 및 다른 저전압 요소들은 조정된(저) 공급전압에 노출될 뿐이다. (3) 일단 구성 퓨즈들에 전력이 인가되면, 조정 구성 퓨즈가 판독된다. 그리고, (4) 만약 조정 구성 퓨즈가 조정기는 인에블되어서는 안 된다고 표시하면, 이것은 바이패스되고, 그렇지 않으면 조정기는 인에이블된 상태에 머물 것이다(기능 상태를 유지하고 바이패스되지 않는다).
본 발명의 일실시예에 따르면, 내부 전압 조정기와 비휘발성 메모리를 갖는 집적회로 디바이스는, 전압 조정기; POR 회로; 비휘발성 메모리; 및 저전압 코어 로직을 포함하고, 상기 집적회로 디바이스의 초기 스타트-업 또는 상기 POR 회로로부터의 신호시 상기 전압 조정기는 상기 비휘발성 메모리와 상기 저전압 코어 로직으로의 저전압 출력을 조정하고, 상기 비휘발성 메모리의 다음 판독시 활성 상태로 남을지 또는 상기 전압 조정기가 상기 전원 전압을 바꾸지 않고 입력 전원 전압을 통해 출력으로 통과하는 바이패스 모드가 될 것인지를 결정한다.
본 발명의 다른 실시예에 따르면, 집적회로 디바이스의 내부 전압 조정기를 제어하기 위한 방법은, 상기 집적회로 디바이스에 전압 조정기를 제공하는 단계; 상기 집적회로 디바이스의 초기 스타트-업 동안 상기 전압 조정기를 인에이블시키는 단계; 조정된 저전압을 상기 집적회로 디바이스의 상기 전압 조정기에서 비휘발성 메모리 및 저전압 회로들로 공급하는 단계; 및 상기 전압 조정기를 인에블된 상태로 유지하거나 또는 디스에이블 및 바이패스할 것인지를 결정하기 위해 상기 비휘발성 메모리를 판독하는 단계를 포함한다. 이 방법은 상기 집적회로 디바이스의 POR 동안 상기 전압 조정기를 인에이블시키는 단계를 더 포함한다.
첨부한 도면과 관련된 다음의 설명을 참조하면 본 발명을 보다 완전히 이해할 수 있다.
도 1은 본 발명의 일실시예에 따른 내부 전압 조정기 인에이블/디스에이블 구성 퓨즈(들)을 갖는 집적회로 디바이스의 블록도이다.
도 2는 본 발명의 일실시예에 따른 도 1의 집적회로 디바이스의 스타트-업 상태도이다.
본 발명은 다양한 수정물 및 대체 형태가 가능하지만, 특정 실시예들이 도면에 도시되고 여기에 상세히 설명되었다. 하지만, 특정 실시예들의 설명은 본 발명을 여기에 개시된 특정 형태로 한정하려는 것이 아니고, 반대로, 본 발명은 첨부한 청구범위에 의해 한정된 모든 수정물 및 등가물을 포함하려 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소는 동일한 참조부호로 나타내고, 유사한 구성요소는 아래첨자를 달리하여 동일한 부호로 나타낸다.
도 1은 본 발명의 일실시예에 따른 내부 전압 조정기 인에이블/디스에이블 구성 퓨즈(들)을 갖는 집적회로 디바이스의 블록도이다. 집적회로 디바이스(102)(예를 들면, 마이크로프로세서, 마이크로컨트롤러, DSP(digital signal processor), ASIC(application specific integrated circuit), PLA(programmable logic array) 등)은 비휘발성 메모리(104)(예를 들면, 퓨즈들, EEPROM(electrically erasable read only memory), 플래시 메모리 등), 저전압 코어 로직 및 다른 저전압 회로들(106)(예를 들면, 중앙처리장치(CPU), 레지스터들 등), 전압 조정기(108), 및 POR(power-on-reset) 회로(110)를 포함한다. 전압 조정기(108)와 POR 회로(110)는 집적회로 디바이스(102)를 포함하는 집적회로 패키지(도시하지 않음)상의 외부 전원(Vdd) 연결부(핀)(122)과 외부 접지(Vss) 연결부 (핀)(124)에 연결된다. 각각 전원단과 접지단인 이들 연결부들(핀들)(122 및 124)을 통해, 전원에서 집적회로 디바이스(102)로 동작 전력을 공급한다. 여기에 사용되는 저전압은 예를 들어 3.3볼트, 1.2볼트 등이 되지만 그에 한정되지 않으며, 고전압은 예를 들어 5볼트 이상이지만 그에 한정되지 않는다.
비휘발성 메모리(104)와, 저전압 코어 로직 및 다른 저전압 회로들(106)은 전압 조정기로부터 낮은 전압 동작 전력(118)을 수신한다. 비휘발성 메모리(104) 와, 저전압 코어 로직 및 다른 저전압 회로(106)의 최대 정격전압을 초과하지 않는 것이 중요하다. 전원 Vdd(도시하지 않음)로부터의 전압이 비휘발성 메모리(104)와, 저전압 코어 로직 및 다른 저전압 회로들(106)의 최대 동작 전압을 초과하지 않고 안정된 전압원이면, 전압 조정기(108)에 의한 전압 조정이 불필요하다. 이 경우, 비휘발성 메모리(104)와, 저전압 코어 로직 및 다른 저전압 회로들(106)로의 동작 전력(118)의 전압에 대한 전압 조정기(108) 영향을 효과적으로 제거하는 전압 조정기(108)의 메인 패스 트랜지스터(들)(도시하지 않음)이 온될 수 있다. 그러나, 연결부(122)에서의 전원 전압이 비휘발성 메모리(104)와, 저전압 코어 로직 및 다른 저전압 회로들(106)의 정격전압을 초과하면, 동작 전력(118)의 전압을 안전한 값으로 제한하기 위해 전압 조정기(108)가 동작하여야 한다.
따라서, 전압 조정기는 집적회로 디바이스(102)의 초기 파워-업 또는 POR 시에 항상 활성 상태에 있어야 한다. 이는, 연결부들(122 및 124)로부터 들어오는 전압을 저전압 비휘발성 메모리(104)와, 저전압 코어 로직 및 다른 저전압 회로들(106)에 전원공급하는데 안전한 값으로 능동적으로 조정하도록 신호 라인(112)으 로 전압 조정기(108)에 신호하는 POR 회로(110)에 의해 달성될 수 있다. 일단 비휘발성 메모리(104)와, 저전압 코어 로직 및 다른 저전압 회로들(106)이 안정화되면, 전압 조정기(108)가 계속 활성상태여야 하는지 아니면 이제는 바이패스될 수 있는지를 결정하기 위해 비휘발성 메모리(104)의 비트(들)이 판독될 수 있다. 이러한 목적과 집적회로 디바이스(102)의 다양한 회로들간의 다른 추가적인 제어 및 정보를 위해서 다양한 제어 라인들(114,116,120)이 사용될 수 있다.
도 2는 본 발명의 일실시예에 따른 도 1의 집적회로 디바이스의 스타트-업 상태도이다. 상태(252)는 파워-온 리셋에서의 초기 상태이다. 상태(254)는 파워-온 타이머 리셋이 해제된 후이다. 상태(256)는 파워 안정화 타이머를 시작한다. 상태(258)는 전압 조정기(108) 출력이 안정화되었음을 나타낸다. 상태(260)는 비휘발성 메모리(110) 비트(들), 예를 들어 구성 퓨즈(들)이 유효한지를 판단하고 상기 비트(들)의 로직 상태로부터 전압 조정기(108)가 디스에이블(바이패스) 모드(선택해제)로 절환할지 아니면 인에이블 모드로 남을지, 예를 들어 저전압 비휘발성 메모리(104)와, 저전압 코어 로직 및 다른 저전압 회로들(106)을 위한 저전압으로 고전압을 제한하기 위해 선택되어 동작가능한 상태로 남을지를 제어한다.
구성 퓨즈(들)이 비휘발성 메모리로 사용되고 어떤 비휘발성 메모리(예를 들면, EEPROM, 플래시 메모리 등)도 구성 퓨즈(들) 대신 또는 이와 함께 이 용도에 사용될 수 있다는 것은 본 발명의 범위내에 있다.
본 발명이 특정 실시예를 참조하여 특별히 도시되고 설명되었지만, 이러한 참조는 본 발명의 한정을 내포하지 않고 이러한 한정을 의미하지도 않는다. 개시된 본 발명은 이 기술분야의 당업자에 의해 형태와 기능에 있어서 수정물, 대체물, 및 등가물이 고려될 수 있다. 본 발명의 도시되고 설명된 실시예들은 단지 예로서, 본 발명의 범위를 한정하지 않는다.

Claims (15)

  1. 내부 전압 조정기와 비휘발성 메모리를 갖는 집적회로 디바이스로서,
    전압 조정기;
    POR 회로;
    비휘발성 메모리; 및
    저전압 코어 로직을 포함하고,
    상기 집적회로 디바이스의 초기 스타트-업 또는 상기 POR 회로로부터의 신호시 상기 전압 조정기는 상기 비휘발성 메모리와 상기 저전압 코어 로직으로의 저전압 출력을 조정하고, 상기 비휘발성 메모리의 다음 판독시 활성 상태로 남을지 또는 상기 전압 조정기가 상기 전원 전압을 바꾸지 않고 입력 전원 전압을 통해 출력으로 통과하는 바이패스 모드가 될 것인지를 결정하는 것을 특징으로 하는 집적회로 디바이스.
  2. 제1항에 있어서,
    상기 저전압은 제1 전압인 것을 특징으로 하는 집적회로 디바이스.
  3. 제2항에 있어서,
    상기 고전압은 상기 제1 전압보다 큰 제2 전압인 것을 특징으로 하는 집적 회로 디바이스.
  4. 제1항에 있어서,
    상기 비휘발성 메모리는 EEPROM인 것을 특징으로 하는 집적회로 디바이스.
  5. 제1항에 있어서,
    상기 비휘발성 메모리는 플래시 메모리인 것을 특징으로 하는 집적회로 디바이스.
  6. 제1항에 있어서,
    상기 비휘발성 메모리는 복수의 프로그램가능 퓨즈 링크들인 것을 특징으로 하는 집적회로 디바이스.
  7. 제1항에 있어서,
    상기 POR 회로는 상기 전원 전압을 모니터링하고, 소정의 최소값 이하이면 상기 집적회로 디바이스의 POR을 야기하는 것을 특징으로 하는 집적회로 디바이스.
  8. 제1항에 있어서,
    상기 비휘발성 메모리는 상기 전압 조정기가 동작하도록 프로그램되는 것을 특징으로 하는 집적회로 디바이스.
  9. 제1항에 있어서,
    상기 비휘발성 메모리는 상기 전압 조정기가 상기 바이패스 모드가 되도록 프로그램되는 것을 특징으로 하는 집적회로 디바이스.
  10. 제1항에 있어서,
    상기 전압 조정기는 상기 집적회로 디바이스가 고전력 모드에 있을 때 인에이블되는 것을 특징으로 하는 집적회로 디바이스.
  11. 제1항에 있어서,
    상기 전압 조정기는 상기 집적회로 디바이스가 저전력 모드에 있을 때 디스에이블되는 것을 특징으로 하는 집적회로 디바이스.
  12. 제1항에 있어서,
    상기 집적회로 디바이스는 마이크로컨트롤러인 것을 특징으로 하는 집적회로 디바이스.
  13. 제1항에 있어서,
    상기 집적회로 디바이스는 마이크로프로세서, DSP, ASIC, 및 PLA로 이루어진 그룹에서 선택되는 것을 특징으로 하는 집적회로 디바이스.
  14. 집적회로 디바이스의 내부 전압 조정기를 제어하기 위한 방법으로서,
    상기 집적회로 디바이스에 전압 조정기를 제공하는 단계;
    상기 집적회로 디바이스의 초기 스타트-업 동안 상기 전압 조정기를 인에이블시키는 단계;
    조정된 저전압을 상기 집적회로 디바이스의 상기 전압 조정기에서 비휘발성 메모리 및 저전압 회로들로 공급하는 단계; 및
    상기 전압 조정기를 인에블된 상태로 유지하거나 또는 디스에이블 및 바이패스할 것인지를 결정하기 위해 상기 비휘발성 메모리를 판독하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서,
    상기 집적회로 디바이스의 POR 동안 상기 전압 조정기를 인에이블시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020097024902A 2007-05-04 2008-05-02 집적회로 디바이스의 조정기 바이패스 스타트―업 KR20100017476A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US91596007P 2007-05-04 2007-05-04
US60/915,960 2007-05-04
US12/102,400 2008-04-14
US12/102,400 US20080273391A1 (en) 2007-05-04 2008-04-14 Regulator Bypass Start-Up in an Integrated Circuit Device

Publications (1)

Publication Number Publication Date
KR20100017476A true KR20100017476A (ko) 2010-02-16

Family

ID=39939402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024902A KR20100017476A (ko) 2007-05-04 2008-05-02 집적회로 디바이스의 조정기 바이패스 스타트―업

Country Status (6)

Country Link
US (1) US20080273391A1 (ko)
EP (1) EP2145334A1 (ko)
KR (1) KR20100017476A (ko)
CN (1) CN101675477A (ko)
TW (1) TW200912946A (ko)
WO (1) WO2008137707A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10111729B1 (en) * 2007-03-14 2018-10-30 Orthoaccel Technologies, Inc. Night time orthodontics
US9943380B2 (en) * 2007-03-14 2018-04-17 Orthoaccel Technologies, Inc. Vibrating orthodontic remodelling device
US20150079533A1 (en) * 2007-07-05 2015-03-19 Orthoaccel Technologies Inc. Software to control vibration
US7750694B1 (en) * 2008-11-11 2010-07-06 Altera Corporation Power on reset circuitry for manufacturability and security using a fuse
US8717093B2 (en) * 2010-01-08 2014-05-06 Mindspeed Technologies, Inc. System on chip power management through package configuration
US8729950B2 (en) * 2012-05-30 2014-05-20 Fairchild Semiconductor Corporation High voltage clamp circuit
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
CN103345288B (zh) * 2013-06-19 2015-09-16 天津大学 大摆幅输入的线性稳压电源电路
US20240063715A1 (en) * 2022-08-16 2024-02-22 Apple Inc. Merged Power Delivery

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212067B2 (en) * 2003-08-01 2007-05-01 Sandisk Corporation Voltage regulator with bypass for multi-voltage storage system
KR100884235B1 (ko) * 2003-12-31 2009-02-17 삼성전자주식회사 불휘발성 메모리 카드
JP4607608B2 (ja) * 2005-02-04 2011-01-05 株式会社東芝 半導体集積回路

Also Published As

Publication number Publication date
TW200912946A (en) 2009-03-16
WO2008137707A1 (en) 2008-11-13
CN101675477A (zh) 2010-03-17
US20080273391A1 (en) 2008-11-06
EP2145334A1 (en) 2010-01-20

Similar Documents

Publication Publication Date Title
KR20100017476A (ko) 집적회로 디바이스의 조정기 바이패스 스타트―업
KR101659094B1 (ko) 유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로
KR101035232B1 (ko) 충전제어용 반도체 집적회로
EP1843162B1 (en) Semiconductor device card
US7480125B2 (en) Constant voltage circuit, system power device and method of controlling system power device
KR101987316B1 (ko) 전지 보호 회로, 전지 보호 장치 및 전지 팩
US6518823B1 (en) One-time programmable logic device
KR20160079628A (ko) 2차전지 보호 회로, 2차전지 보호 장치, 전지팩 및 데이터 기입 방법
JPH10206472A (ja) 自動範囲決定低電圧検出回路
WO2010140322A1 (ja) 半導体集積回路
KR101483679B1 (ko) 내부 조정기와 외부 필터／안정화 캐패시터의 연결 및 그들 사이의 전류서지의 방지를 위한 사용자 선택가능 핀
US6495994B1 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
JP5806972B2 (ja) 出力ドライバ回路
JP4435597B2 (ja) 電源供給装置
KR102322489B1 (ko) 과전류 보호 회로 및 이를 이용한 과전류 보호 방법
US20100115297A1 (en) Circuit, method for operating a circuit, and use
JP2009071373A (ja) 車載用信号入力回路
JP2016086640A (ja) 電池保護回路、電池保護装置、電池パック及び電池保護ｉｃ
JP2004248415A (ja) スイッチ回路
JP5482419B2 (ja) レギュレータ用半導体集積回路
JP2024014430A (ja) 半導体装置、システム
EP1062586A1 (en) Circuit for powering down unused configuration bits to minimize power consumption
US9336896B1 (en) System and method for voltage regulation of one-time-programmable (OTP) memory programming voltage
KR100560754B1 (ko) 플래쉬 메모리의 리셋 안정화 회로
KR100373100B1 (ko) Ｃｐｕ의 전원공급시스템 및 그 전원공급방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid