KR20100008686A - Printed circuit board and method for manufacturing the same - Google Patents

Printed circuit board and method for manufacturing the same Download PDF

Info

Publication number
KR20100008686A
KR20100008686A KR1020080069274A KR20080069274A KR20100008686A KR 20100008686 A KR20100008686 A KR 20100008686A KR 1020080069274 A KR1020080069274 A KR 1020080069274A KR 20080069274 A KR20080069274 A KR 20080069274A KR 20100008686 A KR20100008686 A KR 20100008686A
Authority
KR
South Korea
Prior art keywords
insulator
printed circuit
circuit board
circuit pattern
forming
Prior art date
Application number
KR1020080069274A
Other languages
Korean (ko)
Other versions
KR101480557B1 (en
Inventor
황정호
이성규
박진형
이은정
정은용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20080069274A priority Critical patent/KR101480557B1/en
Publication of KR20100008686A publication Critical patent/KR20100008686A/en
Application granted granted Critical
Publication of KR101480557B1 publication Critical patent/KR101480557B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/142Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to increase the degree of freedom of circuit pattern configuration by supplying a manufacturing method which can serially connect wires between layers. CONSTITUTION: Conductive rods(121,122), first circuit patterns(131,132) connected to the conductive load are formed on one side of a base. An insulator(140) is formed on one side of the base. Second circuit patterns(151,152) connected to the conductive load are formed on one side of the insulator. In the insulator, the base is removed. The first and the second circuit pattern are formed by lithography. The second circuit pattern is embedded in the insulator. The conductive load and the second circuit pattern are connected to the connecting members(161,162) of the conductive material.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}Printed circuit board and its manufacturing method {PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 양면 또는 다층 구조를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board having a double-sided or multi-layered structure and a method of manufacturing the same.

인쇄회로기판(Printed Circuit Board, PCB)은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 다양한 기능을 갖는 인쇄회로기판이 제조되고 있으며, 이들의 일 예로서 램(Ram), 메인보드, 랜 카드 등을 들 수 있다.Printed Circuit Boards (PCBs) are components that are wired and integrated so that various devices can be mounted or electrical connections between them. BACKGROUND ART With the development of technology, printed circuit boards having various shapes and various functions have been manufactured, and examples thereof include a RAM, a main board, and a LAN card.

정보통신의 급속한 발전으로 휴대 단말기, 노트북 컴퓨터 등의 전자기기에는 소형화, 경량화, 고속화가 요구되고 있으며, 이러한 요구를 실현하기 위해서는 이들에 실장되는 전자부품의 소형화 및 고집적화가 필요한 실정이다.Due to the rapid development of information and communication, electronic devices such as portable terminals and notebook computers are required to be miniaturized, light weighted, and high speeded. In order to realize such demands, miniaturization and high integration of electronic components mounted thereon are required.

이를 위하여 인쇄회로기판은 양면에 회로패턴을 갖는 양면 구조 또는 복수의 레이어에 의해 형성되는 다층(multi-layer) 구조를 갖도록 제조되고 있다.To this end, a printed circuit board is manufactured to have a double-sided structure having a circuit pattern on both sides or a multi-layered structure formed by a plurality of layers.

도 1a 내지 1d는 다층 인쇄회로기판의 일반적인 제조방법을 나타내는 도면들이다.1A to 1D are views illustrating a general manufacturing method of a multilayer printed circuit board.

도 1a는 동박 적층판(10)을 마련하는 단계를 나타내고 있다. 동박 적층판(10)은 절연부재(11)의 양면에 동박(12)가 적층된 구조를 가진다. 여기서 절연부재(11)는 에폭시 수지, 페놀 수지 등의 재질로 형성될 수 있다.1A has shown the step of providing the copper foil laminate 10. The copper foil laminated plate 10 has a structure in which copper foil 12 is laminated on both surfaces of the insulating member 11. Here, the insulating member 11 may be formed of a material such as epoxy resin, phenol resin, and the like.

도 1b는 동박 적층판(10)에 비아홀(13)을 형성하는 단계를 나타낸다. 비아홀(13)은 동박 적층판(10)을 관통하도록 형성되며, 기계 또는 레이저 드릴링을 통하여 형성될 수 있다.1B illustrates a step of forming the via holes 13 in the copper foil laminate 10. The via hole 13 is formed to penetrate the copper foil laminate 10, and may be formed by mechanical or laser drilling.

비아홀(13)의 내벽에 도금층(13a)을 형성시키고, 동박(12)을 에칭하여 회로패턴(14)을 형성한다. The plating layer 13a is formed on the inner wall of the via hole 13, and the copper foil 12 is etched to form the circuit pattern 14.

도 1c는 절연부재(11)의 양면에 복수의 절연층(16a,16b)을 적층시키는 단계를 나타낸다. 비아홀(13)의 내부를 도전성 충전제(15)로 채우고, 절연부재(11)의 상면에 한 쌍의 절연층(16a.16b)를 적층한다. 여기서 절연층(16a.16b)의 외면에는 동박(17a,17b)이 코팅되어 있다. 동박(17a,17b)의 일 영역을 에칭하여 절연층(16a,16b)의 일 영역을 노출시킨다. 1C illustrates a step of stacking a plurality of insulating layers 16a and 16b on both sides of the insulating member 11. The inside of the via hole 13 is filled with the conductive filler 15, and a pair of insulating layers 16a and 16b are laminated on the upper surface of the insulating member 11. Here, copper foils 17a and 17b are coated on the outer surface of the insulating layers 16a and 16b. One region of the copper foils 17a and 17b is etched to expose one region of the insulating layers 16a and 16b.

도 1d와 같이, 절연층(16a,16b)의 노출된 영역에 드릴링을 수행하여 비아홀(19a,19b)를 형성시킨다. 여기서, 비아홀(19a,19b)의 내면에 도금층(20a,20b)를 형성시켜 절연부재(11)의 회로패턴(14)와 절연층(16a.16b)의 동박(17a,17b)을 연결시킨다.As shown in FIG. 1D, drilling is performed in the exposed areas of the insulating layers 16a and 16b to form the via holes 19a and 19b. Here, plating layers 20a and 20b are formed on inner surfaces of the via holes 19a and 19b to connect the circuit pattern 14 of the insulating member 11 and the copper foils 17a and 17b of the insulating layers 16a and 16b.

다음으로, 동박(17a,17b)를 에칭하여 원하는 형태의 회로패턴(18a,18b)을 형성시킨다. 절연층(16a,16b)의 외면에 솔더 레지스트가 추가적으로 도포될 수 있다.Next, the copper foils 17a and 17b are etched to form circuit patterns 18a and 18b of desired shapes. Solder resists may be additionally applied to the outer surfaces of the insulating layers 16a and 16b.

상기와 같이 구성되는 다층 인쇄회로기판은 절연부재(11)의 비아홀(13)과, 절연층(16a,16b)의 비아홀(19a,19b)의 위치 결정에 있어 제한을 받게 된다. 즉, 절연부재(11)의 비아홀(13) 상부 또는 하부에 절연층(16a,16b)의 비아홀(19a,19b)을 수직으로 형성시킬 수 없는 구조로 되어 있기 때문에, 절연부재(11)의 비아홀(13)과 절연층(16a,16b)의 비아홀(19a,19b)은 일정 간격 이격되어 위치한다.The multilayer printed circuit board configured as described above is limited in the positioning of the via hole 13 of the insulating member 11 and the via holes 19a and 19b of the insulating layers 16a and 16b. That is, since the via holes 19a and 19b of the insulating layers 16a and 16b cannot be formed vertically in the upper or lower portion of the via hole 13 of the insulating member 11, the via hole of the insulating member 11 is formed. 13 and the via holes 19a and 19b of the insulating layers 16a and 16b are spaced apart from each other by a predetermined interval.

이러한 구조는 다층 인쇄회로기판의 고밀도화에 역행하며, 인쇄회로기판이 갖는 회로구성의 자유도를 저하시킨다. This structure counters the increase in density of the multilayer printed circuit board, and reduces the degree of freedom in circuit configuration of the printed circuit board.

또한, 인쇄회로기판의 소형화, 경박화 추세에 따라, 보다 얇은 두께의 인쇄회로기판을 제조할 수 있는 기술이 개발되고 있다. 그러나, 인쇄회로기판의 두께가 얇아짐에 따라, 비아홀(13,19a,19b)들의 깊이 또한 감소하고 있으며, 비아홀(13,19a,19b)의 내벽에 도금층(13a,20a,20b)을 형성시키는 것이 기술적으로 어려워지는 문제점이 있다.In addition, according to the trend of miniaturization and thinning of printed circuit boards, a technology for manufacturing a printed circuit board having a thinner thickness has been developed. However, as the thickness of the printed circuit board becomes thinner, the depths of the via holes 13, 19a, and 19b also decrease, and the plating layers 13a, 20a, and 20b are formed on the inner walls of the via holes 13, 19a, and 19b. There is a problem that it is technically difficult.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 비아홀에 도금층을 형성할 수 없는 얇은 두께의 인쇄회로기판에 있어서도 기판의 양면에 형성된 회로패턴들을 연결할 수 있는 새로운 구조를 제공하기 위한 것이다.The present invention is to solve the above problems, to provide a new structure that can connect the circuit patterns formed on both sides of the substrate even in a thin thickness printed circuit board that can not form a plating layer in the via hole.

또한, 본 발명은 다층 인쇄회로기판의 층간 배선 연결을 직렬로 연결시키는 인쇄회로기판의 구조 및 그 제조방법을 제공하기 위한 것이다.In addition, the present invention is to provide a structure of a printed circuit board and a method of manufacturing the same for connecting the interlayer wiring connection of the multilayer printed circuit board in series.

상기한 과제를 실현하기 위해 본 발명은 베이스의 일면에 도전성 로드와, 상기 도전성 로드에 연결되는 제1회로패턴을 형성시키는 제1패터닝 단계와, 상기 베이스의 일면에 절연체를 형성시키는 절연체 형성 단계와, 상기 절연체의 일면에 상기 도전성 로드와 연결되는 제2회로패턴을 형성시키는 제2패터닝 단계, 및 상기 절연체에서 상기 베이스를 제거하는 베이스 제거 단계를 포함하는 인쇄회로기판의 제조방법을 개시한다.In order to achieve the above object, the present invention provides a method for forming a conductive rod and a first circuit pattern connected to the conductive rod, and an insulator forming step of forming an insulator on one surface of the base. And a second patterning step of forming a second circuit pattern connected to the conductive rod on one surface of the insulator, and a base removing step of removing the base from the insulator.

상기 제2회로패턴은 상기 절연체에 매립되도록 형성될 수 있다.The second circuit pattern may be formed to be embedded in the insulator.

상기 제2패터닝 단계는 도전성 재질의 연결부재에 의해 상기 도전성 로드와 제2회로패턴을 연결하는 회로연결 단계를 더 포함할 수 있다.The second patterning step may further include a circuit connection step of connecting the conductive rod and the second circuit pattern by a connection member made of a conductive material.

상기 회로연결 단계는 상기 도전성 로드와 제2회로패턴 사이의 영역에 개구부를 형성시키는 단계와, 상기 개구부에 상기 연결부재를 형성시키는 단계를 포함할 수 있다.The circuit connecting step may include forming an opening in an area between the conductive rod and the second circuit pattern, and forming the connecting member in the opening.

본 발명에 의한 인쇄회로기판의 제조방법은 상기 절연부재의 일면에 상기 제1패터닝 단계, 상기 절연제 형성 단계, 및 상기 제2패터닝 단계를 적어도 하나 이상 수행하여 다층 인쇄회로기판을 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a printed circuit board according to the present invention includes forming a multilayer printed circuit board by performing at least one of the first patterning step, the insulating material forming step, and the second patterning step on one surface of the insulating member. It may further include.

한편, 본 발명은 양면에 제1 및 제2회로패턴이 형성되는 절연체와, 상기 제1회로패턴에 연결되며 상기 절연체를 관통하도록 배치되는 도전성 로드, 및 상기 도전성 로드와 상기 제2회로패턴의 사이에 형성된 개구부에 배치되며 상기 도전성 로드와 상기 제2회로패턴을 연결하는 연결부재를 포함하는 인쇄회로기판을 개시한다.Meanwhile, the present invention provides an insulator having first and second circuit patterns formed on both surfaces thereof, a conductive rod connected to the first circuit pattern and disposed to penetrate the insulator, and between the conductive rod and the second circuit pattern. Disclosed is a printed circuit board disposed in an opening formed in an opening, the printed circuit board including a connecting member connecting the conductive rod and the second circuit pattern.

상기 절연체는 복수의 층을 이루도록 구성되며, 상기 각 층에 배치된 도전성 로드는 층간에 배치된 회로패턴들을 도통시키도록 구성될 수 있다.The insulator may be configured to form a plurality of layers, and the conductive rods disposed in each layer may be configured to conduct circuit patterns disposed between the layers.

본 발명은 도전성 로드에 의해 기판 양면의 회로패턴을 연결시키는 구조를 가지는 바, 비아홀에 도금층을 형성할 수 없는 얇은 두께의 인쇄회로기판에 있어서도 상기 회로패턴들을 연결할 수 있는 구조를 제공한다.The present invention has a structure in which circuit patterns on both sides of a substrate are connected by conductive rods, thereby providing a structure in which the circuit patterns can be connected even in a printed circuit board having a thin thickness in which a plating layer cannot be formed in a via hole.

또한, 본 발명은 회로패턴 상에 별도의 패드를 형성시키지 않고, 회로패턴 상에 직접 전자소자를 실장시킬 수 있는 구조를 제공한다.In addition, the present invention provides a structure in which an electronic device can be directly mounted on a circuit pattern without forming a separate pad on the circuit pattern.

또한, 본 발명은 다층 인쇄회로기판의 층간 배선 연결을 직렬로 연결시키는 인쇄회로기판의 구조 및 그 제조방법을 제공함으로써, 보다 넒은 전자소자 및 회로 태턴 영역을 제공함과 아울러 회로패턴 구성의 자유도를 증가시킨다.In addition, the present invention provides a structure of a printed circuit board and a method of manufacturing the same by connecting the interlayer wiring connection of the multilayer printed circuit board in series, thereby providing a wider electronic device and circuit taton area and increasing the degree of freedom of circuit pattern construction. Let's do it.

이하, 본 발명에 관련된 인쇄회로기판의 제조방법에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하에서 설명되는 도면에 나타내어진 구성요소들은 보다 명확한 설명을 위하여 과장되어 도시된 것이다.Hereinafter, a method of manufacturing a printed circuit board according to the present invention will be described in more detail with reference to the accompanying drawings. The components shown in the drawings described below are exaggerated for clarity.

도 2a 내지 2f는 본 발명의 일실시예와 관련된 인쇄회로기판의 제조과정을 순차적으로 나타낸 단면도들이다.2A through 2F are cross-sectional views sequentially illustrating a manufacturing process of a printed circuit board according to an exemplary embodiment of the present invention.

도 2a는 베이스(110)의 일면에 도전성 로드(121,122)와, 제1회로패턴(131,132)을 형성시키는 제1패터닝 단계를 나타낸다.2A illustrates a first patterning step of forming conductive rods 121 and 122 and first circuit patterns 131 and 132 on one surface of the base 110.

베이스(110)는 본 단계의 이후의 단계에서 제거 가능한 재질로 구성될 수 있다. 예를 들면, 베이스(110)의 일예로서 물, 수용액, 또는 특정 성분의 용액에 용해되거나, 물리적으로 박리 가능한 재질이 사용될 수 있다. The base 110 may be made of a material that can be removed in a later step of the present step. For example, as an example of the base 110, a material dissolved in water, an aqueous solution, or a solution of a specific component or physically peelable may be used.

그리고, 베이스(110)는 빛에 의하여 제거될 수 있는 물질이 사용될 수 있으며, 그 일예로서, 자외선, X-선 등의 특정 파장을 가진 빛에 의해 접착력을 상실하거나 기체로 분해되는 재질이 사용될 수 있다.In addition, the base 110 may be a material that can be removed by light. For example, a material that loses adhesive strength or decomposes into gas may be used by light having a specific wavelength such as ultraviolet rays or X-rays. have.

도전성 로드(121,122)와 제1회로패턴(131,132)는 도전성 재질로 형성되며, 예를 들어 구리 또는 구리 합금 등의 재질로 형성될 수 있다. 도전성 로드(121,122)는 베이스(110)의 일면에 수직한 방향을 길이 방향으로 가질 수 있다. 도전성 로드(121,122)와 제1회로패턴(131,132)은 리소그라피(lithography), 프린팅, 도금 등의 공정을 통해 형성될 수 있다.The conductive rods 121 and 122 and the first circuit patterns 131 and 132 may be formed of a conductive material, for example, copper or a copper alloy. The conductive rods 121 and 122 may have a direction perpendicular to one surface of the base 110 in the length direction. The conductive rods 121 and 122 and the first circuit patterns 131 and 132 may be formed through a process such as lithography, printing, or plating.

여기서, 제1회로패턴(131,132)은 도전성 로드(121,122)에 전기적으로 연결되도록 형성된다. 제1회로패턴(131,132)은 도전성 로드(121,122)가 형성된 상태에서 도전성 로드(121,122)와 연결되도록 패터닝되거나, 도전성 로드(121,122)의 형성과 동시에 패터닝될 수 있다. Here, the first circuit patterns 131 and 132 are formed to be electrically connected to the conductive rods 121 and 122. The first circuit patterns 131 and 132 may be patterned to be connected to the conductive rods 121 and 122 while the conductive rods 121 and 122 are formed, or may be patterned at the same time as the conductive rods 121 and 122 are formed.

도 2b는 베이스의 일면에 절연체를 형성시키는 절연체 형성 단계를 나타낸다.2B illustrates an insulator formation step of forming an insulator on one surface of the base.

절연체(140)는 인쇄회로기판의 층간 절연을 위해 절연 재질로 형성되며, 그 일예로서, 유리 섬유가 포함된 에폭시 수지, 페놀 수지 등을 들 수 있다. 절연체(140)는 층간 절연의 가능 뿐만 아니라, 인쇄회로기판의 외관을 형성하며, 인쇄회로기판에 내구력을 제공하는 기초부재로서의 기능을 한다.The insulator 140 is formed of an insulating material for interlayer insulation of a printed circuit board. Examples of the insulator 140 may include an epoxy resin, a phenol resin, or the like including glass fibers. The insulator 140 not only enables interlayer insulation, but also forms an appearance of a printed circuit board and functions as a base member that provides durability to the printed circuit board.

도 2a의 상태에서 액체 상태의 절연체(140)를 베이스(110)의 상면에 배치시킨 후, 절연체(140)를 냉각시켜 경화시킨다. 그리고, 절연체(140)의 상면에 제2회로패턴(151,152)을 형성시키는 제2패터닝 단계를 수행한다.After the insulator 140 in the liquid state is disposed on the upper surface of the base 110 in the state of FIG. 2A, the insulator 140 is cooled and cured. In addition, a second patterning step of forming second circuit patterns 151 and 152 on the upper surface of the insulator 140 is performed.

제2회로패턴(151,152)은 제1회로패턴(131,132)과 마찬가지도 도전성 재질, 예를 들어 구리 또는 구리 합금의 재질로 형성될 수 있으며, 리소그라피(lithography), 프린팅, 도금 등의 공정을 통해 형성될 수 있다.The second circuit patterns 151 and 152 may be formed of a conductive material, for example, copper or a copper alloy, similarly to the first circuit patterns 131 and 132, and may be formed through a process such as lithography, printing, or plating. Can be.

제2회로패턴(151,152)은 패터닝시 절연체(140) 상에 매립되도록 형성될 수 있다. 제2회로패턴(151,152)은 절연체(140)가 완전히 경화되지 않은 상태에서 프레스(press)되어 절연체(140)의 내부로 매립된다. 제1회로패턴(131,132) 및 제2회로패턴(151,152)이 절연체(140)에 매립되어 형성됨으로써 인쇄회로기판의 두께를 보다 슬림하게 구현할 수 있다.The second circuit patterns 151 and 152 may be formed to be buried on the insulator 140 during patterning. The second circuit patterns 151 and 152 are pressed in a state where the insulator 140 is not completely cured and is embedded in the insulator 140. Since the first circuit patterns 131 and 132 and the second circuit patterns 151 and 152 are embedded in the insulator 140, the thickness of the printed circuit board may be more slim.

도 2c 및 2d는 도전성 로드와 제2회로패턴을 연결하는 회로연결 단계를 나타낸다.2C and 2D illustrate a circuit connection step of connecting the conductive rod and the second circuit pattern.

도 2c와 같이, 도전성 로드(121,122)와 제2회로패턴(151,152)의 사이 영역에 개구부(121a,122a) 형성시킬 수 있다. 개구부(121a,122a)는 도전성 로드(121,122) 일부 영역과 절연체(140)의 일부 영역이 제거되어 형성될 수 있다. As illustrated in FIG. 2C, openings 121a and 122a may be formed in a region between the conductive rods 121 and 122 and the second circuit patterns 151 and 152. The openings 121a and 122a may be formed by removing partial regions of the conductive rods 121 and 122 and partial regions of the insulator 140.

개구부(121a,122a)는 도전성 로드(121,122)와 제2회로패턴(151,152)을 연결하기 위한 영역을 한정하기 위한 것으로서, 제2회로패턴(151,152)의 위치, 형태, 제2회로패턴(151,152)과 도전성 로드(121,122)와의 배치 관계 등에 따라 다양한 형태를 가질 수 있다. The openings 121a and 122a are used to define an area for connecting the conductive rods 121 and 122 and the second circuit patterns 151 and 152. The openings 121a and 122a are positions and shapes of the second circuit patterns 151 and 152 and the second circuit patterns 151 and 152. And the arrangement of the conductive rods 121 and 122 may have various forms.

개구부(121a,122a)는 제거하고자 하는 영역이 패터닝된 포토 마스크(photo mask)를 이용하여 형성될 수 있다. 포토 마스크가 배치된 절연체(140)에 빛을 조사한 후, 에칭액을 이용하여 패터닝된 영역을 에칭하면 해당 영역에 개구부(121a,122a)가 형성된다.The openings 121a and 122a may be formed using a photo mask in which a region to be removed is patterned. After irradiating light to the insulator 140 on which the photomask is disposed, when the patterned region is etched using the etching solution, openings 121a and 122a are formed in the region.

도 2d와 같이, 개구부(121a,122a)에 도전성 재질의 연결부재(161,162)를 형성시킨다. 연결부재(161,162)는 구리 또는 구리 합금 등의 도전성 재질로 형성되며, 도금 또는 프린팅(printing)에 의해 개구부(121a,122a) 상에 형성될 수 있다.As shown in FIG. 2D, connection members 161 and 162 made of a conductive material are formed in the openings 121a and 122a. The connection members 161 and 162 may be formed of a conductive material such as copper or a copper alloy, and may be formed on the openings 121a and 122a by plating or printing.

연결부재(161,162)는 개구부(121a,122a)의 내부에 개구부(121a,122a)의 형태에 대응되도록 형성된다. 즉, 개구부(121a,122a)는 연결부재(161,162)의 형태를 한정하게 된다.The connection members 161 and 162 are formed to correspond to the shape of the openings 121a and 122a in the openings 121a and 122a. That is, the openings 121a and 122a define the shape of the connecting members 161 and 162.

도전성 로드(121,122)와 제2회로패턴은 연결부재(161,162)에 의해 서로 전기적으로 연결되며, 이러한 구조에 의하여 절연체(140)의 양면에 배치된 제1회로패턴(131,132)과 제2회로패턴(151,152)은 서로 전기적으로 연결된다.The conductive rods 121 and 122 and the second circuit pattern are electrically connected to each other by the connecting members 161 and 162, and the first circuit patterns 131 and 132 and the second circuit patterns (131 and 132) disposed on both surfaces of the insulator 140 are thus formed. 151 and 152 are electrically connected to each other.

도 2e는 절연체에서 베이스를 제거하는 베이스 제거 단계를 나타낸다.2E illustrates a base removal step of removing a base from an insulator.

베이스(110)는 절연체에서 물리적으로 박리되어 제거되거나, 화학 물질에 반응하여 제거될 수 있다. 이에 따라 제1회로패턴(131,132) 및 도전성 로드(121,122)가 외부로 노출되게 된다.The base 110 may be physically peeled off from the insulator or removed in response to a chemical. Accordingly, the first circuit patterns 131 and 132 and the conductive rods 121 and 122 are exposed to the outside.

도 2f와 같이, 절연체(140)의 외면에는 솔더 레지스트층(171,172)이 추가로 적층될 수 있다. 솔더 레지스트층(171,172)은 제1회로패턴(131,132)과 제2회로패턴(151,152)이 산화되는 것을 방지하거나, 전자소자의 실장시 제1회로패턴(131,132)과 제2회로패턴(151,152)이 이로부터 영향을 받는 것을 방지한다. 또한, 제1회로패턴(131,132)과 제2회로패턴(151,152)의 일면에는 전자소자들이 복수로 장착될 수 있다. As illustrated in FIG. 2F, solder resist layers 171 and 172 may be further stacked on the outer surface of the insulator 140. The solder resist layers 171 and 172 prevent oxidation of the first circuit patterns 131 and 132 and the second circuit patterns 151 and 152, or the first circuit patterns 131 and 132 and the second circuit patterns 151 and 152 when the electronic device is mounted. Prevent it from being affected. In addition, a plurality of electronic devices may be mounted on one surface of the first circuit patterns 131 and 132 and the second circuit patterns 151 and 152.

상기와 같은 공정에 의해 제조된 인쇄회로기판은 도 2f와 같이, 양면에 제1 회로패턴(131,132) 및 제2회로패턴(151,152)이 형성되는 절연체(140)와, 제1회로패턴(131,132)에 연결되며 절연체(140)를 관통하도록 배치되는 도전성 로드(151,152), 및 도전성 로드(151,152)와 제2회로패턴(151,152)의 사이에 형성된 개구부(121a,122a)에 배치되며 도전성 로드(151,152)와 제2회로패턴(151,152)을 연결하는 연결부재(161,162)를 포함한다.As shown in FIG. 2F, the printed circuit board manufactured by the above process includes an insulator 140 having first circuit patterns 131 and 132 and second circuit patterns 151 and 152 formed on both surfaces thereof, and first circuit patterns 131 and 132. Conductive rods 151 and 152 connected to the insulator 140 and disposed to penetrate the insulator 140, and openings 121a and 122a formed between the conductive rods 151 and 152 and the second circuit patterns 151 and 152, respectively. And connecting members 161 and 162 connecting the second circuit patterns 151 and 152.

본 발명은 연결부재(161,162)에 의해 도전성 로드(121,122)와 제2회로패턴(151,152)이 연결되는 구조를 가지므로, 제2회로패턴(151,152)의 일면에 별도의 패드를 형성시키지 않고, 제2회로패턴(151,152)의 일면에 직접 실장시킬 수 있다.The present invention has a structure in which the conductive rods 121 and 122 and the second circuit patterns 151 and 152 are connected by the connecting members 161 and 162, so that a separate pad is not formed on one surface of the second circuit patterns 151 and 152. It may be directly mounted on one surface of the two circuit patterns (151, 152).

도 3a 및 3b는 본 발명의 다른 실시예와 관련된 인쇄회로기판의 제조과정을 나타낸 단면도들이다.3A and 3B are cross-sectional views illustrating a manufacturing process of a printed circuit board according to another exemplary embodiment of the present invention.

본 실시예는 앞선 실시예의 도 2e의 상태에서 제1패터닝 단계, 절연제 형성 단계, 및 제2패터닝 단계 중 적어도 하나가 추가로 수행되어 다층 인쇄회로기판을 제조하는 것을 나타내고 있다. 이하의 설명에서는 앞선 실시예의 절연체(140)와 도전성 로드(121,122), 및 연결부재(161,162)를 각각 제1절연체(140)와 제1도전성 로드(121,122), 및 제1연결부재(161,162)라 지칭하기로 한다.This embodiment shows that at least one of the first patterning step, the insulation forming step, and the second patterning step is further performed in the state of FIG. 2E of the previous embodiment to manufacture the multilayer printed circuit board. In the following description, the insulator 140, the conductive rods 121 and 122, and the connecting members 161 and 162 of the previous embodiment are referred to as the first insulator 140, the first conductive rods 121 and 122, and the first connecting members 161 and 162, respectively. It will be referred to.

다층 인쇄회로기판의 제조공정에 대하여 상세히 설명하면, 도 2e의 상태에서 제1절연체(140)의 상면에 제2도전성 로드(123,124)를 형성시킨다. 여기서 제2도전성 로드(123,124)는 제1도전성 로드(121,122)와 동일한 위치에 형성될 수 있다. 이는 다층 인쇄회로기판의 층간 배선 연결을 직렬로 연결시킴으로써, 회로패턴의 배치 영역을 증가시킴과 아울러 회로구성의 자유도를 증가시키기 위함이다.The manufacturing process of the multilayer printed circuit board will be described in detail. In the state of FIG. 2E, the second conductive rods 123 and 124 are formed on the upper surface of the first insulator 140. Here, the second conductive rods 123 and 124 may be formed at the same position as the first conductive rods 121 and 122. This is to increase the degree of freedom of circuit configuration while increasing the arrangement area of the circuit pattern by connecting the interlayer wiring connections of the multilayer printed circuit board in series.

제2도전성 로드(123,124)를 형성한 후, 앞선 실시예와 동일한 방법으로 제2절연체(140)를 형성시킨다. 그리고, 제2절연체(141)의 상면에 제3회로패턴(153,154)을 형성시킨 후, 제2도전성 로드(123,124)와 제3회로패턴(153,154)을 연결하는 제2연결부재(163,164)를 형성시키면 도 3e의 상태가 된다. 이러한 공정은 앞선 실시예와 동일한 방식으로 이루어지는 바, 이에 대한 설명은 앞선 설명에 갈음하기로 한다.After the second conductive rods 123 and 124 are formed, the second insulator 140 is formed in the same manner as in the previous embodiment. After the third circuit patterns 153 and 154 are formed on the upper surface of the second insulator 141, second connection members 163 and 164 are formed to connect the second conductive rods 123 and 124 to the third circuit patterns 153 and 154. In this case, the state of FIG. 3E is obtained. This process is performed in the same manner as the previous embodiment, the description thereof will be replaced by the previous description.

도 3b와 같이, 제1절연체(140)의 하면에는 다른 하나의 절연체, 즉 제3절연체(142)가 추가로 형성될 수 있다.As shown in FIG. 3B, another insulator, that is, a third insulator 142 may be additionally formed on the bottom surface of the first insulator 140.

도 3a의 상태에서, 제1절연체(140)의 하면에 제3도전성 로드(125,126)를 형 성시킨 후, 제3절연체(142)를 추가로 형성시킨다. 여기서, 제1 내지 제3도전성 로드(121 내지 126)는 직렬로 배치되어 인쇄회로기판의 층간 배선을 직렬로 연결시킨다.In the state of FIG. 3A, after forming the third conductive rods 125 and 126 on the lower surface of the first insulator 140, the third insulator 142 is further formed. Here, the first to third conductive rods 121 to 126 are arranged in series to connect the interlayer wiring of the printed circuit board in series.

그리고, 제3절연체(142)의 하면에는 제4회로패턴(155,156)과, 제4회로패턴(155,156)과 제3도전성 로드(125,126)를 연결하기 위한 제3연결부재(165,166)가 추가로 형성될 수 있다. 제1 내지 제3연결부재(161 내지 166)에 의해 각 층의 회로패턴들이 전기적으로 연결될 수 있다.Further, third connection members 165 and 166 for connecting the fourth circuit patterns 155 and 156 and the fourth circuit patterns 155 and 156 and the third conductive rods 125 and 126 are further formed on the bottom surface of the third insulator 142. Can be. Circuit patterns of each layer may be electrically connected by the first to third connection members 161 to 166.

인쇄회로기판의 양면에는 앞선 실시예와 마찬가지로 솔더 레지스트층이 형성될 수 있으며, 회로패턴에는 전자소자들이 실장될 수 있다.Solder resist layers may be formed on both sides of the printed circuit board as in the previous embodiment, and electronic devices may be mounted on the circuit patterns.

이상의 설명에서는 3층을 갖는 다층 인쇄회로기판에 대하여 설명하였으나, 앞선 실시예의 공정들을 추가적으로 실시함에 따라 그 이상의 층을 갖는 다층 인쇄회로기판의 제조가 가능하다.In the above description, the multilayered printed circuit board having three layers has been described. However, the multilayered printed circuit board having more layers may be manufactured by additionally implementing the processes of the foregoing embodiments.

상기와 같이 설명된 인쇄회로기판의 제조과정은 설계 사양에 따라 상기 각 공정의 단계가 선택적으로 혼용되어 수행될 수도 있다. 따라서, 상기 공정들이 혼용되어 수행되는 과정을 통해 제조될 수 있는 인쇄회로기판의 구성들 또한 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 포함할 수 있다.The manufacturing process of the printed circuit board described above may be performed by selectively mixing the steps of each process according to design specifications. Therefore, configurations of a printed circuit board that can be manufactured through a process in which the above processes are mixed may also include various modifications within the scope of the technical idea of the present invention.

도 1a 내지 1d는 다층 인쇄회로기판의 일반적인 제조방법을 나타내는 도면들.1A to 1D are views illustrating a general manufacturing method of a multilayer printed circuit board.

도 2a 내지 2f는 본 발명의 일실시예와 관련된 인쇄회로기판의 제조과정을 순차적으로 나타낸 단면도들.2A through 2F are cross-sectional views sequentially illustrating a manufacturing process of a printed circuit board according to an exemplary embodiment of the present invention.

도 3a 및 3b는 본 발명의 다른 실시예와 관련된 인쇄회로기판의 제조과정을 나타낸 단면도들.3A and 3B are cross-sectional views illustrating a manufacturing process of a printed circuit board according to another exemplary embodiment of the present invention.

Claims (9)

베이스의 일면에 도전성 로드와, 상기 도전성 로드에 연결되는 제1회로패턴을 형성시키는 제1패터닝 단계;A first patterning step of forming a conductive rod and a first circuit pattern connected to the conductive rod on one surface of the base; 상기 베이스의 일면에 절연체를 형성시키는 절연체 형성 단계;An insulator forming step of forming an insulator on one surface of the base; 상기 절연체의 일면에 상기 도전성 로드와 연결되는 제2회로패턴을 형성시키는 제2패터닝 단계; 및A second patterning step of forming a second circuit pattern connected to the conductive rod on one surface of the insulator; And 상기 절연체에서 상기 베이스를 제거하는 베이스 제거 단계를 포함하는 인쇄회로기판의 제조방법A method of manufacturing a printed circuit board comprising a base removing step of removing the base from the insulator. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2회로패턴은 리소그라피(lithography)에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.Wherein the first and second circuit patterns are formed by lithography. 제1항에 있어서,The method of claim 1, 상기 제2회로패턴은 상기 절연체에 매립되도록 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.And the second circuit pattern is formed to be embedded in the insulator. 제1항에 있어서,The method of claim 1, 상기 제2패터닝 단계는 도전성 재질의 연결부재에 의해 상기 도전성 로드와 제2회로패턴을 연결하는 회로연결 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The second patterning step further comprises a circuit connection step of connecting the conductive rod and the second circuit pattern by a connection member of a conductive material. 제4항에 있어서, 상기 회로연결 단계는,The method of claim 4, wherein the circuit connection step, 상기 도전성 로드와 제2회로패턴 사이의 영역에 개구부를 형성시키는 단계; 및Forming an opening in an area between the conductive rod and the second circuit pattern; And 상기 개구부에 상기 연결부재를 형성시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.And forming the connection member in the opening. 제5항에 있어서,The method of claim 5, 상기 연결부재는 도금 또는 프린팅에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.The connecting member is a manufacturing method of a printed circuit board, characterized in that formed by plating or printing. 제1항에 있어서,The method of claim 1, 상기 절연부재의 일면에 상기 제1패터닝 단계, 상기 절연제 형성 단계, 및 상기 제2패터닝 단계를 적어도 하나 이상 수행하여 다층 인쇄회로기판을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method may further include forming a multi-layer printed circuit board by performing at least one of the first patterning step, the insulating material forming step, and the second patterning step on one surface of the insulating member. Manufacturing method. 양면에 제1 및 제2회로패턴이 형성되는 절연체;An insulator having first and second circuit patterns formed on both surfaces thereof; 상기 제1회로패턴에 연결되며, 상기 절연체를 관통하도록 배치되는 도전성 로드; 및A conductive rod connected to the first circuit pattern and disposed to penetrate the insulator; And 상기 도전성 로드와 상기 제2회로패턴의 사이에 형성된 개구부에 배치되며,상기 도전성 로드와 상기 제2회로패턴을 연결하는 연결부재를 포함하는 인쇄회로기판.A printed circuit board disposed in an opening formed between the conductive rod and the second circuit pattern, the connection member connecting the conductive rod and the second circuit pattern. 제8항에 있어서,The method of claim 8, 상기 절연체는 복수의 층을 이루도록 구성되며, 상기 각 층에 배치된 도전성 로드는 층간에 배치된 회로패턴들을 도통시키도록 구성되는 것을 특징으로 하는 인쇄회로기판.The insulator is configured to form a plurality of layers, and the conductive rod disposed in each layer is configured to conduct the circuit patterns disposed between the layers.
KR20080069274A 2008-07-16 2008-07-16 Printed circuit board and method for manufacturing the same KR101480557B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080069274A KR101480557B1 (en) 2008-07-16 2008-07-16 Printed circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080069274A KR101480557B1 (en) 2008-07-16 2008-07-16 Printed circuit board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100008686A true KR20100008686A (en) 2010-01-26
KR101480557B1 KR101480557B1 (en) 2015-01-08

Family

ID=41817267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080069274A KR101480557B1 (en) 2008-07-16 2008-07-16 Printed circuit board and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101480557B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898850B2 (en) * 2002-08-06 2005-05-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing circuit board and communication appliance
KR100802621B1 (en) 2006-07-10 2008-02-14 엘지전자 주식회사 Printed circuit board and method for shaping via of printed circuit board
KR101173316B1 (en) * 2006-07-10 2012-08-10 엘지이노텍 주식회사 Method for manufacturing printed circuit board and printed circuit board manufactured by the same
KR101241690B1 (en) * 2006-11-17 2013-03-08 엘지이노텍 주식회사 Method for manufacturing printed circuit board and printed circuit board manufactured by the same

Also Published As

Publication number Publication date
KR101480557B1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
TWI478640B (en) Printed circuit board and method for manufacturing same
JP2009260204A (en) Printed circuit board and method of manufacturing the same
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
KR100832650B1 (en) Multi layer printed circuit board and fabricating method of the same
KR101089986B1 (en) Carrier substrate, fabricating method of the same, printed circuit board and fabricating method using the same
KR100704920B1 (en) Pcb and it's manufacturing method used bump board
TWI636720B (en) Circuit board structure and method for fabricating the same
CN110366310B (en) Soft and hard composite board and its making method
JP5176643B2 (en) Multilayer circuit board manufacturing method
KR101480557B1 (en) Printed circuit board and method for manufacturing the same
KR101987378B1 (en) Method of manufacturing printed circuit board
JPH11261236A (en) Multi-layer printed wiring board and manufacture thereof
KR100658972B1 (en) Pcb and method of manufacturing thereof
KR20150136914A (en) Manufacturing method of printed circuit board
KR100630913B1 (en) Making method of Printed circuit board
KR100670594B1 (en) Method of forming a fine circuit for printed circuit board
KR100302631B1 (en) Manufacturing method for multi-layer pcb
JP2005108941A (en) Multilayer wiring board and its manufacturing method
KR101084776B1 (en) Substrate having embedded electronic devices and method of manufacturing the same
JP4385729B2 (en) Capacitor element built-in multilayer circuit board and manufacturing method thereof
JP4736251B2 (en) Film carrier and manufacturing method thereof
KR100338668B1 (en) method for manufacturing multi-layer PCB
JP2009088334A (en) Printed circuit board manufacturing method
JP2005353841A (en) Circuit board and its manufacturing method

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 6