KR20100001858A - 반도체 메모리 장치의 워드라인 구동 회로 - Google Patents

Abstract

본 발명은 워드라인을 구동하는 반도체 메모리 장치의 워드라인 구동 회로에 관한 것으로서, 로오 어드레스의 디코딩 상태에 대응하여 포지티브 또는 네거티브 전압 레벨을 갖는 서브 워드라인 선택 신호를 출력하는 서브 워드라인 선택부; 및 상기 서브 워드라인 선택 신호에 응답하여 서브 워드라인과 활성화된 메인 워드라인 간을 선택적으로 연결하는 서브 워드라인 드라이버;를 포함함으로써, 서브 워드라인의 약한 로우 레벨을 방지할 수 있는 반도체 메모리 장치의 워드라인 구동 회로를 개시한다.

Description

반도체 메모리 장치의 워드라인 구동 회로{WORD LINE DRIVING CIRCUIT OF SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 워드라인을 구동하는 반도체 메모리 장치의 워드라인 구동 회로에 관한 것이다.

일반적으로, 반도체 메모리 장치는 메모리 셀을 선택하고, 외부 데이터를 선택된 메모리 셀에 저장하거나, 선택된 메모리 셀에 저장된 데이터를 외부로 출력하는 것을 기본 동작으로 한다.

하나의 메모리 셀은 서로 교차하는 워드라인과 비트라인 간에 연결되며, 로오 어드레스에 의해 소정 워드라인이 활성화되고, 컬럼 어드레스에 의해 소정 비트라인이 활성화된다. 그리고, 활성화된 워드라인과 비트라인 사이에 연결되는 메모리 셀에서 데이터의 리드 또는 라이트가 이루어진다.

워드라인은 복수의 메인 워드라인과 각 메인 워드라인에 공통으로 연결되는 복수의 서브 워드라인으로 구성될 수 있으며, 각 서브 워드라인에는 복수의 메모리 셀이 연결된다.

그리고, 로오 어드레스의 디코딩에 따라 최소한 하나의 메인 워드라인과 최 소한 하나의 서브 워드라인이 활성화된다.

서브 워드라인들의 활성화를 제어하는 서브 워드라인 드라이버는 일반적으로, 도 1과 같이 구성될 수 있다.

도 1의 반도체 메모리 장치의 서브 워드라인 드라이버는 하나의 메인 워드라인에 대응하여 반전 메인 워드라인 활성화 신호 MWLB<0>을 공통으로 입력받는 복수의 서브 워드라인 구동부(10)를 구비하며, 각 서브 워드라인 구동부(10)는 서브 워드라인 선택 신호 FX<0:K>('K'는 1 이상의 자연수를 의미함)를 구동 전압으로 입력받는다.

여기서, 반전 메인 워드라인 활성화 신호 MWLB<0>은 메인 워드라인 활성화 신호 MWL<0>의 반전 신호로서, 하나의 메인 워드라인의 활성화를 제어하기 위한 신호이다. 이러한 반전 메인 워드라인 활성화 신호 MWLB<0>의 인에이블 여부는 로오 어드레스의 디코딩에 따라 결정된다. 그리고, 서브 워드라인 선택 신호들 FX<0:K> 중 어느 하나는 로오 어드레스의 디코딩에 따라 하이 레벨을 갖는다. 이때, 상기 하이 레벨은 반도체 메모리 장치의 내부 전압인 승압 전압 VPP 레벨로 설정될 수 있다.

반전 메인 워드라인 활성화 신호 MWLB<0>이 하이 레벨로 디스에이블되면, 각 서브 워드라인 구동부(10)의 엔모스 트랜지스터(N1)가 턴 온되고, 서브 워드라인 활성화 신호들 SWL<0:K>는 모두 접지 전압 VSS 레벨로 디스에이블된다. 즉, 반전 메인 워드라인 활성화 신호 MWLB<0>이 제공되는 메인 워드라인에 연결되는 모든 서브 워드라인은 비활성화된다.

반전 메인 워드라인 활성화 신호 MWLB<0>이 로우 레벨로 인에이블되면, 각 서브 워드라인 구동부(10)의 피모스 트랜지스터(P1)가 턴 온되고, 서브 워드라인 선택 신호들 FX<0:K>의 레벨에 각각 대응되는 서브 워드라인 활성화 신호들 SWL<0:K>이 출력된다.

이때, 서브 워드라인 선택 신호들 FX<0:K> 중 어느 하나, 예컨대, FX<0>이 하이 레벨일 경우, 서브 워드라인 활성화 신호 SWL<0>은 서브 워드라인 선택 신호 FX<0>에 의해 하이 레벨로 인에이블된다.

그리고, 나머지 서브 워드라인 선택 신호들 FX<1:K>이 로우 레벨일 경우, 서브 워드라인 활성화 신호들 SWL<1:K>는 서브 워드라인 선택 신호들 FX<1:K>에 의해 각각 접지 전압 VSS 레벨로 디스에이블된다.

이때, 서브 워드라인 활성화 신호, 예컨대, SWL<1>이 약한 로우 레벨(weak low level), 즉, 확실한 접지 전압 VSS 레벨로 되지 않을 경우, 서브 워드라인 간에 커플링이 발생하여 메모리 동작의 불량이 발생할 수 있다.

이를 방지하기 위하여, 종래에는 메인 워드라인 활성화 신호 MWLB<0>로서 접지 전압 VSS보다 낮은 레벨의 네거티브 전압, 예컨대, 네거티브 워드라인 바이어스 전압 VBBW를 피모스 트랜지스터(P1)의 게이트로 공급하는 방법이 제안되었다.

그러나, 반도체 메모리 장치 내에는 많은 수의 메인 워드라인이 배치되므로, 각 메인 워드라인을 구동하는 메인 워드라인 드라이버들이 모두 네거티브 워드라인 바이어스 전압 VBBW를 사용할 경우, 네거티브 워드라인 바이어스 전압 VBBW의 레벨 상승 등의 문제가 발생하여 서브 워드라인 간의 커플링 방지 해결이 어려울 수 있 다.

서브 워드라인 간의 커플링 방지를 위한 또 다른 방법으로, 도 1과 같이 서브 워드라인 활성화 신호, 예컨대, SWL<0>을 접지 전압 VSS 레벨로 하강시키는 또 하나의 NMOS 트랜지스터(N2)를 이용하는 구성이 제안될 수 있다.

즉, NMOS 트랜지스터(N2)는 서브 워드라인 선택 신호, 예컨대, FX<0>이 로우 레벨일 때, 이와 위상이 반대인 반전 서브 워드라인 선택 신호 FXB<0>를 게이트로 입력받아 서브 워드라인 활성화 신호 SWL<0>을 접지 전압 VSS 레벨로 하강시킨다.

그러나, 이 경우 각 서브 워드라인 구동부(10) 내에 트랜지스터(N2)가 하나 더 구성되므로, 이러한 서브 워드라인 구동부(10)를 복수 개 구비하는 서브 워드라인 드라이버의 레이아웃 면적이 커지는 문제점이 있다.

특히, 반도체 메모리 장치 내에는 메인 워드라인 하나에 대응하여 도 1의 구조를 갖는 종래의 서브 워드라인 드라이버가 각각 배치되므로, 메인 워드라인의 수에 비례하여 더 넓은 레이아웃 면적이 요구되는 문제점이 있다.

본 발명은 워드라인 간의 커플링을 방지하면서 레이아웃 면적을 줄일 수 있는 반도체 메모리 장치의 워드라인 구동 회로를 제공한다.

본 발명의 일 실시 예에 따른 반도체 메모리 장치의 워드라인 구동 회로는, 로오 어드레스의 디코딩 상태에 대응하여 포지티브 또는 네거티브 전압 레벨을 갖는 서브 워드라인 선택 신호를 출력하는 서브 워드라인 선택부; 및 상기 서브 워드라인 선택 신호에 응답하여 서브 워드라인과 활성화된 메인 워드라인 간을 선택적으로 연결하는 서브 워드라인 드라이버;를 포함함을 특징으로 한다.

상기 서브 워드라인 드라이버는, 상기 서브 워드라인 선택 신호가 상기 포지티브 전압 레벨일 때 상기 서브 워드라인을 접지 전압 라인에 연결하는 제 1 모스 트랜지스터형 스위치; 및 상기 서브 워드라인 선택 신호가 상기 네거티브 전압 레벨일 때 상기 서브 워드라인을 상기 활성화된 메인 워드라인에 연결하는 제 2 모스 트랜지스터형 스위치;를 포함함이 바람직하다.

상기 포지티브 전압 레벨은 전원 전압보다 높은 레벨에 대응되고, 상기 네거티브 전압 레벨은 접지 전압보다 낮은 레벨에 대응됨이 바람직하다. 특히, 상기 네거티브 전압 레벨은 반도체 메모리 장치의 내부 전압인 네거티브 워드라인 바이어스 전압 레벨에 대응됨이 바람직하다.

본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 워드라인 구동 회로 는, 복수의 메인 워드라인; 상기 각 메인 워드라인에 대응하여 그룹으로 나누어지는 복수의 서브 워드라인; 상기 복수의 메인 워드라인 중 최소한 하나를 활성화시키는 메인 워드라인 드라이버; 상기 각 서브 워드라인 그룹에서 최소한 하나의 서브 워드라인을 공통으로 선택하기 위한 포지티브 또는 네거티브 전압 레벨을 갖는 서브 워드라인 선택 신호를 출력하는 서브 워드라인 선택부; 및 상기 서브 워드라인 선택 신호에 응답하여 상기 각 메인 워드라인과 상기 각 서브 워드라인 간을 선택적으로 연결하는 서브 워드라인 드라이버;를 포함함을 특징으로 한다.

상기 서브 워드라인 선택부는 로오 어드레스의 디코딩에 따라 상기 각 서브 워드라인 그룹의 서브 워드라인 하나를 공통으로 선택하기 위한 상기 서브 워드라인 선택 신호를 상기 서브 워드라인 그룹에 대응되는 수로 출력함이 바람직하다.

상기 서브 워드라인 드라이버는 상기 각 서브 워드라인에 일대일 대응되는 서브 워드라인 구동부를 복수 개 포함하며, 상기 서브 워드라인 구동부들 중 일부는 상기 네거티브 전압 레벨을 갖는 상기 서브 워드라인 선택 신호에 공통으로 응답하여 해당 메인 워드라인과 해당 서브 워드라인 간을 각각 연결함이 바람직하다.

상기 각 서브 워드라인 구동부는, 해당 서브 워드라인 선택 신호가 상기 포지티브 전압 레벨일 때, 해당 서브 워드라인을 접지 전압 라인에 연결하는 제 1 모스 트랜지스터형 스위치; 및 상기 해당 서브 워드라인 선택 신호가 상기 네거티브 전압 레벨일 때, 상기 해당 서브 워드라인을 해당 메인 워드라인에 연결하는 제 2 모스 트랜지스터형 스위치;를 포함함이 바람직하다.

상기 포지티브 전압 레벨은 전원 전압보다 높은 레벨에 대응되고, 상기 네거 티브 전압 레벨은 접지 전압보다 낮은 레벨에 대응됨이 바람직하다. 특히, 상기 네거티브 전압 레벨은 반도체 메모리 장치의 내부 전압인 네거티브 워드라인 바이어스 전압 레벨에 대응됨이 바람직하다.

본 발명의 또 다른 실시 예에 따른 반도체 메모리 장치의 워드라인 구동 회로는, 로오 어드레스를 디코딩하여 제 1 및 제 2 어드레스 디코딩 신호를 출력하는 어드레스 디코더; 상기 제 1 어드레스 디코딩 신호에 응답하여 복수의 메인 워드라인 중 최소한 하나를 선택하고, 워드라인 활성화 전압을 상기 선택된 메인 워드라인으로 제공하는 메인 워드라인 드라이버; 및 상기 제 2 어드레스 디코딩 신호에 응답하여 복수의 서브 워드라인 중 최소한 하나를 선택하고, 상기 선택된 서브 워드라인에 대응하여 네거티브 전압을 공급받아 상기 워드라인 활성화 전압을 상기 선택된 메인 워드라인에 연결되는 상기 선택된 서브 워드라인으로 제공하는 서브 워드라인 활성화부;를 포함함을 특징으로 한다.

상기 서브 워드라인 활성화부는, 상기 제 2 어드레스 디코딩 신호에 응답하여 상기 복수의 서브 워드라인 중 최소한 하나를 선택하기 위한 상기 네거티브 전압 레벨을 갖는 서브 워드라인 선택 신호를 출력하는 서브 워드라인 선택부; 및 상기 서브 워드라인 선택 신호에 응답하여 상기 워드라인 활성화 전압을 상기 선택된 서브 워드라인으로 제공하는 서브 워드라인 드라이버;를 포함함이 바람직하다.

상기 서브 워드라인 선택부는 상기 제 2 어드레스 디코딩 신호에 의해 선택되지 않은 서브 워드라인에 대응하여 포지티브 전압 레벨을 갖는 상기 서브 워드라인 선택 신호를 출력하고, 상기 제 2 어드레스 디코딩 신호에 의해 상기 선택된 서 브 워드라인에 대응하여 상기 네거티브 전압 레벨을 갖는 상기 서브 워드라인 선택 신호를 출력함이 바람직하다.

상기 서브 워드라인 드라이버는 상기 각 서브 워드라인에 대응되는 서브 워드라인 구동부들을 포함하며, 상기 각 서브 워드라인 구동부는, 상기 서브 워드라인 선택 신호에 의해 풀 업 구동하여 상기 워드라인 활성화 전압을 해당 서브 워드라인으로 제공하는 풀 업 트랜지스터; 및 상기 서브 워드라인 선택 신호에 응답하여 상기 해당 서브 워드라인을 접지 전압 레벨로 풀 다운시키는 풀 다운 트랜지스터;를 포함함이 바람직하다.

상기 포지티브 전압 레벨은 전원 전압보다 높은 레벨에 대응되고, 상기 네거티브 전압 레벨은 접지 전압보다 낮은 레벨에 대응됨이 바람직하다. 특히, 상기 네거티브 전압 레벨은 반도체 메모리 장치의 내부 전압인 네거티브 워드라인 바이어스 전압 레벨에 대응됨이 바람직하다.

한편, 상기 워드라인 활성화 전압은 전원 전압보다 높은 레벨의 전압임이 바람직하다.

본 발명의 또 다른 실시 예에 따른 반도체 메모리 장치의 워드라인 구동 회로는, 로오 어드레스를 디코딩하여 제 1 및 제 2 어드레스 디코딩 신호를 출력하는 어드레스 디코더; 상기 제 1 어드레스 디코딩 신호에 의해 구동하여 메인 워드라인을 활성화시키는 메인 워드라인 활성화 신호를 출력하는 메인 워드라인 드라이버; 상기 제 2 어드레스 디코딩 신호에 의해 구동하여 서브 워드라인을 선택하기 위한 서브 워드라인 선택 신호를 출력하는 서브 워드라인 선택 신호 발생부; 상기 서브 워드라인 선택 신호를 포지티브 또는 네거티브 전압 레벨로 반전하여 반전 서브 워드라인 선택 신호로 출력하는 서브 워드라인 선택 신호 반전부; 및 상기 반전 서브 워드라인 선택 신호에 의해 구동하여 상기 메인 워드라인 활성화 신호에 대응되는 서브 워드라인 활성화 신호를 출력하는 서브 워드라인 드라이버;를 포함함을 특징으로 한다.

상기 서브 워드라인 드라이버는, 상기 반전 서브 워드라인 선택 신호가 상기 포지티브 전압 레벨일 때 풀 다운 구동하여 접지 전압 레벨에 대응되는 상기 서브 워드라인 활성화 신호를 출력하는 풀 다운 트랜지스터; 및 상기 반전 서브 워드라인 선택 신호가 상기 네거티브 전압 레벨일 때 풀 업 구동하여 상기 메인 워드라인 활성화 신호의 레벨에 대응되는 상기 서브 워드라인 활성화 신호를 출력하는 풀 업 트랜지스터;를 포함함이 바람직하다.

상기 포지티브 전압 레벨은 전원 전압보다 높은 레벨에 대응되고, 상기 네거티브 전압 레벨은 접지 전압보다 낮은 레벨에 대응됨이 바람직하다. 특히, 상기 네거티브 전압 레벨은 반도체 메모리 장치의 내부 전압인 네거티브 워드라인 바이어스 전압 레벨에 대응됨이 바람직하다.

본 발명은 네거티브 전압 레벨을 갖는 서브 워드라인 선택 신호를 제어 신호로서 이용하고, 메인 워드라인 활성화 신호를 구동 전압으로서 이용하는 반도체 메모리 장치의 워드라인 구동 회로를 제공함으로써, 워드라인 간의 커플링을 방지함과 동시에 레이아웃 면적을 줄일 수 있는 효과가 있다.

본 발명은 네거티브 전압 레벨을 갖는 서브 워드라인 선택 신호의 제어를 받아 메인 워드라인 활성화 신호를 서브 워드라인으로 제공하는 구조를 가짐으로써, 워드라인 간의 커플링을 방지할 수 있는 반도체 메모리 장치의 워드라인 구동 회로를 개시한다.

구체적으로, 도 2를 참조하면, 본 발명에 따른 반도체 메모리 장치의 워드라인 구동 회로는 어드레스 디코더(20), 메인 워드라인 드라이버(22), 및 서브 워드라인 활성화부(24)를 포함한다.

어드레스 디코더(20)는 로오 어드레스 AX를 디코딩하여 메인 워드라인을 선택하기 위한 어드레스 디코딩 신호 AXD1과 서브 워드라인을 선택하기 위한 어드레스 디코딩 신호 AXD2를 출력한다. 여기서, 로오 어드레스 AX는 반도체 메모리 장치의 외부에서 입력되는 복수의 로오 어드레스 신호에 대응되고, 어드레스 디코딩 신호 AXD1은 상기 복수의 로오 어드레스 신호 중 메인 워드라인에 관련된 로오 어드레스 신호들이 디코딩된 것에 대응되며, 어드레스 디코딩 신호 AXD2는 상기 복수의 로오 어드레스 신호 중 서브 워드라인에 관련된 로오 어드레스 신호들이 디코딩된 것에 대응된다.

메인 워드라인 드라이버(22)는 어드레스 디코딩 신호 AXD1에 의해 구동하여 메인 워드라인 활성화 신호 MWL을 출력한다. 즉, 메인 워드라인 드라이버(22)는 어드레스 디코딩 신호 AXD1에 응답하여 복수의 메인 워드라인 중 최소한 하나를 선택하고, 상기 선택된 메인 워드라인으로 워드라인 활성화 전압 VWLA 레벨에 대응되 는 메인 워드라인 활성화 신호 MWL을 제공한다.

메인 워드라인 드라이버(22)는 일 예로, 도 3과 같이 구성될 수 있다.

도 3을 참조하면, 메인 워드라인 드라이버(22)는 각 메인 워드라인에 일대일 대응되는 메인 워드라인 구동부(30)를 복수 개 포함하며, 메인 워드라인 구동부들(30)은 어드레스 디코딩 신호 AXD1<0:M>('M'은 1 이상의 자연수를 의미함)에 응답하여 메인 워드라인 활성화 신호 MWL<0:M>을 출력한다.

각 메인 워드라인 구동부(30)는 어드레스 디코딩 신호, 예컨대, AXD1<0>에 응답하여 풀 업 또는 풀 다운 구동하며, 상기 풀 업 구동시 워드라인 활성화 전압 VWLA 레벨에 대응되는 메인 워드라인 활성화 신호 MWL<0>을 출력하고, 풀 다운 구동시 접지 전압 VSS 레벨에 대응되는 메인 워드라인 활성화 신호 MWL<0>을 출력한다. 여기서, 워드라인 활성화 전압 VWLA는 전원 전압보다 높은 레벨의 전압, 예컨대, 승압 전압 VPP임이 바람직하다.

예를 들어, 어드레스 디코더(20)에 의해 어드레스 디코딩 신호 AXD1<0>이 인에이블되는 경우, 하나의 메인 워드라인 구동부(30)는 풀 업 구동하여 메인 워드라인 활성화 신호 MWL<0>을 워드라인 활성화 전압 VWLA 레벨로 인에이블시키고, 나머지 메인 워드라인 구동부들(30)은 풀 다운 구동하여 메인 워드라인 활성화 신호 MWL<1:M>을 접지 전압 VSS 레벨로 디스에이블시킨다.

다시 도 2를 참조하면, 서브 워드라인 활성화부(24)는 어드레스 디코딩 신호 AXD2에 응답하여 메인 워드라인 활성화 신호 MWL에 대응되는 서브 워드라인 활성화신호 SWL을 출력한다. 즉, 서브 워드라인 활성화부(24)는 어드레스 디코딩 신호 AXD2에 응답하여 복수의 서브 워드라인 중 최소한 하나를 선택하고, 메인 워드라인 활성화 신호 MWL에 대응되는 서브 워드라인 활성화 신호 SWL을 상기 선택된 서브 워드라인으로 제공한다.

서브 워드라인 활성화부(24)는 서브 워드라인 선택부(26)와 서브 워드라인 드라이버(28)를 포함하여 구성될 수 있다.

서브 워드라인 선택부(26)는 어드레스 디코딩 신호 AXD2에 응답하여 서브 워드라인들 중 최소한 하나를 선택하는 반전 서브 워드라인 선택 신호 FXB를 출력한다. 특히, 서브 워드라인 선택부(26)는 선택되는 서브 워드라인에 대응하여 네거티브 전압 VNE 레벨에 대응되는 반전 서브 워드라인 선택 신호 FXB를 출력한다. 여기서, 네거티브 전압 VNE 레벨은 접지 전압 VSS보다 낮은 레벨에 대응되며, 특히, 반도체 메모리 장치의 내부 전압인 네거티브 워드라인 바이어스 전압 VBBW 레벨에 대응됨이 바람직하다.

서브 워드라인 드라이버(26)는 메인 워드라인 활성화 신호 MWL을 구동 전압으로 입력받으며, 반전 서브 워드라인 선택 신호 FXB에 응답하여 메인 워드라인 활성화 신호 MWL을 선택적으로 서브 워드라인 신호 SWL로 출력한다. 즉, 서브 워드라인 드라이버(28)는 메인 워드라인 활성화 신호 MWL에 대응되는 서브 워드라인 신호 SWL을 반전 서브 워드라인 선택 신호 FXB에 의해 선택되는 서브 워드라인으로 출력한다.

이러한 서브 워드라인 선택부(26)와 서브 워드라인 드라이버(28)는 각각 일 예로, 도 4 및 도 5와 같은 구성을 가질 수 있다.

서브 워드라인 선택부(26)는, 도 4에 도시된 바와 같이, 서브 워드라인 선택 신호 발생부(40)와 서브 워드라인 선택 신호 반전부(44)를 포함하여 구성될 수 있다.

서브 워드라인 선택 신호 발생부(40)는 하나의 메인 워드라인에 대응되는 복수의 서브 워드라인을 기준으로, 상기 각 서브 워드라인에 대응되는 구동부(42)를 복수 개 포함하며, 구동부들(42)은 어드레스 디코딩 신호 AXD2<0:N>('N'은 1 이상의 자연수를 의미함)에 응답하여 서브 워드라인 선택 신호 FX<0:N>을 출력한다.

각 구동부(42)는 어드레스 디코딩 신호, 예컨대, AXD2<0>에 응답하여 풀 업 또는 풀 다운 구동하며, 상기 풀 업 구동시 워드라인 활성화 전압 VWLA 레벨에 대응되는 서브 워드라인 선택 신호 FX<0>을 출력하고, 풀 다운 구동시 접지 전압 VSS 레벨에 대응되는 서브 워드라인 선택 신호 FX<0>을 출력한다.

예를 들어, 어드레스 디코더(20)에 의해 어드레스 디코딩 신호 AXD2<0>이 인에이블되는 경우, 하나의 구동부(42)는 풀 업 구동하여 서브 워드라인 선택 신호 FX<0>을 워드라인 활성화 전압 VWLA 레벨로 인에이블시키고, 나머지 구동부들(42)은 풀 다운 구동하여 서브 워드라인 선택 신호 FX<1:N>을 접지 전압 VSS 레벨로 디스에이블시킨다.

서브 워드라인 선택 신호 반전부(44)는 서브 워드라인 선택 신호 FX<0:N>을 반전하여 반전 서브 워드라인 선택 신호 FXB<0:N>으로 각각 출력하는 복수의 반전부(46)를 포함하여 구성될 수 있다.

각 반전부(46)는 서브 워드라인 선택 신호, 예컨대, FX<0>에 의해 풀 업 구 동하여 반전 서브 워드라인 선택 신호 FXB<0>을 포지티브 전압인 워드라인 활성화 전압 VWLA 레벨로 상승시키는 피모스 트랜지스터(P2)와, FX<0>에 의해 풀 다운 구동하여 반전 서브 워드라인 선택 신호 FXB<0>을 네거티브 전압 VNE 레벨로 하강시키는 엔모스 트랜지스터(N3)를 포함하여 구성될 수 있다.

서브 워드라인 드라이버(28)는, 도 5에 도시된 바와 같이, 각 서브 워드라인들에 일대일 대응되는 서브 워드라인 구동부(50)를 복수 개 포함하며, 서브 워드라인 구동부들(50)은 메인 워드라인 활성화 신호, 예컨대, MWL<0>을 구동 전압으로 입력받고, 반전 서브 워드라인 선택 신호 FXB<0:N>에 응답하여 서브 워드라인 활성화 신호 SWL<0:N>을 출력한다. 참고로, 도 5는 하나의 메인 워드라인에 대응되는 구조를 나타내며, 서브 워드라인 드라이버(28)는 각 메인 워드라인에 일대일 대응하여 도 5의 구조를 복수 개 포함함이 바람직하다.

각 서브 워드라인 구동부(50)는 일 예로, 반전 서브 워드라인 선택 신호, 예컨대, FXB<0>에 의해 풀 업 구동하여 서브 워드라인 활성화 신호 SWL<0>을 메인 워드라인 활성화 신호 MWL<0> 레벨로 상승시키는 풀 업 트랜지스터와, 반전 서브 워드라인 선택 신호 FXB<0>에 의해 풀 다운 구동하여 서브 워드라인 활성화 신호 SWL<0>을 접지 전압 VSS 레벨로 하강시키는 풀 다운 트랜지스터를 포함하여 구성될 수 있다.

상기 각 풀 업 트랜지스터는 반전 서브 워드라인 선택 신호, 예컨대, FXB<0>를 게이트로 입력받고 메인 워드라인 활성화 신호 MWL<0>가 입력되는 노드와 서브 워드라인 활성화 신호 SWL<0>가 출력되는 노드 사이에 연결되는 피모스 트랜지스 터(P3)에 대응될 수 있다. 그리고, 상기 각 풀 다운 트랜지스터는 반전 서브 워드라인 선택 신호, 예컨대, FXB<0>를 게이트로 입력받고 서브 워드라인 활성화 신호 SWL<0>가 출력되는 노드와 접지 전압 VSS 라인 사이에 연결되는 엔모스 트랜지스터(N4)에 대응될 수 있다.

각 서브 워드라인 구동부(50)는 다른 예로, 반전 서브 워드라인 선택 신호, 예컨대, FXB<0>에 응답하여 해당 서브 워드라인과 해당 메인 워드라인 간을 스위칭하는 제 1 모스 트랜지스터형 스위치와, 반전 서브 워드라인 선택 신호 FXB<0>에 응답하여 상기 해당 서브 워드라인과 접지 전압 VSS 라인 간을 스위칭하는 제 2 모스 트랜지스터형 스위치를 포함하여 구성될 수 있다.

상기 제 1 모스 트랜지스터형 스위치는 피모스 트랜지스터(P3)에 대응되고, 상기 제 2 모스 트랜지스터형 스위치는 엔모스 트랜지스터(N4)에 대응될 수 있다.

이러한 구성을 갖는 각 서브 워드라인 구동부(50)는 반전 서브 워드라인 선택 신호, 예컨대, FXB<0>에 응답하여 메인 워드라인 활성화 신호 MWL<0>에 대응되는 서브 워드라인 활성화 신호 SWL<0>을 출력하거나, 접지 전압 VSS 레벨에 대응되는 서브 워드라인 활성화 신호 SWL<0>을 출력한다.

예컨대, 어드레스 디코딩 신호 AXD1<0>에 의해 메인 워드라인 활성화 신호 MWL<0>가 워드라인 활성화 전압 VWLA 레벨로 인에이블되고, 어드레스 디코딩 신호 AXD2<0>에 의해 반전 서브 워드라인 선택 신호 FXB<0>이 접지 전압 VSS보다 낮은 레벨로 인에이블되는 경우를 가정해 보자. 이 경우, 하나의 서브 워드라인 구동부(50)는 서브 워드라인 활성화 신호 SWL<0>을 메인 워드라인 활성화 신호 MWL<0>, 즉, 워드라인 활성화 전압 VWLA 레벨로 인에이블시키고, 나머지 서브 워드라인 구동부들(50)은 서브 워드라인 활성화 신호 SWL<1:N>을 접지 전압 VSS 레벨로 디스에이블시킨다.

이하, 도 2 내지 도 5를 참조하여 본 발명에 따른 반도체 메모리 장치의 워드라인 구동 회로의 동작을 상세히 살펴보면 아래와 같다.

반도체 메모리 장치의 외부에서 로오 어드레스 AX가 입력되면, 로오 어드레스 AX는 어드레스 디코더(20)에 의해 디코딩되어 어드레스 디코딩 신호 AXD1<0:M>과 어드레스 디코딩 신호 AXD2<0:N>으로 출력된다.

이때, 어드레스 디코딩 신호 AXD1<0:M> 중 AXD1<0>이 인에이블된 경우, 메인 워드라인 드라이버(22)에 의해 메인 워드라인 활성화 신호 MWL<0>이 워드라인 활성화 전압 VWLA 레벨로 인에이블된다. 즉, 복수의 메인 워드라인 중 메인 워드라인 활성화 신호 MWL<0>에 대응되는 메인 워드라인이 활성화된다.

또한, 어드레스 디코딩 신호 AXD2<0:N> 중 AXD2<0>이 인에이블된 경우, 서브 워드라인 선택부(36)에 의해 반전 서브 워드라인 선택 신호 FXB<0>이 네거티브 전압 VNE 레벨로 인에이블된다.

반전 서브 워드라인 선택 신호 FXB<0>이 인에이블되면, 서브 워드라인 드라이버(28)에 구비되는 서브 워드라인 구동부(50)의 피모스 트랜지스터(P3)가 턴 온되며, 그에 따라, 워드라인 활성화 전압 VWLA 레벨의 메인 워드라인 활성화 신호 MWL<0>이 서브 워드라인 활성화 신호 SWL<0>으로 출력된다.

즉, 반전 서브 워드라인 선택 신호 FXB<0>에 의해 복수의 서브 워드라인 중 서브 워드라인 활성화 신호 SWL<0>에 대응되는 서브 워드라인들이 선택되고, 메인 워드라인 활성화 신호 MWL<0>에 의해 상기 선택된 서브 워드라인이 워드라인 활성화 전압 VWLA 레벨로 활성화된다.

한편, 어드레스 디코딩 신호 AXD1<0> 외의 다른 어드레스 디코딩 신호, 예컨대, AXD1<1>이 인에이블되고 어드레스 디코딩 신호 AXD2<0>이 인에이블된 경우, 메인 워드라인 활성화 신호 MWL<0>이 접지 전압 VSS 레벨로 디스에이블된다.

이 경우, 서브 워드라인 구동부(50)의 피모스 트랜지스터(P3)에 의해 접지 전압 VSS 레벨의 메인 워드라인 활성화 신호 MWL<0>이 서브 워드라인 활성화 신호 SWL<0>으로 출력된다. 즉, 서브 워드라인 활성화 신호 SWL<0>은 접지 전압 VSS 레벨로 디스에이블된다.

이때, 서브 워드라인이 확실한 로우 레벨, 즉, 접지 전압 VSS 레벨로 되지 않을 경우, 서브 워드라인 간에 커플링이 발생하여 메모리 동작 불량이 발생할 수 있다.

하지만, 본 발명에 따른 반도체 메모리 장치의 워드라인 구동 회로는 접지 전압 VSS 보다 낮은 레벨의 반전 서브 워드라인 선택 신호 FXB<0>를 피모스 트랜지스터(P3)의 게이트로 인가함으로써, 서브 워드라인 활성화 신호 SWL<0>을 확실한 로우 레벨로 만들 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 메모리 장치의 워드라인 구동 회로는 네거티브 전압 VNE 레벨을 갖는 반전 서브 워드라인 선택 신호 FXB<0:N>을 제어 신호로 사용하고, 전원 전압보다 높은 레벨을 갖는 메인 워드라인 활성화 신호 MWL<0:M>을 구동 전압으로 사용하여 서브 워드라인을 활성화시킨다.

여기서, 반전 서브 워드라인 선택 신호 FXB<0:N>들을 출력하는 반전부들(46)은 서브 워드라인 활성화를 위하여 네거티브 전압 VNE을 공유하지만, 반전부들(46)의 개수가 적으므로, 네거티브 전압 VNE 사용에 따라 네거티브 전압 VNE 레벨이 크게 변하지 않는다.

통상적인 반도체 메모리 장치에서는 메인 워드라인의 개수가 각 메인 워드라인에 연결되는 서브 워드라인의 개수보다 작다.

예를 들어, 하나의 셀 블럭을 기준으로 메인 워드라인은 64개가 배치되고, 각 메인 워드라인에는 4개의 서브 워드라인이 배치된다. 따라서, 메인 워드라인을 구동하기 위한 메인 워드라인 구동부(30)는 64개가 필요하고, 서브 워드라인을 선택하기 위한 구동부(42)와 반전부(46)는 각각 4개가 필요하다.

여기서, 각 메인 워드라인에 연결되는 서브 워드라인들 중 어느 하나는 하나의 구동부(42)와 하나의 반전부(46)를 통하여 공통으로 선택될 수 있다. 예를 들어, 제 1 메인 워드라인에 연결되는 첫 번째 서브 워드라인과 제 2 메인 워드라인에 연결되는 첫 번째 서브 워드라인은 하나의 반전 서브 워드라인 선택 신호 FXB<0>에 의해 공통으로 선택이 제어된다.

이와 같이, 서브 워드라인을 선택하기 위하여 서브 워드라인 선택 신호를 반전하는 반전부(46)는 많은 수를 필요로 하지 않으므로, 반전부들(46)이 네거티브 전압 VNE, 예컨대, 네거티브 워드라인 바이어스 전압 VBBW을 공유하더라도 네거티브 전압 VNE의 레벨 변화가 크지 않다.

이와 같이, 본 발명에 따른 반도체 메모리 장치의 워드라인 구동 회로는 네거티브 전압 VNE 레벨을 갖는 반전 서브 워드라인 선택 신호 FXB<0:N>을 이용하여 서브 워드라인을 선택함으로써, 활성화되지 않는 서브 워드라인을 확실히 접지 전압 VSS 레벨로 만들 수 있다.

따라서, 활성화되지 않는 서브 워드라인으로 인한 서브 워드라인 간의 커플링이 방지될 수 있으며, 아울러, 서브 워드라인의 약한 로우 레벨을 방지하기 위하여 트랜지스터가 추가될 필요가 없으므로, 종래의 도 1의 구조에 비해 본 발명의 서브 워드라인 구동부(50) 하나당 하나의 트랜지스터가 절약될 수 있는 효과가 있다.

도 1은 종래의 서브 워드라인 드라이버를 나타내는 회로도.

도 2는 본 발명에 따른 반도체 메모리 장치의 워드라인 구동 회로를 나타내는 블럭도.

도 3은 도 2의 메인 워드라인 드라이버(22)의 일 실시 예를 나타내는 회로도.

도 4는 도 2의 서브 워드라인 선택부(26)의 일 실시 예를 나타내는 회로도.

도 5는 도 2의 서브 워드라인 드라이버(28)의 일 실시 예를 나타내는 회로도.

Claims (21)

1. 로오 어드레스의 디코딩 상태에 대응하여 포지티브 또는 네거티브 전압 레벨을 갖는 서브 워드라인 선택 신호를 출력하는 서브 워드라인 선택부; 및

   상기 서브 워드라인 선택 신호에 응답하여 서브 워드라인과 활성화된 메인 워드라인 간을 선택적으로 연결하는 서브 워드라인 드라이버;를 포함함을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 회로.
2. 제 1 항에 있어서,

   상기 서브 워드라인 드라이버는,

   상기 서브 워드라인 선택 신호가 상기 포지티브 전압 레벨일 때 상기 서브 워드라인을 접지 전압 라인에 연결하는 제 1 모스 트랜지스터형 스위치; 및

   상기 서브 워드라인 선택 신호가 상기 네거티브 전압 레벨일 때 상기 서브 워드라인을 상기 활성화된 메인 워드라인에 연결하는 제 2 모스 트랜지스터형 스위치;를 포함하는 반도체 메모리 장치의 워드라인 구동 회로.
3. 제 1 항에 있어서,

   상기 포지티브 전압 레벨은 전원 전압보다 높은 레벨에 대응되고, 상기 네거티브 전압 레벨은 접지 전압보다 낮은 레벨에 대응되는 반도체 메모리 장치의 워드라인 구동 회로.
4. 제 3 항에 있어서,

   상기 네거티브 전압 레벨은 반도체 메모리 장치의 내부 전압인 네거티브 워드라인 바이어스 전압 레벨에 대응되는 반도체 메모리 장치의 워드라인 구동 회로.
5. 복수의 메인 워드라인;

   상기 각 메인 워드라인에 대응하여 그룹으로 나누어지는 복수의 서브 워드라인;

   상기 복수의 메인 워드라인 중 최소한 하나를 활성화시키는 메인 워드라인 드라이버;

   상기 각 서브 워드라인 그룹에서 최소한 하나의 서브 워드라인을 공통으로 선택하기 위한 포지티브 또는 네거티브 전압 레벨을 갖는 서브 워드라인 선택 신호를 출력하는 서브 워드라인 선택부; 및

   상기 서브 워드라인 선택 신호에 응답하여 상기 각 메인 워드라인과 상기 각 서브 워드라인 간을 선택적으로 연결하는 서브 워드라인 드라이버;를 포함함을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 회로.
6. 제 5 항에 있어서,

   상기 서브 워드라인 선택부는 로오 어드레스의 디코딩에 따라 상기 각 서브 워드라인 그룹의 서브 워드라인 하나를 공통으로 선택하기 위한 상기 서브 워드라 인 선택 신호를 상기 서브 워드라인 그룹에 대응되는 수로 출력하는 반도체 메모리 장치의 워드라인 구동 회로.
7. 제 6 항에 있어서,

   상기 서브 워드라인 드라이버는 상기 각 서브 워드라인에 일대일 대응되는 서브 워드라인 구동부를 복수 개 포함하며, 상기 서브 워드라인 구동부들 중 일부는 상기 네거티브 전압 레벨을 갖는 상기 서브 워드라인 선택 신호에 공통으로 응답하여 해당 메인 워드라인과 해당 서브 워드라인 간을 각각 연결하는 반도체 메모리 장치의 워드라인 구동 회로.
8. 제 7 항에 있어서,

   상기 각 서브 워드라인 구동부는,

   해당 서브 워드라인 선택 신호가 상기 포지티브 전압 레벨일 때, 해당 서브 워드라인을 접지 전압 라인에 연결하는 제 1 모스 트랜지스터형 스위치; 및

   상기 해당 서브 워드라인 선택 신호가 상기 네거티브 전압 레벨일 때, 상기 해당 서브 워드라인을 해당 메인 워드라인에 연결하는 제 2 모스 트랜지스터형 스위치;를 포함하는 반도체 메모리 장치의 워드라인 구동 회로.
9. 제 5 항에 있어서,

   상기 포지티브 전압 레벨은 전원 전압보다 높은 레벨에 대응되고, 상기 네거 티브 전압 레벨은 접지 전압보다 낮은 레벨에 대응되는 반도체 메모리 장치의 워드라인 구동 회로.
10. 제 9 항에 있어서,

    상기 네거티브 전압 레벨은 반도체 메모리 장치의 내부 전압인 네거티브 워드라인 바이어스 전압 레벨에 대응되는 반도체 메모리 장치의 워드라인 구동 회로.
11. 로오 어드레스를 디코딩하여 제 1 및 제 2 어드레스 디코딩 신호를 출력하는 어드레스 디코더;

    상기 제 1 어드레스 디코딩 신호에 응답하여 복수의 메인 워드라인 중 최소한 하나를 선택하고, 워드라인 활성화 전압을 상기 선택된 메인 워드라인으로 제공하는 메인 워드라인 드라이버; 및

    상기 제 2 어드레스 디코딩 신호에 응답하여 복수의 서브 워드라인 중 최소한 하나를 선택하고, 상기 선택된 서브 워드라인에 대응하여 네거티브 전압을 공급받아 상기 워드라인 활성화 전압을 상기 선택된 메인 워드라인에 연결되는 상기 선택된 서브 워드라인으로 제공하는 서브 워드라인 활성화부;를 포함함을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 회로.
12. 제 11 항에 있어서,

    상기 서브 워드라인 활성화부는,

    상기 제 2 어드레스 디코딩 신호에 응답하여 상기 복수의 서브 워드라인 중 최소한 하나를 선택하기 위한 상기 네거티브 전압 레벨을 갖는 서브 워드라인 선택 신호를 출력하는 서브 워드라인 선택부; 및

    상기 서브 워드라인 선택 신호에 응답하여 상기 워드라인 활성화 전압을 상기 선택된 서브 워드라인으로 제공하는 서브 워드라인 드라이버;를 포함하는 반도체 메모리 장치의 워드라인 구동 회로.
13. 제 12 항에 있어서,

    상기 서브 워드라인 선택부는 상기 제 2 어드레스 디코딩 신호에 의해 선택되지 않은 서브 워드라인에 대응하여 포지티브 전압 레벨을 갖는 상기 서브 워드라인 선택 신호를 출력하고, 상기 제 2 어드레스 디코딩 신호에 의해 상기 선택된 서브 워드라인에 대응하여 상기 네거티브 전압 레벨을 갖는 상기 서브 워드라인 선택 신호를 출력하는 반도체 메모리 장치의 워드라인 구동 회로.
14. 제 11 항에 있어서,

    상기 서브 워드라인 드라이버는 상기 각 서브 워드라인에 대응되는 서브 워드라인 구동부들을 포함하며, 상기 각 서브 워드라인 구동부는,

    상기 서브 워드라인 선택 신호에 의해 풀 업 구동하여 상기 워드라인 활성화 전압을 해당 서브 워드라인으로 제공하는 풀 업 트랜지스터; 및

    상기 서브 워드라인 선택 신호에 응답하여 상기 해당 서브 워드라인을 접지 전압 레벨로 풀 다운시키는 풀 다운 트랜지스터;를 포함하는 반도체 메모리 장치의 워드라인 구동 회로.
15. 제 11 항에 있어서,

    상기 포지티브 전압 레벨은 전원 전압보다 높은 레벨에 대응되고, 상기 네거티브 전압 레벨은 접지 전압보다 낮은 레벨에 대응되는 반도체 메모리 장치의 워드라인 구동 회로.
16. 제 15 항에 있어서,

    상기 네거티브 전압 레벨은 반도체 메모리 장치의 내부 전압인 네거티브 워드라인 바이어스 전압 레벨에 대응되는 반도체 메모리 장치의 워드라인 구동 회로.
17. 제 11 항에 있어서,

    상기 워드라인 활성화 전압은 전원 전압보다 높은 레벨의 전압인 반도체 메모리 장치의 워드라인 구동 회로.
18. 로오 어드레스를 디코딩하여 제 1 및 제 2 어드레스 디코딩 신호를 출력하는 어드레스 디코더;

    상기 제 1 어드레스 디코딩 신호에 의해 구동하여 메인 워드라인을 활성화시키는 메인 워드라인 활성화 신호를 출력하는 메인 워드라인 드라이버;

    상기 제 2 어드레스 디코딩 신호에 의해 구동하여 서브 워드라인을 선택하기 위한 서브 워드라인 선택 신호를 출력하는 서브 워드라인 선택 신호 발생부;

    상기 서브 워드라인 선택 신호를 포지티브 또는 네거티브 전압 레벨로 반전하여 반전 서브 워드라인 선택 신호로 출력하는 서브 워드라인 선택 신호 반전부; 및

    상기 반전 서브 워드라인 선택 신호에 의해 구동하여 상기 메인 워드라인 활성화 신호에 대응되는 서브 워드라인 활성화 신호를 출력하는 서브 워드라인 드라이버;를 포함함을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 회로.
19. 제 18 항에 있어서,

    상기 서브 워드라인 드라이버는,

    상기 반전 서브 워드라인 선택 신호가 상기 포지티브 전압 레벨일 때 풀 다운 구동하여 접지 전압 레벨에 대응되는 상기 서브 워드라인 활성화 신호를 출력하는 풀 다운 트랜지스터; 및

    상기 반전 서브 워드라인 선택 신호가 상기 네거티브 전압 레벨일 때 풀 업 구동하여 상기 메인 워드라인 활성화 신호의 레벨에 대응되는 상기 서브 워드라인 활성화 신호를 출력하는 풀 업 트랜지스터;를 포함하는 반도체 메모리 장치의 워드라인 구동 회로.
20. 제 18 항에 있어서,

    상기 포지티브 전압 레벨은 전원 전압보다 높은 레벨에 대응되고, 상기 네거티브 전압 레벨은 접지 전압보다 낮은 레벨에 대응되는 반도체 메모리 장치의 워드라인 구동 회로.
21. 제 20 항에 있어서,

    상기 네거티브 전압 레벨은 반도체 메모리 장치의 내부 전압인 네거티브 워드라인 바이어스 전압 레벨에 대응되는 반도체 메모리 장치의 워드라인 구동 회로.

Images