KR20090128728A - 주파수 검출기 및 이를 포함하는 위상 동기 루프 - Google Patents

주파수 검출기 및 이를 포함하는 위상 동기 루프 Download PDF

Info

Publication number
KR20090128728A
KR20090128728A KR1020080054626A KR20080054626A KR20090128728A KR 20090128728 A KR20090128728 A KR 20090128728A KR 1020080054626 A KR1020080054626 A KR 1020080054626A KR 20080054626 A KR20080054626 A KR 20080054626A KR 20090128728 A KR20090128728 A KR 20090128728A
Authority
KR
South Korea
Prior art keywords
frequency
error
frequency error
time interval
input signal
Prior art date
Application number
KR1020080054626A
Other languages
English (en)
Other versions
KR101493777B1 (ko
Inventor
지드코프
허준호
권기섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080054626A priority Critical patent/KR101493777B1/ko
Priority to US12/430,691 priority patent/US8331519B2/en
Publication of KR20090128728A publication Critical patent/KR20090128728A/ko
Application granted granted Critical
Publication of KR101493777B1 publication Critical patent/KR101493777B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

주파수 검출기가 개시된다. 상기 주파수 검출기는 모듈레이션된 입력 신호의 제로 교차점(zero-crossing point) 사이의 시간 간격을 측정하는 에러 측정 블록, 상기 측정된 시간 간격을 모듈레이션 시간 간격들 중 하나로 양자화하는 에러 변환 유닛, 상기 측정된 시간 간격과 상기 양자화된 시간 간격 사이의 차이에 기초하여 주파수 에러를 계산하는 에러 계산 유닛, 및 상기 양자화된 시간 간격, 상기 계산된 주파수 에러, 및 미리 정해진 임계값에 기초하여 상기 주파수 에러의 출력 여부를 제어하는 에러 발생 제어 블록을 포함할 수 있다.
EFM+(improved version of Eight-to-Foruteen Modulation format) 신호, 선형 보간, PLL(Phase Locked Loop), 주파수 검출기.

Description

주파수 검출기 및 이를 포함하는 위상 동기 루프{frequency detector and Phase Locked Loop having the same}
본 발명은 주파수 검출기 및 위상 동기 루프에 관한 것으로, 보다 상세하게는 연속적으로 주파수 에러를 검출할 수 있는 주파수 검출기 및 상기 주파수 검출기를 이용하여 시간 동기를 수행할 수 있는 위상 동기 루프에 관한 것이다.
일반적으로 전자 장치들은 수신되는 데이터 신호의 주파수를 그 전자 장치들이 동작하는 주파수와 동일한 주파수로 가변하고, 그 주파수를 일정하게 유지하기 위하여 위상 동기 루프를 이용한다. 위상 동기 루프는 수신되는 데이터 신호에 대하여 주파수 동기 및 시간 동기를 수행하는데, DVD(Digital Versatile Disk) 채널을 예로 들어 그 과정을 살펴본다.
도 1은 일반적인 DVD 리드 채널(100)의 신호 처리 과정을 나타내는 블록도이다. 도 1을 참조하면, 상기 DVD 리드 채널은 위상 동기 루프(110), PRML(Partial Response Maximum Likehood) 등화기와 Viterbi 디코더(120), RLL(Run Length Limited) 디코더(130), 및 ECC(Error Correction coding) 디코더(140)를 포함할 수 있다.
상기 위상 동기 루프(110)는 수신되는 RF 신호의 주파수를 특정 주파수의 신호로 가변하고, 그 신호에 대하여 주파수 동기 및 시간 동기를 수행한다. 상기 RF 신호는 DVD 포맷인 EFM+(improved version of Eight-to-Foruteen Modulation format)으로 모듈레이션된 신호일 수 있다. 그러면 상기 위상 동기 루프(110)로부터 출력되는 신호는 PRML 등화기와 비터비(Viterbi) 디코더(120), RLL 디코더(130), 및 ECC 디코더(140)를 거침으로써 데이터 신호로 복구된다.
상기 위상 동기 루프(110)의 주파수 동기 동작 및 시간 동기 동작을 보다 상세히 살펴본다. 먼저, 상기 위상 동기 루프(110)는 주파수 검출기(미도시)를 이용하여 주파수 동기를 수행하는데, 이는 페이로드(payload) 신호에 포함된 동기 펄스의 특성을 이용하여 수행될 수 있다.
DVD 포맷에서 동기 펄스의 지속 시간은 14T(T는 클락의 주기)로 3T 내지 11T인 데이터 펄스의 지속 시간보다 길다. 이러한 DVD 포맷의 특성을 이용하여, 상기 위상 동기 루프(110)는 상기 주파수 검출기(미도시)로부터 출력되는 주파수 에러를 이용하여 목표 주파수로부터 일정 범위(예를 들면, 목표 주파수로부터 ±20% 범위) 내로 주파수 동기를 수행할 수 있다. 다음으로, 상기 위상 동기 루프(110)는 위상 검출기(미도시)를 이용하여 주파수 동기 수행 후 주파수 오차를 보정하기 위한 시간 동기를 수행한다.
상기 위상 동기 루프(110)는 주파수 동기 수행 후의 주파수 오차 범위가 일정한 범위 내이거나 주파수 에러의 변화가 느린 경우에는 비교적 정확한 잠김(locking) 동작을 수행할 수 있다. 그러나 상기 위상 동기 루프(110)는 주파수 동기 수행 후의 주파수 오차 범위가 상기 일정 범위를 벗어나거나 주파수 에러의 변화가 빠른 경우에는 정확한 잠김 동작을 수행할 수 없을 수 있다.
도 2는 정상 동작 여부에 따른 일반적인 위상 동기 루프(110)의 출력 신호의 주파수를 나타내는 그래프이다. 도 2를 참조하면, 정상 동작 시의 상기 위상 동기 루프(110)의 출력 신호의 주파수는 목표 주파수(ft)로 수렴하나, 주파수 동기 후 t1 시점에서 주파수 오차(Δf)가 큰 경우에는 목표 주파수(ft)에 도달하지 못함을 알 수 있다.
이러한 상기 위상 동기 루프(110)의 오동작은 DVD 디스크 불량, 기록 장치(예컨대, DVD writer) 불량, DVD 드라이브의 자동 귀환 제어 장치(servomechanism)의 오동작, 정보의 손실 등의 문제를 발생시킬 수 있다. 상기 문제점을 해결하기 위하여 상기 위상 동기 루프(110)의 루프 필터(미도시)의 이득값을 증가시킬 수 있으나, 이는 데이터 신호의 지터를 증가시키는 원인이 될 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 주파수 동기 후에 넓은 주파수 오차 범위까지 시간 동기를 수행하기 위한 주파수 검출기 및 위상 동기 루프를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 주파수 검출기는 에러 측정 블록, 에러 변환 유닛, 에러 계산 유닛, 및 에러 발생 제어 블록을 포함할 수 있다. 상기 에러 측정 블록은 모듈레이션된 입력 신호의 제로 교차점(zero-crossing point) 사이의 시간 간격을 측정할 수 있다. 상기 에러 측정 블록은 선형 보간 방법에 의하여 상의 제로 교차점 사이의 시간 간격을 측정할 수 있다.
상기 에러 변환 유닛은 상기 측정된 시간 간격을 모듈레이션 시간 간격들 중 하나로 양자화할 수 있다. 상기 에러 계산 유닛은 상기 측정된 시간 간격과 상기 양자화된 시간 간격 사이의 차이에 기초하여 주파수 에러를 계산할 수 있다. 상기 에러 발생 제어 블록은 상기 양자화된 시간 간격, 상기 계산된 주파수 에러, 및 미리 정해진 임계값에 기초하여 상기 주파수 에러의 출력 여부를 제어할 수 있다.
상기 에러 측정 블록은 샘플링 블록, 제1선형 보간 블록, 제로 교차점 검출 블록, 및 제2선형 보간 블록을 포함할 수 있다. 상기 샘플링 블록은 j(j은 2 이상의 자연수) 번째 제로 교차점 전후의 샘플링 시점에서의 상기 입력 신호 및 상기 지연된 입력 신호 각각에 상응하는 제1절대값 및 제2절대값을 발생할 수 있다. 상기 제1선형 보간 블록은 상기 제1절대값 및 상기 제2절대값에 기초하여 제1보간 값을 발생할 수 있다.
상기 제로 교차점 검출 블록은 상기 입력 신호 및 상기 지연된 입력 신호 각각의 제로 교차점을 검출하고, 상기 j 번째 제로 교차점 및 i(i는 2 이상의 자연수) 번째 제로 교차점 사이의 샘플링 수를 측정할 수 있다. 상기 제2선형 보간 블록은 상기 제1보간 값 및 i 번째 제로 교차점에서 발생되고 저장된 제2보간 값에 기초하여 보간 값의 차이를 발생하고, 상기 측정된 샘플링 수 및 상기 보간 값의 차이에 기초하여 상기 측정된 시간 간격을 발생할 수 있다.
상기 샘플링 블록은 상기 입력 신호를 수신하고, 상기 수신된 입력 신호를 미리 정해진 시간만큼 지연시켜 상기 지연된 입력 신호를 출력하는 지연 유닛 및 상기 입력 신호 및 상기 지연된 입력 신호를 미리 정해진 시간 간격으로 샘플링한 값에 기초하여 상기 제1절대값 및 상기 제2절대값을 발생하는 절대값 발생 유닛을 포함할 수 있다.
상기 제1선형 보간 블록은 상기 제1절대값 및 상기 제2절대값을 수신하고, 상기 수신된 두 절대값을 더하여 제3절대값을 출력하는 제1가산기, 상기 제3절대값을 수신하고, 상기 수신된 제3절대값의 역수를 발생하는 룩업 테이블(look-up table), 및 상기 제2절대값 및 상기 제3절대값의 역수를 수신하고, 상기 제2절대값 및 상기 제3절대값을 곱하여 상기 제1보간 값을 발생하는 제1곱셈기를 포함할 수 있다.
상기 제로 교차점 검출 블록은 상기 입력 신호 및 상기 지연된 입력 신호 각각의 제로 교차점을 검출하는 제로 교차점 검출기 및 상기 j 번째 제로 교차점 발생 시점부터 상기 i 번째 제로 교차점 발생 시점까지의 샘플링 수를 카운트하여 상기 측정된 샘플링 수를 발생하는 카운터를 포함할 수 있다.
상기 제2선형 보간 블록은 레지스터, 제2가산기, 및 제3가산기를 포함할 수 있다. 상기 레지스터는 상기 j 번째 제로 교차점 발생에 응답하여 상기 제1보간 값을 수신하여 저장하고, 상기 저장된 제2보간 값을 출력할 수 있다. 상기 제2가산기는 상기 제1보간 값 및 상기 제2보간 값을 수신하고, 상기 제1보간 값과 상기 제2보간 값에 기초하여 상기 보간 값의 차이를 발생할 수 있다. 상기 제3가산기는 상 기 보간 값의 차이 및 상기 측정된 샘플링 수를 수신하고, 상기 보간 값의 차이 및 상기 측정된 샘플링 수를 더하여 상기 측정된 시간 간격을 발생할 수 있다.
상기 에러 측정 블록은 양의 제로 교차점에서의 상기 측정된 시간 간격 또는 음의 제로 교차점에서의 상기 측정된 시간 간격을 선택적으로 출력하는 제1선택기를 더 포함할 수 있다. 상기 에러 변환 유닛은 상기 측정된 시간 간격을 상기 모듈레이션 시간 간격들 중에서 가장 가까운 시간 간격으로 양자화할 수 있다.
상기 에러 계산 유닛은 상기 측정된 시간 간격과 상기 양자화된 시간 간격을 수신하고, 상기 측정된 시간 간격과 상기 양자화된 시간 간격 사이의 차이에 기초하여 상기 주파수 에러를 발생하는 제4가산기를 포함할 수 있다.
상기 에러 발생 제어 블록은 제1에러 발생 제어 유닛, 제2에러 발생 제어 유닛, 및 에러 발생 결정 블록을 포함할 수 있다. 상기 제1에러 발생 제어 유닛은 상기 양자화된 시간 간격이 미리 정해진 시간 간격 범위 이내인지 여부에 기초하여 제1제어 신호를 발생할 수 있다. 상기 제2에러 발생 제어 유닛은 상기 계산된 주파수 에러와 상기 미리 정해진 임계값의 비교 결과에 기초하여 제2제어 신호를 발생할 수 있다. 상기 에러 발생 결정 블록은 상기 제1제어 신호 및 상기 제2제어 신호에 응답하여 상기 주파수 에러의 출력 여부를 제어할 수 있다.
상기 에러 발생 결정 블록은 상기 제1제어 신호 및 상기 제2제어 신호에 기초하여 주파수 에러 발생 제어 신호를 발생하는 제3에러 발생 제어 유닛 및 상기 주파수 에러 발생 제어 신호에 응답하여 상기 주파수 에러를 선택적으로 출력하는 제2선택기를 포함할 수 있다. 상기 에러 발생 제어 블록은 상기 주파수 에러를 수 신하고, 상기 주파수 에러의 방향을 나타내는 부호 값만을 상기 에러 발생 결정 블록으로 출력하는 부호 검출 유닛을 더 포함할 수 있다.
상기 주파수 검출기는 상기 에러 발생 제어 블록으로부터 출력되는 상기 주파수 에러에 미리 정해진 이득값을 곱하여 출력하는 증폭 유닛을 더 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 위상 동기 루프는 제1주파수 검출기, 제2주파수 검출기, 위상 검출기, 및 루프 필터를 포함할 수 있다. 상기 제1주파수 검출기는 전원이 공급되는 시점부터 모듈레이션된 입력 신호의 주파수가 제1주파수에 도달하는 시점까지인 제1동작 모드에서 상기 입력 신호의 동기 펄스에 기초하여 제1주파수 에러를 검출하여 출력할 수 있다. 상기 제2주파수 검출기는 상기 입력 신호의 주파수가 상기 제1주파수에 도달한 시점부터 제2주파수에 도달하는 시점까지인 제2동작 모드에서 상기 입력 신호의 데이터 펄스에 기초하여 제2주파수 에러를 검출하여 출력할 수 있다.
상기 위상 검출기는 상기 제2동작 모드 및 상기 입력 신호의 주파수가 상기 제2주파수에 도달한 시점부터 잠김 주파수에 도달하는 시점까지인 제3동작 모드에서 제3주파수 에러를 검출하여 출력할 수 있다. 상기 루프 필터는 상기 제1주파수 에러, 상기 제2주파수 에러, 및 상기 제3주파수 에러 중 동작 모드에 기초하여 수신되는 주파수 에러에 비례하는 누적 주파수 에러를 발생할 수 있으며, 상기 위상 동기 루프는 상기 누적 주파수 에러에 기초하여 상기 데이터 신호에 대한 잠김 동작을 수행할 수 있다.
상기 제2주파수는 상기 위상 동기 루프가 상기 누적 주파수 에러에 기초하여 상기 데이터 신호의 주파수를 상기 잠김 주파수로 추적(tracking)할 수 있는 주파수일 수 있다. 상기 위상 동기 루프는 상기 동작 모드에 기초하여 상기 제1주파수 에러, 상기 제2주파수 에러, 및 상기 제3주파수 에러 중 대응하는 주파수 에러를 상기 루프 필터로 선택적으로 출력하는 주파수 에러 선택 블록을 더 포함할 수 있다.
상기 제2주파수 검출기는 에러 측정 블록, 에러 변환 유닛, 에러 계산 유닛, 및 에러 발생 제어 블록을 포함할 수 있다. 상기 에러 측정 블록은 상기 데이터 신호의 제로 교차점 사이의 시간 간격을 측정할 수 있다. 상기 에러 변환 유닛은 상기 측정된 시간 간격을 모듈레이션 시간 간격들 중 하나로 양자화할 수 있다.
상기 에러 계산 유닛은 상기 측정된 시간 간격과 상기 양자화된 시간 간격 사이의 차이에 기초하여 주파수 에러를 계산할 수 있다. 상기 에러 발생 제어 블록은 상기 양자화된 시간 간격, 상기 계산된 주파수 에러, 및 미리 정해진 임계값에 기초하여 상기 제2주파수 에러의 출력 여부를 제어할 수 있다.
상기 루프 필터는 제1필터, 제2필터, 및 제1가산지를 포함할 수 있다. 상기 제1필터는 상기 제3주파수 에러에 비례하는 제4주파수 에러를 출력할 수 있다. 상기 제2필터는 상기 동작 모드에 기초하여 상기 제1주파수 에러, 상기 제2주파수 에러, 및 상기 제2주파수 에러 중 대응하는 주파수 에러를 수신하고, 상기 수신된 주파수 에러에 비례하여 누적되는 제5주파수 에러를 출력할 수 있다.
상기 제1가산기는 상기 제4주파수 에러 및 상기 제5주파수 에러를 수신하여 가산함으로써 상기 누적 주파수 에러를 발생할 수 있다. 상기 제2필터는 상기 수신된 주파수 에러 및 지연된 제5주파수 에러를 수신하여 가산함으로써 상기 제5주파수 에러를 발생하는 제2가산기 및 상기 제5주파수 에러를 수신하여 미리 정해진 시간만큼 지연시켜 출력함으로써 상기 지연된 제5주파수 에러를 발생할 수 있다.
상술한 바와 같이 본 발명에 따른 주파수 검출기는 연속적으로 주파수를 검출할 수 있는 효과가 있으며, 상기 주파수 검출기를 포함하는 위상 동기 루프는 일반적인 위상 동기 루프에 비하여 더 넓은 주파수 추적 범위를 가질 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바림직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
본 명세서에 있어서는 어느 하나의 구성요소가 다른 구성요소로 데이터 또는 신호를 '전송'하는 경우에는 상기 구성요소는 상기 다른 구성요소로 직접 상기 데이터 또는 신호를 전송할 수 있고, 적어도 하나의 또 다른 구성요소를 통하여 상기 데이터 또는 신호를 상기 다른 구성요소로 전송할 수 있음을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 위상 동기 루프(Phase Locked Loop, 300, 이하 'PLL'이라 함)를 나타내는 블록도이다. 도 3을 참조하면, 상기 PLL(300)은 아날로그-디지털 변환기(Analog-to-Digital Converter, 310, 이하 'ADC'라 함), 제1주파수 검출기(320), 제2주파수 검출기(330), 위상 검출기(340), 주파수 에러 선택 블록(350), 루프 필터(360), 디지털-아날로그 변환기(Digital-to-Analog Converter, 370, 이하 'DAC'라 함), 및 전압 제어 발진기(380)를 포함할 수 있다.
상기 ADC(310)는 특정의 방식(예컨대, EFM+)으로 모듈레이션된 RF 신호를 수신하고, 상기 수신된 RF 신호를 디지털 신호로 변환하여 출력할 수 있다. 상기 제1주파수 검출기(320), 제2주파수 검출기(330), 및 제3주파수 검출기(340) 각각은 상기 PLL(300)의 동작 모드에 기초하여 상기 디지털 신호의 주파수 에러를 검출하여 출력할 수 있다.
상기 PLL(300)의 동작 모드는 제1동작 모드, 제2동작 모드, 및 제3동작 모드로 나누어질 수 있다. 제1동작 모드는 전원이 공급되는 시점부터 디지털 신호의 주파수가 제1주파수에 도달하는 시점까지를 의미하고, 제2동작 모드는 상기 디지털 신호의 주파수가 상기 제1주파수에 도달한 시점부터 제2주파수에 도달하는 시점까지를 의미하며, 제3동작 모드는 상기 디지털 신호의 주파수가 상기 제2주파수에 도달한 시점부터 잠김 주파수에 도달하는 시점까지를 의미한다.
상기 제1주파수는 상기 제1주파수 검출기(320)의 동작이 완료되는 시점을 지정하는 주파수이며, 상기 제2주파수는 상기 PLL(300)이 상기 루프 필터(360)으로부터 출력되는 누적 주파수 에러에 기초하여 상기 디지털 신호의 주파수를 상기 잠김 주파수(다시 말하면, 목표 주파수)로 추적(tracking)할 수 있는 주파수를 의미한다.
상기 제1주파수 검출기(320)는 상기 제1동작 모드에서 제1주파수 에러(e1)를 검출하여 출력할 수 있다. 상기 제2주파수 검출기(330)는 상기 제2동작 모드에서 선형 보간(linear interpolation) 방법을 이용하여 제2주파수 에러(eFD)를 검출하여 출력할 수 있다. 상기 위상 검출기(340)는 상기 제2모드 및 상기 제3모드에서 제3주파수 에러(e3)를 검출하여 출력할 수 있다.
상기 주파수 에러 선택 블록(350)은 상기 동작 모드에 기초하여 상기 제1주파수 에러(e1), 상기 제2주파수 에러(eFD), 및 상기 제3주파수 에러(e3) 중 대응하는 주파수 에러를 상기 루프 필터(360)로 선택적으로 출력할 수 있다. 도 3에서 상기 주파수 에러 선택 블록(350)이 출력은 주파수 에러라고만 표시되어 있으나, 상기 주파수 에러는 상기 동작 모드에 따라서 제1주파수 에러(e1), 상기 제2주파수 에러(eFD)와 상기 제3주파수 에러(e3), 또는 제3주파수 에러(e3)일 수 있다.
도 4는 도 3에 도시된 PLL(300)의 동작 모드에 따른 잠김(locking) 동작 과정을 설명하기 위한 그래프이다. 도 4를 참조하면, 제1동작 모드에서 상기 PLL(300)은 상기 제1주파수 검출기(320)로부터 출력되는 상기 제1주파수 에러(e1)를 이용하여 상기 디지털 신호의 주파수를 목표 주파수(ft)로부터 일정 범위(예를 들면, 목표 주파수(ft)로부터 ±20% 범위) 내의 제1주파 주파수(f1)까지 상승시키는 주파수 동기를 수행할 수 있다.
예를 들면, 상기 PLL(300)이 초기 구동하는 시기인 제1동작 모드에서 상기 제1주파수 검출기(320)가 EFM+ 신호의 가장 긴 지속 시간인 14T(동기 펄스의 지속 시간) 펄스에 기초하여 발생하는 제1주파수 에러(e1)를 이용하여 주파수 동기를 수행할 수 있다(T는 클락의 주기).
제2동작 모드에서 상기 PLL(300)은 상기 제2주파수 검출기(330)로부터 출력되는 제2주파수 에러(eFD)를 이용하여 상기 디지털 신호의 주파수를 상기 제2주파수까(f2)지 상승시키는 주파수 동기를 수행할 수 있다. 예를 들면, 제2모드에서 상기 제2주파수 검출기(330)는 EFM+ 신호의 데이터 펄스(3T 내지 11T 지속 시간을 갖는)를 이용하여 연속적으로 제2주파수 에러(eFD)를 발생할 수 있으며, 상기 PLL(300)은 주파수 동기를 수행할 수 있다.
제3동작 모드에서는 상기 PLL(300)은 상기 위상 검출기(350)로부터 출력되는 제3주파수 에러(e3)에 기초하여 시간 동기를 수행할 수 있다.
일반적인 PLL과 본 발명에 따른 PLL을 비교하면, 일반적인 PLL은 주파수 검출기를 이용한 주파수 동기가 수행된 다음 위상 검출기에 의하여 누적되는 주파수 에러 또는 위상 차이에 기초하여 간접적으로 시간 동기를 수행한다. 그러나 본 발명에 따른 PLL(300)은 제1주파수 검출기(310)를 이용한 주파수 동기가 수행된 다음에도 제2주파수 검출기(330)가 모듈레이션된 신호로부터 직접적으로 주파수 에러를 검출하여 주파수 동기를 더 수행할 수 있다.
그러므로 일반적인 PLL에 비하여 본 발명에 따른 PLL(300)는 제2주파수 검출 기(330)의 추가적인 동기 수행에 기초하여 주파수 추적 범위를 확대시킬 수 있다.
도 5는 도 3의 제2주파수 검출기(330)가 수행하는 선형 보간 방법을 설명하기 위한 그래프이다. 선형 보간 방법이란 제로 교차점(zero-crossing point) 전후의 샘플링 값 사이를 선형으로 가정하에 계산된 주파수 에러의 방향을 추정해내는 방법을 말한다. 예를 들면, 신호의 샘플링 주파수가 실재 신호의 데이터 레이트(data rate)보다 높으면 주파수 에러는 양의 방향이 될 수 있다. 도 5에 도시된 바와 같이 상기 제2주파수 검출기(330)는 제로 교차점이 발생할 때마다 주파수 에러를 검출하여 연속적인 주파수 검출을 수행할 수 있는 장점을 가진다.
그런데, 본 발명에 따른 PLL(300)이 적용되는 시스템(예컨대, DVD 시스템)에서 전송 과정에서의 왜곡이나 매체(예컨대, DVD 디스크)의 비이상적 특성 등에 기인하여 데이터 신호는 비대칭적 특성을 가질 수 있다. 즉, 시스템에 따라서 데이터 신호의 양의 펄스와 음의 펄스가 짧아지거나 길어질 수 있다. 도 5를 참조하면, 이러한 문제점을 해결하기 위하여 상기 제2주파수 검출기(330)는 양의 제로 교차점과 음의 제로 교차점으로 나누어서 제로 교차점 사이의 시간 간격을 별도로 측정할 수 있음을 알 수 있다.
상기 제2주파수 검출기(330)로부터 출력되는 제2주파수 에러(eFD)는 수학식 1과 같이 나타낼 수 있다.
Figure 112008041640366-PAT00001
여기서, KFD는 상기 제2주파수 검출기(330)의 이득값을 의미하며, τ는 측정된 제로 교차점 사이의 시간 간격을 의미하며,
Figure 112008041640366-PAT00002
는 양자화된 제로 교차점 사이의 시간 간격을 의미하며, ε은 상기 제2주파수 에러(eFD)의 임계값을 의미하며, Tmin은 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00003
)의 최소값을 의미하며, Tmax는 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00004
)의 최대값을 의미한다.
예컨대, EFM+ 신호에 대해서 Tmin은 6T, Tmax는 12T 내지 15T로 설정될 수 있다. 수학식 1을 참조하면, 상기 제2주파수 에러(eFD)는 상기 측정된 시간 간격(τ)과 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00005
) 사이의 차이가 상기 제2주파수 에러(eFD)의 임계값(ε)보다 작고, 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00006
)이 Tmin 내지 Tmax 범위인 경우에만 발생됨을 알 수 있다.
상기 측정된 시간 간격(τ)은 양의 제로 교차점 사이의 시간 간격(τp)과 음의 제로 교차점 사이의 시간 간격(τn)으로 나누어질 수 있다. 도 5를 참조하면, 양의 제로 교차점 사이의 시간 간격(τp)은 수학식 2와 같이 나타낼 수 있다.
Figure 112008041640366-PAT00007
여기서, kp는 j(j는 2 이상의 자연수) 번째 제로 교차점(NPl)과 i(i는 2이상의 자연수) 번째 제로 교차점(NPk) 사이의 샘플링 수를 의미하며, t2 p는 j 번째 제로 교차점(NPl)에서의 보간 값을 의미하며, t1 p는 i 번째 제로 교차점(NPk)에서의 보간 값을 의미하며, xn 및 xn +1은 j 번째 제로 교차점(NPl) 전후에서 샘플링된 신호의 값을 의미하며, xm 및 xm +1은 i 번째 제로 교차점(NPk) 전후에서 샘플링된 신호의 값을 의미한다. 음의 제로 교차점 사이의 시간 간격(τn)은 수학식 2에서 p를 n으로 대체함으로써 구할 수 있다.
도 6은 도 3의 제2주파수 검출기(330)를 나타내는 블록도이다. 도 6을 참조하면, 상기 주파수 검출기(330)는 에러 측정 블록(400), 에러 변환 블록(500), 에러 계산 유닛(600), 및 에러 발생 제어 블록(700)을 포함할 수 있다.
상기 에러 측정 블록(400)은 선형 보간 방법에 의하여 모듈레이션된 입력 신호의 제로 교차점 사이의 시간 간격(τ)을 측정할 수 있다. 상기 에러 측정 블록(400)은 샘플링 블록(410), 제1선형 보간 블록(420), 제로 교차점 검출 블록(430), 제2선형 보간 블록(440), 및 제1선택기(450)를 포함할 수 있다.
상기 샘플링 블록(410)은 l(l은 2 이상의 자연수) 번째 제로 교차점 전후의 샘플링 시점에서의 상기 입력 신호 및 상기 지연된 입력 신호 각각에 상응하는 제1절대값 및 제2절대값을 발생할 수 있다. 상기 샘플링 블록(410)은 제1지연 유 닛(411) 및 절대값 발생 유닛(422 및 423)을 포함할 수 있다.
상기 제1지연 유닛(411)은 상기 입력 신호를 수신하고, 상기 수신된 입력 신호를 미리 정해진 시간만큼 지연시켜 상기 지연된 입력 신호를 출력한다. 상기 절대값 발생 유닛(412 및 413)은 상기 입력 신호 및 상기 지연된 입력 신호를 미리 정해진 시간 간격으로 샘플링한 값에 기초하여 상기 제1절대값 및 상기 제2절대값을 발생할 수 있다.
상기 제1선형 보간 블록(420)은 상기 제1절대값 및 상기 제2절대값에 기초하여 제1보간 값(t2 p 또는 t2 n)을 발생할 수 있다. 상기 제1선형 보간 블록(420)은 제1가산기(421), 룩업 테이블(look-up table, 422), 및 제1곱셈기(423)를 포함할 수 있다.
상기 제1가산기(421)는 상기 제1절대값 및 상기 제2절대값을 수신하고, 상기 수신된 두 절대값을 더하여 제3절대값을 출력할 수 있다. 상기 룩업 테이블(422)은 상기 제3절대값을 수신하고, 상기 수신된 제3절대값의 역수를 발생할 수 있다. 예를 들면, 상기 ADC(310)의 해상도가 6 비트이면, 상기 룩업 테이블(422)은 64 개의 엔트리를 가질 수 있다. 그러나 하드웨어 구현의 복잡성을 제거하기 위하여, 상기 룩업 테이블(422)의 엔트리는 감소될 수도 있다.
상기 제1곱셈기(423)는 상기 제2절대값 및 상기 제3절대값의 역수를 수신하고, 상기 제2절대값 및 상기 제3절대값의 역수를 곱하여 상기 제1보간 값(t2 p 또는 t2 n)을 발생할 수 있다.
상기 제로 교차점 검출 블록(430)은 상기 입력 신호 및 상기 지연된 입력 신호 각각의 제로 교차점을 검출하고, 상기 j 번째 제로 교차점 및 상기 i 번째 제로 교차점 사이의 샘플링 수(kp 또는 kn)를 측정할 수 있다.
상기 제로 교차점 검출 블록(430)은 제로 교차점 검출기(431a 및 431b) 및 카운터(432a 및 432b)를 포함할 수 있다. 상기 제로 교차점 검출기(431a 및 431b)는 상기 입력 신호 및 상기 지연된 입력 신호 각각의 제로 교차점을 검출할 수 있으며, 양의 제로 교차점을 검출하는 검출기(431a)와 음의 제로 교차점을 검출하는 검출기(431b)를 포함할 수 있다.
상기 카운터(432a 및 432b)는 상기 j 번째 제로 교차점 발생 시점부터 상기 i 번째 제로 교차점 발생 시점까지의 샘플링 수를 카운트하여 상기 측정된 샘플링 수(kp 또는 kn)를 발생할 수 있으며, 양의 제로 교차점에 대한 카운터(432a)와 음의 제로 교차점에 대한 카운터(432b)를 포함할 수 있다.
상기 제2선형 보간 블록(440)은 상기 제1보간 값(t2 p 또는 t2 n) 및 i 번째 제로 교차점에서 발생되고 저장된 제2보간 값(t1 p 또는 t1 n)에 기초하여 보간 값의 차이(t2 p-t1 p 또는 t2 n-t1 n)를 발생하고, 상기 측정된 샘플링 수(kp 또는 kn) 및 상기 보 간 값의 차이(t2 p-t1 p 또는 t2 n-t1 n)에 기초하여 상기 측정된 시간 간격(τp 또는 τn)을 발생할 수 있다. 상기 제2선형 보간 블록(440)은 레지스터(431a 및 431b), 제2가산기(432a 및 432b), 및 제3가산기(433a 및 433b)를 포함할 수 있다.
상기 레지스터(441a 및 441b)는 상기 j 번째 제로 교차점 발생에 응답하여 상기 제1보간 값(t2 p 또는 t2 n)을 수신하여 저장하고, 상기 저장된 제2보간 값(t1 p 또는 t1 n)을 출력할 수 있으며, 양/음의 제로 교차점 각각에 대응하는 레지스터(441a/441b)를 포함할 수 있다. 상기 제2가산기(442a 및 442b)는 상기 제1보간 값 및 상기 제2보간 값(t1 p 또는 t1 n)을 수신하고, 상기 제1보간 값(t2 p 또는 t2 n)과 상기 제2보간 값(t1 p 또는 t1 n)에 기초하여 상기 보간 값의 차이(t2 p-t1 p 또는 t2 n-t1 n)를 발생할 수 있으며, 양/음의 제로 교차점 각각에 대응하는 제2가산기(441a/442b)를 포함할 수 있다
제3가산기(443a 및 443b)는 상기 보간 값의 차이(t2 p-t1 p 또는 t2 n-t1 n) 및 상기 측정된 샘플링 수(kp 또는 kn)를 수신하고, 상기 보간 값의 차이 및 상기 측정된 샘플링 수(kp 또는 kn)를 더하여 상기 측정된 시간 간격(τp 및 τn)을 발생할 수 있으며, 양의 제로 교차점에 대응하는 가산기(443a)와 음의 제로 교차점에 대응하는 가산기(443b)를 포함할 수 있다.
상기 제1선택기(450)는 상기 j 번째 제로 교차점 발생에 응답하여 상기 측정된 시간 간격(τp 및 τn)을 선택적으로 출력할 수 있다. 즉, 상기 제1선택기(450)는 양의 제로 교차점이 발생하면 양의 제로 교차점에 사이의 시간 간격(τp)을 출력하고 음의 제로 교차점이 발생하면 음의 제로 교차점 사이의 시간 간격(τn)을 출력할 수 있다.
상기 에러 변환 유닛(500)은 상기 측정된 시간 간격(τp 또는 τn)을 모듈레이션 시간 간격(예컨대, EFM+의 모듈레이션 시간 간격)들 중 하나로 양자화할 수 있다. 예를 들면, 상기 에러 변환 유닛(500)은 상기 측정된 시간 간격(τp 또는 τn)을 상기 모듈레이션 시간 간격들 중에서 가장 가까운 시간 간격으로 양자화할 수 있다.
상기 에러 계산 유닛(600)은 상기 측정된 시간 간격(τp 또는 τn)과 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00008
) 사이의 차이에 기초하여 주파수 에러(eFD')를 계산할 수 있다. 상기 에러 계산 유닛(600)은 상기 측정된 시간 간격(τp 또는 τn)과 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00009
)을 수신하고, 상기 측정된 시간 간격(τp 또 는 τn)과 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00010
) 사이의 차이에 기초하여 상기 주파수 에러(eFD')를 발생하는 제4가산기(600)를 포함할 수 있다.
상기 에러 발생 제어 블록(700)은 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00011
), 상기 계산된 주파수 에러(eFD'), 및 미리 정해진 임계값에 기초하여 상기 주파수 에러(eFD')의 출력 여부를 제어할 수 있다. 상기 에러 발생 제어 블록(700)은 제1에러 발생 제어 유닛(710), 제2에러 발생 제어 유닛(720), 및 에러 발생 결정 블록(730)을 포함할 수 있다.
상기 제1에러 발생 제어 유닛(710)은 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00012
)이 미리 정해진 시간 간격 범위(Tmin 내지 Tmax) 이내인지 여부에 기초하여 제1제어 신호(CS1)를 발생할 수 있다. 상기 제2에러 발생 제어 유닛(720)은 상기 계산된 주파수 에러(eFD')와 상기 계산된 주파수 에러(eFD')의 임계값(ε)의 비교 결과에 기초하여 제2제어 신호(CS2)를 발생할 수 있다.
상기 에러 발생 결정 블록(730)은 상기 제1제어 신호(CS1) 및 상기 제2제어 신호(CS2)에 응답하여 상기 주파수 에러(eFD')의 출력 여부를 제어할 수 있다. 상기 에러 발생 결정 블록(730)은 제3에러 발생 제어 유닛(731) 및 제2선택기(732)를 포함할 수 있다. 상기 제3에러 발생 제어 유닛(731)은 상기 제1제어 신호(CS1) 및 상기 제2제어 신호(CS2)에 기초하여 주파수 에러 발생 제어 신호(CS3)를 발생할 수 있다.
상기 제2선택기(732)는 상기 주파수 에러 발생 제어 신호(CS3)에 응답하여 상기 주파수 에러(eFD')를 선택적으로 출력할 수 있다. 예를 들면, 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00013
)이 미리 정해진 시간 간격 범위(Tmin 내지 Tmax) 이내이고, 상기 주파수 에러(eFD')가 상기 미리 정해진 임계값(ε)보다 작은 경우에만 상기 주파수 에러(eFD')를 출력할 수 있다.
상기 에러 발생 제어 블록(730)은 상기 주파수 에러(eFD')를 수신하고, 상기 주파수 에러(eFD')의 방향을 나타내는 부호 값(예컨대, +1 또는 -1)만을 출력하는 부호 검출 유닛(733)을 더 포함할 수 있다. 상기 제2주파수 검출기(330)는 상기 에러 발생 제어 블록(730)으로부터 출력되는 상기 주파수 에러(eFD')에 미리 정해진 이득값(KFD)을 곱한 주파수 에러(eFD)를 출력하는 증폭 유닛(800)을 더 포함할 수 있다. 수학식 1에서 표현된 제2주파수 에러(eFD)는 상기 증폭 유닛(800)으로부터 출력되는 주파수 에러일 수 있다.
상기 루프 필터(360) 상기 주파수 에러 선택 블록(350)으로부터 출력되는 주파수 에러(eFD)를 수신하고, 상기 수신된 주파수 에러(eFD)를 누적하여 출력한다. 상기 루프 필터(360)는 제1필터(361), 제2필터(362), 및 제5가산기(363)를 포함할 수 있다. 상기 제1필터(361)는 상기 동작 모드에 기초하여 상기 제3주파수 에러(e3)를 수신하고, 상기 제3주파수 에러(e3)에 비례하는 제4주파수 에러(e4)를 출력할 수 있다. 상기 제1필터(361)는 소정의 이득값(Kp)을 갖는 증폭 유닛으로 구현될 수 있다.
상기 제2필터(362)는 상기 동작 모드에 기초하여 상기 제1주파수 에러(e1), 상기 제2주파수 에러(eFD), 및 상기 제2주파수 에러(eFD) 중 대응하는 주파수 에러를 수신하고, 상기 수신된 주파수 에러에 비례하여 누적되는 제5주파수(e5) 에러를 출력할 수 있다. 상기 제5가산기(363)는 상기 제4주파수 에러(e4) 및 상기 제5주파수 에러(e5)를 수신하여 가산함으로써 상기 누적 주파수 에러(e_acc)를 발생할 수 있다.
상기 제2필터(362)는 제6가산기(365) 및 제2지연 유닛(366)을 포함할 수 있다. 상기 제6가산기(365)는 상기 수신된 제5주파수 에러(e5) 및 지연된 제5주파수 에러(e5_d)를 수신하여 가산함으로써 상기 제5주파수 에러(e5)를 발생할 수 있다. 상기 제2지연 유닛(366)은 상기 제5주파수 에러(e5)를 수신하여 미리 정해진 시간만큼 지연시켜 출력함으로써 상기 지연된 제5주파수 에러(e5_d)를 발생할 수 있다. 상기 제2필터(362)는 상기 제3주파수 에러(e3)를 수신하여 소정의 이득값(Ki)을 곱하여 출력하는 증폭 유닛(364)을 더 포함할 수 있다.
상기 DAC(370)은 상기 루프 필터(360)로부터 출력되는 상기 누적 주파수 에러(e_acc)를 수신하고, 상기 수신된 누적 주파수 에러(e_acc)를 아날로그 신호로 변환하여 출력한다. 상기 전압 제어 발진기(380)는 상기 DAC(370)으로부터 출력되 는 아날로그 신호의 전압 레벨에 비례하는 주파수를 갖는 신호를 발생하며 상기 ADC(310)는 상기 전압 제어 발진기(380)의 출력 신호에 응답하여 상기 수신된 RF 신호를 디지털 신호로 변환하여 출력한다. 상술한 과정을 따라 상기 PLL(300)은 잠김 동작을 수행한다.
도 7a는 일반적인 PLL의 루프 필터의 동작의 시뮬레이션 결과를 나타내는 그래프이며, 도 7b는 본 발명의 실시예에 따른 PLL(300)의 루프 필터(360)의 동작의 시뮬레이션 결과를 나타내는 그래프이다. 도 7a를 참조하면, 일반적인 PLL에서 주파수 에러가 급격하게 변하는 경우에 루프 필터의 누적 주파수 에러가 점점 증가함을 알 수 있다. 그러면 일반적인 PLL은 잠김 동작을 정확하게 수행할 수 없게된다.
도 7b를 참조하면, 본 발명의 실시예에 따른 PLL(300)에서는 주파수 에러가 급격하게 변하더라도 PLL(300)의 누적 주파수 에러가 다시 감소되어 일정하게 유지됨을 알 수 있다. 이는 PLL(300)이 잠김 상태로 복귀됨을 알 수 있다. 그러므로 본 발명에 따른 PLL(300)이 일반적인 PLL보다 잠김 동작을 수행하는 범위가 더 넓다는 것을 의미한다.
도 8a는 일반적인 PLL의 출력신호가 DVD 리드 채널의 PRML(Partial Response Maximum Likehood) 등화기에 인가된 경우, 상기 PRML 등화기의 부분 응답 신호(partial response signal)의 배열(constellation)을 나타내는 그래프이며, 도 8b는 본 발명에 따른 PLL(300)의 출력신호가 DVD 리드 채널의 PRML 등화기에 인가된 경우, 상기 PRML 등화기의 부분 응답 신호의 배열을 나타내는 그래프이다. 도 8a 및 도 8b를 참조하면, 주파수 에러가 급격하게 변하는 경우 상기 PRML에 일반적 인 PLL의 출력 신호가 인가되면 상기 PRML이 오동작을 하며, 본 발명에 따른 PLL(300)의 출력신호가 인가되면 상기 PRML은 정상 동작을 수행함을 알 수 있다.
도 9는 본 발명의 실시예에 따른 주파수 검출기(330)의 동작을 나타내는 순서도이다. 이하, 도 6 및 도 9를 참조하여 그 과정을 구체적으로 살펴본다.
첫째, 에러 측정 블록(400)은 모듈레이션된 입력 신호의 제로 교차점(zero-crossing point) 사이의 시간 간격을 측정한다(S101). 상기 에러 측정 블록(400)의 동작을 더 구체적으로 살펴보면, 샘플링 블록(410)은 l(l은 2 이상의 자연수) 번째 제로 교차점 전후의 샘플링 시점에서의 상기 입력 신호 및 상기 지연된 입력 신호 각각에 상응하는 제1절대값 및 제2절대값을 발생한다.
제1선형 보간 블록(420)은 상기 제1절대값 및 상기 제2절대값에 기초하여 제1보간 값(t2 p 또는 t2 n)을 발생한다. 제로 교차점 블록(430)은 상기 입력 신호 및 상기 지연된 입력 신호 각각의 제로 교차점을 검출하고, 상기 j 번째 제로 교차점 및 i 번째 제로 교차점 사이의 샘플링 수(kp 또는 kn)를 측정한다. 제2선형 보간 블록(440)은 상기 제1보간 값(t2 p 또는 t2 n) 및 상기 i 번째 제로 교차점에서 발생되고 저장된 제2보간 값(t1 p 또는 t1 n)에 기초하여 보간 값의 차이(t2 p-t1 p 또는 t2 n- t1 n)를 발생하고, 상기 측정된 샘플링 수(kp 또는 kn) 및 상기 보간 값의 차이(t2 p-t1 p 또는 t2 n- t1 n)에 기초하여 상기 측정된 시간 간격(τ)을 발생한다.
둘째, 에러 변환 유닛(500)은 상기 측정된 시간 간격(τ)을 모듈레이션 시간 간격들 중 하나로 양자화한다(S102). 예를 들면, 상기 측정된 시간 간격을 EFM+ 신호의 데이터 펄스의 지속 시간인 3T 내지 11T 중에서 가장 가까운 지속 시간으로 양자화할 수 있다.
셋째, 에러 계산 유닛(600)은 상기 측정된 시간 간격(τ)과 상기 양자화된 시간 간격 사이의 차이(
Figure 112008041640366-PAT00014
)에 기초하여 주파수 에러(eFD')를 계산한다(S103). 상기 에러 계산 유닛(600)은 상기 측정된 시간 간격(τ)에서 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00015
)을 빼는 가산기(600)로 구현될 수 있다.
넷째, 에러 발생 제어 블록(700)은 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00016
), 상기 계산된 주파수 에러주파수 에러(eFD'), 및 미리 정해진 임계값(ε)에 기초하여 상기 주파수 에러(eFD')의 출력 여부를 제어한다(S104). 상기 에러 발생 제어 블록(700)은 상기 양자화된 시간 간격(
Figure 112008041640366-PAT00017
)이 미리 정해진 시간 간격 범위(Tmin 내지 Tmax)를 이내이고, 상기 계산된 주파수 에러(eFD')가 미리 정해진 임계값(ε)보다 작은 경우에만 상기 계산된 주파수 에러(eFD')를 출력한다.
상기 주파수 검출기(330)는 상기 계산된 주파수 에러(eFD')에 미리 정해진 이득값(KFD)을 곱한 주파수 에러(eFD)를 출력할 수도 있다.
도 1 내지 도 9에서는 루프 상에 DAC(370)와 VCO(380)를 포함하는 DCO 타입의 PLL(300)을 예로 들어 상기 제2주파수 검출기(330)의 동작을 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 상기 제2주파수 검출기(330)는 NCO 타입(Numerical Controlled Oscillator를 이용하는 방식)의 PLL에도 이용될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 PLL(300')의 블록도를 나타낸다. 도 10과 도 9에서 동일한 부재 번호를 갖는 구성요소들은 그 구조와 기능이 동일하므로 그에 대한 상세한 설명은 생략하며, 도 10의 PLL(300')은 도 3에 기재된 PLL(300)의 차이점을 중점적으로 살펴본다.
도 10의 PLL(300')의 ADC(310')는 도 9의 DAC(310)과 달리 고정된 샘플링 클락(입력 신호의 최대 비트율(maximum bit rate)보다 높은 주파수를 갖는)을 이용하여 입력 신호를 디지털 신호로 변환할 수 있다. 상기 DAC(310')에 의하여 변환된 디지털 신호는 루프 필터(360)로부터 출력되는 누적 주파수 에러(e_acc)에 기초하여 구동되는 NCO(Numerically Controlled Oscillator, 380)와 디지털 보간기(digital interpolator, 390)에 의하여 다시 샘플링될 수 있다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이 다.
도 1은 일반적인 DVD 리드 채널의 신호 처리 과정을 나타내는 블록도이다.
도 2는 정상 동작 여부에 따른 일반적인 위상 동기 루프의 출력 신호의 주파수를 나타내는 그래프이다.
도 3은 본 발명의 실시예에 따른 위상 동기 루프를 나타내는 블록도이다.
도 4는 도 3에 도시된 위상 동기 루프의 동작 모드에 따른 잠김 동작 과정을 설명하기 위한 그래프이다.
도 5는 도 3의 제2주파수 검출기가 수행하는 선형 보간 방법을 설명하기 위한 그래프이다.
도 6은 도 3의 제2주파수 검출기를 나타내는 블록도이다.
도 7a는 일반적인 PLL의 루프 필터의 동작의 시뮬레이션 결과를 나타내는 그래프이다.
도 7b는 본 발명의 실시예에 따른 위상 동기 루프의 루프 필터의 동작의 시뮬레이션 결과를 나타내는 그래프이다.
도 8a는 일반적인 PLL의 출력신호가 DVD 리드 채널의 PRML 등화기에 인가된 경우, 상기 PRML 등화기의 부분 응답 신호의 배열을 나타내는 그래프이다.
도 8b는 본 발명에 따른 PLL의 출력신호가 DVD 리드 채널의 PRML 등화기에 인가된 경우, 상기 PRML 등화기의 부분 응답 신호의 배열을 나타내는 그래프이다.
도 9는 본 발명의 실시예에 따른 주파수 검출기의 동작을 나타내는 순서도이다.
도 10은 본 발명의 다른 실시예에 따른 위상 동기 루프의 블록도를 나타낸다.

Claims (21)

  1. 모듈레이션된 입력 신호의 제로 교차점(zero-crossing point) 사이의 시간 간격을 측정하는 에러 측정 블록;
    상기 측정된 시간 간격을 모듈레이션 시간 간격들 중 하나로 양자화하는 에러 변환 유닛; 및
    상기 측정된 시간 간격과 상기 양자화된 시간 간격 사이의 차이에 기초하여 주파수 에러를 계산하는 에러 계산 유닛을 포함하는 주파수 검출기.
  2. 제1항에 있어서, 상기 주파수 검출기는
    상기 양자화된 시간 간격, 상기 계산된 주파수 에러, 및 미리 정해진 임계값에 기초하여 상기 주파수 에러의 출력 여부를 제어하는 에러 발생 제어 블록을 더 포함하는 주파수 검출기.
  3. 제1항에 있어서, 상기 측정된 시간 간격은
    Figure 112008041640366-PAT00018
    (여기서, τ는 측정된 시간 간격, k는 j(j는 2 이상의 자연수) 번째 제로 교차점과 i 번째 제로 교차점 사이의 샘플링 수, xn 및 xn +1은 j 번째 제로 교차점 전 후에서 샘플링된 입력 신호의 값, xm 및 xm +1은 i(i는 2 이상의 자연수) 번째 제로 교차점 전후에서 샘플링된 입력 신호의 값)에 상응하는 주파수 검출기.
  4. 제1항에 있어서, 상기 에러 측정 블록은
    j(j는 2 이상의 자연수) 번째 제로 교차점 전후의 샘플링 시점에서의 상기 입력 신호 및 상기 지연된 입력 신호 각각에 상응하는 제1절대값 및 제2절대값을 발생하는 샘플링 블록;
    상기 제1절대값 및 상기 제2절대값에 기초하여 제1보간 값을 발생하는 제1선형 보간 블록;
    상기 입력 신호 및 상기 지연된 입력 신호 각각의 제로 교차점을 검출하고, 상기 j 번째 제로 교차점 및 i(i는 2 이상의 자연수) 번째 제로 교차점 사이의 샘플링 수를 측정하는 제로 교차점 검출 블록; 및
    상기 제1보간 값 및 상기 i 번째 제로 교차점에서 발생되고 저장된 제2보간 값에 기초하여 보간 값의 차이를 발생하고, 상기 측정된 샘플링 수 및 상기 보간 값의 차이에 기초하여 상기 측정된 시간 간격을 발생하는 제2선형 보간 블록을 포함하는 주파수 검출기.
  5. 제3항 또는 제4항에 있어서, j는 i 다음의 자연수인 주파수 검출기.
  6. 제4항에 있어서, 상기 샘플링 블록은
    상기 입력 신호를 수신하고, 상기 수신된 입력 신호를 미리 정해진 시간만큼 지연시켜 상기 지연된 입력 신호를 출력하는 지연 유닛; 및
    상기 입력 신호 및 상기 지연된 입력 신호를 미리 정해진 시간 간격으로 샘플링한 값에 기초하여 상기 제1절대값 및 상기 제2절대값을 발생하는 절대값 발생 유닛을 포함하는 주파수 검출기.
  7. 제4항에 있어서, 상기 제1선형 보간 블록은
    상기 제1절대값 및 상기 제2절대값을 수신하고, 상기 수신된 두 절대값을 더하여 제3절대값을 출력하는 제1가산기;
    상기 제3절대값을 수신하고, 상기 수신된 제3절대값의 역수를 발생하는 룩업 테이블; 및
    상기 제2절대값 및 상기 제3절대값의 역수를 수신하고, 상기 제2절대값 및 상기 제3절대값을 곱하여 상기 제1보간 값을 발생하는 제1곱셈기를 포함하는 주파수 검출기.
  8. 제4항에 있어서, 상기 제로 교차점 검출 블록은
    상기 입력 신호 및 상기 지연된 입력 신호 각각의 제로 교차점을 검출하는 제로 교차점 검출기; 및
    상기 j 번째 제로 교차점 발생 시점부터 상기 i 번째 제로 교차점 발생 시점 까지의 샘플링 수를 카운트하여 상기 측정된 샘플링 수를 발생하는 카운터를 포함하는 주파수 검출기.
  9. 제4항에 있어서, 상기 제2선형 보간 블록은
    상기 j 번째 제로 교차점 발생에 응답하여 상기 제1보간 값을 수신하여 저장하고, 상기 저장된 제2보간 값을 출력하는 레지스터;
    상기 제1보간 값 및 상기 제2보간 값을 수신하고, 상기 제1보간 값과 상기 제2보간 값에 기초하여 상기 보간 값의 차이를 발생하는 제2가산기; 및
    상기 보간 값의 차이 및 상기 측정된 샘플링 수를 수신하고, 상기 보간 값의 차이 및 상기 측정된 샘플링 수를 더하여 상기 측정된 시간 간격을 발생하는 제3가산기를 포함하는 주파수 검출기.
  10. 제4항에 있어서, 상기 에러 측정 블록은
    양의 제로 교차점에서의 상기 측정된 시간 간격 또는 음의 제로 교차점에서의 상기 측정된 시간 간격을 선택적으로 출력하는 제1선택기를 더 포함하는 주파수 검출기.
  11. 제1항에 있어서, 에러 변환 유닛은
    상기 측정된 시간 간격을 상기 모듈레이션 시간 간격들 중에서 가장 가까운 시간 간격으로 양자화하는 주파수 검출기.
  12. 제1항에 있어서, 상기 주파수 에러는
    Figure 112008041640366-PAT00019
    (여기서, eFD는 주파수 에러, KFC는 주파수 검출기의 이득값, τ는 제로 교차점 사이의 시간 간격,
    Figure 112008041640366-PAT00020
    는 양자화된 제로 교차점 사이의 시간 간격, ε은 주파수 에러(eFD)의 임계값, Tmin은 양자화된 시간 간격(
    Figure 112008041640366-PAT00021
    )의 최소값, Tmax는 양자화된 시간 간격(
    Figure 112008041640366-PAT00022
    )의 최대값)에 상응하는 주파수 검출기.
  13. 제2항에 있어서, 상기 에러 발생 제어 블록은
    상기 양자화된 시간 간격이 미리 정해진 시간 간격 범위 이내인지 여부에 기초하여 제1제어 신호를 발생하는 제1에러 발생 제어 유닛;
    상기 계산된 주파수 에러와 상기 미리 정해진 임계값의 비교 결과에 기초하여 제2제어 신호를 발생하는 제2에러 발생 제어 유닛; 및
    상기 제1제어 신호 및 상기 제2제어 신호에 응답하여 상기 주파수 에러의 출력 여부를 제어하는 에러 발생 결정 블록을 포함하는 주파수 검출기.
  14. 제13항에 있어서, 상기 에러 발생 제어 블록은
    상기 주파수 에러를 수신하고, 상기 주파수 에러의 방향을 나타내는 부호 값 만을 상기 에러 발생 결정 블록으로 출력하는 부호 검출 유닛을 더 포함하는 주파수 검출기.
  15. 제1항에 있어서, 상기 주파수 검출기는
    상기 에러 발생 제어 블록으로부터 출력되는 상기 주파수 에러에 미리 정해진 이득값을 곱하여 출력하는 증폭 유닛을 더 포함하는 주파수 검출기.
  16. 전원이 공급되는 시점부터 모듈레이션된 입력 신호의 주파수가 제1주파수에 도달하는 시점까지인 제1동작 모드에서 상기 입력 신호의 동기 펄스에 기초하여 제1주파수 에러를 검출하여 출력하는 제1주파수 검출기;
    상기 입력 신호의 주파수가 상기 제1주파수에 도달한 시점부터 제2주파수에 도달하는 시점까지인 제2동작 모드에서 상기 입력 신호의 데이터 펄스에 기초하여 제2주파수 에러를 검출하여 출력하는 제2주파수 검출기;
    상기 제2동작 모드 및 상기 입력 신호의 주파수가 상기 제2주파수에 도달한 시점부터 잠김 주파수에 도달하는 시점까지인 제3동작 모드에서 제3주파수 에러를 검출하여 출력하는 위상 검출기; 및
    상기 제1주파수 에러, 상기 제2주파수 에러, 및 상기 제3주파수 에러 중 동작 모드에 기초하여 수신되는 주파수 에러에 비례하는 누적 주파수 에러를 발생하는 루프 필터를 포함하며,
    상기 누적 주파수 에러에 기초하여 상기 데이터 신호에 대한 잠김 동작을 수 행하는 위상 동기 루프.
  17. 제16항에 있어서, 상기 위상 동기 루프는
    상기 동작 모드에 기초하여 상기 제1주파수 에러, 상기 제2주파수 에러, 및 상기 제3주파수 에러 중 대응하는 주파수 에러를 상기 루프 필터로 선택적으로 출력하는 주파수 에러 선택 블록을 더 포함하는 위상 동기 루프.
  18. 제17항에 있어서, 상기 제2주파수 검출기는
    상기 입력 신호의 제로 교차점 사이의 시간 간격을 측정하는 에러 측정 블록;
    상기 측정된 시간 간격을 모듈레이션 시간 간격들 중 하나로 양자화하는 에러 변환 유닛;
    상기 측정된 시간 간격과 상기 양자화된 시간 간격 사이의 차이에 기초하여 주파수 에러를 계산하는 에러 계산 유닛; 및
    상기 양자화된 시간 간격, 상기 계산된 주파수 에러, 및 미리 정해진 임계값에 기초하여 상기 제2주파수 에러의 출력 여부를 제어하는 에러 발생 제어 블록을 더 포함하는 위상 동기 루프.
  19. 제16항에 있어서, 상기 루프 필터는
    상기 제3주파수 에러에 비례하는 제4주파수 에러를 출력하는 제1필터;
    상기 동작 모드에 기초하여 상기 제1주파수 에러, 상기 제2주파수 에러, 및 상기 제2주파수 에러 중 대응하는 주파수 에러를 수신하고, 상기 수신된 주파수 에러에 비례하여 누적되는 제5주파수 에러를 출력하는 제2필터; 및
    상기 제4주파수 에러 및 상기 제5주파수 에러를 수신하여 가산함으로써 상기 누적 주파수 에러를 발생하는 제1가산기를 포함하는 2차 루프인 위상 동기 루프.
  20. 제19항에 있어서, 상기 제2필터는
    상기 수신된 주파수 에러 및 지연된 제5주파수 에러를 수신하여 가산함으로써 상기 제5주파수 에러를 발생하는 제2가산기; 및
    상기 제5주파수 에러를 수신하여 미리 정해진 시간만큼 지연시켜 출력함으로써 상기 지연된 제5주파수 에러를 발생하는 위상 동기 루프.
  21. 제17항의 위상 동기 루프를 포함하며, 상기 입력 신호는 EFM 신호 또는 EFM+ 신호인 신호 처리 장치.
KR20080054626A 2008-06-11 2008-06-11 주파수 검출기 및 이를 포함하는 위상 동기 루프 KR101493777B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080054626A KR101493777B1 (ko) 2008-06-11 2008-06-11 주파수 검출기 및 이를 포함하는 위상 동기 루프
US12/430,691 US8331519B2 (en) 2008-06-11 2009-04-27 Frequency detector and phase locked loop having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080054626A KR101493777B1 (ko) 2008-06-11 2008-06-11 주파수 검출기 및 이를 포함하는 위상 동기 루프

Publications (2)

Publication Number Publication Date
KR20090128728A true KR20090128728A (ko) 2009-12-16
KR101493777B1 KR101493777B1 (ko) 2015-02-17

Family

ID=41414782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080054626A KR101493777B1 (ko) 2008-06-11 2008-06-11 주파수 검출기 및 이를 포함하는 위상 동기 루프

Country Status (2)

Country Link
US (1) US8331519B2 (ko)
KR (1) KR101493777B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102195B2 (en) * 2009-05-13 2012-01-24 Mediatek Inc. Digital phase-locked loop circuit including a phase delay quantizer and method of use
TWI470934B (zh) * 2009-10-06 2015-01-21 Mstar Semiconductor Inc 可攜式控制裝置及其方法
CN102136716A (zh) * 2010-09-08 2011-07-27 上海岩芯电子科技有限公司 一种基于锁相环技术的电网频率检测方法
CN102072988B (zh) * 2010-11-19 2013-02-06 山东大学 光伏逆变器接入点电压多过零点相位检测方法
US8873606B2 (en) 2012-11-07 2014-10-28 Broadcom Corporation Transceiver including a high latency communication channel and a low latency communication channel
US9438204B2 (en) * 2013-08-27 2016-09-06 Mediatek Inc. Signal processing device and signal processing method
CN103630743B (zh) * 2013-12-16 2015-12-30 电子科技大学 一种外差式频谱分析仪频率修正的方法
CN104280610B (zh) * 2014-10-10 2017-03-29 深圳晶福源科技股份有限公司 一种锁相环机及其检测电网频率的方法
US9338041B1 (en) * 2015-07-24 2016-05-10 Tm Ip Holdings, Llc Extracting carrier signals from modulated signals
US9338042B1 (en) 2015-07-27 2016-05-10 Tm Ip Holdings, Llc Separating and extracting modulated signals
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend
US10020813B1 (en) * 2017-01-09 2018-07-10 Microsoft Technology Licensing, Llc Scaleable DLL clocking system
CN108957133A (zh) * 2018-08-13 2018-12-07 国网浙江省电力有限公司绍兴供电公司 变电站电容器采样频率动态评估和选取方法
US12101389B2 (en) * 2022-07-15 2024-09-24 Hughes Network Systems Method and apparatus for synchronizing frequency in remote terminals

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3669796B2 (ja) * 1996-12-03 2005-07-13 富士通株式会社 ディジタルｐｌｌ回路
JP3199112B2 (ja) 1998-07-03 2001-08-13 日本電気株式会社 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置
WO2000036602A1 (fr) * 1998-12-17 2000-06-22 Matsushita Electric Industrial Co., Ltd. Circuit de synchronisation de phase/stabilisation de frequence
KR100396555B1 (ko) 2001-07-11 2003-09-02 삼성전자주식회사 광디스크 재생장치의 스핀들 모터 속도 제어 장치
JP2003298424A (ja) * 2002-04-05 2003-10-17 Matsushita Electric Ind Co Ltd 信号処理装置およびｄ／ａ変換器
KR100983991B1 (ko) * 2002-10-23 2010-09-30 파나소닉 주식회사 주파수 및 위상 제어 장치와 최대 우도 디코더
KR100512965B1 (ko) * 2003-03-14 2005-09-07 삼성전자주식회사 입력신호의 히스토그램 정보에 기초한 주파수 오차검출장치 및 검출방법
KR20040098209A (ko) * 2003-05-14 2004-11-20 삼성전자주식회사 광 디스크의 클럭 생성장치 및 방법
JP3889027B2 (ja) * 2003-09-09 2007-03-07 松下電器産業株式会社 位相誤差検出回路及び同期クロック抽出回路
JP4429086B2 (ja) 2004-03-09 2010-03-10 三洋電機株式会社 光ディスク記録再生装置及び光ディスク評価方法
JP2006155824A (ja) 2004-11-30 2006-06-15 Toshiba Corp 光ディスク再生装置
JP4630334B2 (ja) * 2005-07-07 2011-02-09 パナソニック株式会社 タイミング抽出装置及び映像表示装置
KR100750126B1 (ko) * 2005-08-29 2007-08-21 삼성전자주식회사 위상 동기 루프 회로 및 위상 동기 루프 제어 방법

Also Published As

Publication number Publication date
US8331519B2 (en) 2012-12-11
US20090310730A1 (en) 2009-12-17
KR101493777B1 (ko) 2015-02-17

Similar Documents

Publication Publication Date Title
KR101493777B1 (ko) 주파수 검출기 및 이를 포함하는 위상 동기 루프
US6100724A (en) Digital signal reproducing circuit
US7660376B2 (en) Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof
JP5004969B2 (ja) テープ・ドライブ・システム内の長手方向位置検出方法、システム、及びコンピュータ・プログラム
US7715295B2 (en) Optical disc reproducing apparatus for correcting asymmetric errors in data reproduced from optical discs
US7433286B2 (en) Jitter detection apparatus
JP2500035B2 (ja) 変調符号化デ―タをデ―タ・クロックに同期させる方法、位相誤差推定装置及びディジタル位相誤差推定装置
KR101584371B1 (ko) 데이터 프로세싱 회로에서의 ２층 샘플링 정정을 위한 시스템들 및 방법들
US8537955B1 (en) System and method for compensating for loop filter delay
US20020021776A1 (en) Jitter detecting apparatus and phase locked loop using the detected jitter
JP5279500B2 (ja) ジッタ測定装置、ジッタ測定方法、記録媒体、及びプログラム
JP2004208298A (ja) クロック再生システムにおける遷移密度変化に起因する利得誤差を補正するためのシステム及び方法
KR100318842B1 (ko) 디지털위상제어루프에서의주파수검출방법
US8098972B2 (en) Reproduced signal processor and video display
US7911899B2 (en) Optical disc reproducing apparatus using an asymmetric compensation scheme
US20030182618A1 (en) PRML system with a branch estimator
JP5182070B2 (ja) デジタルｐｌｌ回路及びデジタルｐｌｌ動作方法
US6064638A (en) Track count estimator for optical storage drives
KR101658632B1 (ko) 디지털 위상 검출기 및 이를 포함하는 디지털 위상 고정 루프
US5355392A (en) Digital data detector for reducing errors due to frequency variations
US20090310716A1 (en) Channel bit detection system
KR100311014B1 (ko) 디지털 위상제어루프에서의 주파수 검출 장치 및 방법
US20070177479A1 (en) Information reproducing apparatus and information reproducing method
JP2007141330A (ja) 位相誤差検出回路、位相同期ループ回路および情報再生装置
JP2004185696A (ja) ジッタ測定装置およびジッタ測定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee