KR20090126974A - 웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 방법 - Google Patents

웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 방법 Download PDF

Info

Publication number
KR20090126974A
KR20090126974A KR1020080053364A KR20080053364A KR20090126974A KR 20090126974 A KR20090126974 A KR 20090126974A KR 1020080053364 A KR1020080053364 A KR 1020080053364A KR 20080053364 A KR20080053364 A KR 20080053364A KR 20090126974 A KR20090126974 A KR 20090126974A
Authority
KR
South Korea
Prior art keywords
chip
wafer
unit
bonding
laser
Prior art date
Application number
KR1020080053364A
Other languages
English (en)
Other versions
KR100961977B1 (ko
Inventor
박홍진
곽노흥
Original Assignee
주식회사 엘티에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘티에스 filed Critical 주식회사 엘티에스
Priority to KR1020080053364A priority Critical patent/KR100961977B1/ko
Publication of KR20090126974A publication Critical patent/KR20090126974A/ko
Application granted granted Critical
Publication of KR100961977B1 publication Critical patent/KR100961977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Abstract

본 발명의 일 실시예에 따른 웨이퍼 맵 정보를 이용한 RFID 기재에 대한 칩 본딩 방법은, 웨이퍼정렬 테이블상에 검사 완료된 웨이퍼를 로딩하는 단계와, 상기 웨이퍼의 롯트 번호를 확인하는 단계와, 상기 웨이퍼정렬 테이블상에 웨이퍼를 미세정렬하는 단계와, 상기 웨이퍼의 롯트 번호에 대응하는 웨이퍼 상의 양품칩 위치정보를 인식하는 단계와, 이송유닛으로 칩 픽업유닛을 제 1 양품 칩 위치에 정렬시키는 단계와, 상기 칩 픽업유닛이 상기 제 1 양품 칩를 픽업하여 버퍼유닛의 칩 재치대에 배치하는 단계와, 상기 버퍼유닛은 상기 칩 재치대를 180 도 회동시켜서 RFID 스택정렬 테이블상의 RFID 기재에 대하여 이방성 도전필름을 매개로 상기 제 1 양품 칩을 가본딩하는 단계와, 상기 칩이 가본딩된 RFID 기재에 대하여 레이저를 이용하여 본딩하는 단계를 포함한다.
이러한 구성에 의하면 웨이어 맵을 이용하여 직접 웨이퍼로부터 양품 칩을 선택적으로 픽업하여 이방성도전필름을 매개로 RFID 기재에 대하여 레이저를 이용한 칩 본딩을 수행할 수 있다.
레이저 본딩, 웨이퍼 맵, 인쇄회로기재, 이방성 도전 필름

Description

웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 방법{AUTOMATIC CHIP BONDING SYSTEM AND METHOD}
본 발명은 웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 방법에 관한 것이다. 보다 상세하게는, 웨이퍼 맵(웨이퍼 맵이란, 웨이퍼 상의 양품 칩 또는 불량 칩의 위치 정보를 나타냄)에 기초하여 양품 칩을 직접 픽업하여 RFID 기재상에 로딩하고 레이저를 이용하여 본딩할 수 있는 웨이퍼 맵을 이용한 칩 본딩 자동화 방법에 관한 것이다.
일반적으로 칩 본딩 공정은 각각의 반도체 제조공정에서 최종적으로 각기 다른 장비를 이용하여 정밀검사(Probe test)를 한 웨이퍼(Wafer)상의 각 칩(또는 Die)중에 선정된 일부의 칩 만을 픽업하여 에폭시(Epoxy) 등의 접착제가 묻혀진 리드프레임(Leadframe; 회로기판이 인쇄됨) 패드(Pad)에 접착하는 공정을 말한다.
즉, 종래에는 칩 본딩을 위하여 반도체 제작공정에서 웨이퍼(Wafer)에 대한 정밀검사(Probe Test)를 한 후 그 결과를 토대로 한 개 또는 2~3개 종류의 잉크를 각각의 칩(Die)에 찍게 되며, 이 웨이퍼는 반도체 조립회사로 보내져 각각의 칩을 자르는 소잉공정(Sawing)을 거친 후 양품 칩 만을 접착성 필름지상에 모아서 기존 비젼을 이용하여 정렬상태만 확인하고 칩 본딩을 수행하였다.
그러나 고가의 웨이퍼 전성검사장비를 이용하여 전성검사를 한 다음에 양품/불량품(Good/Reject)을 구분하기 위해 각 칩에 잉크(Ink)를 돗팅(Dotting)하는 것은 잉크 돗팅에 따른 공정비용이 많이 발생하고, 잉크에 의한 오염(Contamination)으로 칩에 나쁜 영향을 주게 되는 문제점이 있다.
또한, 이와 같이 선별된 양품 칩만을 향후 이용을 위해서 재정렬해두기 위해서는 값비싼 필름지가 소모되고, 칩을 픽업하여 곧바로 작업할 기재 상에 붙이지 않고 일단 필름지상에 붙여다가 이를 떼어서 작업할 기재에 붙이기 때문에 칩에 많은 스트레스(Stress)를 가하게 되며, 프로세스(Process)상의 문제로 칩을 정확하게 붙이지 못하고(Miss Place) 칩이 회전되거나 (Rotation Die) 칩이 깨지거나 손상되는 등 불량이 많이 발생하게 되어 생산성(Yield)과 품질에서도 악영향을 미칠 수 있었다.
또한, 종래의 칩 본딩장치들은 에폭시 등의 접착제를 이용하여 칩을 접착시키는 데 이러한 칩 본딩 방법은 접착제를 굳히는데 수 시간 이상의 시간이 걸려서 칩 본딩을 자동화할 수 없는 문제점이 있었다.
본 발명은 이러한 기술적 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 웨이퍼 맵 정보를 이용하여 웨이퍼로부터 양품 칩을 직접 이방성 도전필름을 매개로 RFID 기재 상에 가본딩후 레이저를 이용하여 본딩함으로써 칩 본딩 방법 을 자동화 또는 인라인화할 수 있는 웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 칩 본딩 자동화 방법을 제공하는 것이다.
본 발명의 목적은 작업질(Quality)을 크게 개선할 수 있고, 생산성(Yield)을 향상시킬 수 있게 되며, 작업속도(UPH:Unit Per Hour)를 크게 향상시킴은 물론 장비효율의 증대로, 그리고 전성 검사 후 잉크 돗팅 공정이 하지 않을 수 있어 양품의 반도체 칩을 제공할 수 있는 칩 본딩 자동화 시스템 및 칩 본딩 자동화방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 웨이퍼 맵 정보를 이용한 RFID 기재에 대한 칩 본딩 방법은, 웨이퍼정렬 테이블상에 검사 완료된 웨이퍼를 로딩하는 단계와, 상기 웨이퍼의 롯트 번호를 확인하는 단계와, 상기 웨이퍼정렬 테이블상에 웨이퍼를 미세정렬하는 단계와, 상기 웨이퍼의 롯트 번호에 대응하는 웨이퍼 상의 양품칩 위치정보를 인식하는 단계와, 이송유닛으로 칩 픽업유닛을 제 1 양품 칩 위치에 정렬시키는 단계와, 상기 칩 픽업유닛이 상기 제 1 양품 칩를 픽업하여 버퍼유닛의 칩 재치대에 배치하는 단계와, 상기 버퍼유닛은 상기 칩 재치대를 180 도 회동시켜서 RFID 스택정렬 테이블상의 RFID 기재에 대하여 이방성 도전필름을 매개로 상기 제 1 양품 칩을 가본딩하는 단계와, 상기 칩이 가본딩된 RFID 기재에 대하여 레이저를 이용하여 본딩하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 웨이퍼로부터 칩을 픽업하여 직접 작업할 RFID 기재 상에 본딩할 수 있는 웨이퍼 맵을 이용한 칩 본딩 자동화 시스템이 제공될 수 있다.
본 발명의 일 실시예에 따르면, 웨이퍼로부터 양품 칩을 선택적으로 픽업하여 레이저를 이용하여 이방성 도전필름으로 칩과 RFID 기재를 본딩하기 때문에 본딩 시간을 단축할 수 있으며, 주변소자를 오염시키거나 열에 약한 주변소자들의 손상을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 전성 검사 후 잉크 돗팅할 필요가 없어서 원가를 크게 절감할 수 있으며, 양품 반도체를 생산할 수 있다.
이하 첨부도면을 참조하여 본 발명의 일 실시예에 따른 레이저를 이용한 칩 본딩 자동화 시스템 및 자동화 방법을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 칩 본딩 자동화 시스템의 구성을 개략적으로 보이기 위한 개략 평면도이고, 도 2는 본 발명의 일 실시예에 따른 칩 본딩 자동화 시스템의 제어유닛을 설명하기 위한 블록도이고, 도 3은 본 발명의 일 실시예에 따른 웨이퍼가 로딩되는 웨이퍼정렬테이블과 칩 픽업 유닛을 설명하기 위한 개략 사시도, 도 4는 본 발명의 일 실시예에 따른 버퍼유닛, 미세정렬유닛, 및 가본딩유닛을 설명하기 위한 개략 사시도, 도 5는 본 발명의 일 실시예에 따른 레이저를 이용한 RFID 기재에 대한 칩 본딩유닛을 설명하기 위한 개략도, 도 6은 본 발명의 변형 실시예에 따른 칩 본딩 자동화 시스템의 구성을 개략적으로 보이기 위한 개략 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 맵을 이용한 칩 본딩 자동화시스템(1)은, 웨이퍼가 배치되며, x축, y축 및 x축과 y축 사이의 각도 Θ까지도 미세조정할 수 있는 웨이퍼정렬테이블(100)과, 상기 웨이퍼정렬테이블(100)상에 배치된 웨이퍼(2)의 롯트번호에 따라 웨이퍼 상의 굿 다이(2a)(양품 칩) 정보를 인식하고, 상기 양품 칩 정보에 따라서 웨이퍼상의 양품 칩을 픽업하는 칩 픽업유닛(150)과, 상기 칩 픽업유닛(150)이 픽업한 칩(2a)을 일시적으로 수용하고, 수용한 칩을 플립오버되도록 180도 회전시키는 버퍼유닛(200)과, 상기 버퍼유닛(200)에 의해서 플립오버된 양품 칩(2a)을 회전테이블(300)의 가본딩 사분면상에 배치된 RFID 기재상에 배치하도록 정렬시키고 가본딩시키는 칩 가본딩유닛(350)과, 상기 칩 칩 가본딩유닛(350)에 의해서 칩(2a)이 가본딩된 RFID 기재(3)이 회전에 의해서 이송되오면, 상기 RFID 기재(3)에 대하여 칩을 이방성도전필름을 이용하여 레이저 본딩하는 레이저 본딩유닛(400)을 포함한다.
또한, 상기 칩 픽업유닛(150)과 상기 가본딩유닛(350)을 X축 또는 Y축을 따라서 이송시키는 이송유닛(500)을 더 포함할 수 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 칩 본딩 자동화시스템(1)은, 웨이퍼 맵 정보를 저장하고 있는 제어유닛(600)에 의하여 제어된다.
이를 상세히 설명하면, 상기 제어유닛(600)은 상기 웨이퍼정렬테이블(100), 상기 칩 픽업유닛(150), 상기 버퍼유닛(200), 상기 회전테이블(300), 상기 가본딩유닛(350), 상기 레이저 본딩유닛(400), 및 상기 이송유닛(500)을 각각 제어한다.
이를 위하여, 상기 제어유닛(600)은 웨이퍼 맵핑 프로세서(610)를 두어서, 전성 검사를 마친 복수개의 웨이퍼(W)의 파일명(File Name), 웨이퍼아이디(Wafer ID), 웨이퍼롯트(Wafer Lot), 플랫 노치의 위치, 웨이퍼타입(Wafer Type), 로우수(Number of Row) 및 칼럼수(Numbver of Column), 웨이퍼 및 칩 사이즈(Wafer Due Size) 등을 디스플레이(700)에 표시하고, 데이터부분에서 각각의 칩이 갖는 양품 및 불량, 불량 등급별로 취하여 작업할 수 있도록 작업모드로 표시한다.
즉, 화면에는 칩의 위치, 양품 및 불량품 정보가 모두 한 개의 문자로 기록된다. 예를 들어, 상기 칩의 위치는 작업자가 화면상에서 쉽게 인식할 수 있도록 대략 웨이퍼 모양으로 배열되며, 양품(good)은 문자 "1"로, 불량품(reject)은 문자 "0"으로 기록될 수 있다. 한편, 칩이 없는 즉, 웨이퍼 외부의 데이터는 모두 "."로 표시될 수 있다. 여기서, 상기 칩은 양품 또는 불량품으로 구분하였지만, 이 밖에도 칩의 품질에 따라 상기 구분은 세분화될 수도 있다.
이러한 웨이퍼 맵핑 프로세서(610)와 연결되어 상기 칩 픽업유닛(150)이 상기 웨이퍼(2)상의 양품 칩(2a)중 기준이 되는 제 1 양품 칩(2a)으로부터 좌표(x, y, Θ)에 따라 이송될 수 있도록 상기 이송유닛(500)의 제 1 구동부(510)와 제 2 구동부(520)를 제어하기 위한 제 1 이송유닛 제어부(620)와, 상기 양품 칩(2a) 상부에 이송된 상기 칩 픽업유닛(150)을 상기 양품 칩(2a)에 대하여 좌표(x, y, Θ)가 정확하게 정렬시키는 제 1 정렬유닛 제어부(630)와, 상기 칩 픽업유닛(150)이 상기 양품 칩(2a)에 스트레스를 주지 않으면서 이송중 떨어지지 않고, 적당한 위치에 로딩할 수 있도록 진공압을 제어하기 위한 칩 픽업유닛제어부(640)를 포함할 수 있다.
이와 같이, 상기 웨이퍼 맵핑 프로세서(610)에 연관되어 제어를 수행하는 상기 제 1 이송유닛 제어부(620), 상기 제 1 정렬유닛 제어부(630), 및 상기 칩 픽업유닛제어부(640) 이외에, RFID 기재(3)에 대한 양품 칩(2a)의 레이저 본딩을 제어하기 위한 레이저 본딩 프로세서(650)를 두어 상기 칩 픽업유닛(150)에 의하여 픽업된 양품 칩(2a)을 수용하고, 이를 순차적으로 플립 오버시켜서 상기 RFID 기재(3)의 수용홈(3a)에 배치할 수 있도록 준비시키기 위한 버퍼유닛 제어부(660), 상기 버퍼유닛(200)으로부터 플립 오버된 양품 칩(2a)을 픽업하여 스택정렬테이블(300)상에 배치된 상기 RFID 기재(3)의 수용홈(3a)에 배치시키고 가본딩시키기 위한 가본딩유닛 제어부(670), 상기 RFID 기재(3)의 수용홈(3a)에 칩(2a)이 가본딩되면, 상기 스택정렬테이블(300)을 정격으로 회전시켜서 상기 레이저 본딩유닛 하방에 배치시키는 제 2 이송유닛제어부(680), 및 레이저 본딩유닛을 제어하기 위한 레이저본딩유닛제어부(690)가 서로 간섭되지 않고 구동될 수 있도록 제어할 수 있다.
본 발명의 일 실시예에 따른 칩 본딩 자동화시스템(1)은 이와 같이, 웨이퍼 맵 정보에 따라서 웨이퍼(2)로부터 직접 양품 칩(2a)을 픽업하여 RFID 기재(3)상의 수용홈(3a)에 레이저 본딩할 수 있으며, 전술한 바와 같이, 웨이퍼 맵핑 프로세서(610)와 레이저 본딩 프로세서(650)를 독립적으로 구비하여 하나의 이송유닛(500)을 이용하면서도 작업의 간섭이 발생되지 않도록 할 수 있다.
상기 이송유닛(500)은 바람직하게는 리니어 모터에 의해서 구동되는 제 1 이송부(510)와 제 2 이송부(520)를 포함하며, 상기 제 1 및 제 2 이송유닛 제어 부(620, 680)에 의하여 독립적으로 제어될 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 웨이퍼가 로딩되는 상기 웨이퍼정렬테이블(100)과 칩 픽업 유닛(150)이 상세히 도시된다.
상기 웨이퍼정렬테이블(100)은 주변 진동에 대해서도 흔들리지 않도록 석반(110)상에 배치된다.
상기 석반(110)상에는 상기 웨이퍼(2)의 크기에 대응하는 중앙개구(121)가 형성된 재치대(120)가 배치된다. 상기 재치대(120)의 중앙개구(121) 주위에는 폴(122)이 형성된다.
상기 웨이퍼(2)는 상기 양품 칩(2a)을 상기 칩 픽업유닛(150)이 개별적으로 픽업할 수 있도록 소잉된 후 필름지(4)에 부착되어 있다.
상기 칩 고정 필름지(4)에는 상기 폴(122)에 대응하는 정렬구(4a)가 형성되어, 상기 칩 고정 필름지(4)의 정렬구(4a)를 상기 폴(122)에 삽입시키기만 하면, 1차적으로 웨이퍼(2)를 정렬시킬 수 있도록 구성된다.
또한, 상기 중앙개구(121)를 따라서 탄성 링(123)이 더 배치되어 상기 칩 고정 필름지(4)를 당겨서 상기 칩(2a) 사이가 벌어진 상태로 배치될 수 있도록 구성된다.
상기 재치대(120) 하부에는 X축 가이드레일(124)을 따라 링크(125)를 매개로 구동부(126)가 연결되어 X축을 따라서 구동될 수 있도록 하며, Y축 가이드 레일(127)을 따라 링크(128)를 매개로 구동부 (126)가 연결되어 Y축을 따라 구동될 수 있도록 하며, 상기 X축과 Y 축 사이의 각도 Θ를 정렬시키는 Θ구동부(129)을 더 포함하여 상기 재치대(120)상에 배치된 웨이퍼(2)를 상기 칩 픽업유닛(150)에 대하여 정렬시킬 수 있다.
한편, 상기 재치대(120)의 중앙개구(121) 하부에는 하부진공척(130)이 미세조정구(131)에 의하여 상기 중앙개구(121) 범위 내에서 미세 구동될 수 있도록 구성된다.
상기 하부진공척(130)은 칩 사이즈 이하의 크기를 가지며, 상기 칩 픽업유닛(150)의 상부 진공척(151)에 대응하여 배치되어, 상기 상부 진공척(151)이 칩(2a)을 픽업할 때 칩(2a) 하방의 필름지(4)를 흡착하여 칩(2a)이 스트레스없이 분리될 수 있도록 한다.
상기 칩 픽업유닛(150)은 상기 진공척(151)에 소정의 진공압을 제공하는 진공이젝터(152)와, 상기 진공척(151)이 칩 로딩/언로딩시 또는 이송 중에 떨어뜨리지 않도록 진공압을 제어하기 위한 진공센서(153), 상기 칩의 위치를 확인하기 위한 칩 얼라인 비젼(154), 및 상기 이송유닛(500)에 대하여 상기 칩 픽업유닛(150)을 체결하기 위한 칩 픽업유닛 체결스테이지(155)를 포함할 수 있다. 상기 칩 얼라인 비젼(154)는 전술한 제 1 정렬유닛제어부(630)에 전기적으로 연결되어 상기 미세정렬구(131) 또는 상기 Θ구동부(129)를 이용하여 미세정렬시킬 수 있도록 한다.
다시 말해서, 상기 이송유닛(500)은 전술한 바와 같이, 제 1 이송유닛제어부(620)의 제어 하에 구동하는 X축 구동부(510)와 Y축 구동부(520)를 구비하여 상기 웨이퍼 맵 정보에 따라서 상기 칩 픽업유닛(150)을 상기 웨이퍼(2) 상의 소정 양품 칩(2a)에 근접한 위치로 이동시킬 수 있으며, 2차적으로 상기 제 1 정렬유닛 제어부(630)의 제어 하에, 상기 칩 얼라인 비젼(154)을 보면서 양품 칩(2a)에 대해서 미세정렬할 수 있다.
상기 이송유닛(500)은 상기 칩 픽업유닛(150)이 양품 칩(2a)을 픽업한 것이 확인되면, 상기 칩 픽업유닛(150)을 이송시켜서 상기 버퍼유닛(200)상에 배치시킨다.
상기 버퍼유닛(200)은 칩 재치대(210)와, 상기 칩 재치대(210)에 배치된 칩을 180도 플립 오버시키기 위한 회전구동부(220)와, 상기 플립 오버된 양품 칩(2a)을 상기 회전테이블(300)의 제 1 사분면에 배치된 가이드부(310)내 RFID 기재(3)의 수용홈(3a)에 배치시키고 가본딩하기 위한 가본딩유닛(350) 및 상기 양품 칩(2a)을 상기 수용홈(3a)에 대해 미세 정렬시키기 위한 칩 가본딩 얼라인 비젼(240)을 더 포함할 수 있다.
상기 칩 가본딩 얼라인 비젼(240)은 바닥에 설치된 비젼으로 상기 플립 오버된 양품 칩(2a)의 정렬여부를 확인할 수 있다.
상기 레이저 본딩 프로세서(650)은 상기 칩 가본딩 얼라인 비젼(240)과 신호를 수신하여 미세정렬이 확인되면, 가본딩유닛제어부(670)가 소정 압력으로 상기 칩(2)을 이방성도전필름을 매개로 상기 RFID 기재(3)에 대해 가압하도록 할 수 있으며, 상기 칩 재치대(210)는 진공흡착부가 연결되어, 상기 칩을 진공으로 흡착 및 탈착할 수 있도록 하며, 가공 및 이동 중 상기 칩이 떨어지지 않도록 진공센서(250)를 이용하여 진공을 제어할 수 있도록 구성된다.
상기 레이저 본딩 프로세서(650)는 상기 칩 가본딩 얼라인 비젼(240)을 통하 여 가본딩이 확인되면, 상기 회전테이블(300)을 정격 구동하여 제 3 사분면에 배치된 레이저 본딩유닛(400) 하방으로 이동시킬 수 있다.
상기 칩 가본딩 얼라인 비젼(240)을 통하여 가본딩여부를 확인하기 위하여, 또는 안전하게 가본딩을 유지하기 위하여 상기 제 1 사분면과 상기 제 3 사분면 사이의 제 2 사분면에 지연시간을 둘 수 있으며, 상기 제 3 사분면과 상기 제 1 사분면 사이에 배치된 제 4 사분면에서 상기 RFID 기재(3)를 자동으로 또는 수동으로 로딩시킬 수 있다.
상기 가 본딩 유닛(350)은 상기 회전테이블(300)상에 배치된 가이드 재치대(310)상에 배치된 상기 RFID 기재(3)에 대하여 이방성 도전필름지로부터 이방성 도전필름편를 연속적으로 공급하여 가압 가열하여 가본딩시킬 수 있다.
상기 이방전도성필름(ACF: Anistropic Conductive Film)은 금속 코팅된 플라스틱 또는 금속입자 등의 약 15 내지 50um에 약 3 내지 30um를 갖는 미세한 전도성 입자(이를 도전볼이라 한다)를 분산시킨 필름상의 접착제로서, 레이저 비임을 이용하여 열 경화될 때 상기 RFID 기재(3)에 대한 반도체 칩(2a)의 접속 신뢰성을 향상시킬 수 있고 그 주변부에 열영향을 적게 할 수 있다.
도 5는 본 발명의 일 실시예에 따른 레이저 본딩유닛을 개략적으로 도시한다.
상기 레이저 본딩유닛(400)은 상기 제 1 공급릴(411) 및 제 2 공급릴(413)의 권취방향과 권취속도를 제어하여 상기 이방성 도전필름이 항상 일정한 장력을 유지할 수 있도록 할 수 있다.
상기 레이저 본딩유닛(400)은 상기 RFID 기재(3)상의 이방성도전필름편을 매개로 가본딩된 상기 양품 칩(2a)에 대하여, 광섬유를 이용한 다이오드 레이저를 이용하여 열 본딩을 수행한다.
상기 레이저 본딩유닛(400)은 레이저 생성하는 레이저 발진부(410)와, 상기 레이저 발진기(410)로부터 조사된 레이저 비임을 분할, 증폭하여 800 내지 1200 nm의 IR 파장 대역의 레이저 비임을 형성하는 광학기(420), 11 내지 16 W의 출력으로 약 160～180℃의 온도범위에서 1 내지 3sec 동안 상기 레이저 비임을 출력 손실 없이 광섬유(430)를 이용하여 각각의 헤드(440)를 통해서 조사한다.
상기 각각의 헤드(440)는 광 화이버(430)로 연결됨으로써 레이저 비임의 출력 손실 없이 연속적으로 칩 본딩 가공을 수행할 수 있다.
상기 칩(2a)이 상기 제 3 사분면에 배치되면 본딩 얼라인 비젼(450)을 통해서 정렬 확인하면서, 유리기판(460)이 더 배치되고 상기 레이저 본딩유닛 제어부(690)는 공압식누름지그(470)에 의하여 상기 유리기판(460)을 5 내지 20kg/㎠로 가압하면 ACF의 접착제에 용융되어 분산되어 있는 도전볼이 상기 칩(2a)과 RFID 기재(3) 사이를 전기적으로 연결하고 ACF 접착제가 이들을 감싸서 이중의 본딩할 수 있도록 한다.
상기 공압식 누름지그(470)는 완충재로서 실리콘 시트를 더 이용하여 상기 가요성 절연기재(3)상에 형성에 패턴의 두께에 상관없이 균일한 압력을 가압하여 상기 이방전도성필름이 잘 부착될 수 있게 할 수 있다.
이와 같이 본 발명의 일 실시예에 따르면, 레이저를 이용하기 때문에 접착제 를 신속하게 용융 및 굳게 할 수 있어서 자동화가 가능하게 하며, 비접촉식 공정으로 칩이나 RFID 기재에 대한 열적 영향을 최소화할 수 있다.
도 6은 본 발명의 변형 실시예에 따른 웨이퍼 맵을 이용한 칩 본딩 자동화시스템(100’)의 평면도이다.
본 발명의 변형 실시예에 따른 웨이퍼 맵을 이용한 칩 본딩 자동화시스템(100’)은 상기 회전테이블(300) 대신에 복수개의 RFID 기재가 시트타입으로 배치되는 작업테이블(300’)을 구비할 수 있다.
상기 작업테이블(300’)은 X축 가이드레일(310’)을 따라 링크(311’)를 매개로 구동부(320’)가 연결되어 X축을 따라서 구동될 수 있도록 하며, Y축 가이드 레일(330’)을 따라 링크(331’)를 매개로 구동부 (340’)가 연결되어 Y축을 따라 구동될 수 있도록 한다.
따라서, 상기 작업테이블(300’) 상에 상기 이송유닛(500)이 제 2 이송유닛 제어부(680)에 의해서 상기 가본딩유닛(350)이 이동하여 상기 칩(2a)을 연속적으로 가본딩시킬 수 있도록 구성된다.
상기 시트상의 복수개의 RFID 기재(3)상에 칩(2a)이 가본딩이 종료되면, 상기 작업테이블(300’)은 레이저 본딩유닛(400) 하방으로 이송되어 레이저 본딩을 연속적으로 수행할 수 있다.
이상의 본 발명의 일 실시예에 따른 레이저를 이용한 칩 본딩 자동화 시스템 및 자동화 방법은 본 발명의 기술적 사상의 범위 내에서 다양한 형태로 변형, 응용 가능하다.
따라서 상기 실시예와 도면은 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 것이 아니므로, 본 발명의 권리범위는 후술하는 청구범위뿐만이 아니라 그와 균등한 범위를 포함하여 판단되어야 한다.
도 1은 본 발명의 일 실시예에 따른 칩 본딩 자동화 시스템의 구성을 개략적으로 보이기 위한 개략 평면도이고,
도 2는 본 발명의 일 실시예에 따른 칩 본딩 자동화 시스템의 제어유닛을 설명하기 위한 블록도이고,
도 3은 본 발명의 일 실시예에 따른 웨이퍼가 로딩되는 작업테이블과 칩 픽업 유닛을 설명하기 위한 사시도,
도 4는 본 발명의 일 실시예에 따른 버퍼유닛, 미세정렬유닛, 1차 가본딩유닛을 설명하기 위한 사시도,
도 5는 본 발명의 일 실시예에 따른 레이저를 이용한 RFID 기재에 대한 칩 본딩유닛을 설명하기 위한 개략도이고,
도 6은 본 발명의 변형 실시예에 따른 칩 본딩 자동화 시스템의 구성을 개략적으로 보이기 위한 개략 평면도이다.

Claims (15)

  1. 웨이퍼 맵을 이용한 칩 본딩 자동화시스템에 있어서,
    웨이퍼가 배치되며, x축, y축 및 x축과 y축 사이의 각도 Θ까지도 미세조정할 수 있는 웨이퍼정렬테이블;
    상기 웨이퍼정렬테이블상에 배치된 웨이퍼의 롯트번호에 따라 웨이퍼 상의 양품 칩 정보를 인식하고, 양품 칩 정보에 따라서 웨이퍼상의 양품 칩을 픽업하는 칩 픽업유닛;
    상기 칩 픽업유닛이 픽업한 칩을 수용하는 버퍼유닛;
    상기 버퍼유닛에 의해서 플립오버된 양품 칩을 RFID 기재상에 이방성도전필름을 매개로 가본딩시키는 칩 가본딩유닛;
    상기 칩이 가본딩된 RFID 기재에 대해 레이저 본딩을 수행하는 레이저 본딩유닛; 및
    상기 칩 픽업유닛과 상기 가본딩유닛을 X축 또는 Y축을 따라서 이송시키는 이송유닛을 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  2. 제 1 항에 있어서,
    상기 버퍼유닛과 나란히 회전테이블이 배치되며, 상기 가본딩유닛에 의한 가본딩이 수행되는 제 1 사분면, 소정의 지연시간을 제공하기 위한 제 2 사분면, 상기 레이저 본딩유닛에 의한 레이저 본딩이 수행되는 제 3 사분면, 및 상기 RFID 기 재의 로딩 및 언로딩이 수행되는 제 4 사분면을 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  3. 제 1 항에 있어서,
    상기 버퍼유닛과 나란히 x축 및 Y축으로 구동가능하고 복수개의 RFID 기재가 배치되는 스트랩 테이블을 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  4. 제 2 항 또는 제 3 항에 있어서,
    웨이퍼 맵 정보를 저장하고 있는 제어유닛을 더 포함하며, 상기 제어유닛은 상기 웨이퍼 맵 정보에 따라서 상기 웨이퍼 정렬 스테이지, 상기 칩 픽업유닛, 및 상기 이송유닛의 구동을 제어하는 웨이퍼 맵 프로세서와, 상기 버퍼유닛, 상기 가보딩유닛, 및 상기 레이저 본딩유닛의 구동을 제어하는 레이저 본딩 프로세서를 독립적으로 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  5. 제 4 항에 있어서,
    상기 웨이퍼 정렬 스테이지는 석반과, 중앙개구가 형성된 재치대와, 상기 중앙개구 둘레에 배치되는 탄성 링과, 상기 중앙개구 주위에 배치되는 폴을 포함하며, 상기 웨이퍼는 소잉된 후 필름지로 배면이 부착되어 있으며 상기 필름지에는 상기 폴에 대응하는 정렬구가 형성된 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  6. 제 5 항에 있어서,
    상기 중앙개구 하부에 하부진공척과 상기 하부진공척을 미세조정하는 미세조정구를 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  7. 제 6 항에 있어서,
    상기 하부진공척에 대응하는 상방에 상기 칩 픽업유닛의 상부진공척이 배치되며, 상기 칩 픽업유닛은 칩 정렬을 확인하기 위한 비젼과, 상기 상부 진공척의 진공압을 제어하기 위한 진공센서를 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  8. 제 7 항에 있어서,
    상기 버퍼유닛은 진공흡착구가 형성된 칩 재치대와, 상기 칩 재치대를 180도 플립 오버시키기 위한 회전구동부를 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  9. 제 8 항에 있어서,
    상기 웨이퍼 맵 프로세서는 전성 검사를 마친 복수개의 웨이퍼(Wafer)의 파일명(File Name), 웨이퍼아이디(Wafer ID), 웨이퍼롯트(Wafer Lot), 플랫 노치의 위치, 웨이퍼타입(Wafer Type), 로우수(Number of Row) 및 칼럼수(Numbver of Column), 웨이퍼 및 칩 사이즈(Wafer Due Size), 각각의 칩이 갖는 양품 및 불량, 불량 등급별 표시하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  10. 제 1 항에 있어서,
    상기 레이저 본딩유닛은 레이저 생성하는 레이저 발진부와, 상기 레이저 발진기로부터 조사된 800 내지 1200 nm의 IR 파장 대역의 레이저 비임의 에너지 세기를 균일화하는 광학기, 상기 광학기로부터 조사된 레이저 비임이 집속되는 광섬유를 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  11. 제 10 항에 있어서,
    상기 레이저 본딩유닛은 상기 가본딩된 칩 상방에 유리기판과, 상기 유리기판을 5 내지 20kg/㎠로 가압하는 공압식누름지그를 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화시스템.
  12. 웨이퍼 맵 정보를 이용한 RFID 기재에 대한 칩 본딩 방법에 있어서,
    웨이퍼정렬 테이블상에 검사 완료된 웨이퍼를 로딩하는 단계;
    상기 웨이퍼의 롯트 번호를 확인하는 단계;
    상기 웨이퍼정렬 테이블상에 웨이퍼를 미세정렬하는 단계;
    상기 웨이퍼의 롯트 번호에 대응하는 웨이퍼 상의 양품칩 위치정보를 인식하는 단계;
    이송유닛으로 칩 픽업유닛을 제 1 양품 칩 위치에 정렬시키는 단계;
    상기 칩 픽업유닛이 상기 제 1 양품 칩를 픽업하여 버퍼유닛의 칩 재치대에 배치하는 단계;
    상기 버퍼유닛은 상기 칩 재치대를 180 도 회동시켜서 RFID 스택정렬 테이블상의 RFID 기재에 대하여 이방성 도전필름을 매개로 상기 양품 칩을 가본딩하는 단계; 및
    상기 칩이 가본딩된 RFID 기재에 대하여 레이저를 이용하여 본딩하는 단계를 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화방법.
  13. 제 12 항에 있어서,
    상기 웨이퍼 맵 정보는 웨이퍼 정보로서 파일명(File Name), 웨이퍼아이디(Wafer ID), 웨이퍼롯트(Wafer Lot), 플랫 노치의 위치, 웨이퍼타입(Wafer Type), 로우수(Number of Row) 및 칼럼수(Numbver of Column), 웨이퍼 및 칩 사이즈(Wafer Due Size) 등을 표시하고, 데이터부분에서 각각의 칩이 갖는 양품 및 불량, 불량 등급별로 취하여 작업할 수 있도록 작업모드로 표시되는 웨이퍼 맵을 이용한 칩 본딩 자동화방법.
  14. 제 13 항에 있어서,
    웨이퍼 맵 정보를 저장하고 있는 제어유닛을 더 포함하며, 상기 제어유닛의 웨이퍼 맵 프로세서는 상기 웨이퍼 맵 정보에 따라서 상기 웨이퍼 정렬 스테이지, 상기 칩 픽업유닛, 및 상기 이송유닛의 구동을 제어하며, 상기 웨이퍼 맵 프로세서 에 독립된 레이저 본딩 프로세서는 상기 버퍼유닛, 상기 가보딩유닛, 및 상기 레이저 본딩유닛의 구동을 제어하는 웨이퍼 맵을 이용한 칩 본딩 자동화방법.
  15. 제 13 항에 있어서,
    상기 이송유닛으로 칩 픽업유닛을 제 1 양품 칩 위치에 정렬시키는 단계는 상기 칩 픽업유닛의 진공척과 상기 웨이퍼정렬스테이지 하방의 하부 진공척이 대응되도록 미세정렬하는 단계를 더 포함하는 웨이퍼 맵을 이용한 칩 본딩 자동화방법.
KR1020080053364A 2008-06-05 2008-06-05 웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 방법 KR100961977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080053364A KR100961977B1 (ko) 2008-06-05 2008-06-05 웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080053364A KR100961977B1 (ko) 2008-06-05 2008-06-05 웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20090126974A true KR20090126974A (ko) 2009-12-09
KR100961977B1 KR100961977B1 (ko) 2010-06-08

Family

ID=41688002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080053364A KR100961977B1 (ko) 2008-06-05 2008-06-05 웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR100961977B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281698B1 (ko) * 2011-12-05 2013-07-03 (주)프리맥 반도체 제조용 툴 자동교체장치
CN104096978A (zh) * 2014-06-26 2014-10-15 长春光华微电子设备工程中心有限公司 不锈钢芯片激光切割加工与贴膜装置
KR20170048971A (ko) * 2015-10-27 2017-05-10 한화테크윈 주식회사 플립칩 본딩 장치
US9671215B2 (en) 2014-12-18 2017-06-06 International Business Machines Corporation Wafer to wafer alignment
KR20190009508A (ko) * 2017-07-19 2019-01-29 세메스 주식회사 다이 본딩 장치
CN116581065A (zh) * 2023-07-07 2023-08-11 赛晶亚太半导体科技(北京)有限公司 一种硅片键合生产系统及硅片自动键合方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275133B1 (ko) 2012-05-11 2013-06-17 한미반도체 주식회사 플립칩 본딩장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026041A (ja) 2000-07-12 2002-01-25 Nec Machinery Corp ダイボンダ
JP2004214453A (ja) 2003-01-06 2004-07-29 Renesas Technology Corp 半導体素子のダイボンド方法とダイボンド装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281698B1 (ko) * 2011-12-05 2013-07-03 (주)프리맥 반도체 제조용 툴 자동교체장치
CN104096978A (zh) * 2014-06-26 2014-10-15 长春光华微电子设备工程中心有限公司 不锈钢芯片激光切割加工与贴膜装置
US9671215B2 (en) 2014-12-18 2017-06-06 International Business Machines Corporation Wafer to wafer alignment
KR20170048971A (ko) * 2015-10-27 2017-05-10 한화테크윈 주식회사 플립칩 본딩 장치
KR20190009508A (ko) * 2017-07-19 2019-01-29 세메스 주식회사 다이 본딩 장치
CN116581065A (zh) * 2023-07-07 2023-08-11 赛晶亚太半导体科技(北京)有限公司 一种硅片键合生产系统及硅片自动键合方法
CN116581065B (zh) * 2023-07-07 2023-09-22 赛晶亚太半导体科技(北京)有限公司 一种硅片键合生产系统及硅片自动键合方法

Also Published As

Publication number Publication date
KR100961977B1 (ko) 2010-06-08

Similar Documents

Publication Publication Date Title
KR100961977B1 (ko) 웨이퍼 맵을 이용한 칩 본딩 자동화 시스템 및 방법
KR100278137B1 (ko) 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
JP6086763B2 (ja) コレットクリーニング方法及びそれを用いたダイボンダ
CN106981444B (zh) 热压键合装置
JP2009503880A (ja) 電子的な構成素子を移載するための方法
CN110931367B (zh) 芯片贴装装置及半导体器件的制造方法
TW201724304A (zh) 熱壓鍵合裝置
KR20030051397A (ko) 전자 부품 탑재 장치 및 전자 부품 탑재 방법
KR20130079031A (ko) 반도체 칩 실장 장치
KR20140086361A (ko) 다이 본딩 방법 및 장치
TWI758990B (zh) 黏晶裝置及半導體裝置的製造方法
JP2001196442A (ja) ピックアップ装置及びワークのピックアップ方法並びにそのプログラムを格納した記憶媒体
KR100278603B1 (ko) 미세간극 볼 그리드 어레이 패키지용 다이본딩 설비 및 다이본딩 방법
JPH11150133A (ja) 半導体素子の搭載方法及びそのシステム、半導体素子分離装置並びにｉｃカードの製造方法
WO2020209269A1 (ja) ボンディング装置
KR20200048436A (ko) 본딩 모듈 및 이를 포함하는 다이 본딩 장치
KR20190042419A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20070037824A (ko) Ｂｏｃ형 반도체 패키지 제조용 다이 본딩 장치 및 방법
JPH1064958A (ja) ボンディング方法および装置
CN111508861A (zh) 半导体元件贴合设备
JP3592924B2 (ja) Ｉｃチップの供給方法、供給装置、及びそれに使用する短冊テープ状支持体
TWI747296B (zh) 法蘭盤端面修正裝置、切斷裝置、法蘭盤端面修正方法以及切斷品的製造方法
KR101452963B1 (ko) 반도체 리볼링 장치
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
JP4197334B2 (ja) 貼り合わせ装置及びその装置を用いたインクジェットヘッドの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130425

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee