KR20090122560A - Capacitor and method for fabricating the same - Google Patents

Capacitor and method for fabricating the same Download PDF

Info

Publication number
KR20090122560A
KR20090122560A KR1020080048436A KR20080048436A KR20090122560A KR 20090122560 A KR20090122560 A KR 20090122560A KR 1020080048436 A KR1020080048436 A KR 1020080048436A KR 20080048436 A KR20080048436 A KR 20080048436A KR 20090122560 A KR20090122560 A KR 20090122560A
Authority
KR
South Korea
Prior art keywords
conductive film
capacitor
manufacturing
forming
storage node
Prior art date
Application number
KR1020080048436A
Other languages
Korean (ko)
Inventor
한기현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080048436A priority Critical patent/KR20090122560A/en
Publication of KR20090122560A publication Critical patent/KR20090122560A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

PURPOSE: A capacitor and a method for manufacturing the same are provided to prevent the collapse and breakage of a storage node by forming a storage with the bottom thicker than the side. CONSTITUTION: In a capacitor and a method for manufacturing the same, a cylindrical storage node is formed on a substrate(11), and the thickness of the bottom is thicker than the sidewall. The cylindrical storage node comprises a first conductive film(18A) forming the sidewall and a second conductive film(19) forming the bottom. The first conductive film comprises silicon or metal, and the second conductive film comprises silicon. A sacrificing layer(15A) having an open part exposing a part of substrate to the outside is formed on the substrate. The second conductive film is formed through a selective epitaxial growth process.

Description

캐패시터 및 그의 제조방법{CAPACITOR AND METHOD FOR FABRICATING THE SAME}Capacitor and Method for Manufacturing the Same {CAPACITOR AND METHOD FOR FABRICATING THE SAME}

본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터 및 그의 제조방법에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor manufacturing technology, and more particularly, to a capacitor and a method of manufacturing the same.

반도체 장치의 고집적화, 소형화 및 고속화에 따라 캐패시터가 차지하는 면적이 감소하고 있다. 비록 반도체 장치가 고집적화 및 소형화되더라도 반도체 장치를 구동시키기 위한 캐패시터의 정전 용량은 최소한 확보되어야한다. 최근에 반도체 장치의 크기가 nm급 극미세소자까지 작아짐에 따라 반도체 장치의 개발공정에서 캐패시터의 용량 확보를 위해 캐패시터의 높이가 높아지고 있다.The area occupied by capacitors is decreasing with increasing integration, miniaturization, and speed of semiconductor devices. Although the semiconductor device is highly integrated and miniaturized, the capacitance of the capacitor for driving the semiconductor device should be at least secured. Recently, as the size of a semiconductor device is reduced to an ultra-small sized device, the height of the capacitor is increasing to secure the capacity of the capacitor in the development process of the semiconductor device.

또한, 캐패시터의 용량 확보를 위해 콘케이브형 대신 내부와 외부를 모두 사용할 수 있는 실린더형 스토리지 노드가 적용되고 있다. 실린더형 스토리지 노드를 적용시 극미세소자에서도 스토리지 노드 내의 정전 용량 확보가 유리하다. In addition, to secure the capacity of the capacitor, a cylindrical storage node that can use both inside and outside instead of a concave type is applied. When the cylindrical storage node is applied, it is advantageous to secure the capacitance in the storage node even in the ultrafine devices.

그러나, 스토리지 노드의 경우 반도체 장치의 고집적화 및 소형화가 됨에 따 라 면적이 감소하고, 종횡비가 증가하여 실린더형 스토리지 노드 형성을 위한 딥아웃 공정에서 습식 세정에 의한 장력에 의해 쓰러짐(Leaning) 또는 부러짐 현상이 발생하는 문제점이 있다. 더욱이, 쓰러지거나 부러진 스토리지 노드들은 주위에 형성되어 있는 다른 스토리지 노드와 브릿지(Brigde)를 형성하거나, 정상적으로 형성된 스토리지 노드들과 접촉하여 불량을 발생하는 문제점이 있다. However, in the case of the storage node, the area is reduced and the aspect ratio is increased due to the high integration and miniaturization of the semiconductor device, and the falling or breaking phenomenon is caused by tension due to wet cleaning in the deep-out process for forming the cylindrical storage node. There is a problem that occurs. In addition, the collapsed or broken storage nodes have a problem of forming a bridge with other storage nodes formed around or contacting the normally formed storage nodes.

도 1는 종래 기술에 따른 스토리지 노드의 문제점을 설명하기 위한 탑뷰(Top View) 사진이다.1 is a top view photograph illustrating a problem of a storage node according to the related art.

도 1을 참조하면, 스토리지 노드들이 쓰러지거나, 부러지면서 다른 스토리지 노드들과 브릿지를 형성하거나, 정상적으로 형성된 스토리지 노드들에 접촉되어 있는 것을 알 수 있다. Referring to FIG. 1, it can be seen that storage nodes are collapsed or broken to form bridges with other storage nodes or are in contact with normally formed storage nodes.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 실린더형 스토리지 노드의 불량을 방지할 수 있는 캐패시터 및 그의 제조방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a capacitor and a method of manufacturing the same, which can prevent a failure of a cylindrical storage node.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 캐패시터는 기판 상에 형성되고 바닥부의 두께가 측벽의 두께보다 더 두꺼운 실린더형 스토리지 노드를 포함하는 것을 특징으로 한다.Capacitor according to an embodiment of the present invention for achieving the above object is characterized in that it comprises a cylindrical storage node formed on the substrate and the thickness of the bottom portion is thicker than the thickness of the side wall.

특히, 상기 실린더형 스토리지 노드는 측벽을 형성하는 제1도전막과 바닥부를 형성하는 제2도전막을 포함하는 것을 특징으로 한다.In particular, the cylindrical storage node may include a first conductive layer forming a sidewall and a second conductive layer forming a bottom portion.

또한, 상기 제1도전막은 실리콘 또는 금속을 포함하는 것을 특징으로 한다.In addition, the first conductive film is characterized in that it comprises silicon or metal.

또한, 상기 제2도전막은 실리콘을 포함하는 것을 특징으로 한다.In addition, the second conductive film is characterized in that it comprises silicon.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 캐패시터의 제조방법은 기판 상에 바닥부의 두께가 측벽의 두께보다 더 두꺼운 스토리지 노드를 형성하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a capacitor according to an embodiment of the present invention for achieving the above object is characterized in that it comprises the step of forming a storage node thicker than the thickness of the side wall thickness of the bottom portion on the substrate.

특히, 상기 스토리지 노드를 형성하는 단계는, 기판 상에 상기 기판의 일부를 노출시키는 오픈부를 갖는 희생막을 형성하는 단계; 상기 오픈부를 포함하는 전체구조 상에 단차를 따라 제1도전막을 형성하는 단계; 상기 제1도전막을 상기 오픈 부의 측벽에 잔류시키는 단계; 상기 오픈부의 하부 기판에 상기 제1도전막의 두께보다 두꺼운 제2도전막을 형성하는 단계; 상기 희생막을 제거하는 단계를 포함하는 것을 특징으로 한다.In particular, the forming of the storage node may include forming a sacrificial layer having an open portion exposing a portion of the substrate on a substrate; Forming a first conductive film along a step on the entire structure including the open part; Leaving the first conductive film on the sidewall of the open portion; Forming a second conductive film thicker than a thickness of the first conductive film on a lower substrate of the open part; Removing the sacrificial film.

또한, 상기 제1도전막은 실리콘 또는 금속계열을 포함하는 것을 특징으로 한다.In addition, the first conductive film is characterized in that it comprises silicon or metal series.

또한, 상기 제2도전막은 실리콘을 포함하는 것을 특징으로 한다.In addition, the second conductive film is characterized in that it comprises silicon.

또한, 상기 제2도전막은 선택적 에피택셜 성장(Selective Epitaxial Growth) 공정으로 형성하는 것을 특징으로 한다.In addition, the second conductive film is formed by a selective epitaxial growth process.

또한, 상기 제2도전막은 700℃∼950℃의 온도에서 90mTorr∼150mTorr의 압력을 인가하여, PH3, SiH2Cl2 및 HCl의 혼합가스를 사용하여 형성하는 것을 특징으로 한다.In addition, the second conductive film is formed using a mixed gas of PH 3 , SiH 2 Cl 2, and HCl by applying a pressure of 90 mTorr to 150 mTorr at a temperature of 700 ° C. to 950 ° C.

또한, 상기 제2도전막은 550℃∼700℃의 온도에서 120mTorr∼200mTorr의 압력을 인가하여, PH3, SiH4 및 H2의 혼합가스를 사용하여 형성하는 것을 특징으로 한다.In addition, the second conductive film is formed using a mixed gas of PH 3 , SiH 4, and H 2 by applying a pressure of 120 mTorr to 200 mTorr at a temperature of 550 ° C. to 700 ° C.

또한, 상기 제2도전막을 형성하는 단계 전에, 불순물을 제거하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include removing impurities before forming the second conductive film.

또한, 상기 불순물을 제거하는 단계는, 건식식각으로 진행하는 것을 특징으로 한다.The removing of the impurities may be performed by dry etching.

또한, 상기 건식식각은 N2 및 H2의 혼합가스를 사용하여 진행하는 것을 특징 으로 한다.In addition, the dry etching is characterized in that to proceed using a mixed gas of N 2 and H 2 .

또한, 상기 제1도전막을 상기 오픈부의 측벽에 잔류시키는 단계는, 건식식각으로 진행하는 것을 특징으로 한다.In addition, the step of leaving the first conductive film on the side wall of the open portion, characterized in that the dry etching proceeds.

또한, 상기 건식식각은 50W∼600W의 바텀파워를 인가하여 진행하는 것을 특징으로 한다.The dry etching may be performed by applying a bottom power of 50 kW to 600 kW.

상술한 본 발명에 의한 캐패시터 및 그의 제조방법은 바닥부의 두께가 측벽의 두께보다 더 두꺼운 스토리지 노드를 형성함으로써 실린더형 스토리지 노드 형성을 위한 딥아웃 공정에서 장력에 의한 스토리지 노드의 쓰러짐 또는 부러짐 현상을 방지할 수 있는 효과가 있다. 따라서, 다른 스토리지 노드와의 브릿지 등을 방지할 수 있는 효과가 있다.The above-described capacitor and a method of manufacturing the same according to the present invention form a storage node whose bottom portion is thicker than the thickness of the sidewall, thereby preventing the storage node from falling or breaking due to tension in the deep-out process for forming the cylindrical storage node. It can work. Therefore, there is an effect that can prevent the bridge and the like with other storage nodes.

또한, 딥아웃 공정시 식각용액에 하부로 침투하는 것을 방지하여, 스토리지 노드 콘택 플러그 및 층간절연막이 손실되는 것을 방지할 수 있는 효과가 있다.In addition, it is possible to prevent the penetration of the etching solution to the lower portion during the dip-out process, it is possible to prevent the loss of the storage node contact plug and interlayer insulating film.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

본 발명은 실린더형 스토리지 노드 형성을 위한 딥아웃 공정에서 장력 등에 의해 스토리지 노드가 쓰러지거나 부러지는 것을 방지하기 위해 바닥부의 두께가 측벽의 두께보다 더 두꺼운 스토리지 노드를 형성하는 것으로, 이에 대하여는 도 2에서 자세히 설명하기로 한다. The present invention is to form a storage node thicker than the thickness of the side wall to prevent the storage node from falling or breaking due to tension in the deep-out process for forming a cylindrical storage node, as shown in FIG. This will be described in detail.

도 2는 본 발명의 실시예에 따른 캐패시터를 설명하기 위한 단면도이다2 is a cross-sectional view illustrating a capacitor according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 기판(11) 상에 절연막(12)이 형성되고, 절연막(12)을 관통하여 기판(11)에 연결되는 스토리지 노드 콘택 플러그(13)가 형성된다. 그리고, 절연막(12) 상에 스토리지 노드 콘택 플러그(13)를 오픈시키는 식각정지막(14)이 형성된다. 그리고, 스토리지 노드 콘택 플러그(13) 상에 바닥부의 두께가 측벽의 두께보다 더 두꺼운 실린더형 스토리지 노드(SN)가 형성된다. As shown in FIG. 2, an insulating film 12 is formed on the substrate 11, and a storage node contact plug 13 is formed through the insulating film 12 and connected to the substrate 11. An etch stop layer 14 is formed on the insulating layer 12 to open the storage node contact plug 13. A cylindrical storage node SN is formed on the storage node contact plug 13 in which the bottom portion has a thickness greater than that of the side wall.

특히, 실린더형 스토리지 노드(SN)는 측벽을 형성하는 제1도전막(18A)과 바닥부를 형성하는 제2도전막(19)을 포함한다. 제1도전막(18A)은 실리콘 또는 금속을 포함할 수 있고, 제2도전막(19)은 실리콘을 포함할 수 있다. 제1도전막(18A)을 형성한 후, 제1도전막(18A)의 두께보다 두꺼운 제2도전막(19)을 형성함으로써 실린더형 스토리지 노드(SN) 형성을 위한 딥아웃 공정에서 습식 세정에 의한 장력으로 인해 발생하는 쓰러짐 현상 또는 부러짐 현상을 방지할 수 있다. 또한, 딥아웃 공정에서 습식용액이 하부 절연막(12) 및 스토리지 노드 콘택 플러그(13)에 침투하는 것을 방지하여, 습식용액에 의한 스토리지 노드 콘택 플러그(13)의 손실 및 절연막(12)의 손실을 방지할 수 있다. In particular, the cylindrical storage node SN includes a first conductive layer 18A forming sidewalls and a second conductive layer 19 forming a bottom portion. The first conductive layer 18A may include silicon or metal, and the second conductive layer 19 may include silicon. After the first conductive film 18A is formed, the second conductive film 19 thicker than the thickness of the first conductive film 18A is formed to perform wet cleaning in the dip-out process for forming the cylindrical storage node SN. It is possible to prevent the collapse or breakage caused by the tension caused by. In addition, the wet solution is prevented from penetrating into the lower insulating film 12 and the storage node contact plug 13 in the dip-out process, thereby preventing the loss of the storage node contact plug 13 and the loss of the insulating film 12 by the wet solution. You can prevent it.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 캐패시터의 제조방법을 설명하 기 위한 공정 단면도이다. 설명의 편의를 위해 도 2와 동일한 도면부호로 설명하기로 한다.3A to 3F are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention. For convenience of description, the same reference numerals as in FIG. 2 will be used.

도 3a에 도시된 바와 같이, 기판(11) 상에 절연막(12)을 형성한다. 기판(11)은 DRAM공정이 진행되는 반도체(실리콘) 기판일 수 있다. 또한, 기판(11)은 소자분리막, 게이트패턴 등의 소정공정이 완료된 기판일 수 있다. 또한, 절연막(12)을 형성하기 전에 기판(11) 상에 비트라인패턴을 형성할 수 있다.As shown in FIG. 3A, an insulating film 12 is formed on the substrate 11. The substrate 11 may be a semiconductor (silicon) substrate on which a DRAM process is performed. In addition, the substrate 11 may be a substrate on which predetermined processes such as an isolation layer and a gate pattern are completed. In addition, the bit line pattern may be formed on the substrate 11 before the insulating layer 12 is formed.

절연막(12)은 기판(11)과 상부층의 층간절연을 위한 것으로, 산화막을 포함할 수 있다. 산화막은 HDP(High Density Plasma) 산화막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, BSG(Boron Silicate Glass)막, TEOS(Tetra Ethyle Ortho Silicate)막, USG(Un-doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organo Silicate Glass)막으로 이루어진 그룹 중에서 선택된 어느 하나로 형성하거나, 이들이 적어도 2층 이상 적층된 적층막으로 형성할 수 있다. 또는, SOD(Spin On Dielectric)막과 같이 스핀 코팅(Spin Coating)방식으로 도포되는 막으로 형성할 수 있다.The insulating layer 12 is for interlayer insulation between the substrate 11 and the upper layer, and may include an oxide layer. The oxide film is HDP (High Density Plasma) oxide film, BPSG (Boron Phosphorus Silicate Glass) film, PSG (Phosphorus Silicate Glass) film, BSG (Boron Silicate Glass) film, TEOS (Tetra Ethyle Ortho Silicate) film, USG (Un-doped Silicate) film Glass (FSG), Fluorinated Silicate Glass (FSG) film, Carbon Doped Oxide (CDO) film, and Organic Silicate Glass (OSG) film, or any one selected from the group consisting of a laminated film of at least two or more layers can be formed have. Alternatively, the film may be formed by a spin coating method such as a spin on dielectric (SOD) film.

이어서, 절연막(12)을 관통하고 기판(11)에 연결되는 스토리지 노드 콘택 플러그(13, Storage Node Contact Plug)를 형성한다. 이를 위해, 절연막(12) 상에 마스크패턴을 형성하고, 마스크패턴을 식각장벽으로 기판(11)이 오픈되도록 절연막(12)을 식각하여 콘택홀(Contact Hole)을 형성한 후, 콘택홀에 도전물질을 매립하고 평탄화공정을 진행할 수 있다. 평탄화 공정은 절연막(12)의 표면이 드러나는 타겟으로 진행할 수 있다. 또한, 평탄화 공정은 에치백 또는 CMP 공정으로 실시할 수 있으나, 평탄화 특성이 우수한 CMP 공정으로 실시하는 것이 바람직하다. CMP 공정시 금속 연마용 슬러리를 사용할 수 있다.Subsequently, a storage node contact plug 13 penetrates the insulating layer 12 and is connected to the substrate 11. To this end, a mask pattern is formed on the insulating film 12, the insulating film 12 is etched to form a contact hole so that the substrate 11 is opened with the mask pattern as an etch barrier, and then a contact hole is formed. The material may be buried and the planarization process may proceed. The planarization process may proceed to the target on which the surface of the insulating film 12 is exposed. In addition, the planarization process may be performed by an etch back or a CMP process, but is preferably performed by a CMP process having excellent planarization characteristics. Metal polishing slurries may be used in the CMP process.

스토리지 노드 콘택 플러그(13)를 형성하기 위한 위한 도전물질은 전이금속막, 희토류금속막, 이들의 합금막 또는 이들의 실리사이드막으로 이루어진 그룹 중 선택된 어느 하나로 형성할 수 있다. 또한, 불순물 이온이 도핑된(doped) 다결정실리콘막으로 형성할 수 있다. 또한, 상기 도전성 물질들이 적어도 2층 이상 적층된 적층 구조로 형성할 수도 있다.The conductive material for forming the storage node contact plug 13 may be formed of any one selected from the group consisting of a transition metal film, a rare earth metal film, an alloy film thereof, or a silicide film thereof. Further, it may be formed of a polysilicon film doped with impurity ions. In addition, the conductive materials may be formed in a laminated structure in which at least two layers are stacked.

이어서, 스토리지 노드 콘택 플러그(13)를 포함하는 절연막(12) 상에 식각정지막(14)을 형성한다. 식각정지막(14)은 후속 스토리지 노드를 위한 오픈부 형성시 절연막(12)이 손실되는 것을 방지하기 위한 것으로, 후속 희생막 및 절연막(12)과 선택비가 다른 물질을 사용한다. 식각정지막(14)은 질화막으로 형성할 수 있다.Subsequently, an etch stop layer 14 is formed on the insulating layer 12 including the storage node contact plug 13. The etch stop layer 14 is to prevent the insulating layer 12 from being lost when forming an opening for a subsequent storage node. The etch stop layer 14 uses a material having a selectivity different from that of the subsequent sacrificial layer and the insulating layer 12. The etch stop layer 14 may be formed of a nitride layer.

이어서, 식각정지막(14) 상에 희생막(15)을 형성한다. 희생막(15)은 후속 스토리지 노드 형성을 위한 오픈부를 제공하기 위한 것으로, 캐패시터의 정전용량 확보를 위해 높게 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 희생막(15)을 다층으로 형성하는 경우, 층 간의 선택비를 이용하여 후속 오픈부의 선폭감소 및 콘택 오픈불량을 방지할 수 있다. Subsequently, a sacrificial layer 15 is formed on the etch stop layer 14. The sacrificial layer 15 is to provide an open portion for forming a subsequent storage node, and may be formed high to secure the capacitance of the capacitor, and may be formed in a single layer or multiple layers. When the sacrificial layer 15 is formed in multiple layers, it is possible to prevent the line width reduction and the contact open failure of subsequent openings by using the selectivity between the layers.

희생막(15)은 절연막(12)과 동일한 물질로 형성할 수 있다. 희생막(15)은 산화막을 포함할 수 있다. 산화막은 HDP(High Density Plasma) 산화막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, BSG(Boron Silicate Glass)막, TEOS(Tetra Ethyle Ortho Silicate)막, USG(Un-doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organo Silicate Glass)막으로 이루어진 그룹 중에서 선택된 어느 하나로 형성하거나, 이들이 적어도 2층 이상 적층된 적층막으로 형성할 수 있다. 또는, SOD(Spin On Dielectric)막과 같이 스핀 코팅(Spin Coating)방식으로 도포되는 막으로 형성할 수 있다.The sacrificial layer 15 may be formed of the same material as the insulating layer 12. The sacrificial layer 15 may include an oxide layer. The oxide film is HDP (High Density Plasma) oxide film, BPSG (Boron Phosphorus Silicate Glass) film, PSG (Phosphorus Silicate Glass) film, BSG (Boron Silicate Glass) film, TEOS (Tetra Ethyle Ortho Silicate) film, USG (Un-doped Silicate) film Glass (FSG), Fluorinated Silicate Glass (FSG) film, Carbon Doped Oxide (CDO) film, and Organic Silicate Glass (OSG) film, or any one selected from the group consisting of a laminated film of at least two or more layers can be formed have. Alternatively, the film may be formed by a spin coating method such as a spin on dielectric (SOD) film.

이어서, 희생막(15) 상에 마스크패턴(16)을 형성한다. 마스크패턴(16)은 적어도 스토리지 노드 콘택 플러그(13)의 상부가 오픈되도록 형성할 수 있다. 이를 위해, 희생막(15) 상에 감광막을 코팅(Coating)하고 노광(Exposure) 및 현상(Development)으로 패터닝하여 스토리지 노드 콘택 플러그(13)의 상부를 오픈시킬 수 있다. 또한, 식각마진을 확보하기 위해 감광막을 형성하기 전에 하드마스크를 추가로 더 형성할 수 있다.Subsequently, a mask pattern 16 is formed on the sacrificial layer 15. The mask pattern 16 may be formed such that at least an upper portion of the storage node contact plug 13 is opened. To this end, the photoresist may be coated on the sacrificial layer 15 and patterned by exposure and development to open the upper portion of the storage node contact plug 13. In addition, a hard mask may be further formed before the photoresist layer is formed to secure an etching margin.

도 3b에 도시된 바와 같이, 마스크패턴(16)을 식각장벽으로 희생막(15) 및 식각정지막(14)을 식각하여 스토리지 노드 콘택 플러그(13)를 노출시키는 오픈부(17)를 형성한다. As shown in FIG. 3B, the sacrificial layer 15 and the etch stop layer 14 are etched using the mask pattern 16 as an etch barrier to form an open portion 17 exposing the storage node contact plug 13. .

희생막(15) 및 식각정지막(14)은 선택비가 서로 다르므로, 희생막(15)을 식각하는 단계와 식각정지막(14)을 식각하는 단계로 나누어 진행할 수 있다. 즉, 희생막(15)이 산화막인 경우 산화막을 식각하는 가스를 사용하여 식각을 진행하고, 식각정지막(14)이 질화막인 경우 질화막을 식각하는 가스를 사용하여 식각을 진행한다. 이때, 희생막(15) 식각시 식각정지막(14)이 식각되지 않으므로, 하부 절연 막(12)의 손실을 방지할 수 있다. Since the selectivity of the sacrificial layer 15 and the etch stop layer 14 are different from each other, the sacrificial layer 15 and the etch stop layer 14 may be divided into etching the sacrificial layer 15 and etching the etch stop layer 14. That is, when the sacrificial film 15 is an oxide film, the etching is performed using a gas for etching the oxide film, and when the etching stop film 14 is a nitride film, the etching is performed using a gas for etching the nitride film. In this case, since the etch stop layer 14 is not etched when the sacrificial layer 15 is etched, loss of the lower insulating layer 12 may be prevented.

도 3c에 도시된 바와 같이, 마스크패턴(16)을 제거한다. 마스크패턴(16)이 감광막인 경우 건식식각으로 제거할 수 있다. 건식식각은 산소 스트립공정으로 진행할 수 있다. 마스크패턴(16) 제거 후 세정공정을 진행할 수 있다.As shown in FIG. 3C, the mask pattern 16 is removed. When the mask pattern 16 is a photoresist layer, the mask pattern 16 may be removed by dry etching. Dry etching can be carried out by an oxygen strip process. After the mask pattern 16 is removed, the cleaning process may be performed.

이어서, 오픈부(17)를 포함하는 전체 구조 상에 단차를 따라 제1도전막(18)을 형성한다. 제1도전막(18)은 후속 제2도전막과 함께 스토리지 노드 역할을 하기 위한 것으로, 실리콘 또는 금속을 포함할 수 있다. 이때, 금속은 티타늄과 티타늄질화막의 적층구조를 포함할 수 있다.Next, the first conductive film 18 is formed along the step on the entire structure including the open portion 17. The first conductive layer 18 serves as a storage node together with the subsequent second conductive layer, and may include silicon or metal. In this case, the metal may include a laminated structure of titanium and a titanium nitride film.

도 3d에 도시된 바와 같이, 제1도전막(18A)을 오픈부(17)의 측벽에 잔류시킨다. 이를 위해, 희생막(15) 상부에 형성된 제1도전막(18, 도 3c 참조) 및 오픈부(17)의 바닥부에 형성된 제1도전막(18)을 선택적으로 식각한다. 제1도전막(18)의 식각은 건식식각으로 실시할 수 있다. 특히, 제1도전막(18A)을 오픈부(17)의 측벽에 잔류시키기 위해 직진성 이온을 이용한 식각을 이용할 수 있으며, 이를 위해 50W∼600W의 바텀파워를 인가하여 식각을 진행할 수 있다.As shown in FIG. 3D, the first conductive film 18A is left on the sidewall of the open portion 17. To this end, the first conductive layer 18 (see FIG. 3C) formed on the sacrificial layer 15 and the first conductive layer 18 formed on the bottom of the open part 17 are selectively etched. Etching of the first conductive film 18 may be performed by dry etching. In particular, an etching using straight ions may be used to leave the first conductive film 18A on the sidewall of the open portion 17. For this purpose, etching may be performed by applying a bottom power of 50 kW to 600 kW.

따라서, 희생막(15) 상부 및 오픈부(17)의 바닥부에 형성된 제1도전막(18)이 제거되고, 오픈부(17)의 측벽에만 제1도전막(18A)이 잔류한다. Accordingly, the first conductive film 18 formed on the top of the sacrificial film 15 and the bottom of the open part 17 is removed, and the first conductive film 18A remains only on the sidewall of the open part 17.

도 3e에 도시된 바와 같이, 오픈부(17)의 바닥부 즉, 스토리지 노드 콘택 플러그(13) 상에 제1도전막(18A)의 두께보다 두꺼운 제2도전막(19)을 형성한다. As shown in FIG. 3E, the second conductive layer 19 thicker than the thickness of the first conductive layer 18A is formed on the bottom of the open portion 17, that is, the storage node contact plug 13.

제2도전막(19)을 형성하기 전에 스토리지 노드 콘택 플러그(13) 상의 불순물 을 제거한다. 이를 위해, 건식식각을 진행할 수 있으며, 건식식각은 N2 및 H2의 혼합가스를 사용하여 진행할 수 있다.Before the second conductive layer 19 is formed, impurities on the storage node contact plug 13 are removed. To this end, dry etching may be performed, and dry etching may be performed using a mixed gas of N 2 and H 2 .

제2도전막(19)은 실리콘을 포함할 수 있다. 또한, 제2도전막(19)은 선택적 에피택셜 성장(Selective Epitaxial Growth) 공정으로 형성할 수 있다. 제2도전막(19)을 형성하기 전에 건식식각으로 스토리지 노드 콘택 플러그(13) 상의 불순물을 제거하였기 때문에 불순물에 의해 실리콘의 성장이 방해되지 않는다.The second conductive film 19 may include silicon. In addition, the second conductive layer 19 may be formed by a selective epitaxial growth process. Since impurities on the storage node contact plug 13 are removed by dry etching before the second conductive layer 19 is formed, the growth of silicon is not prevented by the impurities.

선택적 에피택셜 성장 공정으로 형성하는 제2도전막(19)은 700℃∼950℃의 온도에서 90mTorr∼150mTorr의 압력을 인가하여, PH3, SiH2Cl2 및 HCl의 혼합가스를 사용하여 형성할 수 있다. 또한, 제2도전막(19)은 550℃∼700℃의 온도에서 120mTorr∼200mTorr의 압력을 인가하여, PH3, SiH4 및 H2의 혼합가스를 사용하여 형성할 수 있다. The second conductive film 19 formed by the selective epitaxial growth process may be formed using a mixed gas of PH 3 , SiH 2 Cl 2, and HCl by applying a pressure of 90 mTorr to 150 mTorr at a temperature of 700 ° C. to 950 ° C. Can be. The second conductive film 19 may be formed using a mixed gas of PH 3 , SiH 4, and H 2 by applying a pressure of 120 mTorr to 200 mTorr at a temperature of 550 ° C. to 700 ° C. FIG.

위와 같이, 제1도전막(18A)의 두께보다 두꺼운 제2도전막(19)을 오픈부의(17)의 바닥부에 형성함으로써, 바닥부의 두께가 측벽의 두께보다 더 두꺼운 스토리지 노드(SN)를 형성한다. 스토리지 노드(SN)는 측벽을 형성하는 제1도전막(18A)과 바닥부를 형성하는 제2도전막(19)으로 구성된다. 측벽의 두께보다 바닥부의 두께가 더 두꺼운 스토리지 노드(SN)를 형성함으로써, 접촉 면적의 보강 및 하부 지지를 강하게 하여 외력에 의한 캐패시터의 변형을 방지할 수 있다. 즉, 후속 실린더형 스토리지 노드 형성을 위한 딥아웃 공정에서 습식식각용액에 의한 장력에 의해 쓰러짐 또는 부러짐 현상이 나타나는 것을 방지할 수 있다. As described above, by forming the second conductive film 19 thicker than the thickness of the first conductive film 18A at the bottom of the open portion 17, the storage node SN whose bottom portion is thicker than the sidewall thickness is formed. Form. The storage node SN includes a first conductive layer 18A forming sidewalls and a second conductive layer 19 forming a bottom portion. By forming the storage node SN thicker than the thickness of the side wall, it is possible to strengthen the reinforcement and lower support of the contact area to prevent deformation of the capacitor by external force. That is, in the deep-out process for forming the subsequent cylindrical storage node, it is possible to prevent the collapse or breakage from occurring due to the tension caused by the wet etching solution.

도 3f에 도시된 바와 같이, 딥아웃(Dip Out) 공정을 진행하여 실린더형 스토리지 노드(SN)를 형성한다. 도 3e에서 스토리지 노드(SN)를 측벽의 두께보다 바닥부의 두께가 더 두껍도록 형성함으로써 딥아웃 공정에서 습식식각용액에 의한 장력에 의해 쓰러짐 또는 부러짐 현상이 나타나는 것을 방지할 수 있다. 따라서, 이웃하는 다른 스토리지 노드와의 브릿지를 형성하거나, 정상적으로 형성된 스토리지 노드와의 접촉을 방지할 수 있다. 또한, 딥아웃 공정시 식각용액이 스토리지 노드(SN)의 하부로 침투하는 것이 방지되어, 식각용액에 의한 스토리지 노드 콘택 플러그(13)의 손실 및 절연막(12) 손실을 방지할 수 있다.As shown in FIG. 3F, a dip out process is performed to form a cylindrical storage node SN. In FIG. 3E, by forming the storage node SN to have a thickness greater than that of the side wall, the storage node SN may be prevented from falling or breaking due to the tension caused by the wet etching solution in the deep-out process. Therefore, it is possible to form a bridge with another neighboring storage node or to prevent contact with a normally formed storage node. In addition, the etching solution may be prevented from penetrating into the lower portion of the storage node SN during the dip-out process, thereby preventing the loss of the storage node contact plug 13 and the loss of the insulating layer 12 due to the etching solution.

후속 공정으로, 스토리지 노드(SN) 상에 유전막 및 플레이트 노드(Plate Node)를 형성하여, 실린더형 캐패시터를 형성할 수 있다.In a subsequent process, a dielectric layer and a plate node may be formed on the storage node SN to form a cylindrical capacitor.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1는 종래 기술에 따른 스토리지 노드의 문제점을 설명하기 위한 탑뷰(Top View) 사진,1 is a top view photograph for explaining a problem of a storage node according to the prior art;

도 2는 본 발명의 실시예에 따른 캐패시터를 설명하기 위한 단면도,2 is a cross-sectional view illustrating a capacitor according to an embodiment of the present invention;

도 3a 내지 도 3f는 본 발명의 실시예에 따른 캐패시터의 제조방법을 설명하기 위한 공정 단면도.3A to 3F are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : 기판 12 : 절연막11 substrate 12 insulating film

13 : 스토리지 노드 콘택 플러그 14 : 식각정지막13: storage node contact plug 14: etch stop

15 : 희생막 16 : 마스크패턴15: sacrificial film 16: mask pattern

17 : 오픈부 18 : 제1도전막17: open portion 18: the first conductive film

19 : 제2도전막19: second conductive film

SN : 스토리지 노드SN: Storage Node

Claims (16)

기판 상에 형성되고 바닥부의 두께가 측벽의 두께보다 더 두꺼운 실린더형 스토리지 노드Cylindrical storage nodes formed on the substrate and whose thickness at the bottom is thicker than the thickness of the sidewalls 를 포함하는 캐패시터.Capacitor comprising a. 제1항에 있어서,The method of claim 1, 상기 실린더형 스토리지 노드는 측벽을 형성하는 제1도전막과 바닥부를 형성하는 제2도전막을 포함하는 캐패시터.The cylindrical storage node includes a first conductive film forming a side wall and a second conductive film forming a bottom portion. 제1항에 있어서,The method of claim 1, 상기 제1도전막은 실리콘 또는 금속을 포함하는 캐패시터.The first conductive film is a capacitor containing silicon or metal. 제1항에 있어서,The method of claim 1, 상기 제2도전막은 실리콘을 포함하는 캐패시터.The second conductive film is a capacitor containing silicon. 기판 상에 바닥부의 두께가 측벽의 두께보다 더 두꺼운 스토리지 노드를 형성하는 단계Forming a storage node on the substrate, wherein the bottom portion is thicker than the sidewall thickness 를 포함하는 캐패시터의 제조방법.Method of manufacturing a capacitor comprising a. 제5항에 있어서,The method of claim 5, 상기 스토리지 노드를 형성하는 단계는,Forming the storage node, 기판 상에 상기 기판의 일부를 노출시키는 오픈부를 갖는 희생막을 형성하는 단계;Forming a sacrificial layer having an open portion exposing a portion of the substrate on the substrate; 상기 오픈부를 포함하는 전체구조 상에 단차를 따라 제1도전막을 형성하는 단계;Forming a first conductive film along a step on the entire structure including the open part; 상기 제1도전막을 상기 오픈부의 측벽에 잔류시키는 단계;Leaving the first conductive film on sidewalls of the open portion; 상기 오픈부의 하부 기판에 상기 제1도전막의 두께보다 두꺼운 제2도전막을 형성하는 단계;Forming a second conductive film thicker than a thickness of the first conductive film on a lower substrate of the open part; 상기 희생막을 제거하는 단계Removing the sacrificial layer 를 포함하는 캐패시터의 제조방법.Method of manufacturing a capacitor comprising a. 제6항에 있어서,The method of claim 6, 상기 제1도전막은 실리콘 또는 금속계열을 포함하는 캐패시터의 제조방법.The first conductive film is a capacitor manufacturing method comprising a silicon or metal series. 제6항에 있어서,The method of claim 6, 상기 제2도전막은 실리콘을 포함하는 캐패시터의 제조방법.The second conductive film is a manufacturing method of a capacitor containing silicon. 제8항에 있어서,The method of claim 8, 상기 제2도전막은 선택적 에피택셜 성장(Selective Epitaxial Growth) 공정으로 형성하는 캐패시터의 제조방법.The second conductive film is a method of manufacturing a capacitor formed by a selective epitaxial growth (Selective Epitaxial Growth) process. 제9항에 있어서,The method of claim 9, 상기 제2도전막은 700℃∼950℃의 온도에서 90mTorr∼150mTorr의 압력을 인가하여, PH3, SiH2Cl2 및 HCl의 혼합가스를 사용하여 형성하는 캐패시터의 제조방법.The second conductive film is applied to a pressure of 90mTorr ~ 150mTorr at a temperature of 700 ℃ to 950 ℃, a method of producing a capacitor using a mixed gas of PH 3 , SiH 2 Cl 2 and HCl. 제9항에 있어서,The method of claim 9, 상기 제2도전막은 550℃∼700℃의 온도에서 120mTorr∼200mTorr의 압력을 인가하여, PH3, SiH4 및 H2의 혼합가스를 사용하여 형성하는 캐패시터의 제조방법.The second conductive film is applied to a pressure of 120mTorr to 200mTorr at a temperature of 550 ℃ to 700 ℃, a method of manufacturing a capacitor formed using a mixed gas of PH 3 , SiH 4 and H 2 . 제6항에 있어서,The method of claim 6, 상기 제2도전막을 형성하는 단계 전에,Before forming the second conductive film, 불순물을 제거하는 단계를 더 포함하는 캐패시터의 제조방법.Capacitor manufacturing method further comprising the step of removing impurities. 제12항에 있어서,The method of claim 12, 상기 불순물을 제거하는 단계는,Removing the impurities, 건식식각으로 진행하는 캐패시터의 제조방법.Method of manufacturing a capacitor to proceed by dry etching. 제13항에 있어서,The method of claim 13, 상기 건식식각은 N2 및 H2의 혼합가스를 사용하여 진행하는 캐패시터의 제조방법.The dry etching is a method of manufacturing a capacitor to proceed using a mixture of N 2 and H 2 gas. 제6항에 있어서,The method of claim 6, 상기 제1도전막을 상기 오픈부의 측벽에 잔류시키는 단계는,Residually leaving the first conductive film on the side wall of the open portion, 건식식각으로 진행하는 캐패시터의 제조방법.Method of manufacturing a capacitor to proceed by dry etching. 제15항에 있어서,The method of claim 15, 상기 건식식각은 50W∼600W의 바텀파워를 인가하여 진행하는 캐패시터의 제조방법.The dry etching is a method of manufacturing a capacitor to proceed by applying a bottom power of 50 ~ 600W.
KR1020080048436A 2008-05-26 2008-05-26 Capacitor and method for fabricating the same KR20090122560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080048436A KR20090122560A (en) 2008-05-26 2008-05-26 Capacitor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048436A KR20090122560A (en) 2008-05-26 2008-05-26 Capacitor and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20090122560A true KR20090122560A (en) 2009-12-01

Family

ID=41685018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048436A KR20090122560A (en) 2008-05-26 2008-05-26 Capacitor and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20090122560A (en)

Similar Documents

Publication Publication Date Title
TWI250579B (en) Method for fabricating semiconductor device
KR100744672B1 (en) Method for fabricating contact hole in semiconductor device
KR100721579B1 (en) Method for fabrication of capacitor
KR101096230B1 (en) Method for fabricating capacitor in semiconductor device
KR101083821B1 (en) Method for fabricating semicondoctor device
US6924189B2 (en) Method for manufacturing capacitor bottom electrode of semiconductor device
KR100985409B1 (en) Method for fabricating capasitor of semiconductor device
KR100607651B1 (en) Method for manufacturing capacitor
KR20090122560A (en) Capacitor and method for fabricating the same
KR101043734B1 (en) Method for fabrication of semiconductor device
KR101211686B1 (en) Method for fabricating capacitor in semiconductor device
KR101175259B1 (en) Method for fabricating semiconductor device
KR101076884B1 (en) Method for forming capacitor having cylinder type storage electrode and mask for the same
KR100593955B1 (en) Method for forming storage node of semiconductor device
KR100721546B1 (en) Capacitor and method of fabrication for the same
KR100716651B1 (en) Method for fabrication of semiconductor device
KR100701425B1 (en) Method for fabrication of semiconductor device
KR100842761B1 (en) Method for forming capacitor bottom electrode of semiconductor device
KR100557998B1 (en) Semiconductor device having a cylinder shaped storage electrode and method of fabricating the same
KR100911102B1 (en) Method for manufacturing a capacitor in semiconductor device
KR100875658B1 (en) Semiconductor device manufacturing method
KR20060023004A (en) Forming method of contact plug in semiconductor device
KR20100034629A (en) Method for fabricating capacitor
KR20110013779A (en) Method for fabricating capacitor
KR20050116487A (en) Method for fabrication of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid