KR20090112963A - 솔더볼 템플릿 및 이의 제조방법 - Google Patents

솔더볼 템플릿 및 이의 제조방법 Download PDF

Info

Publication number
KR20090112963A
KR20090112963A KR1020080038770A KR20080038770A KR20090112963A KR 20090112963 A KR20090112963 A KR 20090112963A KR 1020080038770 A KR1020080038770 A KR 1020080038770A KR 20080038770 A KR20080038770 A KR 20080038770A KR 20090112963 A KR20090112963 A KR 20090112963A
Authority
KR
South Korea
Prior art keywords
template
solder ball
core
base
bonding
Prior art date
Application number
KR1020080038770A
Other languages
English (en)
Inventor
박상일
Original Assignee
주식회사 에이디피엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이디피엔지니어링 filed Critical 주식회사 에이디피엔지니어링
Priority to KR1020080038770A priority Critical patent/KR20090112963A/ko
Publication of KR20090112963A publication Critical patent/KR20090112963A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더볼 템플릿에 관한 것으로, 볼 그리드 어레이(Ball Grid Array, 이하 'BGA'라 칭함) 방식의 반도체 패키지 실장에서 솔더볼을 정치하도록 식각공정에 의해 솔더볼이 안착되는 관통홀이 형성되는 코어 템플릿과, 상기 코어 템플릿이 부착되어 고정되는 베이스 템플릿을 구비하며, 각기 다른 재질의 다수의 재질로 다중 레이어에 의해 형성되도록 함으로써, 하여 제조에 따른 소요 비용을 감소시킬 수 있으며, 별도의 공정을 통해 솔더볼 홀을 형성함으로써 고도로 집적화되어 가는 반도체 공정에 대응될 수 있는 미세 솔더볼 홈을 가공할 수 있는 효과가 있다.

Description

솔더볼 템플릿 및 이의 제조방법{solder ball template and manufacturing Method for the Same}
본 발명은 솔더볼 템플릿에 관한 것으로, 보다 상세하게는 볼 그리드 어레이(Ball Grid Array, 이하 'BGA'라 칭함) 방식의 반도체 패키지 실장에서 솔더볼을 정치하여 공급하기 위한 솔더볼 템플릿 및 이의 제조방법에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 설정을 가능하게 하는 중요한 기술 중의 하나가 바로 반도체 패키지 실장 기술이다.
종래의 반도체 실장 방법에는 Dual Inline Package(DIP), Single inline package(SIP), Pin Grid Array(PGA), Quad Flat Package(QFP), Thin QFP(TQFP), Small Outline Package(SOP), Thin SOP(TSOP), Ball Grid Array(BGA) 등이 있다.
실장 방법들은 반도체 칩의 발전과 더불어 개발 발전되어온 것으로서, 반도 체의 집적도가 급속도로 높아가는 추세에 따라 입출력 핀수가 증가하고, 초고속의 신호처리 및 고전압의 분산, 열의 효율적 방출등의 제반 특성과 동시에 경박단소라는 전자 부품업계의 필수 명제에 맞추어 진화되어온 것이다.
BGA 방식은 기존의 리드 프레임을 대신하여 PCB(Printed Circuit Board)를 사용함으로써 조립공정에서 트림(Trim), 폼(Form) 공정등을 없애고 PCB 기판 밑에 납볼을 장착시키는 공정 하나로 대체하는 획기적인 실장방법이다.
BGA 방식은 리드 방식의 하나인 PGA(Pin Grid Array)에서 핀대신에 솔더볼을 사용한 것이기는 하지만, PGA가 미리 핀을 형성한 기판을 사용하여 실장을 완성하는 반면에 BGA는 솔더볼을 실장 완성 공정 후에 붙일 수 있으므로 기판이 저렴하고 대량생산에 유리한 장점을 갖고 있다.
또한, 근래에 개발된 패키지 중의 하나가 칩 스케일 패키지(Chip Scale Package; CSP)라 할 수 있다. 칩 스케일 패키지는 반도체 칩 크기 수준의 소형화된 반도체 패키지를 제공한다.
그러나, 칩 스케일 패키지가 크기 면에서 절대적인 이점을 가지고 있는 반면, 아직까지는 기존의 플라스틱 패키지에 비하여 여러모로 단점들을 안고 있는 것도 사실이다. 그 중의 하나는 신뢰성의 확보가 어렵다는 점이며, 다른 하나는 칩 스케일 패키지의 제조에 추가로 투입되는 제조 설비 및 소요되는 원부자재가 많고 제조 단가가 높아 가격 경쟁력이 떨어진다는 점이다.
이와 같은 문제점을 해결할 수 있는 방안으로 웨이퍼 레벨(wafer level)에서의 칩 스케일 패키지가 대두되고 있다. 즉, 통상적인 웨이퍼 제조 공정을 통하여 반도체 웨이퍼(semiconductor wafer)가 제조되면 웨이퍼로부터 개별 칩을 분리하여 패키지 조립 공정을 거치게 된다.
패키지 조립 공정은 웨이퍼 제조 공정과는 다른 설비와 원부자재를 필요로 하는 전혀 별개의 공정이지만, 웨이퍼 레벨에서, 즉 웨이퍼로부터 개별 칩을 분리하지 않은 상태에서 완전한 제품으로서의 패키지를 제조할 수 있다. 그리고 패키지를 제조하는데 사용되는 제조 설비나 제조 공정에 기존 웨이퍼 제조 설비, 공정들을 그대로 이용할 수 있다. 이는 패키지를 제조하기 위하여 추가로 소요되는 원부자재를 최소활 수 있음을 의미하기도 한다.
종래의 기술에서 솔더 볼에 의한 솔더 범프(Solder Bump)를 형성하는 제조공정은 솔더볼이 부착되는 패드의 위치에 플럭스를 도포한 후, 솔더볼을 부착하여 리플로우(Reflow) 공정을 거침으로써 솔더 범프를 형성할 수 있다.
이러한 과정에서 솔더볼을 패드에 대응되는 위치에 부착시키기 위해서는 패드의 위치에 대응되는 위치로 솔더볼이 위치하도록 솔더볼의 위치를 제한하여 패드에 안착시키는 솔더볼 템플릿이 필요하다. 이러한 솔더볼 템플릿에 의해 반도체 패키지의 마련된 패드에 정확힌 위치로 솔더볼이 안착될 수 있다.
종래 기술에 따른 솔더볼 템플릿은 일반적으로 단일 재질로 형성된 단층의 레이어로 제작되어 고가의 재료비용이 소모되며, 공정의 진행시 변형등에 취약한 문제점이 있다.
또한, 종래의 솔더볼 템플릿의 경우에는 단일 재질의 단층 레이어에 건식 또는 습식식각 과정을 통해 솔더볼이 안착되는 홈을 가공한다. 이러한 경우 솔더볼 홈의 깊이 조절이 매우 어려워 고도로 집적화 되는 반도체 공정에 사용하기에는 무리가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 각기 다른 재질의 다수의 재질로 다중 레이어에 의해 형성되도록 하여 제조에 따른 소요 비용을 감소시키 수 있는 솔더볼 템플릿 및 이의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 고도로 집적화되어 가는 반도체 공정에 대응될 수 있도록 미세 솔더볼 홈을 가공할 수 있도록 한 솔더볼 템플릿 및 이의 제조방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 일실시예에 따른 솔더볼 템플릿은 식각공정에 의해 솔더볼이 안착되는 관통홀이 형성되는 코어 템플릿과, 상기 코어 템플릿이 부착되어 고정되는 베이스 템플릿을 구비하는 것을 특징으로 한다.
상기 코어 템플릿은 유리(glass)기판, 실리콘(silicon)기판, 세라믹(ceramics) 중 선택된 재질로 1㎛~3mm 두께로 제조되며, 상기 베이스 템플릿은 금속, 비금속, 세라믹, 합성수지 중 선택된 재질로 수mm 두께로 제조된다.
상기 코어 템플릿은 상기 코어 템플릿의 재질과 다른 양이온 물질을 포함하 여 제조되며, 상기 베이스 템플릿에 양극접합법에 의해 접합된다.
상기 코어 템플릿과 상기 베이스 템플릿 사이에 알루미늄층이 더 마련되며, 상기 코어 템플릿과 상기 베이스 템플릿은 정전접합법에 의해 접합된다.
상기의 목적을 달성하기 위한 본 발명의 일실시예에 따른 솔더볼 템플릿의 제조방법은 코어 템플릿 원판재료를 CMP공정에 의해 소정의 두께를 갖도록 가공하는 단계, 가공된 상기 코어 템플릿에 포토레지스트를 도포하고, 솔더볼 홈의 패턴이 형성된 마스크로 노광한 후, 형상하여 솔더볼 홀을 형성하는 단계, 솔더볼 홀이 형성된 상기 코어 템플릿과 베이스 템플릿에 접합하는 단계를 포함한다.
상기 코어 템플릿과 상기 베이스 템플릿에 접합하는 단계는 상기 코어 템플릿을 상기 코어 템플릿의 재질과 다른 양이온 물질을 포함하여 제조되고, 양극접합법에 의해 상기 코어 템플릿과 상기 베이스 템플릿을 접합한다.
상기 코어 템플릿과 상기 베이스 템플릿에 접합하는 단계는 상기 베이스 템플릿 표면에 알루미늄층을 형성하고, 정전접합법에 의해 상기 코어 템플릿과 상기 베이스 템플릿을 접합한다.
본 발명에 따른 솔더볼 템플릿 및 이의 제조방법에 따르면, 각기 다른 재질의 다수의 재질로 다중 레이어에 의해 솔더볼 템플릿을 형성함으로써, 각기 다른 재질의 다수의 재질로 다중 레이어에 의해 형성되도록 함으로써, 하여 제조에 따른 소요 비용을 감소시킬 수 있는 효과가 있다.
또한, 별도의 공정을 통해 솔더볼 홀을 형성함으로써 고도로 집적화되어 가는 반도체 공정에 대응될 수 있는 미세 솔더볼 홈을 가공할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 솔더볼 템플릿을 상세히 설명한다.
본 발명을 설명함에 있어서, 정의되는 각 구성요소들의 명칭은 본 발명에서의 기능을 고려하여 정의 내려진 것으로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 아니 될 것이며, 정의된 각각의 명칭들은 당업계에서 다른 명칭으로 호칭 될 수 있다. 그리고 각각의 구성요소에 부가된 부호는 설명의 편의를 위하여 기재된 것으로, 이들 부호가 기재된 도면상의 도시 내용이 각각의 구성요소를 도면내의 범위로 한정하지는 않는다. 또한, 이들의 기능적 유사성 및 동일성이 있다면 변형된 실시예를 채용하더라도 균등한 구성으로 볼 수 있으며, 도면상의 구성을 일부 변형한 실시예가 채용되더라도 기능적 유사성 및 동일성이 있다면 균등한 구성으로 볼 수 있다.
먼저 첨부한 도면을 참조하여 본 발명에 각 실시예에 따른 솔더볼 템플릿을 상세히 설명한다.
도 1은 본 발명의 제 1실시예에 따른 솔더볼 템플릿을 나타낸 사시도이다.
도시한 바와 본 발명에 따른 솔더볼 템플릿(10)은 솔더볼이 안착되는 코어 템플릿(14)과, 코어 템플릿(14)이 부착되어 고정되는 베이스 템플릿(12)으로 구성 된다.
상기 코어 템플릿(14)은 유리(glass)기판, 실리콘(silicon)기판, 세라믹(ceramics) 등을 가공하여 제조할 수 있으며, 상부 표면에는 솔더 볼의 안착을 위한 홀(14a)이 형성되고, 하부표면은 베이스 템플릿(12)과의 접합성을 향상시키기 위하여 CMP(Chemical Mechanical Polishing) 처리된다.
이러한, 코어 템플릿(14)은 기존의 템플릿보다 매우 얇은 1㎛~3mm 두께로 제조되며, 공정환경에 따라 선택되는 재질로 형성될 수 있다. 한편 코어 템플릿(14)의 제조 방법은 공지된 것으로 상세한 설명은 생략하도록 한다.
상기 베이스 템플릿(12)은 금속, 비금속, 세라믹, 합성수지 등으로 제조될 수 있으며, 상부 표면은 코어 템플릿(14)과의 접합성을 향상시키기 위하여 CMP 처리된다.
이러한, 베이스 템플릿(12)은 기존의 템플릿보다 다소 얇은 수mm 두께로 제조되며, 공정환경에 따라 선택되는 재질로 형성될 수 있다. 한편 베이스 템플릿(12)의 제조 방법은 공지된 것으로 상세한 설명은 생략하도록 한다.
이하 상술한 바와 같은 구성의 솔더볼 템플릿의 제조과정을 첨부한 도면을 참조하여 상세히 설명한다. 이하에서 언급되는 각각의 요소들은 상술한 설명과 도면을 참조하여 이해하여야 한다.
도 2는 본 발명에 따른 솔더볼 템플릿의 제조과정을 나타낸 순서도이고, 도 3a 내지 도 3d는 본 발명에 따른 솔더볼 템플릿의 제조공정을 나타낸 공정도이다.
도시한 바와 같이 먼저 준비된 코어 템플릿(14)의 원판 재료(14')를 CMP 공 정을 통해 소정의 두께(예를 들어 1㎛~3mm)로 연마 가공한다(단계 S110, 도 3a참조).
이후 연마된 코어 템플릿(14)의 표면에 포토레지스트(PR)를 도포하고, 솔더볼이 안착되는 홀(14a)의 패턴이 형성된 마스크(M)를 이용하여 노광하고, 노광된 포토레지스트(PR)를 현상하여 패턴층을 형성한다(단계 S120, 도 3b참조).
이후, 패턴층이 형성된 코어 템플릿(14)을 습식식각 또는 건식식각을 통하여 코어 템플릿(14)을 관통하는 홀(14a)을 형성한다(단계 S130, 도 3c참조). 여기서 식각방식은 코어 템플릿(14)의 재질, 두께, 솔더볼 홀의 형상에 따라 다르게 선택되어 사용될 수 있다.
한편, 솔더볼 홀(14a)의 형성이 완료되며, 세척을 통하여 포토레지스트 패턴층을 제거하고, 베이스 템플릿(12)과의 접합을 수행한다(단계 140, 도 3d참조).
상술한 바와 같은 코어 템플릿(14)과, 베이스 템플릿(12)은 다양한 접착방법에 의해 접합될 수 있다. 예를 들어 양극접합, 정전접합, 개질접합, 용융접합, 접착제접합 등 물리적 화학적 접합방법을 이용하여 접합시킬 수 있다. 이하에서는 양극접합 및 정전접합을 각각 일예로 들어 설명하도록 한다.
먼저, 양극접합의 경우를 설명한다. 양극접합의 경우에는 상술한 코어 템플릿(14)에 코어 템플릿(14)의 재질과 다른 양이온 물질을 결합하여 제조한다. 여기서 결합되는 양이온은 Na+ 또는 K+인 것이 바람직하다.
이후, 베이스 템플릿(12)에 양이온 물질을 포함하는 코어 템플릿(14)을 안착시키고, 코어 템플릿(14)의 상부에 음극전극(미도시)을 접촉시키고, 베이스 템플 릿(12)의 하부에 양극전극(미도시)을 접촉시켜 전압을 인가한다.
이에 코어 템플릿(14) 내부의 양이온들이 음극전극 방향으로 이동하고, 베이스 템플릿(12)과 접촉된 계면상에 위치하는 코어 템플릿(14)에는 상대적으로 음이온이 증가하게 된다. 이때 증가된 음이온은 베이스 템플릿(12)과 결합하게 되어 코어 템플릿(14)과 베이스 템플릿(12)이 접합된다.
이하 정전접합 방법을 이용하여 코어 템플릿(14)과, 베이스 템플릿(12)을 접합하는 과정을 설명한다.
도 4a 내지 도 4c는 본 발명에 따른 솔더볼 템플릿의 다른 제조공정 중 정전접합공정을 나타낸 공정도이다.
도시한 바와 같이 정전접합의 경우에는 코어 템플릿(14)과, 베이스 템플릿(12)의 사이에 알루미늄 포일을 삽입하여 밀착시키거나, 별도의 증착과정을 거쳐 베이스 템플릿의 표면에 알루미늄 막(16)을 형성한다(도 4a 참조).
이후, 코어 템플릿(14)과, 베이스 템플릿(12)에 각각 상부전극(미도시)과 하부전극(미도시)을 설치하고, 150~250℃의 온도에서 코어 템플릿(14)과, 베이스 템플릿(12)을 소정의 압력을 가압하면서 각 전극에 900~5000Volt의 전압을 인가한다(도 4b 참조). 이에 도 4c에 도시한 바와 같이 접합된 솔더볼 템플릿이 완성된다.
한편 상술한 바와 같은 구조에 의해 기존 기술에서 고가의 소재를 이용하여 템플릿 전체를 제조하는 것에 비하여 상대적으로 적은 체적을 갖는 코어 템플릿(14)을 제조한 후, 저가의 소재를 사용하여 제조되는 베이스 템플릿(12)에 부착 함으로써 솔더볼 템플릿(10) 제조에 소요되는 비용을 감소시킬 수 있다.
또한, 기존의 템플릿이 갖고 있는 취약점(예를 들어 템플릿의 강도, 강성, 열변형, 취급 등)을 베이스 템플릿의 재질 및 크기를 변경함으로써 보완할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
예를 들어 본 발명에 따른 솔더볼 템플릿에 다른 부가적인 기능을 가진 구성요소를 추가하거나, 또는 다른 구성요소로 교체하여 실시할 수 있을 것이다. 그러나 변형된 다른 실시예가 본 발명의 필수구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.
도 1은 본 발명에 따른 솔더볼 템플릿을 나타낸 사시도이다.
도 2는 본 발명에 따른 솔더볼 템플릿의 제조과정을 나타낸 순서도이다.
도 3a 내지 도 3d는 본 발명에 따른 솔더볼 템플릿의 제조공정을 나타낸 공정도이다.
도 4a 내지 도 4c는 본 발명에 따른 솔더볼 템플릿의 다른 제조공정 중 정전접합공정을 나타낸 공정도이다.

Claims (7)

  1. 식각공정에 의해 솔더볼이 안착되는 관통홀이 형성되는 코어 템플릿과,
    상기 코어 템플릿이 부착되어 고정되는 베이스 템플릿을 구비하는 것을 특징으로 하는 솔더볼 템플릿.
  2. 제 1항에 있어서,
    상기 코어 템플릿은 유리(glass)기판, 실리콘(silicon)기판, 세라믹(ceramics) 중 선택된 재질로 1㎛~3mm 두께로 제조되며,
    상기 베이스 템플릿은 금속, 비금속, 세라믹, 합성수지 중 선택된 재질로 수mm 두께로 제조되는 것을 특징으로 하는 솔더볼 템플릿.
  3. 제 1항에 있어서,
    상기 코어 템플릿은 상기 코어 템플릿의 재질과 다른 양이온 물질을 포함하여 제조되며, 상기 베이스 템플릿에 양극접합법에 의해 접합되는 것을 특징으로 하는 솔더볼 템플릿.
  4. 제 1항에 있어서,
    상기 코어 템플릿과 상기 베이스 템플릿 사이에 알루미늄층이 더 마련되며, 상기 코어 템플릿과 상기 베이스 템플릿은 정전접합법에 의해 접합되는 것을 특징으로 하는 솔더볼 템플릿.
  5. 코어 템플릿 원판재료를 CMP공정에 의해 소정의 두께를 갖도록 가공하는 단계,
    가공된 상기 코어 템플릿에 포토레지스트를 도포하고, 솔더볼 홈의 패턴이 형성된 마스크로 노광한 후, 형상하여 솔더볼 홀을 형성하는 단계,
    솔더볼 홀이 형성된 상기 코어 템플릿과 베이스 템플릿에 접합하는 단계를 포함하는 것을 특징으로 하는 솔더볼 템플릿 제조방법.
  6. 제 5항에 있어서,
    상기 코어 템플릿과 상기 베이스 템플릿에 접합하는 단계는
    상기 코어 템플릿을 상기 코어 템플릿의 재질과 다른 양이온 물질을 포함하여 제조되고, 양극접합법에 의해 상기 코어 템플릿과 상기 베이스 템플릿을 접합하는 것을 특징으로 하는 솔더볼 템플릿 제조방법.
  7. 제 5항에 있어서,
    상기 코어 템플릿과 상기 베이스 템플릿에 접합하는 단계는
    상기 베이스 템플릿 표면에 알루미늄층을 형성하고, 정전접합법에 의해 상기 코어 템플릿과 상기 베이스 템플릿을 접합하는 것을 특징으로 하는 솔더볼 템플릿.
KR1020080038770A 2008-04-25 2008-04-25 솔더볼 템플릿 및 이의 제조방법 KR20090112963A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080038770A KR20090112963A (ko) 2008-04-25 2008-04-25 솔더볼 템플릿 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038770A KR20090112963A (ko) 2008-04-25 2008-04-25 솔더볼 템플릿 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20090112963A true KR20090112963A (ko) 2009-10-29

Family

ID=41554108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038770A KR20090112963A (ko) 2008-04-25 2008-04-25 솔더볼 템플릿 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20090112963A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102039507B1 (ko) * 2019-08-26 2019-11-01 주광정밀주식회사 볼 그리드 배열 지그용 어태치플레이트 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102039507B1 (ko) * 2019-08-26 2019-11-01 주광정밀주식회사 볼 그리드 배열 지그용 어태치플레이트 제조방법

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
JP4609317B2 (ja) 回路基板
TWI664706B (zh) 包含可去除載體的可佈線電鑄襯底
US20060055052A1 (en) Semiconductor packages
KR20200029088A (ko) 반도체 패키지 및 그 제조방법
JP2007311378A (ja) 半導体装置の製造方法および半導体装置
JP2005216937A (ja) 半導体装置およびその製造方法
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
JP2001274315A (ja) 半導体装置及びその製造方法
JP2005123291A (ja) 半導体装置の製造方法
KR20110107989A (ko) 적층 반도체 패키지 형성방법
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US10199366B2 (en) Methods of manufacturing semiconductor packages
JP2005269627A (ja) 半導体リレー装置およびその配線基板の製造方法
KR20090012737A (ko) 반도체 소자 및 그 제조 방법
JP3925503B2 (ja) 半導体装置
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
KR20090112963A (ko) 솔더볼 템플릿 및 이의 제조방법
KR102465369B1 (ko) 패키지 온 패키지의 제조방법 및 그의 본딩 장치
JP2008288481A (ja) 半導体装置およびその製造方法
CN110828444A (zh) 半导体装置及其制造方法
US6933178B1 (en) Method of manufacturing semiconductor packages and a clamping device for manufacturing a semiconductor package
KR101000095B1 (ko) 솔더볼 템플릿
JP4276535B2 (ja) 信号処理装置を製造する方法
US9564391B2 (en) Thermal enhanced package using embedded substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application