KR20090108892A - 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 - Google Patents
멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 Download PDFInfo
- Publication number
- KR20090108892A KR20090108892A KR1020080034234A KR20080034234A KR20090108892A KR 20090108892 A KR20090108892 A KR 20090108892A KR 1020080034234 A KR1020080034234 A KR 1020080034234A KR 20080034234 A KR20080034234 A KR 20080034234A KR 20090108892 A KR20090108892 A KR 20090108892A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- flash memory
- charge
- voltage
- memory device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 6
- 230000005641 tunneling Effects 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 5
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 238000007667 floating Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고 플래시 메모리 소자의 구동 장치 및 방법이 개시된다. 멀티비트 플래시 메모리 소자는 실리콘 기판, 핀 채널, 제1절연층, 순차적으로 적층된 터널링 절연층, 전하트랩층 및 블로킹 절연층을 포함하는 복수의 유전층, 복수의 제2절연층 및 복수의 게이트를 포함하고, 플래시 메모리는 복수의 플래시 메모리 소자가 N×M의 매트릭스 형태로 배열되어 이루어지며 각각의 메모리 소자는 인접한 메모리 소자와 상기 핀 채널 및 상기 게이트를 공유하여 어레이를 이룬다. 플래시 메모리 소자의 구동 장치는 복수의 게이트 중 제1게이트에 읽기전압을 인가하고 제2게이트에 패스전압을 인가하는 전압 인가부, 읽기전압의 인가에 의해 핀 채널에 흐르는 드레인 전류의 유무를 기초로 플래시 메모리 소자의 상태를 결정하는 상태 판별부 및 플래시 메모리 소자의 상태를 기초로 읽기전압의 크기를 결정하는 제어부를 구비한다. 본 발명에 따르면, 소자의 크기 감소에 따른 단채널 효과를 억제하고, 소자의 집적화 및 저전압, 저파워, 고속 동작을 가능하게 하며, 메모리 소자가 동일한 소자의 면적을 유지하면서 멀티비트로 동작하게 되어 대용량 플래시 메모리 소자의 구현이 가능하다.
FinFET, SONOS, 플래시 메모리, 전하 트랩, 멀티비트
Description
본 발명은 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고 플래시 메모리 소자의 구동 장치 및 방법에 관한 것으로서, 보다 상세하게는, 멀티비트로 동작하는 비휘발성 플래시 메모리 소자, 복수의 플래시 메모리 소자의 어레이로 이루어진 플래시 메모리, 그리고 플래시 메모리 소자에 프로그램된 정보를 판독하는 장치 및 방법에 관한 것이다.
비휘발성 메모리 소자는 휘발성 메모리 소자와 달리 전원이 공급되지 않아도 이전 상태의 정보(previous data)가 유지되는 특성을 갖는다. 따라서 플래시 메모리 소자와 같은 비휘발성 메모리 소자는 파일 시스템, 메모리 카드, 휴대용 장치 등에 널리 사용되고 있다.
플래시 메모리 소자와 유사한 구조를 가지는 실리콘 CMOS 반도체 소자의 경우, 스케일링 다운 특성이 우수하기 때문에 그 크기가 100nm급 또는 그 이하로 줄어들면서 집적도가 향상되어 전력소모가 적으면서 속도가 빠른 VLSI를 구현할 수 있게 되었다. 따라서 CMOS 소자를 사용하는 각종 전기 전자 시스템의 크기가 작아지고 전력소모가 줄어드는 등 시스템의 성능이 크게 개선되었다. 그러나 플래시 메모리 소자는 CMOS 소자와 달리 컨트롤 전극과 소자의 채널 사이에 전하를 저장하는 저장 전극을 가지고 있다. 이러한 저장 전극 아래에는 터널링 산화막이 존재하는데, 이 터널링 산화막의 두께를 소자의 크기 감소에 비례하여 얇게 할 수 없기 때문에 소자의 스케일링 다운이 용이하지 않다.
소자의 크기가 줄어듦에 따라 터널링 산화막의 두께가 얇아지게 되면 SILC(stress induced leakage current) 등의 문제로 소자가 열화되어 저장 전극에 저장되어 있는 전하가 다시 채널로 빠져나가게 된다. 이로 인해 메모리의 유지(retention) 특성이 나빠지므로 터널링 산화막의 두께를 약 6nm 이하로 낮추기가 매우 어렵다. 또한 채널 길이의 감소로 단채널 효과(Short channel effect)가 발생하여 트랜지스터의 포화 전류영역이 없어지고 전압에 따라서 계속 증가하는 현상이 발생한다. 따라서 소자의 동작 특성 향상이 저해되고, 누설전류가 증가하며 문턱전압이 감소하는 현상이 나타나게 된다. 이러한 단채널 효과를 억제시키기 위해 채널의 불순물 농도를 증가시키게 되면 불순물 농도의 불균일성이 증가하게 되어 소자의 전기적 특성이 심하게 변하는 현상이 발생할 수 있다.
공정기술 측면에서 플래시 메모리에 가장 널리 응용되고 있는 플로팅 게이트(Floating gate) 계열은 전위 우물(Potential well)을 이용하여 기억 특성을 구현하며, ETOX(EPROM Tunnel Oxide) 구조가 대표적이다. 일반적인 플래시 메모리에서 플로팅 게이트로 폴리실리콘을 사용하기 때문에 이곳에 한 개의 결함(defect)이 라도 존재한다면 전하의 유지 시간(retention time)이 현저하게 떨어지게 된다. 그리고 플로팅 게이트 하부에 위치하는 약 70Å 이상의 두께를 가지는 터널 산화막(tunnel oxide)으로 인해 저전압 동작(low voltage operation) 및 고속 동작(high speed operation)을 구현하는데 한계가 생기게 된다. 또한 종래의 플래시 메모리에서 소자의 기억 수명도를 보장하기 위해 상대적으로 두꺼운 터널 산화막을 사용하였는데, 이러한 두꺼운 산화막은 산화막의 증착을 위한 공정을 용이하게 하고 플로팅 게이트 계열의 플래시 메모리의 상용화에 기여하였다. 그러나 앞서 언급한 바와 같이 소자의 비례 축소에 따라 산화막의 두께가 얇아져 저장된 전하가 누설되는 등의 문제가 발생하게 되었다.
본 발명이 이루고자 하는 기술적 과제는, 소자의 크기가 감소하면서 발생하는 단채널 효과를 억제하고, 전하트랩층이 각각 독립적으로 동작하는 멀티비트 플래시 메모리 소자 및 복수의 플래시 메모리 소자가 매트릭스 형태로 배열되어 이루어진 플래시 메모리를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 멀티비트 플래시 메모리 소자에 프로그램된 정보를 판독하기 위해 읽기전압의 크기를 변화시켜 드레인 전류의 유무로 소자의 상태를 판별할 수 있는 플래시 메모리 소자의 구동 장치 및 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 플래시 메모리 소자는, 실리콘 기판; 일방향으로 길게 뻗은 형상을 가지고 두께방향으로의 양 측면이 상기 실리콘 기판과 수직하도록 형성되며, 길이방향의 각 단부가 각각 소스 및 드레인으로 동작하는 핀 채널; 상기 핀 채널의 측면에 접하도록 상기 실리콘 기판 상에 형성된 제1절연층; 상기 핀 채널의 각 측면에 상기 핀 채널의 길이방향으로 서로 이격되도록 형성되며, 상기 핀 채널의 각각의 측면으로부터 수직하는 방향으로 순차적으로 적층된 터널링 절연층, 전하트랩층 및 블로킹 절연층을 포함하는 복수의 유전층; 상기 각각의 유전층 및 상기 핀 채널의 상부를 덮도록 형성되는 복수의 제2절연층; 및 상기 각각의 유전층 및 상기 제2절연층을 감싸도록 형성된 복수의 게이트;를 구비한다.
상기의 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 플래시 메모리는 복수의 메모리 소자가 N×M의 매트릭스 형태로 배열되어 이루어지며, 각각의 메모리 소자는, 실리콘 기판; 일방향으로 길게 뻗은 형상을 가지고 두께방향으로의 양 측면이 상기 실리콘 기판과 수직하도록 형성되며, 길이방향의 각 단부가 각각 드레인과 소스로 동작하는 핀 채널; 상기 핀 채널의 측면에 접하도록 상기 실리콘 기판 상에 형성된 제1절연층; 상기 핀 채널의 각 측면에 상기 핀 채널의 길이방향으로 서로 이격되도록 형성되며, 상기 핀 채널의 각각의 측면으로부터 수직하는 방향으로 순차적으로 적층된 터널링 절연층, 전하트랩층 및 블로킹 절연층을 포함하는 복수의 유전층; 상기 각각의 유전층 및 상기 핀 채널의 상부를 덮도록 형성되는 복수의 제2절연층; 및 상기 각각의 유전층 및 상기 제2절연층을 감싸도록 형성된 복수의 게이트;를 포함하고, 각각의 메모리 소자는 인접한 메모리 소자와 상기 핀 채널 및 상기 게이트를 공유하여 어레이를 이루고 있는 것을 특징으로 한다.
상기의 또 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 플래시 메모리 소자의 구동 장치는, 양 단부가 각각 소스 및 드레인으로 동작하는 핀 채널 상에 소스 및 드레인을 공유하여 서로 이격되도록 형성된 복수의 게이트 및 복수의 전하트랩층을 포함하는 플래시 메모리 소자의 상기 게이트들 중에서 선택된 제1게이트에 제1읽기전압 또는 제2읽기전압을 인가하고, 제2게이트에 패스전압을 인가하는 전압 인가부; 상기 제1읽기전압의 인가에 의해 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제2게이트 쪽의 제2전하트랩층에 전하가 저장되어 있는지 여부 를 판단하고, 상기 제2읽기전압의 인가에 의해 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제1게이트 쪽의 제1전하트랩층에 전하가 저장되어 있는지 여부를 판단하는 상태 판별부; 및 상기 제2전하트랩층에 전하가 저장되었는지 여부에 따라 상기 제1게이트에 인가될 상기 제2읽기전압의 크기를 결정하는 제어부;를 구비한다.
상기의 또 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 플래시 메모리 소자의 구동 방법은, 양 단부가 각각 소스 및 드레인으로 동작하는 핀 채널 상에 소스 및 드레인을 공유하여 서로 이격되도록 형성된 복수의 게이트 및 복수의 전하트랩층을 포함하는 플래시 메모리 소자의 상기 게이트들 중에서 선택된 제1게이트에 제1읽기전압을 인가하고, 제2게이트에 패스전압을 인가하는 단계; 상기 제1읽기전압의 인가에 의해 상기 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제2게이트 쪽의 제2전하트랩층의 전하 저장 여부를 판단하는 단계; 상기 제2전하트랩층에 전하가 저장되었는지 여부에 따라 상기 제1게이트에 인가될 제2읽기전압의 크기를 결정하는 단계; 상기 제1게이트에 상기 제2읽기전압을 인가하는 단계; 및 상기 제2읽기전압의 인가에 의해 상기 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제1게이트 쪽의 제1전하트랩층의 전하 저장 여부를 판단하여 상기 플래시 메모리 소자의 상태를 결정하는 단계;를 갖는다.
본 발명에 따른 멀티비트 플래시 메모리 소자 및 플래시 메모리에 의하면, 핀 채널 구조 및 서로 이격되어 형성된 복수의 게이트 구조를 사용함으로써, 누설 전류를 감소시켜 소자의 크기 감소에 따른 단채널 효과를 억제할 수 있다. 또한 실리콘 질화물로 구성된 전하트랩층에 전하를 저장함으로써, 전하의 유지 시간을 증가시키고 소자의 집적화 및 저전압, 저파워, 고속 동작을 가능하게 한다. 나아가 핀 채널의 양 단부 중 드레인으로 동작하는 단부에 인접한 영역의 불순물 농도를 높이고 복수의 게이트 사이의 공간에 채워지는 물질로 낮은 유전율을 가지는 절연 물질을 사용하여 복수의 전하트랩층이 독립적으로 동작하게 함으로써, 메모리 소자가 동일한 소자의 면적을 유지하면서 멀티비트로 동작하게 되어 대용량 플래시 메모리 소자의 구현이 가능하다. 또한 본 발명에 따른 플래시 메모리 소자의 구동 장치 및 방법에 의하면, 복수의 게이트 중 선택된 하나의 게이트에 인가되는 읽기전압의 크기를 변화시키고, 그에 따라 핀 채널에 흐르는 드레인 전류의 유무를 기초로 메모리 소자에 프로그램된 정보를 판독할 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 플래시 메모리 소자 및 플래시 메모리, 그리고 플래시 메모리 소자의 구동 장치 및 방법의 바람직한 실시예에 대해 상세하게 설명한다. 우선 각 도면의 구성요소들에 참조번호를 부여함에 있어서, 동일한 구성요소들에 있어서는 비록 다른 도면상에 표시되더라도 동일한 번호를 가지도록 한다. 또한 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 1은 본 발명에 따른 플래시 메모리 소자의 바람직한 실시예에 대한 대략적인 구조를 도시한 사시도이고, 도 2는 도 1에 도시한 플래시 메모리 소자를 위에 서 내려다본 평면도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 플래시 메모리 소자(100)는 실리콘 기판(110), 핀 채널(120), 제1절연층(130), 복수의 유전층(140, 150), 복수의 제2절연층(160, 170) 및 복수의 게이트(180, 190)를 구비한다.
실리콘 기판(110)은 일반적으로 사용되는 반도체 소자용 기판이며, 100~120nm 두께로 형성될 수 있다.
핀 채널(120)은 일정한 두께를 가지고 일방향으로 길게 뻗은 형상을 가지고 두께방향으로의 양 측면이 실리콘 기판과 수직하도록 형성되며, 길이방향의 각 단부가 각각 소스(122) 및 드레인(124)으로 동작한다. 핀 채널(120)은 실리콘 기판(110) 상에 화학적 증착법인 CVD(chemical vapor deposition) 등에 의해 증착된 후 식각에 의해 형성된다. 또는 실리콘 기판(110)이 형성될 때 식각에 의해 동시에 형성되어 실리콘 기판(110)과 동일하게 실리콘으로 구성될 수 있으며, 실리콘 기판(110)의 상면으로부터 140~150nm 높이로 형성되는 것이 바람직하다. 이러한 핀 채널(120) 구조는 핀 채널(120)의 두께와 길이의 비에 따라 단채널 효과가 발생할 수 있기 때문에, 채널에 주입되는 불순물의 농도가 높아짐으로 인한 불순물 농도의 불균일성 문제를 고려할 필요 없이 핀 채널(120)의 두께와 길이를 조절하여 소자의 단채널 효과를 제어할 수 있다. 따라서 일반적인 벌크 MOSFET에 비해 누설전류를 크게 줄일 수 있으며, 구동전류도 증가시킬 수 있다.
핀 채널(120)의 각 단부는 소스(122) 및 드레인(124)으로 동작하도록 하기 위해 n형으로 도핑되며, 불순물 농도는 1cm3당 6×1020개가 되도록 할 수 있다. 핀 채널(120)의 각 단부 사이의 영역은 소스(122) 및 드레인(124)을 연결하는 채널 영역(126)으로 동작하며, p형으로 도핑된다. 이때 소스(122)로 동작하는 단부에 인접한 채널 영역(126)의 불순물 농도는 1cm3당 1×1016개로, 드레인(124)으로 동작하는 단부에 인접한 채널 영역(126)의 불순물 농도는 1cm3당 2.5×1019개로 할 수 있다. 이와 같이 소스(122)로 동작하는 단부에 인접한 채널 영역(126)보다 드레인(124)으로 동작하는 단부에 인접한 채널 영역(126)의 불순물 농도를 높게 함으로써, 플래시 메모리 소자의 프로그램 동작시 복수의 게이트들(180, 190) 중 어느 게이트에 전압을 인가하였는지에 따라 저장되는 전하의 양을 다르게 할 수 있으므로 플래시 메모리 소자가 멀티비트로 동작하도록 할 수 있다. 또한 드레인(124) 쪽 채널 영역(126)의 불순물 농도가 높아짐에 따라 공핍영역의 폭이 감소하기 때문에 드레인 누설전류를 막아주는 효과도 생기게 된다.
제1절연층(130)은 핀 채널(120)의 측면에 접하도록 실리콘 기판(110) 상에 CVD와 같은 증착 방법에 의해 형성된다. 제1절연층(130)을 구성하는 물질은 실리콘 산화물로 할 수 있으며, 70~80nm 두께가 되도록 하는 것이 바람직하다.
유전층(140, 150)은 핀 채널(120)의 각 측면에 핀 채널(120)의 길이방향으로 서로 이격되도록 복수 개가 형성되며, 핀 채널(120)의 양 측면으로부터 각각 수직하는 방향으로 순차적으로 적층된 터널링 절연층(142, 152), 전하트랩층(144, 154) 및 블로킹 절연층(146, 156)을 포함한다. 각각의 유전층(140, 150)을 구성하는 터 널링 절연층(142, 152), 전하트랩층(144, 154) 및 블로킹 절연층(146, 156)은 핀 채널(120)의 양 측면에 대칭으로 위치하며, 프로그램 동작시 대칭으로 위치하는 전하트랩층(144, 154)에 동시에 전하가 저장된다.
터널링 절연층(142, 152), 전하트랩층(144, 154) 및 블로킹 절연층(146, 156)도 각각 증착 및 식각에 의해 형성된다. 이때 사용되는 식각방법 중 반응성 이온 식각(reactive ion etch : RIE) 방법은 실리콘 산화물로 이루어진 층에 대한 식각을 수행할 때 효과적이다. 터널링 절연층(142, 152) 및 블로킹 절연층(146, 156)을 구성하는 물질은 실리콘 산화물로 하는 것이 바람직하며, 터널링 절연층(142, 152)은 핀 채널(120)의 측면으로부터 2nm, 블로킹 절연층(146, 156)은 5nm의 두께를 갖도록 할 수 있다. 또한 전하를 저장하는 전하트랩층(144, 154)은 6nm의 두께를 갖는 실리콘 질화물인 것이 바람직하다.
종래의 플래시 메모리에 전하를 저장하는 부유 게이트로 사용된 다결정 실리콘 대신 본 발명에 따른 플래시 메모리 소자(100)에 전하트랩층(144, 154)을 구성하는 물질로 실리콘 질화물을 사용함으로써, 소자의 고집적화에 유리할 뿐 아니라 작동 전압도 크게 줄일 수 있게 된다. 또한 실리콘 질화물은 폴리실리콘에 비해 공정상의 결함에 대한 민감도가 작으므로 전하의 유지 시간에 미치는 영향이 상대적으로 작아진다. 나아가 종래의 플래시 메모리에서 사용되던 터널 산화막보다 얇은 두께의 터널링 절연층(142, 152)을 사용함으로써, 저전압, 저파워 동작 및 고속동작이 가능하게 된다.
제2절연층(160, 170)은 각각의 유전층(140, 150) 및 핀 채널(120)의 상부를 덮도록 증착 및 식각에 의해 유전층(140, 150)과 동일한 갯수로 복수 개가 형성되며, 제1절연층(130)과 동일하게 실리콘 산화물로 이루어지는 것이 바람직하다.
게이트(180, 190)는 각각의 유전층(140, 150) 및 제2절연층(160, 170)을 감싸도록 복수 개가 형성되며, 각각의 게이트(180, 190)는 소스(122) 및 드레인(124)을 공유하고 있다. 복수의 게이트들(180, 190)을 구성하는 물질은 폴리실리콘으로 할 수 있고, 핀 채널(120)의 길이 방향으로의 두께가 각각 6nm가 되도록 증착 및 식각에 의해 형성되는 것이 바람직하다. 또한 핀 채널(120)의 길이 방향을 따라 두 개의 게이트(180, 190)가 형성되는 경우 두 개의 게이트(180, 190) 사이의 공간은 그 너비가 8nm가 되도록 할 수 있다.
복수의 분리된 게이트(180, 190)를 사용하게 되면 소자의 크기가 감소함에 따라 나타나는 단채널 효과를 크게 개선할 수 있으며, 각각의 게이트(180, 190)에 인가하는 바이어스 조합에 따라 독립적인 2 비트 상태로 동작하게 할 수 있다. 이를 위해 앞서 언급한 바와 같이 핀 채널(120)의 드레인(124) 쪽 채널 영역(126)의 불순물 농도를 높임으로써, 소스(122) 쪽 게이트(180)에만 전압이 인가되었을 때와 드레인(124) 쪽 게이트(190)에만 전압이 인가되었을 때의 상태를 구분할 수 있게 된다.
또한 복수의 게이트들(180, 190)이 소스(122)와 드레인(124)을 공유하면서 분리되어 있기 때문에 인접한 게이트들(180, 190) 사이에서 커플링 효과가 일어날 수 있으며, 이로 인하여 문턱전압이 불안정하게 되어 소자의 프로그램, 소거, 읽기 동작의 신뢰성이 떨어지게 된다. 따라서 이를 방지하기 위해 복수의 게이트들(180, 190) 사이의 공간에 제1절연층(130)을 구성하는 물질보다 유전율이 낮은 물질을 개재하여 게이트들(180, 190) 간의 커플링 효과를 억제할 수 있다.
도 3은 본 발명에 따른 플래시 메모리의 바람직한 실시예에 대한 소자의 셀어레이를 도시한 도면이다.
도 3을 참조하면, 본 발명에 따른 플래시 메모리는 본 발명에 따른 플래시 메모리 소자(100)가 N×M의 매트릭스 형태로 배열되어 이루어지며, 각각의 플래시 메모리 소자(100)는 인접한 플래시 메모리 소자(100)와 핀 채널(120) 및 각각의 게이트(180, 190)를 공유하여 어레이를 이룬다.
본 발명에 따른 플래시 메모리 소자(100)를 사용함으로써, 핀 채널(120)을 하나의 공통 비트 라인(310)으로 하고 복수의 게이트들(180, 190)을 워드 라인들(320)로 하여 전압이 인가되는 게이트들(180, 190)의 선택에 따라 플래시 메모리가 2 비트로 동작할 수 있게 된다.
이러한 플래시 메모리를 구성하는 플래시 메모리 소자들 중에서 선택된 플래시 메모리 소자(100)에 프로그램 동작을 수행하기 위해서는 복수의 게이트들(180, 190) 중 적어도 하나에 프로그램 전압을 인가해야 한다.
도 4a 내지 도 4c는 각각 프로그램 동작을 수행하기 위해 소스(122) 쪽에 위치하는 제1게이트(180)에 프로그램 전압이 인가된 플래시 메모리 소자의 평면도, 제1게이트(180)에 프로그램 전압이 인가되었을 때 프로그램 전압 인가 시간에 따라 제1게이트 쪽의 제1전하트랩층(144)에 채워지는 전하량을 나타낸 그래프, 그리고 제1게이트(180)와 제2게이트(190)에 대한 프로그램 전압의 인가 여부에 따라 제1전 하트랩층(144) 및 제2전하트랩층(154)에 채워지는 전하량을 비교하여 나타낸 그래프이다.
도 4a를 참조하면, 복수의 전하트랩층(144, 154) 중에서 소스(122) 쪽의 제1전하트랩층(144)에 전하를 저장시키기 위해서는 제1전하트랩층(144)의 상부에 위치하는 제1게이트(180)에 프로그램 전압을 인가해야 한다. 이때 제1게이트(180)의 인가전압의 크기는 15V로 하는 것이 바람직하다. 드레인(124) 쪽의 제2전하트랩층(154)에는 전하를 저장시키지 않으므로 제2전하트랩층 상의 제2게이트(190)에는 0V의 전압이 인가된다.
제1게이트(180)에 프로그램 전압이 인가되면 핀 채널(120)의 반전층에서 생성된 전자들이 터널링 절연층(142)을 터널링하여 핀 채널(120)을 중심으로 대칭으로 위치하는 제1전하트랩층(144)에 동시에 전하가 채워지게 된다. 이때 발생하는 터널링 현상은 파울러-노드하임(Fowler-Nordheim) 터널링이며, 도 4b에 도시된 바와 같이 제1게이트(180)에 프로그램 전압을 인가한 후 일정 시간이 경과하면 저장된 전하량이 증가하여 약 -1.65×10-16C/um까지 채워진 후 더 이상 증가하지 않는다. 제1전하트랩층(144)에 전하가 채워지지 않았을 때의 플래시 메모리 소자(100)의 초기상태는 '1' 상태, 전하가 채워졌을 때의 플래시 메모리 소자(100)의 상태는 '0' 상태로 표현된다.
위 경우와 마찬가지로 복수의 전하트랩층(144, 154) 중에서 드레인(124) 쪽의 제2전하트랩층(154)에 전하를 저장시키기 위해서는 제2전하트랩층(154)의 상부 에 위치하는 제2게이트(190)에 프로그램 전압을 인가해야 한다. 제1게이트(180)에 인가된 프로그램 전압과 같이 제2게이트(190)에 인가되는 프로그램 전압의 크기도 15V로 하는 것이 바람직하다. 또한 제1게이트(180)에는 0V의 전압이 인가된다.
제1게이트(180)에 프로그램 전압이 인가되었을 때와 같이 제2게이트(190)에 프로그램 전압이 인가되면 핀 채널(120)의 반전층에서 생성된 전자들이 터널링 절연층(152)을 파울러-노드하임 터널링에 의해 터널링하여 핀 채널(120)을 중심으로 대칭으로 위치하는 제2전하트랩층(154)에 동시에 전하가 채워진다. 도 4c를 참조하면, 제2게이트(190)에 프로그램 전압을 인가한 후 일정 시간이 경과하면 저장된 전하량이 증가하기 시작하며, 약 -1.85×10-16C/um까지 채워진다. 이 경우에도 제2전하트랩층(154)에 전하가 채워지지 않은 플래시 메모리 소자(100)의 초기상태는 '1' 상태, 전하가 채워진 플래시 메모리 소자(100)의 상태는 '0' 상태로 표현된다. 제2전하트랩층(154)에 채워지는 전하량이 제1전하트랩층(144)에 채워지는 전하량보다 많은 것은 핀 채널(120)의 드레인(124) 쪽 채널 영역(126)에서 불순물의 농도가 소스(122) 쪽 채널 영역(126)의 불순물 농도보다 높기 때문이다. 따라서 도 4c에 도시된 바와 같이 제1전하트랩층(144)에만 전하가 채워진 상태와 제2전하트랩층(154)에만 전하가 채워진 상태를 구분할 수 있다.
제1전하트랩층(144)과 제2전하트랩층(154) 모두에 전하를 저장시키기 위해서는 제1게이트(180)와 제2게이트(190) 모두에 프로그램 전압을 인가하여야 한다. 도 4c를 참조하면, 제1게이트(180)와 제2게이트(190)에 15V의 프로그램 전압을 인가한 후 일정 시간이 경과하면 제1전하트랩층(144)과 제2전하트랩층(154)에 동시에 전하가 채워지기 시작하며, 최종적으로 약 -3.5×10-16C/um의 전하량이 채워진다. 전하가 저장될 수 있는 전하트랩층(144, 154)이 두 개이므로 전하가 채워진 상태에 따른 플래시 메모리 소자(100)의 상태는 모두 네 가지로 표현할 수 있는데, 어느 전하트랩층(144, 154)에도 전하가 채워지지 않은 초기상태는 '11' 상태, 제1전하트랩층(144)에만 전하가 채워진 상태는 '10' 상태, 제2전하트랩층(154)에만 전하가 채워진 상태는 '01' 상태, 그리고 제1전하트랩층(144)과 제2전하트랩층(154)에 모두 전하가 채워진 상태는 '00' 상태로 표현된다.
도 5는 프로그램된 플래시 메모리 소자에 대해 소거 동작을 수행하기 위해 소거 전압이 인가된 플래시 메모리 소자를 도시한 도면이다. 위에서 언급한 프로그램 동작에 의해 전하트랩층(144, 154)에 전하가 채워진 플래시 메모리 소자(100)에 대해 소거 동작을 수행하기 위해서는 소스(122)와 드레인(124)을 전기적으로 차단하고, 소거 전압을 게이트(180, 190)에 인가한다. 이때 프로그램 전압의 크기를 15V로 하였으므로 소거 전압은 -15V로 한다. 소거 전압을 인가하면 전하트랩층(144, 154)에 채워져 있던 전자들은 다시 터널링 절연층(142, 152)을 통해 핀 채널(120)로 터널링하여 플래시 메모리 소자(100)는 초기 상태로 환원된다.
프로그램된 상태의 플래시 메모리 소자(100)에 저장된 정보를 판독하기 위해서는 읽기 전압을 인가하여 전하트랩층(144, 154)에 전하가 채워진 상태를 판별하는 방법을 사용한다. 도 6은 이와 같은 읽기 동작을 수행하기 위해 사용되는 본 발 명에 따른 플래시 메모리 소자의 구동 장치에 대한 바람직한 실시예의 구성을 도시한 블록도이다.
도 6을 참조하면, 본 발명에 따른 플래시 메모리 소자의 구동 장치는, 전압 인가부(610), 상태 판별부(620) 및 제어부(630)를 구비한다.
전압 인가부(610)는 양 단부가 각각 소스 및 드레인으로 동작하는 핀 채널 상에 소스 및 드레인을 공유하여 서로 이격되도록 형성된 복수의 게이트 및 복수의 전하트랩층을 포함하는 플래시 메모리 소자의 게이트들 중에서 선택된 제1게이트에 제1읽기전압 또는 제2읽기전압을 인가하고, 제2게이트에 패스전압을 인가한다.
도 7은 읽기 동작의 수행을 위해 읽기전압 및 패스전압이 인가된 플래시 메모리 소자를 도시한 도면이다. 도 7을 참조하면, 읽기 동작이 수행될 때 소스(122)는 접지시키고 드레인(124)에는 드레인 전압(VDD)을 인가한다. 또한 제1게이트(180)에는 제1읽기전압 또는 제2읽기전압을 인가하고 제2게이트(190)에는 패스전압을 인가하는데, 패스전압을 인가하는 이유는 낸드(NAND) 플래시 메모리 구조에서 32개의 메모리 소자가 직렬로 연결되어 있어 선택한 플래시 메모리 소자(100)를 제외한 나머지 31개의 메모리 소자를 턴온(turn on)시켜 전류가 흐르는 통로를 열어주기 위해서이다. 이러한 패스전압은 7~8V의 범위 내에서 선택된다.
플래시 메모리 소자(100)에 대한 읽기 동작은 두 가지의 읽기전압을 인가함으로써 수행된다. 먼저 전압 인가부(610)는 '10' 상태의 문턱전압과 '01' 상태의 문턱전압 사이의 전압을 제1읽기전압으로 하여 제1게이트(180)에 인가한다. 제1게 이트(180)에 인가되는 두 번째 읽기전압인 제2읽기전압은 '11' 상태의 문턱전압과 '10' 상태의 문턱전압 사이의 전압 또는 '01' 상태의 문턱전압과 '00' 상태의 문턱전압 사이의 전압이 된다. 또한, 제1읽기전압과 제2읽기전압은 모두 패스전압보다 작은 값을 가진다.
도 8은 프로그램된 플래시 메모리 소자(100)의 각 상태별로 제1게이트(180)에 인가하는 읽기 전압의 크기에 따른 핀 채널(120)에 흐르는 드레인 전류의 크기 변화를 나타낸 그래프이다. 도 8을 참조하면, 제1읽기전압의 크기는 약 3.4~3.5V의 범위에서 선택될 수 있다.
상태 판별부(620)는 제1읽기전압의 인가에 의해 핀 채널(120)에 흐르는 드레인 전류의 유무를 기초로 제2게이트(190) 쪽의 제2전하트랩층(154)에 전하가 저장되어 있는지 여부를 판단하고, 제2읽기전압의 인가에 의해 핀 채널(120)에 흐르는 드레인 전류의 유무를 기초로 제1게이트(180) 쪽의 제1전하트랩층(144)에 전하가 저장되어 있는지 여부를 판단한다.
제1게이트(180)에 제1읽기전압이 인가되었을 때 드레인 전류가 흐르면 도 8에 도시된 바와 같이 플래시 메모리 소자(100)는 '11' 상태 또는 '10' 상태이며, 드레인 전류가 흐르지 않으면 플래시 메모리 소자(100)는 '01' 상태 또는 '00' 상태이다. 즉, 제1읽기전압에 의해 제2전하트랩층(154)에 전하가 채워져 있는지 여부를 알 수 있다.
제2읽기전압이 제1게이트(180)에 인가되면 제1전하트랩층(144)에 전하가 채워져 있는지 여부가 결정된다. 제2읽기전압의 크기가 '11' 상태의 문턱전압과 '10' 상태의 문턱전압 사이이면 플래시 메모리 소자(100)의 상태는 '11' 상태와 '10' 상태 중에서 결정되며, 제2읽기전압의 크기가 '01' 상태의 문턱전압과 '00' 상태의 문턱전압 사이이면 플래시 메모리 소자(100)의 상태는 '01' 상태와 '00' 상태 중에서 결정된다.
제어부(630)는 제2전하트랩층(154)에 전하가 저장되었는지 여부에 따라 제1게이트(180)에 인가될 제2읽기전압의 크기를 결정한다. 전압 인가부(610)에 의해 인가된 제1읽기전압에 의한 드레인 전류의 유무를 기초로 상태 판별부(620)에서 제2전하트랩층(154)에 전하가 저장되었는지 여부를 결정하면, 제어부(630)는 제2읽기전압의 크기를 '11' 상태의 문턱전압과 '10' 상태의 문턱전압 사이의 전압 또는 '01' 상태의 문턱전압과 '00' 상태의 문턱전압 사이의 전압으로 결정한다. 전압 인가부(610)는 제어부(630)에 의해 결정된 제2읽기전압을 제1게이트(180)에 인가한다.
도 9는 본 발명에 따른 플래시 메모리 소자의 구동 방법에 대한 바람직한 실시예의 수행과정을 도시한 흐름도이다.
도 9를 참조하면, 전압 인가부(610)는 양 단부가 각각 소스(122) 및 드레인(124)으로 동작하는 핀 채널(120) 상에 소스(122) 및 드레인(124)을 공유하여 서로 이격되도록 형성된 복수의 게이트(180, 190) 및 복수의 전하트랩층(144, 154)을 포함하는 플래시 메모리 소자(100)의 게이트들(180, 190) 중에서 선택된 제1게이트(180)에 제1읽기전압을 인가하고, 제2게이트(190)에 패스전압을 인가한다(S910). 이때 제1읽기전압은 '10' 상태로 프로그램된 플래시 메모리 소자(100)의 문턱전압 과 '01' 상태로 프로그램된 플래시 메모리 소자(100)의 문턱전압의 사이에서 결정되며, 약 3.4~3.5V의 크기를 갖는다.
다음으로 상태 판별부(620)는 제1읽기전압의 인가에 의해 핀 채널(120)에 흐르는 드레인 전류의 유무를 감지하여(S915), 드레인 전류가 존재하는 경우에는 제2전하트랩층(154)에 전하가 채워져 있지 않은 것이므로 플래시 메모리 소자(100)의 상태를 '11' 상태 또는 '10' 상태로 결정하고(S920), 드레인 전류가 존재하지 않는 경우에는 제2전하트랩층(154)에 전하가 채워져 있는 것이므로 플래시 메모리 소자(100)의 상태를 '01' 상태 또는 '00' 상태로 결정한다(S925).
다음으로 제어부(630)는 상태 판별부(620)에서 결정된 제2전하트랩층(154)에 전하가 저장되었는지 여부를 기초로 제1게이트(180)에 인가될 제2읽기전압의 크기를 결정한다. 플래시 메모리 소자(100)의 상태가 '11' 상태 또는 '10' 상태인 경우에는 제2읽기전압을 '11' 상태의 문턱전압과 '10' 상태의 문턱전압 사이의 전압으로 결정하고, 전압 인가부(610)는 이를 제1게이트(180)에 인가한다(S930). 플래시 메모리 소자(100)의 상태가 '01' 상태 또는 '00' 상태인 경우에는 제2읽기전압을 '01' 상태의 문턱전압과 '00' 상태의 문턱전압 사이의 전압으로 결정하고, 전압 인가부(610)는 이를 제1게이트(180)에 인가한다(S935). 이때 제2게이트(190)에 인가된 패스전압은 그대로 유지된다.
다음으로 상태 판별부(620)는 제2읽기전압의 인가에 의해 핀 채널(120)에 흐르는 드레인 전류가 존재하는지 여부를 판단한다(S940, S945). 제1읽기전압을 인가하였을 때 플래시 메모리 소자(100)의 상태가 '11' 상태 또는 '10' 상태로 결정된 경우, 드레인 전류가 존재하면 플래시 메모리 소자(100)는 '11' 상태로 결정되고(S950), 드레인 전류가 존재하지 않으면 플래시 메모리 소자(100)는 '10' 상태로 결정된다(S955). 제1읽기전압을 인가하였을 때 플래시 메모리 소자(100)의 상태가 '01' 상태 또는 '00' 상태로 결정된 경우, 드레인 전류가 존재하면 플래시 메모리 소자(100)는 '01' 상태로 결정되고(S960), 드레인 전류가 존재하지 않으면 플래시 메모리 소자(100)는 '00' 상태로 결정된다(S965). 제2읽기전압의 인가로 제1전하트랩층(144)에 전하가 채워져 있는지 여부를 알 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 본 발명에 따른 플래시 메모리 소자의 바람직한 실시예에 대한 대략적인 구조를 도시한 사시도,
도 2는 도 1에 도시한 플래시 메모리 소자를 위에서 내려다본 평면도,
도 3은 본 발명에 따른 플래시 메모리의 바람직한 실시예에 대한 소자의 셀어레이를 도시한 도면,
도 4a 내지 도 4c는 각각 프로그램 동작을 수행하기 위해 소스 쪽에 위치하는 제1게이트에 프로그램 전압이 인가된 플래시 메모리 소자의 평면도, 제1게이트에 프로그램 전압이 인가되었을 때 프로그램 전압 인가 시간에 따라 제1게이트 쪽의 제1전하트랩층에 채워지는 전하량을 나타낸 그래프, 그리고 제1게이트와 제2게이트에 대한 프로그램 전압의 인가 여부에 따라 제1전하트랩층 및 제2전하트랩층에 채워지는 전하량을 비교하여 나타낸 그래프,
도 5는 프로그램된 플래시 메모리 소자에 대해 소거 동작을 수행하기 위해 소거 전압이 인가된 플래시 메모리 소자를 도시한 도면,
도 6은 읽기 동작을 수행하기 위해 사용되는 본 발명에 따른 플래시 메모리 소자의 구동 장치에 대한 바람직한 실시예의 구성을 도시한 블록도,
도 7은 읽기 동작의 수행을 위해 읽기전압 및 패스전압이 인가된 플래시 메모리 소자를 도시한 도면,
도 8은 프로그램된 플래시 메모리 소자의 각 상태별로 제1게이트에 인가하는 읽기 전압의 크기에 따른 핀 채널에 흐르는 드레인 전류의 크기 변화를 나타낸 그 래프, 그리고,
도 9는 본 발명에 따른 플래시 메모리 소자의 구동 방법에 대한 바람직한 실시예의 수행과정을 도시한 흐름도이다.
Claims (15)
- 실리콘 기판;일방향으로 길게 뻗은 형상을 가지고 두께방향으로의 양 측면이 상기 실리콘 기판과 수직하도록 형성되며, 길이방향의 각 단부가 각각 소스 및 드레인으로 동작하는 핀 채널;상기 핀 채널의 측면에 접하도록 상기 실리콘 기판 상에 형성된 제1절연층;상기 핀 채널의 각 측면에 상기 핀 채널의 길이방향으로 서로 이격되도록 형성되며, 상기 핀 채널의 각각의 측면으로부터 수직하는 방향으로 순차적으로 적층된 터널링 절연층, 전하트랩층 및 블로킹 절연층을 포함하는 복수의 유전층;상기 각각의 유전층 및 상기 핀 채널의 상부를 덮도록 형성되는 복수의 제2절연층; 및상기 각각의 유전층 및 상기 제2절연층을 감싸도록 형성된 복수의 게이트;를 포함하는 것을 특징으로 하는 플래시 메모리 소자.
- 제 1항에 있어서,상기 제1절연층을 구성하는 물질보다 유전율이 낮은 물질이 상기 복수의 게이트 사이에 개재되는 것을 특징으로 하는 플래시 메모리 소자.
- 제 1항 또는 제 2항에 있어서,상기 핀 채널의 드레인으로 동작하는 단부에 인접한 영역의 불순물 농도가 소스로 동작하는 단부에 인접한 영역의 불순물 농도보다 높은 것을 특징으로 하는 플래시 메모리 소자.
- 제 1항에 있어서,상기 핀 채널은 상기 실리콘 기판과 동일한 물질로 구성되는 것을 특징으로 하는 플래시 메모리 소자.
- 제 1항에 있어서,상기 제1절연층 및 상기 제2절연층은 실리콘 산화물로 구성되는 것을 특징으로 하는 플래시 메모리 소자.
- 제 1항에 있어서,상기 게이트는 폴리실리콘으로 구성되는 것을 특징으로 하는 플래시 메모리 소자.
- 제 1항에 있어서,상기 터널링 절연층 및 상기 블로킹 절연층은 실리콘 산화물로 구성되는 것을 특징으로 하는 플래시 메모리 소자.
- 제 1항 또는 제 7항에 있어서,상기 전하트랩층은 실리콘 질화물로 구성되는 것을 특징으로 하는 플래시 메모리 소자.
- 복수의 메모리 소자가 N×M의 매트릭스 형태로 배열되어 이루어진 플래시 메모리에 있어서,상기 메모리 소자는,실리콘 기판;일방향으로 길게 뻗은 형상을 가지고 두께방향으로의 양 측면이 상기 실리콘 기판과 수직하도록 형성되며, 길이방향의 각 단부가 각각 소스 및 드레인으로 동작하는 핀 채널;상기 핀 채널의 측면에 접하도록 상기 실리콘 기판 상에 형성된 제1절연층;상기 핀 채널의 각 측면에 상기 핀 채널의 길이방향으로 서로 이격되도록 형성되며, 상기 핀 채널의 각각의 측면으로부터 수직하는 방향으로 순차적으로 적층된 터널링 절연층, 전하트랩층 및 블로킹 절연층을 포함하는 복수의 유전층;상기 각각의 유전층 및 상기 핀 채널의 상부를 덮도록 형성되는 복수의 제2절연층; 및상기 각각의 유전층 및 상기 제2절연층을 감싸도록 형성된 복수의 게이트;를 포함하고,상기 각각의 메모리 소자는 인접한 메모리 소자와 상기 핀 채널 및 상기 게 이트를 공유하여 어레이를 이루고 있는 것을 특징으로 하는 플래시 메모리.
- 제 9항에 있어서,상기 제1절연층을 구성하는 물질보다 유전율이 낮은 물질이 상기 복수의 게이트 사이에 개재되는 것을 특징으로 하는 플래시 메모리.
- 제 9항 또는 제 10항에 있어서,상기 핀 채널의 드레인으로 동작하는 단부에 인접한 영역의 불순물 농도가 소스로 동작하는 단부에 인접한 영역의 불순물 농도보다 높은 것을 특징으로 하는 플래시 메모리.
- 양 단부가 각각 소스 및 드레인으로 동작하는 핀 채널 상에 소스 및 드레인을 공유하여 서로 이격되도록 형성된 복수의 게이트 및 복수의 전하트랩층을 포함하는 플래시 메모리 소자의 상기 게이트들 중에서 선택된 제1게이트에 제1읽기전압 및 제2읽기전압을 인가하고, 제2게이트에 패스전압을 인가하는 전압 인가부;상기 제1읽기전압의 인가에 의해 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제2게이트의 제2전하트랩층에 전하가 저장되어 있는지 여부를 판단하고, 상기 제2읽기전압의 인가에 의해 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제1게이트의 제1전하트랩층에 전하가 저장되어 있는지 여부를 판단하는 상태 판별부; 및상기 제2게이트의 전하트랩층에 전하가 저장되었는지 여부에 따라 상기 제1게이트에 인가될 상기 제2읽기전압의 크기를 결정하는 제어부;를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 구동 장치.
- 제 12항에 있어서,상기 패스전압의 크기는 7V에서 8V의 범위 내에서 선택되며, 상기 제1읽기전압 및 상기 제2읽기전압의 크기는 상기 패스전압의 크기보다 작은 것을 특징으로 하는 플래시 메모리 소자의 구동 장치.
- 양 단부가 각각 소스 및 드레인으로 동작하는 핀 채널 상에 소스 및 드레인을 공유하여 서로 이격되도록 형성된 복수의 게이트 및 복수의 전하트랩층을 포함하는 플래시 메모리 소자의 상기 게이트들 중에서 선택된 제1게이트에 제1읽기전압을 인가하고, 제2게이트에 패스전압을 인가하는 단계;상기 제1읽기전압의 인가에 의해 상기 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제2게이트의 제2전하트랩층의 전하 저장 여부를 판단하는 단계;상기 제2게이트의 전하트랩층에 전하가 저장되었는지 여부에 따라 상기 제1게이트에 인가될 제2읽기전압의 크기를 결정하는 단계;상기 제1게이트에 상기 제2읽기전압을 인가하는 단계; 및상기 제2읽기전압의 인가에 의해 상기 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제1게이트의 제1전하트랩층의 전하 저장 여부를 판단하여 상기 플 래시 메모리 소자의 상태를 결정하는 단계;를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 구동 방법.
- 제 14항에 있어서,상기 패스전압의 크기는 7V에서 8V의 범위 내에서 선택되며, 상기 제1읽기전압 및 상기 제2읽기전압의 크기는 상기 패스전압의 크기보다 작은 것을 특징으로 하는 플래시 메모리 소자의 구동 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080034234A KR100950044B1 (ko) | 2008-04-14 | 2008-04-14 | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080034234A KR100950044B1 (ko) | 2008-04-14 | 2008-04-14 | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090108892A true KR20090108892A (ko) | 2009-10-19 |
| KR100950044B1 KR100950044B1 (ko) | 2010-03-29 |
Family
ID=41552250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080034234A KR100950044B1 (ko) | 2008-04-14 | 2008-04-14 | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100950044B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010128698A1 (ko) * | 2009-05-07 | 2010-11-11 | 한양대학교 산학협력단 | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고 플래시 메모리 소자의 구동 장치 및 방법 |
| KR101055038B1 (ko) * | 2009-12-21 | 2011-08-05 | 한양대학교 산학협력단 | 서로 다른 두께의 블로킹 유전막을 가지는 핀 펫 타입의 플래시 메모리 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933558B2 (en) | 2003-12-04 | 2005-08-23 | Advanced Micro Devices, Inc. | Flash memory device |
| KR100679693B1 (ko) | 2004-10-29 | 2007-02-09 | 한국과학기술원 | 비대칭적인 일함수를 갖는 이중 게이트 구조를 이용한2비트 비휘발성 메모리 소자 제조 방법 및 그 구조 |
| KR100680291B1 (ko) | 2005-04-22 | 2007-02-07 | 한국과학기술원 | Ｈ자형 이중 게이트 구조를 갖는 다중비트 비휘발성 메모리소자와 이의 제조 방법 및 다중비트 동작을 위한 동작방법 |
| KR100630746B1 (ko) | 2005-05-06 | 2006-10-02 | 삼성전자주식회사 | 멀티-비트 및 멀티-레벨 비휘발성 메모리 소자 및 그 동작및 제조 방법 |
-
2008
- 2008-04-14 KR KR1020080034234A patent/KR100950044B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010128698A1 (ko) * | 2009-05-07 | 2010-11-11 | 한양대학교 산학협력단 | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고 플래시 메모리 소자의 구동 장치 및 방법 |
| KR101055038B1 (ko) * | 2009-12-21 | 2011-08-05 | 한양대학교 산학협력단 | 서로 다른 두께의 블로킹 유전막을 가지는 핀 펫 타입의 플래시 메모리 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100950044B1 (ko) | 2010-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1603137B1 (en) | Program/erase method for p-channel charge trapping memory device | |
| EP1717815B1 (en) | Inversion bit line, charge trapping non-volatile memory and method of operating same | |
| US7382654B2 (en) | Trapping storage flash memory cell structure with inversion source and drain regions | |
| US7075143B2 (en) | Apparatus and method for high sensitivity read operation | |
| US7547941B2 (en) | NAND non-volatile two-bit memory and fabrication method | |
| US20070297244A1 (en) | Top Dielectric Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window | |
| JP2009501449A (ja) | 高密度ｎａｎｄ不揮発性メモリデバイス | |
| JP2009059931A (ja) | 不揮発性半導体記憶装置 | |
| EP1884956A1 (en) | Non-volatile memory device having pass transistors and method of operating the same | |
| KR20090006174A (ko) | 메모리 디바이스들을 소거하고 메모리 디바이스를 멀티 레벨로 프로그램하기 위한 방법들 | |
| KR101314328B1 (ko) | 비휘발성 메모리 소자 및 그 동작 방법 | |
| US20090179250A1 (en) | Memory Device | |
| US7599229B2 (en) | Methods and structures for expanding a memory operation window and reducing a second bit effect | |
| KR100950044B1 (ko) | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 | |
| KR100663345B1 (ko) | 공통의 드레인 라인들을 구비하는 비휘발성 메모리 셀 어레이 | |
| US20060226468A1 (en) | Split gate multi-bit memory cell | |
| US7561470B2 (en) | Double-side-bias methods of programming and erasing a virtual ground array memory | |
| US10395742B2 (en) | Semiconductor device | |
| KR20000051783A (ko) | 비휘발성 메모리 소자 | |
| US7512013B2 (en) | Memory structures for expanding a second bit operation window | |
| JP2005197737A (ja) | 不揮発性メモリー素子 | |
| KR100976064B1 (ko) | 분리된 게이트를 가지는 2비트 멀티레벨 플래시 메모리 | |
| US7684252B2 (en) | Method and structure for operating memory devices on fringes of control gate | |
| JP2004214506A (ja) | 不揮発性半導体メモリ装置の動作方法 | |
| US20080121980A1 (en) | Bottom Dielectric Structures and High-K Memory Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140207 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |