KR20090107937A - 도전막의 형성 방법 - Google Patents

도전막의 형성 방법 Download PDF

Info

Publication number
KR20090107937A
KR20090107937A KR1020090029764A KR20090029764A KR20090107937A KR 20090107937 A KR20090107937 A KR 20090107937A KR 1020090029764 A KR1020090029764 A KR 1020090029764A KR 20090029764 A KR20090029764 A KR 20090029764A KR 20090107937 A KR20090107937 A KR 20090107937A
Authority
KR
South Korea
Prior art keywords
conductive film
substrate
fine particles
copper
dispersion
Prior art date
Application number
KR1020090029764A
Other languages
English (en)
Inventor
아츠시 덴다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Priority to KR1020090029764A priority Critical patent/KR20090107937A/ko
Publication of KR20090107937A publication Critical patent/KR20090107937A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0016Apparatus or processes specially adapted for manufacturing conductors or cables for heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 양호하게 저(低)저항화가 가능한 도전막의 형성 방법을 제공하는 것을 과제로 한다.
상기 도전막의 형성 방법으로서, 구리, 니켈, 또는 구리, 니켈을 주성분으로 하는 합금 중 어느 하나의 도전 재료로 이루어지는 복수의 도전성 미립자를 함유한 분산액을 기판의 상방에 도포하고, 상기 기판의 상방에 도포된 상기 분산액을 포름산을 함유한 분위기에서 가열하고, 상기 복수의 도전성 미립자를 소성하여 서로 융착시켜, 상기 복수의 도전성 미립자로 이루어지는 도전막을 형성한다.
도전막, 도전성 미립자, 포름산 함유 분위기

Description

도전막의 형성 방법{METHOD FOR FORMING CONDUCTIVE FILM}
본 발명은, 도전막의 형성 방법에 관한 것이다.
종래로부터 전자 기기의 분야에 있어서는, 저(低)저항의 도전막(예를 들면, 전극 또는 배선 등)을 저비용으로, 게다가 저온 프로세스로 형성 가능한 기술이 기대되고 있다.
저비용화를 도모하는 데에 액상법을 사용하는 것은 유리하며, 예를 들면 도전막의 형성 재료로서 도전성 미립자를 사용하고, 이것을 분산시킨 분산액을 도포하고 가열하는 방법이 제안되어 있다.
도전성 미립자는, 그 입경이 작을수록 서로 융착하는 온도가 저하한다.
그 때문에, 분산액을 가열하면, 분산매가 휘발함과 함께 도전성 미립자가 융점보다도 낮은 온도에서 서로 융착하여, 도전성 미립자로 이루어지는 도전막을 형성할 수 있다.
도전막의 저항을 낮게 하는 방법으로서는, 도전성이 높은 재질을 선택하는 것, 도전막을 후막화(厚膜化)하는 것, 도전막의 산화를 방지하는 것 등이 유효하다고 생각된다.
예를 들면, 금 등의 귀금속으로 이루어지는 도전성 미립자를 사용하면, 금은 도전성이 극히 높고 게다가 산화하기 어려우므로, 저저항의 도전막을 형성 가능하다고 생각된다.
한편, 저비용화를 도모함과 함께 일렉트로마이그레이션을 저감하는 관점에서 구리, 니켈 등으로 이루어지는 도전성 미립자를 사용하는 방법도 제안되어 있다.
구리, 니켈은 비금속(base metal)이므로, 도전성 미립자의 표면이 소성 전에 산화되어 버린다.
그러면, 도전성 미립자 사이에 고(高)저항의 부분이 개재(介在)하게 되어, 도전막이 고저항화해 버린다.
특히, 도전성 미립자의 융착 온도를 낮게 하기 위해서 그 입경을 작게 하면, 고저항화가 현저하게 되어 버린다.
그래서, 예를 들면, 국제공개 제04/103043호(이하, 특허문헌 1이라 칭한다) 또는 일본 특개2004-119686호 공보(이하, 특허문헌 2라 칭한다)에 개시되어 있는 바와 같이, 도전성 미립자를 환원하면서 소성함으로써 저저항의 도전막을 형성하는 방법이 제안되어 있다.
특허문헌 1에서는, 구리 미립자를 함유한 분산액을 도포한 후, 알코올 등을 함유한 분위기에서 가열 처리하고 있다.
이에 의해, 도전성 미립자는, 알코올이 열분해하여 생성되는 알데히드에 의해 표면의 산화구리가 환원됨과 함께, 서로 융착한다.
특허문헌 2에서는, 구리 미립자를 함유한 분산매를 도포한 후, 이것을 가열 처리함과 함께 환원성 기체에 유래하는 플라스마에 폭로하고 있다.
플라즈마 여기(勵起)의 활성인 반응종에 의해, 표면의 산화구리가 환원됨과 함께, 구리 미립자가 융착한다.
특허문헌1, 2의 기술을 사용하면, 도전성 미립자의 산화에 의한 도전막의 고저항화를 방지할 수 있다고 생각된다. 그러나, 특허문헌 1, 2에서는, 프로세스의 저온화를 더욱 도모하는 데에의 개선점도 있다.
특허문헌 1에서는, 구리 미립자 표면의 산화구리를 350℃ 이하의 온도에서 충분히 환원 가능하다고 되어 있다.
그러나, 알코올을 분해하여 알데히드를 생성하기 위해서, 또는 알데히드의 환원능을 발현시키기 위해서는, 어느 정도의 가열이 필요하며, 이것이 프로세스의 저온화의 걸림돌이 되어 버린다.
예를 들면, 250℃ 이하의 온도에서는 충분히 환원능이 발현하지 않는 경우가 있어, 도전막이 고저항화할 우려가 있다.
300℃ 정도로 가열하면 도전막의 저항을 낮게 하는 것이 가능하지만, 트랜지스터 등에 악영향을 미치는 것, 기판의 재질 등이 한정되는 것 등의 불편이 생길 우려가 있다.
특허문헌 2의 기술을 이용하면, 250℃ 이하의 온도에서 구리 미립자 표면의 산화구리를 환원할 수 있다고 생각된다.
그러나, 플라스마에 폭로되는 부분은 표면으로부터 100nm 정도이므로, 환원되어 저항이 낮아지는 부분의 두께도 같은 정도가 되어, 실질적으로 도전막으로서 기능하는 부분을 두껍게 하는 것이 어렵다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로서, 양호하게 저항을 낮게 하는 것이 가능한 도전막의 형성 방법을 제공하는 것을 목적의 하나로 한다.
본 발명의 도전막의 형성 방법은, 구리, 니켈, 또는 구리, 니켈을 주성분으로 하는 합금 중 어느 하나의 도전 재료로 이루어지는 복수의 도전성 미립자를 함유한 분산액을 기판의 상방에 도포하고(도포 공정), 상기 기판의 상방에 도포된 상기 분산액을 포름산을 함유한 분위기에서 가열하고, 상기 복수의 도전성 미립자를 소성하여 서로 융착시켜, 상기 복수의 도전성 미립자로 이루어지는 도전막을 형성한다(소성 공정).
구리, 니켈, 및 구리, 니켈을 주성분으로 하는 합금은 어느 것도 비금속(base metal)이므로, 이들 도전 재료로 이루어지는 도전성 미립자는, 분산매에 분산시킨 상태로 그 표면이 산화하고 있다고 생각된다.
또한, 그 표면에 분산제를 부착시켜 둠으로써, 도전성 미립자가 양호하게 분산하는 것이 알려져 있다.
상기 형성 방법에 의하면, 소성 공정에서 가열된 포름산은, 포름산을 구성하는 물질의 상태가 변화하면서 분해되고, 복수의 상태 변화를 수반하면서 분해 물질이 도전성 입자의 표면의 산화물을 환원한다.
여기서, 포름산에 있어서의 복수의 상태 변화로서는, 이하의 네 변화가 생각된다.
포름산에 있어서의 제1의 변화에서는, 포름산이 일산화탄소(CO)와 물(H2O)로 분해되어, 일산화탄소가 산화물을 환원함과 함께 물이 분산제를 용출(溶出)하여 제거된다.
포름산에 있어서의 제2의 변화에서는, 포름산이 수소(H2)와 이산화탄소로 분해되어, 수소가 산화물을 환원한다.
포름산에 있어서의 제3의 변화에서는, 산화물이 포름산의 분해 촉매로서 기능하여, 포름산이 수소 이온(H+)과 HCOO-로 분해된다.
이들은 산화물의 표면에 흡착하여, H+가 산화물을 환원함과 함께, HCOO-가 CO와 OH-로 분해되어, 이 CO가 산화물을 환원한다.
또한, 포름산에 있어서의 제4의 변화에서는, 포름산이 포름알데히드(HCHO)와 산소(O2)로 분해되어, 포름알데히드가 산화물을 환원한다.
상기 포름산에 있어서의 네 변화는, 가열 온도에 따른 비율에 따라 생긴다고 생각되고, 네 상태 변화가 복합하여 산화물이 환원된다.
이와 같이, 효율적으로 산화물을 환원할 수 있으므로, 후에 실시예에서 설명하는 바와 같이, 프로세스의 저온화가 도모되고, 160∼300℃ 정도의 프로세스 온도에서 도금과 같은 정도의 저항값의 도전막을 형성할 수 있다.
또한, 본 발명에서는, 상기 기판 위에 상기 분산액을 도포한 후에, 상기 분산액을 산화 분위기에서 열처리하고(산화 공정), 상기 분산액을 산화 분위기에서 열처리한 후에, 상기 분산액을 포름산을 함유한 분위기에서 가열하는 것이 바람직하다. 즉, 상기 도포 공정과 상기 소성 공정 사이에, 상기 도포 공정에서 도포한 상기 분산액을 산화 분위기에서 열처리하는 산화 공정을 갖고 있는 것이 바람직하다.
상기와 같이 도전성 미립자의 침전 또는 응집을 방지하기 위해서, 도전성 미립자의 표면에는, 도전성 미립자 사이에 반발력을 작용시키는 분산제가 부착되어 있다.
한편, 분산제는, 도전성 미립자의 표면을 보호하기 위해서, 환원제의 작용을 방해한다.
상기와 같이, 상기 도포 공정과 상기 소성 공정 사이에 산화 공정을 갖고 있으면, 분산제가 산화 공정에서 화학 반응(연소)하여 제거된다.
이에 의해, 도전성 미립자의 표면이 노출하기 때문에, 포름산의 분해 물질을 양호하게 작용시키는 것이 가능하게 된다.
또한, 본 발명에서는, 상기 기판의 상방에 상기 분산액을 도포할 때(도포 공정)에는, 인쇄법을 사용하여 상기 기판의 상방에 선택적으로 상기 분산액을 도포하는 것이 바람직하다.
액적 토출법 또는 스크린 인쇄법 등의 인쇄법에 의하면, 기판의 상방에 분산액을 선택적으로 도포할 수 있어, 도전막 패턴을 형성할 수 있다.
이에 의해, 포토리소그래피법 및 에칭법을 사용한 패터닝 기술 등을 사용하지 않고, 도전막 패턴을 형성할 수 있어, 프로세스를 간략화하는 것 또는 형성 재 료의 낭비를 줄일 수 있다.
이와 같이, 도전막 패턴을 저비용으로 형성하는 것이 가능하게 된다.
또한, 본 발명에서는, 상기 기판에 다결정 실리콘으로 이루어지는 반도체층이 마련되어 있어, 상기 도전막을 형성할 때(소성 공정)에는, 250℃ 이하의 기판 온도에서 상기 복수의 도전성 미립자를 소성하여, 상기 반도체층과 전기적으로 접속되는 도전막을 형성하는 것이 바람직하다.
다결정 실리콘으로 이루어지는 반도체층은, 저온 프로세스로 형성 가능한 것이 알려져 있다.
이에 의해, 저렴한 기판에 반도체 장치를 형성하는 것이 가능하게 되어, 디바이스를 저비용으로 제조하는 것이 가능하게 된다.
일반적으로, 다결정 실리콘으로 이루어지는 반도체층은, 채널이 되는 부분, 게이트 절연막에 당접(當接)하는 부분 등에서 결함 준위가 생기지 않도록, 결함 준위를 방지하는 수소를 함유하도록 형성되어 있다.
반도체층의 온도가 250℃를 초과하면, 이 수소가 탈리하여 반도체층의 특성을 열화시켜 버린다.
본 발명에 의하면, 도전막의 형성 프로세스의 저온화가 도모되므로, 다결정 실리콘으로 이루어지는 반도체층에서 수소의 탈리가 생기는 것이 방지되어, 반도체층에서 특성 열화가 생기지 않고 디바이스를 제조하는 것이 가능하게 된다.
또한, 본 발명에서는, 상기 기판으로서, 유기 재료로 이루어지는 유기 기판을 사용하는 것이 바람직하다.
이와 같이 하면, 일반적으로 유기 기판은 저렴하며 플렉서블성(flexibility)을 갖고 있으므로, 부서지기 어려운 디바이스를 저비용으로 제조하는 것이 가능하게 된다.
일반적으로 유기 기판은, 유리 기판 등보다도 내열성이 낮음이 알려져 있다. 본 발명에 의하면, 도전막의 형성 프로세스의 저온화가 도모되므로, 열에 의한 유기 기판의 변형 또는 변질, 손상 등이 방지되어, 양호한 디바이스를 양호한 수율로 제조하는 것이 가능하게 된다.
이하, 본 발명의 1실시 형태를 설명하지만, 본 발명의 기술 범위는 이하의 실시 형태에 한정되는 것은 아니다.
이후의 설명에서는 도면을 사용하여 각종 구조를 예시하지만, 구조의 특징적인 부분을 알기 쉽게 나타내기 위해서, 도면 중의 구조는 그 치수 또는 축척을 실제의 구조에 대해 달리 하여 나타내는 경우가 있다.
본 실시 형태에서는, 다결정 실리콘으로 이루어지는 반도체층이 형성된 기판에, 액적 토출법을 사용하여 반도체층과 전기적으로 접속된 배선 패턴을 형성한다.
또, 배선 패턴(도전막 패턴)의 형성에, 본 발명의 도전막의 형성 방법이 적용되어 있다.
도 1(a)∼도 1(d)는, 본 실시 형태의 배선 패턴의 형성 방법을 나타내는 공정도이다.
우선, 도 1(a)에 나타내는 바와 같이, 박막 트랜지스터가 형성된 기체(基 體)(10)를 준비한다.
기체(10)는, 하지 절연막(11)과, 반도체층(12)과, 게이트 절연막(13)과, 게이트 전극(14)과, 층간 절연막(15)과, 소스 전극(16a)과, 드레인 전극(16b)을 포함한다.
하지 절연막(11)은, 기판(10A) 위에 마련되어 있다.
반도체층(12)은, 하지 절연막(11) 위에 선택적으로 마련되어 있다.
게이트 절연막(13)은, 하지 절연막(11) 및 반도체층(12)을 덮어 마련되어 있다.
게이트 전극(14)은, 게이트 절연막(13) 위에 선택적으로 마련되고, 반도체층(12)에 중첩되어 배치되어 있다.
층간 절연막(15)은, 게이트 절연막(13) 및 게이트 전극(14)을 덮어 마련되어 있다.
소스 전극(16a) 및 드레인 전극(16b)은, 게이트 절연막(13) 및 층간 절연막(15)을 관통하여 마련되고 반도체층(12)의 소스 영역 및 드레인 영역의 각각에 접촉하여 도통(導通)하고 있다.
기판(10A)으로서는, 실리콘 웨이퍼, 석영 유리, 유리, 플라스틱 필름, 금속판 등의 전자 기기의 분야에서 통상 사용되고 있는 기판을 사용할 수 있다. 본 실시 형태에서는, 유리 기판을 채용하고 있다.
하지 절연막(11), 게이트 절연막(13), 및 층간 절연막(15)은, 실리콘 산화물, 실리콘 질화물 등의 절연 재료로 이루어지는 막이다.
반도체층(12)은, 예를 들면 PECVD법으로 비결정질 실리콘을 성막한 후, 이것에 엑시머 레이저를 조사하여 이 막을 결정화시켜 형성된 층이다.
또한, 반도체층(12)은, 결함 준위를 방지하기 위해서 수소를 함유하여 형성되어 있다.
게이트 전극(14), 소스 전극(16a), 및 드레인 전극(16b)은, 알루미늄(Al), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo) 등, 반도체 분야에서 통상 사용되는 도전 재료로 이루어진다.
또한, 본 실시 형태의 배선 패턴의 형성 방법에서는, 미리, 다수의 도전성 미립자를 함유한 분산액을 제조해 둠과 함께, 분산액이 기체(10)의 표면에 대해 소정의 접촉각을 이루도록 기체(10)에 표면 처리를 실시해 둔다.
본 실시 형태에서는, 도전성 미립자로서 구리 미립자를 사용한다.
구리 미립자로서는, Cu로 이루어지는 미립자, Cu2O로 이루어지는 미립자, 내측이 Cu로 이루어지고 외측이 Cu2O로 이루어지는 코어-쉘의 미립자 중 어느 하나를 사용해도 좋다.
여기서는, 구리 미립자의 분산성을 향상시키기 위해서, 구리 미립자의 표면에 분산제를 부착시킨다.
분산제로서는, 예를 들면 크실렌, 톨루엔 등의 유기 용제, 시트르산 등이 채용된다.
분산제가 부착된 구리 미립자에 있어서의 분산제의 비율은, 10wt%(중량%) 이 하인 것이 바람직하다.
또한, 입경이 5nm 이상의 구리 미립자를 사용하면, 구리 미립자에 대해 분산제의 체적이 과다하게 되는 것이 방지되어, 본 실시 형태의 배선 패턴의 형성 방법에 의해 형성된 배선 패턴에 있어서의 분산제의 잔류량을 줄일 수 있다.
또한, 입경이 100nm 이하의 구리 미립자를 사용하면, 액기(液氣) 토출 장치의 노즐에 막힘이 생기는 것이 방지됨과 함께, 구리 미립자가 융착하는 온도를 낮게 할 수 있다.
또, 일반적으로 입경이 작을수록, 도전성 미립자가 서로 융착하는 온도가 낮아진다.
여기서는, 저온(예를 들면 300℃ 이하)에서 융착시키는 관점에서, 입경이 70nm 이하의 구리 미립자를 선택한다.
분산액에 있어서의 구리 미립자의 비율은, 1wt% 이상 80wt% 이하의 범위 내에서, 원하는 도전막의 막두께에 따라 조정하면 좋다.
80wt%를 초과하면 응집이 생기기 쉬워, 균일한 막을 얻기 어려워진다.
이와 같은 구리 미립자를 분산시키는 분산매로서는, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물, 혹은 이들 중 2종 이상의 혼합물 등을 들 수 있다.
또한, 분산매의 조성, 첨가물 등을 조정함으로써, 분산액을 도포에 적합한 물성으로 조정해도 좋다.
예를 들면, 액적 토출법으로 도포하는 경우에는, 분산액의 표면장력을 0.02N/m 이상으로 하면 비행 굽음을 저감할 수 있고, 0.07N/m 이하로 하면 토출량 또는 토출 타이밍의 제어가 고정밀도화된다.
또한, 점도를 1mPa·s 이상으로 하면 액끊김이 개선되어, 분산액의 유출(流出)에 기인하는 노즐 주변부에서의 오염이 억제된다.
점도를 50mPa·s보다도 작게 하면, 노즐공의 막힘이 생기기 어려워진다.
또한, 분산매의 포화 증기압을 0.001mmHg 이상으로 하면, 건조 속도를 확보할 수 있고, 도전막 중에 분산매가 잔류하기 어려워진다.
50mmHg 이하로 하면, 노즐공의 내측에서 분산매가 건조함에 의한 막힘이 생기기 어려워진다.
이어서, 도 1(b)에 나타내는 바와 같이, 제조한 분산액의 액적(D)을 액적 토출 헤드(20)에 의해 토출하여, 기체(10)의 소스 전극(16a) 및 드레인 전극(16b)에 접속되는 배선 패턴의 형성 영역으로서, 소스 전극(16a) 및 드레인 전극(16b) 위에 분산액을 도포한다.
상기와 같이 분산액의 물성을 조정함으로써, 액적 토출 헤드(20)의 토출 동작을 안정적으로 행할 수 있고, 분산액의 토출량 또는 도포 위치(토출 위치)를 고정밀도로 제어할 수 있다.
본 실시 형태에서는, 도포한 분산액(L)을 적절히 건조시켜 그 유동성을 낮게 한다.
이에 의해, 분산액(L)이 도포된 위치와, 건조 후의 분산액(L)의 위치가 어긋나는 것이 방지된다.
이어서, 본 실시 형태에서는, 구리 미립자의 표면에 부착한 분산제를 산화 공정에 의해 제거한다.
상세하게는, 도 1(c)에 나타내는 바와 같이, 분위기를 제어 가능한 챔버(30) 내에 핫플레이트 등의 가열 장치(40)를 설치해 두고, 분산액(L)이 도포된 기체(10)를 가열 장치(40) 위에 재치(載置)한다.
그리고, 챔버 내의 분위기를, 예를 들면 산소를 5ppm 이상 함유한 상태로 설정하고, 50∼300℃ 정도의 기판 온도에서 1∼90분간 정도, 기체(10)를 가열한다.
챔버 내의 분위기는, N2, Ar, Ne 등의 불활성 가스를 함유하고 있어도 좋고, 공기, 혹은 고농도의 산소를 함유하고 있어도 좋다.
본 실시 형태에서는, 챔버 내에 공기를 공급하고, 기판 온도 250℃에서, 10분간 가열한다.
이에 의해, 분산액(L)의 분산매가 증발함과 함께, 분산제는 산소와 화학 반응하여 이산화탄소 또는 수증기가 된다.
이와 같이 하여, 도 1(d)에 나타내는 바와 같이, 분산액(L)으로부터 분산매를 제거하여 구리 미립자의 집합체(50)를 형성함과 함께, 구리 미립자의 표면으로부터 분산제를 제거하여 구리 미립자의 표면을 노출시킨다.
또, 분산제 또는 분산매가 휘발성을 갖는 경우에는, 이들을 소성 공정에서 제거해도 좋다.
산화 처리 후, 기체(10)를 가열 장치(40)에 재치한 채로 해 두고, 이어 소성 공정을 행한다.
구리 미립자로서, 산화되어 있지 않는 재료를 준비하고 있어도, 분산액에 함유되는 수분 또는 산소, 산화 처리에 있어서의 산소 분위기 등에 의해 그 표면이 산화한다.
그래서, 소성 공정에서는, 구리 미립자의 표면의 산화구리를 환원하면서, 구리 미립자를 융착시킨다.
구체적으로는, 챔버(30) 내에 포름산(HCOOH)의 증기와 불활성 가스로 이루어지는 혼합 가스를, 예를 들면 매분 3리터의 유량으로 공급하고, 140∼300℃ 정도의 기판 온도에서 1∼90분간 정도, 기체(10)를 가열한다.
여기서는, 반도체층이 다결정 실리콘에 의해 구성되어 있으므로, 기판 온도가 250℃ 이하가 되도록 가열한다.
반도체층이 250℃보다도 고온이 되면 결함 준위를 방지하기 위한 수소가 탈리하는 현상이 나타나고, 300℃보다도 고온이 되면 수소의 탈리가 현저해진다.
300℃ 이하의 기판 온도로 하면 수소의 탈리가 저감되고, 본 실시 형태와 같이 250℃ 이하로 하면 수소의 탈리가 방지되어, 반도체층의 특성이 저하하는 것이 방지된다.
이와 같이 포름산을 함유한 분위기에서 가열을 행하면, 포름산은, 이하의 식(1)∼(4)에 나타내는 화학 반응에 의해 분해한다고 생각된다.
HCOOH→CO+H2O …(1)
HCOOH→H2+CO2 …(2)
HCOOH→H++HCOO- …(3)
2HCOOH→2HCHO+O2 …(4)
식(1)에 나타낸 화학 반응에서는, CO(일산화탄소)와 H2O(물)가 생성되어, CO가 산화구리를 환원함과 함께 H2O가 분산제의 잔사(殘渣)를 용출하여 제거한다.
식(2)에 나타낸 화학 반응에서는, H2(수소)와 CO2(이산화탄소)가 생성되어, H2가 산화구리를 환원한다.
식(3)에 나타낸 화학 반응에서는, 산화구리가 포름산의 분해 촉매로서 기능하여, 포름산이 H+(수소 이온)와 HCOO-로 분해되고, 이들이 산화구리의 표면에 흡착한다.
이들이 산화구리의 표면에 흡착하여 있음으로써, H+가 산화물에 효과적으로 작용하여 이것을 환원함과 함께, HCOO-가 CO와 OH-로 분해되어, 이 CO도 산화구리를 환원한다.
또한, 식(4)에 나타낸 화학 반응에서는, 포름산이 HCHO(포름알데히드)와 O2(산소)로 분해되어, HCHO가 산화물을 환원한다.
포름산의 분해 반응 중, 식(1)∼(4)에 나타낸 화학 반응의 각각이 차지하는 비율은, 분위기 중의 포름산의 농도, 기판 온도 등에 따라, 변화한다고 생각된다. 식(1)∼(4)에 나타낸 화학 반응 중 어느 것도 산화구리의 환원에 기여하므로, 효과 적으로 산화구리를 환원할 수 있다.
또한, 산화 공정에서 분산제를 제거하여 구리 미립자의 표면을 노출시키고 있으므로, 여기에 포름산의 분해 물질이 양호하게 작용하여, 효과적으로 산화구리를 환원할 수 있다.
표면의 산화구리가 환원된 구리 미립자는, 근접하는 구리 미립자와 서로 융착하고 융착 부분에서 금속 결합한다.
이와 같은 구리 미립자의 집합체(50)에 있어서, 복수의 구리 미립자가 융착하여 일체가 됨으로써, 집합체(50)로 이루어지는 배선 패턴이 얻어진다.
다음으로, 본 발명의 도전막의 형성 방법에 의해 얻어지는 도전막의 저항값에 대해, 몇몇 실험예에 의거하여 설명한다.
도 2(a)∼도 2(c)는, 소성 공정에서 포름산을 사용하지 않고 도전막을 형성한 비교예와, 본 발명의 형성 방법을 사용하여 도전막을 형성한 실험예로, 도전막의 비저항의 대비를 나타내는 표이다.
도 2(a)의 표 1에 나타낸 비교예1, 2, 실험예1∼4는, 어느 것도 Cu2O를 주성분으로 하는 구리 미립자를 사용한 경우의 실험 결과를 나타낸다.
비교예1은, 질소 분위기, 기판 온도 160℃에서 60분간 가열함으로써 얻어진 도전막의 실험 결과를 나타내고 있고, 도전막의 비저항은 극히 높아 거의 절연성이었다.
또한, 비교예2는, 질소 분위기, 기판 온도 300℃에서 60분간 가열함으로써 얻어진 도전막의 실험 결과를 나타내고 있고, 도전막의 비저항은 10.9Ω·cm이었다.
한편, 본 발명에 의해 얻어지는 실험예1은, 승온 레이트 20℃/분으로 기판 온도 160℃까지 승온시킨 후, 포름산 함유 분위기에서 90분간 가열함으로써 얻어진 도전막의 실험 결과를 나타내고 있다.
도전막의 비저항은, 20.0μΩ·cm가 되어 있어, 비교예1보다도 훨씬 저항이 낮음을 알 수 있다.
또한, 실험예2∼4는, 승온 레이트 20℃/분으로 소정의 기판 온도까지 승온하고, 이 기판 온도를 20분간 유지하고 포름산 함유의 분위기에서 가열함으로써 얻어진 도전막의 실험 결과를 나타내고 있다.
도전막의 비저항은, 실험예2(기판 온도 195℃)에서 15.2μΩ·cm, 실험예3(기판 온도 235℃)에서 2.57μΩ·cm, 실험예4(기판 온도 285℃)에서 2.52μΩ·cm이었다.
이와 같이 기판 온도를 높게 할수록 비저항은 작아지지만, 실험예3과 실험예4의 차가 작으므로, 가열 온도의 정도로서는 기판 온도 235℃ 정도이면 충분하다고 생각된다.
또, 실험예1∼4의 도전막의 두께는, 어느 것도 500nm 정도로 설정되어 있고, 이 두께를 5㎛ 정도까지 후막화하는 것은 가능하다.
따라서, 기판 온도를 160℃ 이상으로 하면, 도전막을 배선 패턴으로서 기능 시키는 것이 가능하다고 생각된다.
또한, 기판 온도 235℃의 경우에 얻어진 도전막의 비저항(2.57μΩ·cm)이 벌크의 구리의 비저항(1.7μΩ·cm)과 같은 정도이므로, 기판 온도를 235℃ 이상으로 하면, 도전막의 저항은 훨씬 낮아져, 도전막을 배선 패턴으로서 양호하게 기능시킬 수 있다고 생각된다.
도 2(b)의 표 2에 나타낸 비교예3, 실험예5는, 어느 것도 Cu를 주성분으로 하는 구리 미립자를 사용한 경우의 실험 결과를 나타낸다.
비교예3은, 기판 온도 250℃에서 60분간 가열함으로써 얻어진 도전막의 실험 결과를 나타내고 있고, 도전막의 비저항은 6000Ω·cm 이상이었다.
또한, 실험예5는, 승온 레이트 20℃/분으로 기판 온도 250℃까지 승온한 후, 공기 분위기에서 10분간 가열하여 산화 처리를 행하고, 이어서 포름산 함유 분위기에서 10분간 가열함으로써 얻어진 도전막의 실험 결과를 나타내고 있다.
실험예5에 있어서의 도전막의 비저항은 12.2μΩ·cm이며, 비교예3보다도 훨씬 낮은 저항이며, 도전막을 배선 패턴으로서 양호하게 기능시킬 수 있다고 생각된다.
도 2(c)의 표 3에 나타낸 비교예4, 5, 실험예6은, 어느 것도 니켈(Ni)을 주성분으로 하는 니켈 미립자를 사용한 경우의 실험 결과를 나타낸다.
비교예4는, 질소 분위기, 기판 온도 300℃에서 60분간 가열함으로써 얻어진 도전막의 실험 결과를 나타내고 있고, 도전막의 비저항은 10.0μΩ·cm이었다.
비교예5는, 질소 분위기, 기판 온도 195℃에서 60분간 가열함으로써 얻어진 도전막의 실험 결과를 나타내고 있고, 도전막의 비저항은 3∼5Ω·cm 정도이었다.
이와 같이, 포름산을 사용하지 않는 경우에는, 기판 온도를 내리면 비저항이 급격하게 커지므로, 이 방법에 의해 얻어진 도전막을 배선 패턴으로서 사용할 수는 없다.
한편, 본 발명에 의해 얻어지는 실험예6은, 승온 레이트 20℃/분으로 195℃까지 승온하고, 이 기판 온도를 20분간 유지하고 포름산 함유 분위기에서 가열함으로써 얻어진 도전막의 실험 결과를 나타내고 있다.
도전막의 비저항은 15.0μΩ·cm이며, 비교예4보다도 기판 온도를 대폭 저하시키고 처리 시간도 단축하고 있음에도 불구하고, 비교예4에 있어서의 비저항과 같은 정도이다.
이와 같이, 니켈 미립자를 사용하는 경우에도, 본 발명에 의하면 프로세스의 저온화 또는 시간 단축이 도모된다.
이상과 같이, 본 발명의 도전막의 형성 방법에서는, 포름산을 함유하는 분위기에서 도전성 미립자를 환원하면서 소성하므로, 도전성 미립자를 효과적으로 환원할 수 있다.
따라서, 상기의 실험예에서 설명한 바와 같이, 저항이 낮은 도전막을 형성할 수 있음과 함께, 소성 공정의 저온화가 도모된다.
따라서, 예를 들면, 유기 기판 등의 내열성이 낮은 기판, 다결정 실리콘으로 이루어지는 반도체층 또는 유기 재료로 이루어지는 반도체층 등을 구비한 내열성이 낮은 소자가 형성된 기판 등을 사용하는 경우에, 이들 기판 위에 양호하게 도전막 을 형성할 수 있고, 이 도전막을 전극막, 배선 패턴 등으로서 기능시킬 수 있다.
일반적으로, 내열성이 낮은 기판은 저렴하여, 이것에 도전막을 형성하여 디바이스를 구성하면, 디바이스를 저비용으로 제조할 수 있다.
또한, 플렉서블성을 갖는 유기 기판에 도전막을 형성하여 디바이스를 구성하면, 파손하기 어려운 디바이스를 구성할 수 있다.
또한, 다결정 실리콘으로 이루어지는 반도체층을 갖는 박막 트랜지스터를 저비용으로 제조 가능하여, 이것을 구비한 기판에 도전막을 형성하여 디바이스를 구성하면, 디바이스를 저비용으로 제조할 수 있다.
이상과 같이, 본 발명에 의하면, 저렴한 기판 또는 저비용으로 형성된 소자를 갖는 기판에, 양호하게 도전막을 형성할 수 있고, 양호한 디바이스를 저비용으로 제조하는 것이 가능하게 된다.
또한, 본 실시 형태와 같이 액적 토출법 등의 인쇄법으로 분산액을 기판 위에 도포하면, 포토리소그래피법 및 에칭법을 사용한 패터닝 기술을 사용하는 경우보다도, 프로세스의 간략화가 도모된다.
또한, 재료의 낭비를 줄일 수 있음과 함께 폐액 등의 처리 비용이 저감되어, 도전막을 저비용으로 형성하는 것이 가능하게 된다.
또, 상기 실시 형태에서는, 도전막의 일례로서 배선 패턴을 형성하고 있지만, 이외에도 전극으로서 기능하는 막, 정전 대책용의 막 등, 다양한 용도의 도전막을 형성할 수 있다.
도 1(a)∼도 1(d)는, 본 발명의 도전막의 형성 방법의 일례를 나타내는 공정도.
도 2(a)∼도 2(c)는, 비교예와 실험예의 비저항의 대비를 나타내는 표.
[부호의 설명]
10…기체(基體), 11…하지 절연막, 12…반도체층, 13…게이트 절연막, 14…게이트 전극, 15…층간 절연막, 16a…소스 전극, 16b…드레인 전극

Claims (5)

  1. 구리, 니켈, 또는 구리, 니켈을 주성분으로 하는 합금 중 어느 하나의 도전 재료로 이루어지는 복수의 도전성 미립자를 함유한 분산액을 기판의 상방에 도포하고,
    상기 기판의 상방에 도포된 상기 분산액을 포름산을 함유한 분위기에서 가열하고, 상기 복수의 도전성 미립자를 소성하여 서로 융착시켜, 상기 복수의 도전성 미립자로 이루어지는 도전막을 형성하는 도전막의 형성 방법.
  2. 제1항에 있어서,
    상기 기판 위에 상기 분산액을 도포한 후에, 상기 분산액을 산화 분위기에서 열처리하고,
    상기 분산액을 산화 분위기에서 열처리한 후에, 상기 분산액을 포름산을 함유한 분위기에서 가열하는 도전막의 형성 방법.
  3. 제1항에 있어서,
    상기 기판의 상방에 상기 분산액을 도포할 때에는, 인쇄법을 사용하여 상기 기판의 상방에 선택적으로 상기 분산액을 도포하는 도전막의 형성 방법.
  4. 제1항에 있어서,
    상기 기판에는 다결정 실리콘으로 이루어지는 반도체층이 마련되어 있고,
    상기 도전막을 형성할 때에는, 250℃ 이하의 기판 온도에서 상기 복수의 도전성 미립자를 소성하여, 상기 반도체층과 전기적으로 접속되는 도전막을 형성하는 도전막의 형성 방법.
  5. 제1항에 있어서,
    상기 기판으로서, 유기 재료로 이루어지는 유기 기판을 사용하는 도전막의 형성 방법.
KR1020090029764A 2008-04-10 2009-04-07 도전막의 형성 방법 KR20090107937A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090029764A KR20090107937A (ko) 2008-04-10 2009-04-07 도전막의 형성 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-102417 2008-04-10
KR1020090029764A KR20090107937A (ko) 2008-04-10 2009-04-07 도전막의 형성 방법

Publications (1)

Publication Number Publication Date
KR20090107937A true KR20090107937A (ko) 2009-10-14

Family

ID=41551370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090029764A KR20090107937A (ko) 2008-04-10 2009-04-07 도전막의 형성 방법

Country Status (1)

Country Link
KR (1) KR20090107937A (ko)

Similar Documents

Publication Publication Date Title
JP6073829B2 (ja) シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷
US7825026B2 (en) Method for processing copper surface, method for forming copper pattern wiring and semiconductor device manufactured using such method
JP3939735B2 (ja) 銅微粒子焼結体型の微細形状導電体の形成方法、該方法を応用した銅微細配線ならびに銅薄膜の形成方法
CN105845662B (zh) 包括金属化层的器件和制造器件的方法
US8853677B1 (en) Metal inks for improved contact resistance
KR101082443B1 (ko) 도전성 잉크, 상기 도전성 잉크를 이용한 금속 배선의 형성 방법 및 상기 방법에 의하여 제조된 인쇄회로 기판
KR101261661B1 (ko) 금속피막과 그 형성방법 및 금속배선
KR101883040B1 (ko) 칩 저항 소자
EP1876604B1 (en) Ink composition and metallic material
CN106664805B (zh) 电子部件及其制造方法
JP4844805B2 (ja) 金属被膜の形成方法
JP2010541255A (ja) 輪郭設計された薄膜デバイス及び構造体
JP2003533880A (ja) 集積回路の製造方法
JP3690552B2 (ja) 金属ペーストの焼成方法
JP2008041960A (ja) 電子回路部品の製造方法
JP2009252685A (ja) 導電膜の形成方法
JP3870273B2 (ja) 銅パターン配線形成方法及び該方法を用いて作成された半導体装置、並びにナノ銅金属粒子
JP2009081398A (ja) 電極の形成方法及び半導体装置の製造方法
US20110083885A1 (en) Metal wiring structure comprising electroless nickel plating layer and method of fabricating the same
JP2007180496A (ja) 金属シード層の製造方法
US9282638B2 (en) Electrode, electrode material, and electrode formation method
KR20170083335A (ko) 칩 저항 소자
JP4908194B2 (ja) 導電性インクとそれを用いた印刷配線基板とその製造方法
KR20090107937A (ko) 도전막의 형성 방법
KR102423663B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application