KR20090098020A - 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의프로그램 방법 - Google Patents

비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의프로그램 방법 Download PDF

Info

Publication number
KR20090098020A
KR20090098020A KR1020080023159A KR20080023159A KR20090098020A KR 20090098020 A KR20090098020 A KR 20090098020A KR 1020080023159 A KR1020080023159 A KR 1020080023159A KR 20080023159 A KR20080023159 A KR 20080023159A KR 20090098020 A KR20090098020 A KR 20090098020A
Authority
KR
South Korea
Prior art keywords
cell region
main cell
spare
region
memory device
Prior art date
Application number
KR1020080023159A
Other languages
English (en)
Inventor
김병국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080023159A priority Critical patent/KR20090098020A/ko
Publication of KR20090098020A publication Critical patent/KR20090098020A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메인 셀 영역과 스페어 셀 영역을 포함하는 비휘발성 메모리 소자에서, 메모리 셀 영역 또는 스페어 셀 영역 프로그램시, 프로그램 디스터브 특성을 개선시키는 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의 프로그램 방법을 제공하기 위한 것으로, 이를 위해 메인 셀 영역과 스페어 셀 영역을 포함하는 비휘발성 메모리 소자에 있어서, 상기 메인 셀 영역 및 상기 스페어 셀 영역의 워드라인을 전기적으로 분리하는 선택부를 포함하여, 상기 메인 셀 영역 및 상기 스페어 셀 영역의 워드라인에 선택적으로 프로그램 전압을 인가하는 비휘발성 메모리 소자를 제공함으로써, 종래기술과 대비하여 프로그램 디스터브 특성을 개선시킨다.
프로그램, 비휘발성 메모리 소자, 메인 셀 영역, 스페어 셀 영역

Description

비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의 프로그램 방법{NON-VOLATILE RANDOM ACCESS MEMORY AND METHOD FOR PROGRAMING THE NON-VOLATILE RANDOM ACCESS MEMORY}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의 프로그램 방법에 관한 것이다.
반도체 메모리 소자는 크게 휘발성 메모리 소자와 비휘발성 메모리 소자로 나눌 수 있다. 나뉘는 기준은, 전원이 차단될 때의 데이터 소실 유/무에 있다. 즉, 휘발성 메모리 소자(Volatile Random Access Memory Device)는 전원이 차단될 때, 데이터가 소실되며, 비휘발성 메모리 소자(Non Volatile Random Access Memory Device, NVRAM)는 전원이 차단되어도 데이터가 소실되지 않는다.
이와 같이 전원이 차단되어도 데이터가 소실되지 않는 비휘발성 메모리 소자는 그 장점을 살려, 컴퓨터, 항공 전자 공학, 통신, 그리고 소비자 전자 기술 산업 등에 널리 사용되고 있다.
도 1은 종래기술에 따른 비휘발성 메모리 소자를 나타낸 구조 평면도이다.
도 1을 참조하면, 비휘발성 메모리 소자(NVRAM)가 메인 셀 영역(MCR, Main Cell Region)과 스페어 셀 영역(SCR, Spare Cell Region)을 포함하는 것을 확인할 수 있다.
여기서, 메인 셀 영역(MCR)은 실질적으로 데이터를 저장하는 복수의 메모리 셀을 포함하는 영역이다. 그리고, 스페어 셀 영역(SCR)은 메인 셀 영역(MCR) 및 비휘발성 메모리 소자와 관련된 정보, 예컨대 에러 검출 코드(error correction code), 디바이스 코드(device code), 메이커 코드(maker code), 블록(block) 정보 및 페이지(page) 정보 등이 기록되는 영역이다.
그리고, 메인 셀 영역(MCR)은 복수의 메모리 셀을 포함하는 복수의 셀 블록(B0~Bn, cell block)을 갖으며, 스페어 셀 영역(SCR)도 메인 셀 영역(MCR)의 셀 블록(B0~Bn)에 대응되는 셀 블록(B0~Bn)을 갖음을 확인할 수 있다.
더불어, 메인 셀 영역(MCR)과 스페어 셀 영역(SCR)이 각 셀 블록(B1~Bn)의 워드라인(WL0~WLn)들을 공유하고 있음을 확인할 수 있다. 즉, 메인 셀 영역(MCR)과 스페어 셀 영역(SCR)의 각 메모리 셀들이 동일 워드라인(WL0~WLn)을 통해 구동됨을 알 수 있다.
때문에, 메인 셀 영역(MCR)을 프로그램시키기 위해 워드라인(WL0~WLn)에 프로그램 전압을 인가할 경우, 스페어 셀 영역(SCR)에도 동일 전압이 인가되어 프로그램 디스터브(disturb) 현상이 발생한다. 반대로 스페어 셀 영역(SCR)을 프로그램시키기 위해 프로그램 전압을 인가할 경우, 메인 셀 영역(MCR)에도 동일 전압이 인가되어, 마찬가지의 프로그램 디스터브 현상이 발생한다.
더불어, 프로그램되는 메모리 셀이 소거 셀(erase cell)일 경우, 2회의 프로그램 디스터브 현상이 발생한다.
따라서, 위와 같은 문제점을 해결할 수 있는 기술의 필요성이 제기되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 메인 셀 영역과 스페어 셀 영역을 포함하는 비휘발성 메모리 소자에서, 메모리 셀 영역 또는 스페어 셀 영역 프로그램시, 프로그램 디스터브 특성을 개선시키는 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의 프로그램 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은, 메인 셀 영역과 스페어 셀 영역을 포함하는 비휘발성 메모리 소자의 프로그램 방법에 있어서, 상기 메인 셀 영역과 스페어 셀 영역을 독립적으로 프로그램하는 비휘발성 메모리 소자의 프로그램 방법을 제공한다.
또한, 상기의 목적을 달성하기 위해 본 발명은, 메인 셀 영역과 스페어 셀 영역을 포함하는 비휘발성 메모리 소자에 있어서, 상기 메인 셀 영역 및 상기 스페어 셀 영역의 워드라인을 전기적으로 분리하는 선택부를 포함하여, 상기 메인 셀 영역 및 상기 스페어 셀 영역의 워드라인에 선택적으로 프로그램 전압을 인가하는 비휘발성 메모리 소자를 제공한다.
여기서, 비휘발성 메모리 소자는 상기 메인 셀 영역 및 상기 스페어 셀 영역의 워드라인을 전기적으로 분리하는 선택부를 포함하는 것을 특징으로 한다.
상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은, 메인 셀 영역과 스페어 셀 영역의 워드라인들을 전기적으로 분리하고, 분리된 각 영역의 워드라인들에 독립적으로 프로그램 전압을 인가한다.
이를 통해, 메인 셀 영역을 프로그램할 때에는, 스페어 셀 영역에 프로그램 전압이 인가되지 않게 하고, 반대로 스페어 셀 영역을 프로그램할 때에는, 메인 셀 영역에 프로그램 전압이 인가되지 않게 한다.
결과적으로, 각 영역이 독립적으로 프로그램되므로, 본 발명은 종래기술과 대비하여 프로그램 디스터브 특성을 개선킬 수 있다.
따라서, 비휘발성 메모리 소자의 프로그램 동작 안정성 및 신뢰성을 향상시킬 수 있으며, 나아가 수율을 증가시킬 수 있는 효과를 획득한다.
실시예를 설명하기에 앞서, 본 발명은 메인 셀 영역과 스페어 셀 영역을 독립적으로 프로그램시키는 것을 특징으로 한다. 이는 메인 셀 영역과 스페이 셀 영역의 워드라인을 분리하고, 선별적으로 분리된 워드라인에 프로그램 전압을 인가함으로써 가능한 방법이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 프로그램 방법을 나타낸 순서도이다.
도 2를 참조하면, 먼저 메인 셀 영역을 프로그램하고, 이후에 스페어 셀 영역을 프로그램하는 것을 확인할 수 있다. 즉, 두 영역을 독립적으로 프로그램하는 것을 확인할 수 있다.
이렇게, 메인 셀 영역과 스페어 셀 영역을 독립적으로 프로그램한다는 것은, 두 영역에 독립적으로 프로그램 전압을 인가한다는 것을 의미하는 것이므로, 종래기술의 프로그램 디스터브 현상은 발생하지 않는다.
한편, 상술한 바와 같이, 메인 셀 영역과 스페어 셀 영역을 독립적으로 프로그램하기 위해서는, 워드라인을 공유하는 방식에서 탈피할 필요성이 있는바, 본 발명의 실시예는 다음과 같은 장치적 구성 요소를 갖는다.
도 3은 본 발명의 실시예에 따른 비휘발성 메모리 소자를 나타낸 회로도이다.
도 3을 참조하면, 비휘발성 메모리 소자(NVRAM)가 메인 셀 영역(MCR)과 스페어 셀 영역(SCR)을 포함하고, 각 영역의 워드라인들(WL0~WLn)이 분리되어 있는 것을 확인할 수 있다.
특히, 각 영역의 워드라인들(WL0~WLn) 사이에는 선택부(101)가 위치하여, 각 영역의 워드라인들(WL0~WLn)을 전기적으로 분리하고, 선택적으로 구동시킨다. 즉, 선택부(101)는 제어부(102)의 출력에 응답하여 메인 셀 영역(MCR) 또는 스페어 셀 영역(SCR)을 선택하는 것이다.
이하, 각 구성요소들을 구체적으로 설명하면 다음과 같다.
메인 셀 영역(MCR)은 실질적으로 데이터를 저장하는 복수의 메모리 셀을 포함하는 영역이다. 그리고, 스페어 셀 영역(SCR)은 메인 셀 영역(MCR) 및 비휘발성 메모리 소자와 관련된 정보, 예컨대 에러 검출 코드, 디바이스 코드, 메이커 코드, 블록 정보 및 페이지 정보 등이 기록되는 영역이다.
그리고, 메인 셀 영역(MCR)은 복수의 메모리 셀을 포함하는 복수의 셀 블록(B0~Bn)을 갖으며, 스페어 셀 영역(SCR)도 메인 셀 영역(MCR)의 셀 블록(B0~Bn)에 대응되는 셀 블록(B0~Bn)을 갖는다.
선택부(101)는 메인 셀 영역(MCR)과 스페어 셀 영역(SCR)의 워드라인(WL0~WLn)을 전기적으로 분리하고, 제어부(102)에 응답하여 각 영역의 워드라인(WL0~WLn)을 선택적으로 구동시킨다.
이를 위해 선택부(101)는 메인 셀 영역(MCR)의 워드라인(WL0~WLn)과 연결된 제1선택부(101A)와, 스페어 셀 영역(SCR)의 워드라인(WL0~WLn)과 연결된 제2선택부(101B)를 포함한다. 그리고, 제1 및 제2선택부(101A, 101B) 각각은 행 디코더(X-DEC)와 연결된다.
또한, 제1 및 제2선택부(101A, 101B)는 대응되는 각 영역의 워드라인들과 개별적으로 연결된 스위칭 회로(switching circuit)들을 포함한다. 이때, 스위칭 회로는 트랜지스터(transistor), 특히 NMOS(N type Metal Oxide Semiconductor) 트랜지스터로 제조한다.
또한, 선택부(101)는 제1선택부(101A)와 제2선택부(101B)를 차별적으로 구동 시키기 위한 반전부를 포함한다. 반전부는 제어부(102)의 출력신호를 반전시키는 회로로서, 이를 위해 인버터(INV)로 제조된다.
제어부(102)는 메인 셀 영역(MCR) 또는 스페어 셀 영역(SCR)을 개별적으로 선택하기 위한 신호를 입력받아, 선택부(101)를 제어하는 역할을 한다. 그리고, 제어부(102)는 행 디코더(X-DEC) 내에 배치되어, 행 디코더(X-DEC)에 입력되는 행 어드레스에 응답하여 선택부(101)를 제어할 수도 있다.
그리고, 행 디코더(X-DEC)는 행 어드레스에 응답하여 해당 셀 블록(B0~Bn) 또는 워드라인(WL0~WLn)을 구동시키기는 장치이다. 여기서, 행 어드레스란 셀 블록(B0~Bn)을 선택하기 위한 블록 어드레스(address) 정보와, 선택된 셀 블록(B0~Bn)의 페이지(page)들, 또는 워드라인들을 선택하기 위한 페이지 어드레스 정보를 포함하는 신호를 의미한다.
상술한 바와 같은 본 발명의 실시예에 따라 제조된 비휘발성 메모리 소자의 프로그램 동작을 설명하면 다음과 같다.
먼저, 메인 셀 영역(MCR)에 데이터를 프로그램시키기 위해, 제어부(102)에서 메인 셀 영역(MCR)과 연결된 제1선택부(101A)를 구동시키기 위한 신호를 출력한다. 그리고, 제어부(102)의 출력신호를 입력받은 선택부(101)는 제1선택부(101A)를 구동시킴과 동시에, 제2선택부(101B)를 비구동시킨다.
한편, 행 디코더(X-DEC)에서 메인 셀 영역(MCR)의 해당 셀 블록(B0~Bn) - 또는 워드라인 - 을 선택한 상태이고, 구동된 제1선택부(101A)를 통해 메인 셀 영역(MCR)의 워드라인(WL0~WLn)에 프로그램 전압이 인가된다.
이로써, 메인 셀 영역(MCR)의 프로그램 동작이 완료된다.
다음으로, 메인 셀 영역(MCR) 및 비휘발성 메모리 소자와 관련된 정보를 기록하기 위해 스페어 셀 영역(SCR)을 프로그램한다. 이를 위해, 제어부(102)에서 제2선택부(101B)를 구동시키기 위한 신호를 출력한다. 그리고, 제어부(102)의 출력신호를 입력받은 선택부(101)는 제2선택부(101B)를 구동시킴과 동시에, 제1선택부(101A)를 비구동시킨다.
한편, 행 디코더(X-DEC)에서 스페어 셀 영역(SCR)의 해당 셀 블록(B0~Bn) - 또는 워드라인 - 을 선택한 상태이고, 구동된 제2선택부(101B)를 통해 스페어 셀 영역(SCR)의 워드라인(WL0~WLn)에 프로그램 전압이 인가된다.
이로써, 스페어 셀 영역(SCR)의 프로그램 동작이 완료된다.
전술한 바와 같은 본 발명의 실시예는, 메인 셀 영역(MCR)과 스페어 셀 영역(SCR)의 워드라인들을 전기적으로 분리하고, 분리된 각 영역의 워드라인들에 독립적으로 프로그램 전압을 인가한다.
종래기술에서는 메인 셀 영역(MCR)과 스페어 셀 영역(SCR)이 동일 워드라인을 통해 프로그램되는바, 프로그램 디스터브 현상이 발생하였다.
그러나, 본 발명에서는 메인 셀 영역(MCR)과 스페어 셀 영역(SCR)의 워드라인을 전기적으로 분리하고, 각 영역을 독립적으로 프로그램시키기 때문에, 종래기술과 대비하여 프로그램 디스터브 특성을 개선시킬 수 있다.
즉, 메인 셀 영역(MCR)을 프로그램할 때에는, 스페어 셀 영역(SCR)에 프로그램 전압이 인가되지 않게 하고, 반대로 스페어 셀 영역(SCR)을 프로그램할 때에는, 메인 셀 영역(MCR)에 프로그램 전압이 인가되지 않게 한다. 이를 통해, 종래기술과 대비하여 프로그램 디스터브 특성을 개선시키는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래기술에 따른 비휘발성 메모리 소자를 나타낸 구조 평면도.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 프로그램 방법을 나타낸 순서도.
도 3은 본 발명의 실시예에 따른 비휘발성 메모리 소자를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
MCR : 메인 셀 영역 SCR : 스페어 셀 영역
B0~Bn : 셀 블록 WL0~WLn : 워드라인
X-DEC : 행 디코더 INV : 인버터
101 : 선택부 101A : 제1선택부
101B : 제2선택부 102 : 제어부

Claims (4)

  1. 메인 셀 영역과 스페어 셀 영역을 포함하는 비휘발성 메모리 소자에 있어서,
    상기 메인 셀 영역 및 상기 스페어 셀 영역의 워드라인을 전기적으로 분리하는 선택부를 포함하여, 상기 메인 셀 영역 및 상기 스페어 셀 영역의 워드라인에 선택적으로 프로그램 전압을 인가하는 비휘발성 메모리 소자.
  2. 제1항에 있어서,
    상기 선택부는, 상기 메인 셀 영역의 워드라인과 연결된 제1선택부와, 상기 스페어 셀 영역의 워드라인과 연결된 제2선택부 및 상기 제1선택부와 상기 제2선택부를 차별적으로 구동시키기 위한 반전부를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  3. 제1항에 있어서,
    상기 비휘발성 메모리 소자는, 상기 선택부를 제어하기 위한 제어부를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  4. 메인 셀 영역과 스페어 셀 영역을 포함하는 비휘발성 메모리 소자의 프로그램 방법에 있어서,
    상기 메인 셀 영역과 스페어 셀 영역을 독립적으로 프로그램하는 비휘발성 메모리 소자의 프로그램 방법.
KR1020080023159A 2008-03-13 2008-03-13 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의프로그램 방법 KR20090098020A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080023159A KR20090098020A (ko) 2008-03-13 2008-03-13 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080023159A KR20090098020A (ko) 2008-03-13 2008-03-13 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의프로그램 방법

Publications (1)

Publication Number Publication Date
KR20090098020A true KR20090098020A (ko) 2009-09-17

Family

ID=41357154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023159A KR20090098020A (ko) 2008-03-13 2008-03-13 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의프로그램 방법

Country Status (1)

Country Link
KR (1) KR20090098020A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128280A (zh) * 2018-10-30 2020-05-08 爱思开海力士有限公司 存储装置及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128280A (zh) * 2018-10-30 2020-05-08 爱思开海力士有限公司 存储装置及其操作方法
CN111128280B (zh) * 2018-10-30 2024-04-23 爱思开海力士有限公司 存储装置及其操作方法

Similar Documents

Publication Publication Date Title
CN101740124B (zh) 非易失性半导体存储装置用的页缓冲电路及其控制方法
US7193897B2 (en) NAND flash memory device capable of changing a block size
US7760553B2 (en) Fuse circuit and flash memory device having the same
US8854913B2 (en) Address decoder, semiconductor memory device including the same, method of operating the same
JP4288376B2 (ja) 不揮発性記憶装置およびその制御方法
KR20180080003A (ko) 반도체 장치, 그 동작 방법 및 메모리 시스템
EP3683833A1 (en) Storage unit, storage device, and method for operating storage unit
JP2007109352A (ja) 不揮発性半導体記憶装置およびその駆動方法。
US6330186B2 (en) Non-volatile semiconductor memory device having electrically programable memory matrix array
KR102320830B1 (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
CN101937712B (zh) 非易失性存储器件及其操作方法
JP2012018744A (ja) 半導体メモリ素子の動作方法
KR20140023748A (ko) 반도체 장치
CN105097018A (zh) 半导体存储器件及其读取方法
US20080123424A1 (en) Non-volatile semiconductor memory device
JP2010157288A (ja) Ｎａｎｄ型不揮発性半導体メモリ
US9147484B2 (en) Semiconductor memory device and operating method thereof
JP5091788B2 (ja) Ｎａｎｄ型フラッシュメモリ
CN101510440B (zh) 闪速存储器装置
CN104067342A (zh) 具有层叠块和公共字线的闪速nand存储装置
CN101540199B (zh) 操作存储器元件的系统及方法
KR20090098020A (ko) 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의프로그램 방법
US8014202B2 (en) Non-volatile semiconductor memory device
JP2012185870A (ja) 半導体記憶装置
US10109365B2 (en) Word line driver

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination