KR20090091826A - 클래스 ｄ 전력단용 오류 보정 시스템 - Google Patents

클래스 ｄ 전력단용 오류 보정 시스템 Download PDF

Info

Publication number
KR20090091826A
KR20090091826A KR1020097015379A KR20097015379A KR20090091826A KR 20090091826 A KR20090091826 A KR 20090091826A KR 1020097015379 A KR1020097015379 A KR 1020097015379A KR 20097015379 A KR20097015379 A KR 20097015379A KR 20090091826 A KR20090091826 A KR 20090091826A
Authority
KR
South Korea
Prior art keywords
signal
output
pulse
power amplifier
switching power
Prior art date
Application number
KR1020097015379A
Other languages
English (en)
Other versions
KR101354853B1 (ko
Inventor
올레 네이스 닐슨
Original Assignee
방 앤드 올루프센 아이스파워 에이/에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 방 앤드 올루프센 아이스파워 에이/에스 filed Critical 방 앤드 올루프센 아이스파워 에이/에스
Publication of KR20090091826A publication Critical patent/KR20090091826A/ko
Application granted granted Critical
Publication of KR101354853B1 publication Critical patent/KR101354853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/107—License processing; Key processing
    • G06F21/1073—Conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 펄스 변조기로부터 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음원에 대하여 보정하는 방법에 관한 것으로, 이 방법은, 펄스 참조 입력 신호를 수신할 수 있는 아날로그 자가 발진 제어 루프에 삽입되는 출력단을 제공하는 단계와, 스위칭 전력 증폭단으로부터 또는 복조 필터의 뒤에서 피드백 신호를 생성하는 단계와, 피드백 신호를 펄스 참조 입력 신호와 비교하여 오류 신호를 취득하는 단계와, 오류 신호를 저역 통과 필터에 의해 필터링하여 반송파의 고조파를 감소시키는 단계와, 음성 대역에서 높은 루프 이득을 생성하는 보상기를 부가하는 단계와, 보상기의 출력을 제로 크로싱 검출기 또는 비교기에 피드백하고, 필터링된 신호를 출력단을 제어하는 제로 크로싱 검출기 또는 비교기에 피드백하여 재변조 또는 재타이밍을 위한 반송파를 제공하는 단계를 포함한다. 본 발명은 또한 전술한 방법을 구현하기 위한 각종 시스템에 관한 것이다.
오류 보정, 펄스 변조, 자가 발진, 전력 증폭단, 반송파

Description

클래스 Ｄ 전력단용 오류 보정 시스템{ERROR CORRECTION SYSTEM FOR A CLASS-D POWER STAGE}
본 발명은 일반적으로 오류 보정 시스템과 이러한 오류 보정 시스템을 구현한 전력 변환 시스템에 관한 것이다. 구체적으로, 본 발명은 클래스 D 출력단에 의해 도입되는 오류를 감소시키기 위한 펄스 참조 제어 시스템에 관한 것이다. 본원은 디지털 도메인에서 제어되는 직접 디지털 음성 전력 변환 및 일반 DD-DC 또는 DC-AC 전력 변환 시스템이다.
스위칭 전력단에 기초한 전력 증폭의 이점은 잘 알려져 있다. 고효율은 최소 무게 및 부피, 고전력 처리 능력, 및 향상된 신뢰성의 관점에서 몇몇 이점을 제공한다. 스위칭 전력 증폭에서의 기본 요소는 변조기, 스위치 전력단, 및 변조된 신호를 복원하기 위한 복조 필터이다. 스위칭 전력단의 비선형성은 스위칭 전력단에 의한 후속 전력 변환 동안의 변조기 성능 유지에 상당한 방해를 끼친다. 이러한 문제는 아날로그 PWM과 같은 아날로그 변조 또는 직접 디지털 PCM-PWM 변환과 같은 디지털 변조에 있어서 기본적이고도 독립적이다.
종래, 펄스 참조 시스템에서의 출력단의 비이상적인 동작에 대한 보상은, 일반적으로, 다음을 포함한다:
1) 오류 신호의 A/D 변환 및 디지털 오류 보정(예컨대, US-6,373,334, US-2006-034365, US-2006-208794, US-6,504,427 참조) - 이러한 종류의 시스템의 경우, 오류 신호의 A/D 변환이 복잡하고, 지연 또는 위상 시프트가 본질적으로 보정하는 루프 이득을 제한한다. 이러한 종류의 시스템을 도 1에 도시하였다.
2) 에지 또는 램프 보정부(예컨대, US2005-012546, WO=9844626 참조) - 이러한 종류의 시스템을 도 2에 도시하였다. 이러한 종류의 시스템의 경우, 기본적인 문제는 램프의 생성이 잡음 및 복잡도를 도입한다는 것이다. 또한, 반송파 주파수를 변화시키는 경우, 오류 보정 이득이 변조 지수에 역비례하게 되고 따라서 높은 변조 지수에서 THD(총 고조파 왜곡) 보상이 감소된다. 또 다른 문제는 위상 잡음 발생이다. 보정부가 PWM 신호의 자연적인 샘플링 포인트들 주위에 대칭적으로 펄스들의 폭을 조절하지 않기 때문에, 그 결과 펄스 폭 조절 시 위상 잡음이 추가된다.
오류 보정 제한 또는 위상 잡음을 극복하기 위한 시도가 WO-2006/051478, WO-200/6079960, US-6,404,280에서 제안되었으나, 복잡도가 증가한다.
선형 조절 방식이므로, 램프 보정 시스템은 오류 신호를 필터링함에 있어서 많은(예컨대 4 내지 5) 긴 시상수들을 요구한다. 이러한 필터링은 적절한 임피던스 레벨을 유지해야 할 경우 큰 실리콘 영역을 차지한다.
열 잡음을 취소화하기 위해서는 낮은 임피던스 레벨을 유지하는 것이 매우 중요하며, 커패시터 크기는 일반적으로 임피던스 레벨에 역비례하기 때문에, 낮은 임피던스 레벨과 함께 음성 대역 근방에 극/영점을 갖는 필터들은 큰 실리콘 영역 을 요구한다.
3) 진폭 제어(예컨대 US2006158245에 개시되어 있고 도 3에 도시되어 있음) - 보정부를 실현하기 위한 다른 방법은 전원 전압을 제어하는 것이며, 이것은 명백히 본 발명을 전원이 직접 증폭기의 일부인 시스템으로 제한한다.
다른 종래의 시스템 및 방법은 상기한 문제들의 일부를 해결하지만 동시에 해결하는 것은 아니며 여전히 보다 높은 성능 레벨에 도달할 필요가 있다.
본 발명은 고효율 실리콘 구현, 주파수를 변화시키는 PDM 신호를 허용할 수 있는 능력, 높은 PSRR, 위상 잡음 제거, 조절 영역 비제한을 달성할 수 있는 방법 및 대응 시스템을 제공하는 것을 목적으로 한다. 이러한 목적 및 다른 목적, 그리고 이점은 본 발명에 따른 방법 및 대응 시스템에 의해 달성된다.
알려진 바와 같이 종래의 아날로그 자가 발진 클래스 D 증폭기는 출력단으로부터의 오류와 전원에 대한 혼란을 억제하기 위해서 매우 높은 루프 이득을 갖는다. 의도적으로 불안정한 루프 내에 출력단을 삽입함으로써, 일부 매우 이로운 특성을 얻는다. 첫째로, 루프 이득 대역폭이 정상 안정 기준을 따르는 정상 루프보다 5-10배 크다. 둘째로, 모든 시상수가 5-10배 낮으며, 이것은 커패시터 크기가 대응하여 감소한다는 것을 의미한다. 이는 그러한 시스템을 실리콘 칩 등에 구현할 때에 매우 중요한 면이다.
본 발명은 재구성에 의해 입력으로서 비변조 기저 대역 신호 대신에 펄스 코딩된 신호를 받아들일 수 있는 아날로그 시스템을 이용한다.
이제 펄스 참조 신호를 이용하므로, 발진 제어 루프는 들어오는 반송파에 대하여 로킹(locking)하고, 루프의 불안정한 동작 자체가 반송파에 의해 차단된다. 입력 반송파는 적은 지연으로 시스템을 통해 전달된다.
평범하지 않은 작업으로, 그러한 아날로그 시스템이 예컨대 연산 증폭기에 대하여 비합리적인 대역폭과 슬루 레이트 요건을 설정하지 않고 펄스 참조 신호를 받아들일 수 있도록 한다.
본 발명에 따르면, 이것을 해결하기 위한 한가지 제안 방법은 인버팅 실현을 이용하는 것이며, 이는 오로지 수동 소자에 의해 필터링된 오류 신호를 생성할 수있다는 것을 의미한다. 이 경우 오류 신호는 모두 수동 수단에 의해 출력 신호를 참조 신호와 합산한 후 저역 통과 필터링함으로써 공제된다. 특히 여기서 수동 소자를 이용할 수 있다는 것은 매우 중요한데, 그 이유는 능동 소자는 출력 및 참조 신호의 고주파수 내용을 처리할 수 없기 때문이다.
본 발명은 피드백을 복조 필터의 전후에 배치하여 구현할 수 있다.
펄스 참조 제어 시스템은 다음의 기본 요소들을 포함하는 것이 바람직하다:
(1) 펄스 변조된 신호를 수신하는 입력 단자.
(2) 보상 가능한 피드백(예컨대 상태 피드백).
(3) 오류 신호를 생성하는 차동 블록과 이 오류 신호를 정형하는 보상기/필터.
본 발명의 일 형태에 따르면, 펄스 변조기로부터 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음원에 대하여 보정하는 방법으로서,
- 펄스 참조 입력 신호를 수신할 수 있는 아날로그 자가 발진 제어 루프에 삽입되는 출력단을 제공하는 단계와,
- 스위칭 전력 증폭단으로부터 또는 후속하는 복조 필터의 뒤에서 피드백 신호를 생성하는 단계와,
- 피드백 신호를 펄스 참조 입력 신호와 비교하여 오류 신호를 취득하는 단계와,
- 오류 신호를 저역 통과 필터에 의해 필터링하여 반송파의 고조파를 감소시키는 단계와,
- 음성 대역에서 높은 루프 이득을 생성하는 보상기를 부가하는 단계와,
- 보상기의 출력을 제로 크로싱 검출기 또는 비교기에 피드백하고, 필터링된 신호를 출력단을 제어하는 제로 크로싱 검출기 또는 비교기에 피드백하여 재변조 또는 재타이밍을 위한 반송파를 제공하는 단계
를 포함하는 방법이 제공된다.
본 발명에 따른 방법에서, 상기 제어 루프는 펄스 참조 입력 신호의 반송파와 같거나 보다 높은 주파수에서 자가 발진하도록 설계되고, 상기 루프는 복조단을 포함 또는 비포함하여 출력단을 둘러싸는 신호 경로로서 정의된다. 자가 발진 특성은 s면의 우측 절반에 배치된 극들을 갖는 것으로 정의된다. 대안적으로 자가 발진은 히스테리시스를 이용하여 제어될 수 있다. 이러한 정의는 모든 필터 구조: 케스케이드 및 상위 보상 블록 및 또한 s면의 우측 절반 면에 극들 또는 히스테리시스를 갖는 모든 루프 특성을 커버한다.
본 발명의 제2 형태에 따르면, 펄스 변조기로부터 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음원에 대하여 보정하는 시스템으로서,
- 펄스 참조 입력 신호를 수신할 수 있는 아날로그 자가 발진 제어 루프에 삽입되는 출력단과,
- 스위칭 전력 증폭단의 출력으로부터 또는 후속하는 복조 필터의 출력으로부터 피드백 신호를 생성하는 수단과,
- 피드백 신호를 펄스 참조 입력 신호와 비교하여 오류 신호를 취득하는 수단과,
- 오류 신호를 저역 통과 필터에 의해 필터링하여 반송파의 고조파를 감소시키는 수단과,
- 음성 대역에서 높은 루프 이득을 생성하는 보상기와,
- 제로 크로싱 검출기 또는 비교기와,
- 보상기의 출력을 제로 크로싱 검출기 또는 비교기에 피드백하고, 필터링된 신호를 출력단을 제어하는 제로 크로싱 검출기 또는 비교기에 피드백하여 재변조 또는 재타이밍을 위한 반송파를 제공하는 수단
을 포함하는 시스템이 제공된다.
본 발명의 개념은 보정부 내에 제어 기능을 실제 구현하는 것에 관한 각종 실시예들을 포함한다. 본 발명은 음성 전력 증폭에 적합한 개성된 디지털 아날로그 전력 변환에 관한 각종 이로운 실시예들을 포함한다.
본 발명에 따르면, 펄스 변조된 입력 신호의 개선된 증폭을 위한 기본적인 새로운 제어 방법을 제공한다. 본 발명은 임의 펄스 변조된 입력이 아날로그 또는 디지털 도메인에서 변조되어, 임의 부하에 공급되고, 여기서 제어 가능한 품질의 펄스 전력 신호가 요구되는 구성으로 이용될 수 있다는 점에서 응용 범위가 매우 넓다. 궁극적으로, 본 발명의 원리는 펄스 참조 신호의 완전한 복원을 제공함으로써, 출력이 입력과, 전력 변환 동안에 도입되는 간섭에 독립적인 상수의 곱이 된다.
본 발명의 중요한 면은 자가 발진 주파수가 높고 그에 따라 제어 대역폭이 크다는 것이다. 자가 발진 주파수는 본 발명에 따르면 입력 반송파 주파수의 적어도 10 배에 달하며, 다음의 상세한 설명에서 기재한 본 발명의 각종 실시예로 예시한 바와 같이 본 발명에 따른 간단한 회로 구현을 통하여 높은 오류 억제율을 얻을 수 있다.
도면과 함께 본 발명의 바람직한 실시예에 대한 다음의 상세한 설명을 참조하면 본 발명을 보다 잘 이해할 수 있을 것이다.
도 1은 제어 루프를 갖는 종래 기술의 전력 증폭기의 원리를 보여주는 블록도를 도시한다.
도 2는 디지털 펄스 변조에 기초한 종래 기술의 전력 변환 방법을 개략적으로 도시한다.
도 3은 다른 종래 기술의 회로를 도시한다.
도 4는 본 발명의 일반적인 모델의 개략적인 표현을 도시한다.
도 5는 복조 필터 전에 피드백을 갖는 시스템을 포함하는 본 발명의 실시예의 블록도를 도시한다.
도 6은 복조 필터 후에 피드백을 갖는 시스템을 포함하는 본 발명의 실시예의 블록도를 도시한다.
도 7은 오류 신호의 고주파수 필터링 대신에 지연(76)이 삽입된 실시예를 도시한다.
도 8은 자가 발진이 히스테리시스 루프에 의해 제어되고, 히스테리시스량이 자가 발진 주파수를 제어하는 다른 실시예를 도시한다.
도 1을 참조하면 제어 루프를 갖는 종래 기술의 전력 증폭기의 원리를 보여주는 블록도가 도시되어 있다.
도 2를 참조하면 디지털 펄스 변조에 기초한 종래 기술의 전력 변환 방법이 개략적으로 도시되어 있다.
도 3을 참조하면 종래 기술의 회로의 다른 예가 도시되어 있다.
도 4를 참조하면 본 발명에 따른 시스템의 실시예, 즉 피드백을 복조 필터의 전 또는 후에 배치한 일반적인 시스템이 도시되어 있다. 우선, PCM이 펄스 코딩된 신호(41)로 변환된다. 펄스 코딩된 신호는 여러 클래스일 수 있으나, 편의상 여기서는 PWM으로 한다. 다음 단계는 참조 신호(42)를 생성하는 것으로, 여기서 PWM 신호는 안정적인 진폭으로 생성된다. 이것은 흔히 1 비트 D/A 변환기라고 한다. 오류 신호의 생성은 이제 차분 기능 대신에 합산 기능(43)이므로 출력 신호를 역으로 하는 것이 이로운 방법이다. 이것은 실제 구현 시에 매우 중요한 것인데, 그 이유는 합산(43)과 필터링(44)이 수동 수단(저항기 및 커패시터)에 의해 행해질 수 있기 때문이다. 이들 소자는 음성의 측면에서 볼 때 사실상 이상적이다. 따라서, 본 발명의 바람직한 실시예에 따라 피드백 신호는 역으로 되며 바람직하게 이것은 출력단에서 행해지는 출력 신호의 역에 의해 달성될 수 있다. 이러한 연산은 THD(총 고조파 왜곡) 또는 잡음을 일으키지 않는 순수한 논리 연산이다. 이제, 정상적인 연산 증폭기를 예컨대 슬루 레이트 = 3V/us 및 Fbw = 10MHz 로 이용할 수 있는 정도로 오류 신호를 필터링한다. 이제, 필터링된 오류 신호는 통상 반송파 주파수의 수배인 매우 큰 대역폭을 갖는 간단한 적분기에 의해 형성될 수 있는 보상기(46)로 공급된다. 다음은 출력단(48)을 제어하는 양자화기(quantiser) 또는 비교기(47)이다. 피드백 보상(45)은 실제로 피드백 포인트가 복조 필터의 전인지 후인지에 따라 행해진다. 복조 필터의 전인 경우, 피드백 보상은 통상 주파수에 종속적이지 않고 단지 이득을 결정한다. 복조 필터의 후인 경우, 높은 자가 발진 주파수를 유지하기 위해서 필터의 위상 지연이 보상되어야 한다. 이것은 예컨대 리드(lead) 보상에 의해 달성될 수 있다.
도 5는 복조 필터(66)(도 6 참조) 전에 피드백을 이용한 본 발명의 특정 실시예에 따른 시스템을 도시한다. 이 시스템은 합산 수단(43)이 제공하는 오류 신호를 필터링하는 저역 통과 필터(52)를 포함한다. 저역 통과 필터로부터의 출력 신호는 출력단(전력 스위치)(55)을 제어하는 비교기(47)에 제공되기 전에 적분기(54)에 의해 보상된다. 도 4와 관련하여 전술한 바와 같이, 피드백 경로는 이 실시예에서는 주파수에 종속적이지 않으며, 피드백 경로는 단지 기능 블록(53)(1/이득)을 포함한다.
도 6은 복조 필터(66)의 뒤에 피드백을 이용한 본 발명의 다른 특정 실시예에 따른 시스템을 도시한다. 이 실시예에서, 피드백 경로는 전술한 바와 같이 복조 필터(66)의 위상 지연을 보상하도록 설계되는 주파수 종속 기능 블록(63)을 포함한다. 또한 이 실시예에서는 다른 보상 네트워크(64)가 이용된다.
자가 발진 주파수는 일정한 주파수 범위 내에 있고 기본적으로는 가능한 한 높은 자가 발진 주파수를 갖는 것이 이롭다. 그러나, 반송파가 자가 발진 주파수보다 상당히 낮을 경우 동기화를 잃어버릴 위험이 있다. 이것은 참조 펄스에 비해 여분의 전이로서 드러날 것이다. 그러므로, 그러한 시스템의 설계 시에, 자가 발진 주파수는 반송파 주파수의 0.5-4 배인 것이 바람직하다.
자가 발진(예컨대 s면의 우측 절반에 위치한 극들로 기재된 바와 같이)은 몇가지 방식으로 제어될 수 있다.
도 7은 오류 신호의 고주파수 필터링(즉, 저역 통과 필터(52, 62)) 대신에 지연(76)을 삽입한 다른 실시예를 도시한다. 지연(76)은 루프 내 어느 곳에나 삽입 가능하며, 동일한 효과를 가질 것이다.
도 8은 자가 발진이 히스테리시스 루프(89)에 의해 제어되는 또 다른 대안 실시예를 도시한다. 히스테리시스량은 이제 자가 발진 주파수를 제어한다.
본 발명의 바람직한 일 실시예는 펄스 재타이밍(re-timing)이 오류 보정부로서 아날로그 자가 발진 변조기를 이용하는 것에 기초한다는 것이 특징이다. 이 아날로그 변조기는 펄스 참조 입력을 받아들일 수 있도록 설계되어야 한다.
본 발명의 바람직한 실시예는 간단한 저항기 및 커패시터에 의한 오류 신호의 수동 생성을 포함한다. 이것은 다음의 보상기 블록에 이용되는 연산 증폭기의 대역폭 및 슬루 레이트 요건을 크게 줄일 수 있다. 일 채널에 대해 총 30pF의 작은 커패시턴스로 단 2-4V/us의 슬루 레이트가 달성되며, 여전히 100dB 보다 큰 동적 범위를 달성한다.
본 발명의 바람직한 실시예에 따라, 루프 필터의 상위 차단 주파수는 정상 안정 기준을 따르는 정상 제어 시스템보다 더 오류 억제가 높은 자가 발진 시스템을 가능하게 한다. 그러나, 본 발명에 따른 시스템이 입력 펄스 참조/반송파에 대하여 로킹될 것이기 때문에, 이 시스템의 자가 발진 특성은 반송파(반송파 주파수)를 상이하게 하지는 않는다. 본 발명의 자연적인 자가 발진 주파수는, 반드시 그런 경우는 아니지만, 입력 반송파 주파수보다 큰 것이 바람직하다.
정상 안정 기준을 따를 필요가 없다는 것은 종래 기술에 비하여 짧은 시상수를 이용하여 고성능 제어 시스템을 구현할 수 있게 한다. 이것은 실리콘 구현 시에 매우 이로운데, 그 이유는 낮은 열 잡음 기여를 확실하게 하는 신호 임피던스 레벨과 절충할 필요없이 커패시터 영역을 최소화할 수 있기 때문이다.
본 발명의 바람직한 실시예는 간단한 RC 망에 의한 오류 신호의 수동 저역 통과 사전 필터링을 이용한다. 이것은 주 루프 이득을 제공하기 위한 연산 증폭기 의 대역폭 요건을 가볍게 한다. 이러한 방법은 정상 안정 기준을 따를 필요가 없기 때문에 가능하다.

Claims (21)

  1. 펄스 변조기로부터 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음원에 대하여 보정하는 방법으로서,
    - 펄스 참조 입력 신호(42, 51, 61, 71, 81)를 수신할 수 있는 아날로그 자가 발진 제어 루프에 삽입되는 출력단(49, 55, 65, 77, 87)을 제공하는 단계와,
    - 스위칭 전력 증폭단(49, 55, 65, 77, 87)으로부터 또는 상기 스위칭 전력 증폭단의 뒤를 잇는 복조 필터(66)의 뒤에서 피드백 신호를 생성하는 단계와,
    - 상기 피드백 신호를 상기 펄스 참조 입력 신호(42, 51, 61, 71, 81)와 비교하여 오류 신호를 취득하는 단계와,
    - 상기 오류 신호를 저역 통과 필터(44, 52, 62)에 의해 필터링하여 반송파의 고조파를 감소시키는 단계와,
    - 음성 대역에서 높은 루프 이득을 생성하는 보상기(46)를 부가하는 단계와,
    - 상기 보상기(46)의 출력을 제로 크로싱 검출기 또는 비교기(47)에 피드백하고, 필터링된 신호를 상기 출력단을 제어하는 제로 크로싱 검출기 또는 비교기(47)에 피드백하여 재변조 또는 재타이밍을 위한 반송파를 제공하는 단계
    를 포함하는 방법.
  2. 펄스 변조기로부터 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음원에 대하여 보정하는 방법으로서,
    - 펄스 참조 입력 신호(42, 51, 61, 71, 81)를 수신할 수 있는 아날로그 자가 발진 제어 루프에 삽입되는 출력단(49, 55, 65, 77, 87)을 제공하는 단계와,
    - 스위칭 전력 증폭단(49, 55, 65, 77, 87)으로부터 또는 상기 스위칭 전력 증폭단의 뒤를 잇는 복조 필터(66)의 뒤에서 피드백 신호를 생성하는 단계와,
    - 상기 피드백 신호를 상기 펄스 참조 입력 신호(42, 51, 61, 71, 81)와 비교하여 오류 신호를 취득하는 단계와,
    - 음성 대역에서 높은 루프 이득을 생성하는 보상기(46)를 부가하는 단계와,
    - 상기 보상기(46)의 출력을 제로 크로싱 검출기 또는 비교기(47)에 피드백하고, 필터링된 신호를 상기 출력단을 제어하는 제로 크로싱 검출기 또는 비교기(47)에 피드백하여 재변조 또는 재타이밍을 위한 반송파를 제공하는 단계와,
    - 히스테리시스의 이용에 의해 자가 발진을 제어하기 위한 히스테리시스 루프(89) 또는 시간 지연에 의해 자가 발진을 제어하기 위한 시간 지연(76)을 도입하는 단계
    를 포함하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제어 루프는 상기 펄스 참조 입력 신호(42, 51, 61, 71, 81)의 반송파와 같거나 보다 높은 주파수에서 자가 발진하도록 설계되고, 상기 루프는 복조단(66)을 포함 또는 비포함하여 출력단(49, 55, 65, 77, 87)을 둘러싸는 신호 경로로서 정의되며, 자가 발진 특성은 s면의 우측 절반에서 극들을 갖는 것으로 정의되 는 방법.
  4. 제1항에 있어서,
    상기 저역 통과 필터는 확장된 루프 대역폭을 제공함으로써 자가 발진을 제어하는 것을 특징으로 하는 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 자가 발진 루프는 들어오는 반송파 주파수에 대하여 로킹(locking)하는 방법.
  6. 제1항에 있어서,
    상기 저역 통과 필터(44, 52, 62)는 수동형인 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    자가 발진 특성은 s면의 우측 절반 면에서 극들을 갖는 루프에 의해 정의되고, 상기 극들은 수동형 또는 능동형 필터 수단, 지연 수단 또는 히스테리시스 수단에 의해 배치될 수 있는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 보상은 HC(s) = (ks + c)/s (k, c는 상수) 형식의 전달 함수를 갖는 적 분 수단(54, 73, 83)에 의해 행해지는 방법.
  9. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 저역 통과 필터(44, 52, 62)는 HF(s) = 1/[(s + a)(s + b)] 형식의 전달 함수를 갖는 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    합산 수단(43, 72, 82)에 제공되는 피드백 신호(1)는 전력 증폭단(49, 55, 65, 77, 87)으로부터 또는 복조단(66)으로부터의 출력 신호에 대하여 역으로 되는 방법.
  11. 펄스 변조기로부터 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음원에 대하여 보정하는 시스템으로서,
    - 펄스 참조 입력 신호(42, 51, 61, 71, 81)를 수신할 수 있는 아날로그 자가 발진 제어 루프에 삽입되는 출력단(49, 55, 65, 77, 87)과,
    - 스위칭 전력 증폭단(49, 55, 65, 77, 87)의 출력으로부터 또는 후속하는 복조 필터(66)의 출력으로부터 피드백 신호를 생성하는 수단과,
    - 상기 피드백 신호를 상기 펄스 참조 입력 신호(42, 51, 61, 71, 81)와 비교하여 오류 신호를 취득하는 수단(43, 72, 82)과,
    - 상기 오류 신호를 저역 통과 필터에 의해 필터링하여 반송파의 고조파를 감소시키는 수단(44, 52, 62)과,
    - 음성 대역에서 높은 루프 이득을 생성하는 보상기(46)와,
    - 제로 크로싱 검출기 또는 비교기(47, 74, 86)와,
    - 상기 보상기(46)의 출력을 상기 제로 크로싱 검출기 또는 비교기(47, 74, 86)에 피드백하고, 필터링된 신호를 상기 출력단(49, 55, 65, 77, 87)을 제어하는 상기 제로 크로싱 검출기 또는 비교기에 피드백하여 재변조 또는 재타이밍을 위한 반송파를 제공하는 수단
    을 포함하는 시스템.
  12. 제11항에 있어서,
    상기 스위칭 전력 증폭단(49, 55, 65, 77, 87)의 출력에 접속되는 복조 필터(66)를 더 포함하는 시스템.
  13. 제12항에 있어서,
    피드백 경로는 상기 복조 필터(66)의 출력으로부터인 시스템.
  14. 펄스 변조기로부터 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음원에 대하여 보정하는 시스템으로서,
    - 펄스 참조 입력 신호(42, 51, 61, 71, 81)를 수신할 수 있는 아날로그 자 가 발진 제어 루프에 삽입되는 출력단(49, 55, 65, 77, 87)과,
    - 스위칭 전력 증폭단(49, 55, 65, 77, 87)의 출력으로부터 또는 후속하는 복조 필터(66)의 출력으로부터 피드백 신호를 생성하는 수단과,
    - 상기 피드백 신호를 상기 펄스 참조 입력 신호(42, 51, 61, 71, 81)와 비교하여 오류 신호를 취득하는 수단(43, 72, 82)과,
    - 음성 대역에서 높은 루프 이득을 생성하는 보상기(46)와,
    - 제로 크로싱 검출기 또는 비교기(47, 74, 86)와,
    - 상기 보상기(46)의 출력을 상기 제로 크로싱 검출기 또는 비교기(47, 74, 86)에 피드백하고, 필터링된 신호를 상기 출력단(49, 55, 65, 77, 87)을 제어하는 상기 제로 크로싱 검출기 또는 비교기에 피드백하여 재변조 또는 재타이밍을 위한 반송파를 제공하는 수단과,
    - 상기 피드백 루프에 도입되는 지연 수단(76) 또는 히스테리시스 수단(89)
    을 포함하는 시스템.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 보상은 HC(s) = (ks + c)/s (k, c는 상수) 형식의 전달 함수를 갖는 적분 수단(54, 73, 83)에 의해 행해지는 시스템.
  16. 제11항, 제12항, 제13항 또는 제15항 중 어느 한 항에 있어서,
    상기 저역 통과 필터(44, 52, 62)는 HF(s) = 1/[(s + a)(s + b)] 의 전달 함수를 갖는 시스템.
  17. 제11항, 제12항, 제13항, 제15항 또는 제16항 중 어느 한 항에 있어서,
    상기 저역 통과 필터(44, 52, 62)는 수동형인 시스템.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서,
    합산 수단(43, 72, 82)에 제공되는 피드백 신호(1)는 전력 증폭단(49, 55, 65, 77, 87)으로부터 또는 복조단(66)으로부터의 출력 신호에 대하여 역으로 되는 시스템.
  19. 제11항 내지 제18항 중 어느 한 항에 있어서,
    상기 스위칭 전력 증폭단(49, 55, 65, 77, 87)의 출력으로부터의 펄스들은 부하를 구동하는 시스템.
  20. 제19항에 있어서,
    상기 부하는 라우드스피커(loudspeaker)를 포함하는 시스템.
  21. 제11항 내지 제20항 중 어느 한 항에 있어서,
    상기 시스템은 전력 증폭기에 통합되는 시스템.
KR1020097015379A 2006-12-21 2007-12-21 펄스 변조기로부터의 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음의 소스에 대하여 보정하는 방법 및 시스템 KR101354853B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DKPA200601689 2006-12-21
DKPA200601689 2006-12-21
PCT/IB2007/055279 WO2008075318A2 (en) 2006-12-21 2007-12-21 Error correction system for a class-d power stage

Publications (2)

Publication Number Publication Date
KR20090091826A true KR20090091826A (ko) 2009-08-28
KR101354853B1 KR101354853B1 (ko) 2014-01-22

Family

ID=39496077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097015379A KR101354853B1 (ko) 2006-12-21 2007-12-21 펄스 변조기로부터의 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음의 소스에 대하여 보정하는 방법 및 시스템

Country Status (8)

Country Link
US (1) US7839211B2 (ko)
EP (1) EP2127071B1 (ko)
JP (1) JP5253413B2 (ko)
KR (1) KR101354853B1 (ko)
CN (1) CN101563841B (ko)
AT (1) ATE513361T1 (ko)
ES (1) ES2367201T3 (ko)
WO (1) WO2008075318A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140097874A (ko) * 2013-01-30 2014-08-07 삼성전자주식회사 오디오장치 및 그 제어방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK28398A (da) * 1998-03-03 1999-09-04 Toccata Technology Aps Fremgangsmåde ved kompensering af ulineariteter i en forstærker, en forstærker, samt anvendelser af fremgangsmåden og forst
DE102005041052B3 (de) * 2005-08-30 2007-03-29 Infineon Technologies Ag Verfahren zur Stabilitätskontrolle einer selbstschwingenden Treiberschaltung und selbstschwingende Treiberschaltung
KR20100008749A (ko) 2008-07-16 2010-01-26 삼성전자주식회사 스위칭 파워 증폭 장치 및 그 제어 방법
JP5376311B2 (ja) * 2009-07-27 2013-12-25 ローム株式会社 半導体装置および電子機器
US9515617B2 (en) 2010-10-27 2016-12-06 Merus Audio Aps Audio amplifier using multi-level pulse width modulation
KR101871360B1 (ko) * 2011-03-09 2018-06-26 삼성전자주식회사 오디오 신호 출력 방법 및 그에 따른 오디오 신호 출력 장치
CN103338028B (zh) * 2013-07-20 2015-11-18 福州大学 三重振荡反馈微弱信号处理电路
CN103888091B (zh) * 2014-03-18 2017-06-06 西北工业大学 用于数字音频d类功放的谐波失真校正方法
CN108605183B (zh) 2016-01-29 2020-09-22 杜比实验室特许公司 具有功率共享、传信和多相电源的多通道电影院放大器
JP2017175586A (ja) * 2016-03-25 2017-09-28 ヤマハ株式会社 Ｂｔｌ出力の自励式ｄ級増幅器
CN109217827B (zh) * 2018-08-31 2022-07-01 南京矽力微电子技术有限公司 D类功率放大器及其补偿方法和数字信号处理装置
US11146219B2 (en) 2019-02-04 2021-10-12 Biamp Systems, LLC Power limiter configuration for audio signals
CN112671353B (zh) * 2021-02-09 2024-02-13 张金路 一种应用于大功率范围的低失真d类功放

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843922B2 (ja) * 1975-02-24 1983-09-30 ソニー株式会社 パルスハバヘンチヨウゾウフクカイロ
JP2679536B2 (ja) * 1992-07-10 1997-11-19 松下電器産業株式会社 Ｄ級増幅器
JP3346581B2 (ja) 1997-04-02 2002-11-18 バング アンド オルフセン・パワーハウス・エイ／エス パルス変調信号の強化されたパワー増幅用パルス基準制御方法及びシステム
DE19741794A1 (de) * 1997-09-22 1999-03-25 Becker Gmbh Vorrichtung zur Fehlerkorrektur eines PWM-Signals
US6414614B1 (en) * 1999-02-23 2002-07-02 Cirrus Logic, Inc. Power output stage compensation for digital output amplifiers
IL129270A0 (en) * 1999-03-30 2000-02-17 Dip Digital Power Ltd Class "d" amplifier
JP3698917B2 (ja) * 1999-05-21 2005-09-21 シャープ株式会社 １ビットディジタルアンプ装置
US6362683B1 (en) * 1999-07-29 2002-03-26 Tripath Technology, Inc. Break-before-make distortion compensation for a digital amplifier
US6373334B1 (en) * 2000-06-12 2002-04-16 Cirrus Logic, Inc. Real time correction of a digital PWM amplifier
US6504427B2 (en) 2001-05-31 2003-01-07 Motorola, Inc. Switching amplifier having digital correction and method therefor
US6404280B1 (en) * 2001-06-01 2002-06-11 Constel Signal Processing Co., Ltd. Method and system for low-distortion power amplification
KR100435182B1 (ko) * 2002-02-05 2004-06-09 주식회사 디지털앤아날로그 Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기
JP2004128750A (ja) * 2002-09-30 2004-04-22 Yamaha Corp Ｐｗｍ増幅器
KR100508062B1 (ko) * 2002-10-10 2005-08-17 주식회사 디엠비테크놀로지 자기 발진 주파수를 높이기 위한 위상 진상-지상 보상기를구비하는 디지털 오디오 증폭기
JP4561459B2 (ja) * 2004-04-30 2010-10-13 ヤマハ株式会社 Ｄ級増幅器
US7649935B2 (en) 2004-08-11 2010-01-19 Sigmatel, Inc. Digital adaptive feedforward harmonic distortion compensation for digitally controlled power stage
JP4312686B2 (ja) * 2004-09-07 2009-08-12 シャープ株式会社 ボリューム制御装置
JP2008520150A (ja) 2004-11-12 2008-06-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｗｍ入力信号を増幅する装置
JP4281004B2 (ja) 2004-11-17 2009-06-17 ソニー株式会社 Ｐｗｍパワーアンプ及びその制御方法
CN101142740B (zh) * 2005-01-28 2010-05-26 Nxp股份有限公司 用于对pwm输入信号进行放大的设备
JP4802765B2 (ja) * 2005-03-18 2011-10-26 ヤマハ株式会社 Ｄ級増幅器
WO2007098766A1 (en) * 2006-03-01 2007-09-07 Danmarks Teknishe Universitet Digital self-oscillating modulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140097874A (ko) * 2013-01-30 2014-08-07 삼성전자주식회사 오디오장치 및 그 제어방법

Also Published As

Publication number Publication date
JP5253413B2 (ja) 2013-07-31
CN101563841B (zh) 2012-06-06
US7839211B2 (en) 2010-11-23
US20100097139A1 (en) 2010-04-22
JP2010514323A (ja) 2010-04-30
CN101563841A (zh) 2009-10-21
WO2008075318A3 (en) 2008-08-28
ATE513361T1 (de) 2011-07-15
EP2127071B1 (en) 2011-06-15
KR101354853B1 (ko) 2014-01-22
ES2367201T3 (es) 2011-10-31
EP2127071A2 (en) 2009-12-02
WO2008075318A2 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
KR101354853B1 (ko) 펄스 변조기로부터의 펄스 변조된 참조 신호의 전력 증폭 동안에 스위칭 전력 증폭단에 도입되는 비선형성 및 잡음의 소스에 대하여 보정하는 방법 및 시스템
JP5003134B2 (ja) 増幅装置
JPWO2005011109A1 (ja) 増幅装置
US7612608B2 (en) Sigma-delta based Class D audio or servo amplifier with load noise shaping
CN102100001B (zh) 开关功率放大器和控制开关功率放大器的方法
JP4960449B2 (ja) スイッチモード電力増幅
EP1183776A1 (en) Power modulation systems and methods that separately amplify low and high frequency portions of an amplitude waveform
KR20100116686A (ko) 증폭 단에 대한 개선된 제어 루프
US20080042745A1 (en) Sigma-delta based class d audio power amplifier with high power efficiency
WO2007080741A1 (ja) 増幅装置
US7683708B2 (en) Digital amplifier with analogue error correction circuit
KR20140030358A (ko) 델타-시그마 변조기 및 이를 포함하는 송신장치
US6937175B1 (en) Amplifier linearization using delta-sigma predistortion
CA2675303A1 (en) Method and apparatus for producing triangular waveform with low audio band noise content
US8237496B2 (en) Switching amplifier with enhanced supply rejection and related method
US20240088843A1 (en) Class-d amplifier with nested feedback loops
US6995482B2 (en) Switching circuit and method therefor
JP4169124B2 (ja) Ｄ級増幅器
US11088662B2 (en) Digital amplifier and output device
JP6670380B2 (ja) デジタルアンプおよび出力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 7