KR20090080943A - 패시베이션층 형성 방법 - Google Patents

Abstract

본 발명은 이미지 센서의 광감 영역들 사이의 실리콘 격리 인터페이스(silicon-isolation interface)용 패시베이션층을 형성하는 방법에 관한 것으로, 이 방법은 입사광에 응답하여 전하를 수집하는 복수의 이격된 향후 형성될 광감 영역들(to-be formed photosensitive regions)을 갖는 기판을 제공하는 단계와, 상기 향후 형성될 광감 영역들 사이의 기 판 내에 트렌치를 에칭하는 단계와, 상기 향후 형성될 광감 영역들 사이의 트렌치는 덮지 않도록 상기 향후 형성될 광감 영역들 위에 복수의 마스크를 형성하는 단계와, 트렌치를 패시베이션하기 위해 상기 이미지 센서에 제 1의 낮은 도즈(first low dose)를 주입하는 단계와, 유전체로 상기 트렌치를 충진하여 상기 향후 형성될 광감 영역들 사이에 격리부를 형성하는 단계와, 트렌치 격리부의 상기 표면 코너부에 패시베이션 주입을 할 수 있도록 격리 트렌치의 표면 코너부는 덮지 않으면서 상기 향후 형성될 광감 영역들을 덮는 복수의 마스크를 형성하는 단계와, 트렌치된 격리 영역의 표면 코너를 패시베이션하기 위해 이미지 센서에 제 2의 낮은 도즈를 주입하는 단계를 포함한다.

Description

패시베이션층 형성 방법{ISOLATION METHOD FOR LOW DARK CURRENT IMAGER}

본 발명은 일반적으로 이미지 센서 분야에 관한 것으로, 보다 구체적으로는 암 전류(dark current)를 실질적으로 감소시키는 격리 트렌치를 갖는 이미지 센서에 관한 것이다.

현재, 종래기술의 이미지 센서는 인접한 광다이오드들 사이에 국부 실리콘 산화(Local Oxidation of Silicon)(일반적으로 LOCOS라 함)를 형성함으로써 광다이오드 또는 광감 영역 사이의 크로스토크를 감소시킨다. LOCOS는 일반적으로 상당한 표면 영역이 LOCOS에 의해 소비되므로 넓다.

소비된 표면 영역의 양을 감소시킨 STI(Shallow trench isolation)는 일반적으로 LOCOS보다 폭이 더 좁다. 그러나, 포토다이오드들 사이에 STI를 형성하면, STI가 형성되는 에피택셜층의 부분에 손상(damage)과 같은 바람직하지 않은 결점이 생긴다.

따라서, 에피택셜층을 손상시키고 포토다이오드의 포화를 낮추는 문제점이 없는 보다 작은 표면 영역을 소비하는 STI를 갖는 이미지 센서가 요구된다. 본 발 명은 그 해결책을 제공한다.

본 발명은 전술한 하나 이상의 문제점을 극복하는 것에 관한 것이다. 간단히 요약하면, 본 발명의 일 측면에 따르면, 본 발명은 이미지 센서의 광감 영역들 사이의 실리콘 격리 인터페이스(silicon-isolation interface)용 패시베이션층을 형성하는 방법으로서, 입사광에 응답하여 전하를 수집하는 복수의 이격된 향후 형성될 광감 영역들(to-be formed photosensitive regions)을 갖는 기판을 제공하는 단계와, 상기 향후 형성될 광감 영역들 사이의 기 판 내에 트렌치를 에칭하는 단계와, 상기 향후 형성될 광감 영역들 사이의 트렌치는 덮지 않도록 상기 향후 형성될 광감 영역들 위에 복수의 마스크를 형성하는 단계와, 트렌치를 패시베이션하기 위해 상기 이미지 센서에 제 1의 낮은 도즈(first low dose)를 주입하는 단계와, 유전체로 상기 트렌치를 충진하여 상기 향후 형성될 광감 영역들 사이에 격리부를 형성하는 단계와, 트렌치 격리부의 상기 표면 코너부에 패시베이션 주입을 할 수 있도록 격리 트렌치의 표면 코너부는 덮지 않으면서 상기 향후 형성될 광감 영역들을 덮는 복수의 마스크를 형성하는 단계와, 트렌치된 격리 영역의 표면 코너를 패시베이션하기 위해 이미지 센서에 제 2의 낮은 도즈를 주입하는 단계를 포함하는 패시베이션층 형성 방법을 특징으로 한다.

본 발명의 상기 및 다른 목적은 이하의 설명 및 도면을 참조하면 보다 명확해질 것이다. 도면에서 유사 참조 번호는 도면들에 공통인 동일 요소를 지칭하는데 사용된다.

도 1은 본 발명의 이미지 센서의 측면도.

도 2는 실리콘 질화물층의 형성을 도시한 측면도.

도 3은 포토레지스트의 형성을 도시한 도면.

도 4는 실리콘 질화물 및 패드 산화물층의 에칭을 도시한 측면도.

도 5는 격리 트렌치의 에칭을 도시한 측면도.

도 6은 포토레지스트의 제거를 도시한 측면도.

도 7은 격리 트렌치의 제 1 주입을 도시한 측면도.

도 8은 트렌치를 산화물로 채우는 것을 도시한 측면도.

도 9는 산화물층을 폴리싱하는 것을 도시한 도면.

도 10은 실리콘 질화물층의 제거를 도시한 측면도.

도 11은 후속하는 제 2 주입을 위해 포토레지스트를 추가하는 것을 도시한 측면도.

도 12는 표면 코너의 주입을 도시한 측면도.

도 13은 포토레지스트의 제거를 도시한 측면도.

도면의 주요 부분에 대한 부호의 설명

10 : 이미지 센서

20 : p-형 기판

30 : p-에피택셜층

40 : 실리콘 이산화물(SiO₂)층

50 : 실리콘 질화물층

60 : 포토레지스트

70 : 갭

80 : 복수의 격리 트렌치

90 : 아치형 또는 그릇 형상의 패시베이션층

100 : 실리콘 이산화물층

110 : 포토다이오드

120 : 포토레지스트

130 : 트렌치형 격리 영역

본 발명에서, 본 발명의 이해를 용이하게 하기 위해 특정 용어를 정의하는 것이 유리하다. 이와 관련하여, 낮은 도즈 농도는 2.0×10¹³ 이하의 농도로서 정의된다.

도 1에는 본 발명의 이미지 센서의 측면도가 도시되어 있다. 이미지 센서(10)는 p형 기판(20)과 그 위에 증착된 p-에피택셜층(30)을 포함한다. 도 2를 참조하면, 사전결정된 고온에서 실리콘과 산소의 반응에 의해 실리콘 이산화물(SiO₂)(40)이 표면 상에 성장한다. 바람직하게는 화학 기상 증착을 이용하여 실리콘 이산화물(40) 상에 실리콘 질화물층(50)이 증착된다. 도 3을 참조하면, 실리콘 질화물(50) 위에서 포토레지스트층(60)이 선택적으로 패터닝되는데, 포토레지스트(60)는 이격되도록 패터닝되어 포토레지스트(60) 내에 갭(70)이 존재한다. 도 4를 참조하면, 실리콘 질화물(50) 및 실리콘 이산화물(40)이 모두 포토레지스트(60)의 패턴과 매칭되도록 에칭된다.

도 5를 참조하면, 전술한 매칭형 에칭에 의해 남겨진 갭(70) 내에서 p-에피택셜층(30)이 에칭된다. 이것은 복수의 격리 트렌치(80)를 형성하며, 이 트렌치는 바람직하게는 플루오르 화학제를 사용한 반응성 이온 에칭을 이용하여 행해진다. 도 6을 참조하면, 바람직하게는 산소 플라즈마를 사용하여 레지스트층을 연소시킴으로써(burn) 포토레지스트(60)가 제거된다.

도 7을 참조하면, 복수의 각에서 패시베이션 주입(화살표로 표시)을 이용하여 바람직하게는 전체 주입량이 1×10¹³인 낮은 도즈를 트렌치(80)의 표면(보다 구체적으로는, 측면 표면 및 바닥 표면)에 주입한다. 도 7은 한 각도의 주입만 도시하고 있지만, 이것은 다양한 각에 대해 반복된다. 실리콘 질화물층(50)이 하드 마스크로 사용된다. 바람직하게는, 이 단계에서 4개 각도의 주입이 이용되며, 각각의 주입량은 2.5×10¹²이다. 이것은 에피택셜층 내에 p⁺의 아치 형상 또는 그릇 형상의 패시베이션층(90)을 형성한다. 도 8을 참조하면, 실리콘 이산화물층(100)이 실리콘 질화물층(50) 상에 증착되어 트렌치(80)를 부합적으로(conformally) 채운다. 도 9를 참조하면, 이 산화물층(100)은 향후 형성될 활성 영역들, 바람직하게는 포토다이오드들 사이에 "크로스토크"를 방지하며, 도 9는 실제로 포토다이오드(110)가 이 단계에서 물리적으로 주입되지 않기 때문에 궁극적으로 주입될 위치를 도시한다. 이 주입은 당해 분야에 잘 알려져 있으므로 여기서는 설명하지 않을 것이다. 실리콘 이산화물층(100)은 트렌치(80) 내에만 남도록 선택적으로 제거된다. 이 실리콘 이산화물층(100)은 바람직하게는 화학적 기계적 폴리싱(CMP)을 사용하여 제거된다. 도 10을 참조하면, 실리콘 질화물층(50)은 바람직하게는 핫 인산의 습식 에칭을 이용하여 제거된다. 이것은 얕은 트렌치 격리의 형성을 완성한다.

도 11을 참조하면, 포토레지스트(120)의 패턴이 포토다이오드(110)가 제조될 위치 위에서 패터닝되어, 포토레지스트(120)의 에지부와 트렌치(80)의 에지부 사이에 공간(원으로 표시된 부분)이 남게 된다. 도 12를 참조하면, 복수의 각에서의 패시베이션 주입을 이용하여 바람직하게는 전체 주입량이 1×10¹³인 낮은 도즈를 트렌치된 격리 영역(130)의 표면 코너(원 내의 노출된 표면 영역)에 주입한다. 포토레지스트(120) 및 트렌치(80) 내의 실리콘 이산화물(100)이 마스크로서 사용된다. 바람직하게는, 4개 각도의 주입이 이 단계에서 이용되며, 각각의 주입량은 2.5×10¹²이다.

도 13을 참조하면, 포토레지스트(120)가 제거된 다음에, 당해 분야에 공지되 어 있는 통상의 프로세스에 의해 포토다이오드(110)의 주입과 같은 이미지 센서(10)가 완성될 것이다. 이들 단계는 잘 알려져 있으므로 여기서 상세히 설명하지 않는다.

바람직한 실시예는 낮은 도즈 농도로 2회 주입하지만, 트렌치 및 표면 주입에서 낮은 농도가 유지되는 한 이 주입은 2회보다 많이, 예컨대 3회 이상 발생할 수 있다. 이와 관련하여, 트렌치는 일부 낮은 도즈 농도로 2회 주입될 수 있고, 표면 주입은 다소 낮은 농도로 1회 이상 주입될 수 있다.

Claims (3)

1. 이미지 센서의 광감 영역들 사이의 실리콘 격리 인터페이스(silicon-isolation interface)용 패시베이션층을 형성하는 방법으로서,

   (a) 입사광에 응답하여 전하를 수집하는 복수의 이격된 향후 형성될 광감 영역들(to-be formed photosensitive regions)을 갖는 기판을 제공하는 단계와,

   (b) 상기 향후 형성될 광감 영역들 사이의 기 판 내에 트렌치를 에칭하는 단계와,

   (c) 상기 향후 형성될 광감 영역들 사이의 트렌치는 덮지 않도록 상기 향후 형성될 광감 영역들 위에 복수의 마스크를 형성하는 단계와,

   (d) 상기 트렌치를 패시베이션하기 위해 상기 이미지 센서에 제 1의 낮은 도즈(first low dose)를 주입하는 단계와,

   (e) 유전체로 상기 트렌치를 충진하여 상기 향후 형성될 광감 영역들 사이에 격리부를 형성하는 단계와,

   (f) 상기 격리 트렌치의 상기 표면 코너부에 패시베이션 주입을 할 수 있도록 상기 격리 트렌치의 표면 코너부는 덮지 않으면서 상기 향후 형성될 광감 영역들을 덮는 복수의 마스크를 형성하는 단계와,

   (g) 트렌치된 격리 영역의 상기 표면 코너부를 패시베이션하기 위해 상기 이미지 센서에 제 2의 낮은 도즈를 주입하는 단계를 포함하는

   패시베이션층 형성 방법.
2. 제 1 항에 있어서,

   상기 단계 (d)는 상기 트렌치의 바닥과 측면을 패시베이션하는 단계를 포함하는

   패시베이션층 형성 방법.
3. 제 1 항에 있어서,

   상기 유전체로서 산화물을 제공하는 단계를 더 포함하는

   패시베이션층 형성 방법.

Images