KR20070024788A - 실리콘 에피 성장을 이용한 이미지센서의 채널 스탑 영역형성 방법 - Google Patents
실리콘 에피 성장을 이용한 이미지센서의 채널 스탑 영역형성 방법 Download PDFInfo
- Publication number
- KR20070024788A KR20070024788A KR1020050080302A KR20050080302A KR20070024788A KR 20070024788 A KR20070024788 A KR 20070024788A KR 1020050080302 A KR1020050080302 A KR 1020050080302A KR 20050080302 A KR20050080302 A KR 20050080302A KR 20070024788 A KR20070024788 A KR 20070024788A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- region
- channel stop
- epitaxial growth
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 27
- 239000010703 silicon Substances 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
본 발명은 화소 영역에서 트랜치형 필드 산화막 하부에 형성되는 채널 스탑 영역의 불순물 농도를 균일하게 할 수 있는 이미지센서의 채널 스탑 영역 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 화소 영역과 주변 영역을 갖는 이미지센서의 채널 스탑 영역 형성 방법에 있어서, 실리콘 기판을 선택적으로 식각하여 복수의 트랜치를 형성하는 단계; 상기 트랜치 측벽 및 저면에 라이너를 형성하는 단계; 상기 화소 영역에서의 상기 라이너를 제거하는 단계; 및 상기 화소 영역에서의 상기 트랜치 측멱 및 저면에 채널 스탑 특성을 갖는 실리콘 에피 성장층을 형성하는 단계를 포함하는 이미지센서의 채널 스탑 영역 형성 방법을 제공한다.
포토다이오드, CMOS 이미지센서, 격리 이온주입, 필드 산화막, 라이너, 실리코 에피 성장, 패드 질화막.
Description
도 1은 종래 방식에 따른 STI 구조의 필드 산화막 형성시의 문제점을 설명하기 위한 단면도.
도 2a 내지 도 2d는 본 발명의 일실시 예에 따른 CMOS 이미지센서의 필드 산화막 형성 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 기판 201 : 버퍼 산화막
202 : 패드 질화막 203 : 트랜치
204 : 라이너 206 : 실리콘 에피 성장층
본 발명은 이미지센서 제조 방법에 관한 것으로, 특히 채널 스탑 영역 형성 시 실리콘 에피 성장 방식을 이용하는 이미지센서의 채널 스탑 영역 형성 방법에 관한 것이다.
이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자이다. 이 중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서, 전하 캐리어가 캐패시터에 저장되고 이송되는 소자인 반면, CMOS(Complementary MOS; 이하 CMOS라 함) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용한다.
이전에는 LOCOS(LOCal Oxidation of Silicon) 방식을 이용하였으나, 버즈 비크(Bird's beak)와 집적도의 증가로 인해 최근에는 필드 산화막 즉, 소자분리영역으로 STI(Shallow Trench Isolation) 구조를 이용한다.
아울러, 단위 화소간의 간섭 노이즈를 방지하기 위해 필드 산화막 하부의 기판에 필드 스탑 영역 형성을 위한 격리 이온주입을 실시하고 있다.
도 1은 종래 방식에 따른 STI 구조의 필드 산화막 형성시의 문제점을 설명하기 위한 단면도이다.
도 1은 기판(100)에 버퍼 산화막(101)과 패드 질화막(102)을 마스크로 하는 식각 공정을 통해 트랜치(103)를 형성하고, 패드 질화막(102)을 마스크로 격리 이온주입 공정(104)을 실시하여 트랜치(103)의 측벽 및 저면 하부에 채널 스탑 영역 (105)을 형성한 단면을 나타내고 있다.
채널 스탑 영역(105)은 이미지센서에서 트랜치 측벽의 다크 소스(Dark source)로부터 포토다이오드를 격리하는 중요한 역할을 한다.
하지만, 집적도의 증가에 따라 트랜치(103)의 폭 또한 감소하면서 여러 가지 문제가 발생한다. 도 1에 도시된 트랜치(103)는 그 폭이 10nm ∼ 30nm이고, 그 깊이가 400nm ∼ 1000nm이다.
그 문제점 중의 하나가 트랜치(103) 측벽에서의 불순물의 도핑 농도의 제어이다. 이를 위해 이온주입시 틸트(Tilt) 이온주입 방식을 이용하고 있으나, 이 또한 트랜치 폭의 감소에 따라 그 한계가 있다.
'X'와 같이 트랜치(103)의 측벽 및 하단의 도핑 영역으로 이어지는 패스(Path)는 포토다이오드 표면의 도핑 영역을 에피층 아래의 고농도 기판 영역으로 이어주는 역할을 하므로, 실리콘 기판의 누설전류 성분이 포토다이오드로 유입되는 것을 억제하며, 광 감응 지역(깊은 N형 불순물 영역에 이한 공핍 영역)이 효율적으로 형성되도록 한다.
그러나, 이 패스가 불순물의 도핑 농도의 불균일에 따라 도면부호 '106'과 같이 끊기는 문제가 발생한다.
따라서, 단위 화소간의 특성 차이가 다르게 나타나거나, 다크 소스를 효율적으로 관리하는 것이 어렵게 된다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 화소 영역에서 트랜치형 필드 산화막 하부에 형성되는 채널 스탑 영역의 불순물 농도를 균일하게 할 수 있는 이미지센서의 채널 스탑 영역 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 화소 영역과 주변 영역을 갖는 이미지센서의 채널 스탑 영역 형성 방법에 있어서, 실리콘 기판을 선택적으로 식각하여 복수의 트랜치를 형성하는 단계; 상기 트랜치 측벽 및 저면에 라이너를 형성하는 단계; 상기 화소 영역에서의 상기 라이너를 제거하는 단계; 및 상기 화소 영역에서의 상기 트랜치 측멱 및 저면에 채널 스탑 특성을 갖는 실리콘 에피 성장층을 형성하는 단계를 포함하는 이미지센서의 채널 스탑 영역 형성 방법을 제공한다.
이온주입에 의해 채널 스탑 영역을 형성할 경우 도핑 농도가 불균일하므로, 본 발명에서는 화소 영역의 채널 스탑 영역 형성 시 불순물 도핑을 갖도록 에피 성장 방식을 이용한다.
따라서, 균일한 도핑 농도와 채널 스탑 영역의 두께를 확보할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 2a 내지 도 2d는 본 발명의 일실시 예에 따른 CMOS 이미지센서의 필드 산화막 형성 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 채널 스탑 영역 형성 공정을 살펴본다.
도 2a에 도시된 바와 같이, P형의 기판(200)에 버퍼 산화막(201)과 패드 질화막(202)을 차례로 형성한다.
이어서, 트랜치 형성을 위한 포토레지스트 패턴(도시하지 않음)을 형성한 다음, 포토레지스트 패턴을 식각마스크로 패드 질화막(202)을 식각하여 포토레지스트 패턴의 형상이 전사된 패드 질화막(202)을 형성한다.
이어서, 포토레지스트 패턴을 제거한 다음, 포토레지스트 패턴의 형상이 전사된 패드 질화막(202)을 식각마스크로 버퍼 산화막(201)과 기판(200)을 식각하여 트랜치(203)를 형성한다.
이때, 버퍼 산화막(201)은 포토레지스트 패턴을 이용한 식각 공정에서 식각할 수도 있고, 포토레지스트 패턴의 형상이 전사된 패드 질화막(202)을 이용한 식각 공정에서 식각할 수도 있다.
트랜치(203) 형성에 따른 모서리 부분의 라운딩 및 식각 데미지의 큐어링을 위해 산화(Oxidation) 공정을 실시함으로써, 트랜치(104)의 저면 및 측벽에 산화막으로 이루어진 라이너(204)를 형성한다.
여기서, 'A'는 화소 영역을 나타내고, 'B'는 주변 영역을 나타낸다.
도 2b에 도시된 바와 같이, 주변 영역(B)을 마스킹하는 포토레지스트 패턴(205)을 형성한 다음, 화소 영역(A)에 형성된 라이너(204)를 제거한다.
이때, 화소 영역(A)의 필드 영역 이외의 영역은 패드 질화막(202)에 의해 마스킹되어 있다.
도 2c에 도시된 바와 같이, 포토레지스트 패턴(205)을 제거한다
이어서, 에피 성장 공정을 실시하여 화소 영역(A)의 트랜치 내벽 및 저면에 균일한 실리콘 에피 성장층(206)을 형성한다.
이때, P형 불순물을 도핑시킴으로써 실리콘 에피 성장층(206)이 채널 스탑 영역의 특성을 갖도록 한다.
화소 영역(A)의 액티브 영역과 주변 영역의 필드 영역은 각각 패드 질화막(202)과 라이너(204)에 의해 마스킹되어 있으므로, 실리콘을 함유하는 기판(200)이 노출된 화소 영역의 트랜치(203)에서만 실리콘 에피 성장층(206)의 성장이 이루어진다.
에피 성장의 경우 실리콘 결정 방향대로 성장이 진행되므로, 트랜치(203)의 바닥 뿐만아니라 측면 방향으로도 안정적인 두께 및 도핑 농도를 얻을 수 있다.
기판(200)이 P형이고 이와 인접하는 포토다이오드의 영역이 N형 영역이므로, 실리콘 에피 성장층(206)에는 보론(Boron)과 같은 P형 불순물을 도핑한다.
도 2d에 도시된 바와 같이, 전면에 산화막(207)을 증착하여 트랜치를 매립한다.
산화막(207)으로는 실리콘 산화막을 사용하며, 하나 또는 복수의 실리콘 산 화막을 사용할 수 있다.
이어서, CMP(Chemical Mechanical Polishing) 방식을 이용한 평탄화 공정을 실시하여 패드 질화막(202)에서 연마 정지가 이루어지도록 한다. 이때, 산화막(207)은 트랜치 내에 매립되어 평탄화된다.
이어서, 패드 질화막(202)을 제거함으로써, 트랜치 내에 매립되고 그 상부가 기판(200) 또는 버퍼 산화막(201)과 실질적으로 평탄화된 필드 산화막 형성 공정이 완료된다.
이때, 통상의 건식 또는 습식 식각 방식을 이용할 수 있으며, 습식의 경우 통상의 질화막 제거에 사용되는 인산을 사용할 수 있다.
도면에 도시되지는 않았지만, STI 구조에 의해 격리가 이루어진 액티브 영역에 CMOS 이미지센서를 이루는 포토다이오드와 트랜지스터 등을 형성한다.
전술한 본 발명은, 화소 영역의 트랜치 측면 및 저면에 실리콘 에피 성장 방싱을 이용하여 불순물을 갖는 실리콘 에피 성장층을 형성함으로써, 균일한 두께 및 도핑 농도를 갖는 채널 스탑 영역을 형성할 수 있음을 실시 예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시 예에서는 CMOS 이미지센서를 그 예로 하였으나, 이외에도 CCD 및 APS(Active Pixel Sensor)를 탑재한 모든 이미지센서에 적용이 가능하다.
상술한 본 발명은, 암전류를 감소시키고 소자 격리 특성과 균일도 및 공정의 안정성을 높임으로써,이미지센서의 수율을 높이는 효과가 있다.
Claims (6)
- 화소 영역과 주변 영역을 갖는 이미지센서의 채널 스탑 영역 형성 방법에 있어서,실리콘 기판을 선택적으로 식각하여 복수의 트랜치를 형성하는 단계;상기 트랜치 측벽 및 저면에 라이너를 형성하는 단계;상기 화소 영역에서의 상기 라이너를 제거하는 단계; 및상기 화소 영역에서의 상기 트랜치 측멱 및 저면에 채널 스탑 특성을 갖는 실리콘 에피 성장층을 형성하는 단계를 포함하는 이미지센서의 채널 스탑 영역 형성 방법.
- 제 1 항에 있어서,상기 트랜치를 형성하는 단계는,상기 실리콘 기판 상에 트랜치 형성을 위한 패드 질화막을 형성하는 단계와, 상기 패드 질화막을 식각마스크로 상기 실리콘 기판을 식각하여 상기 트랜치를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지센서의 채널 스탑 영역 형성 방법.
- 제 2 항에 있어서,상기 라이너를 제거하는 단계는,상기 주변 영역을 마스킹하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각마스크로 상기 화소 영역에서의 트랜치 저면 및 측면의 상기 라이너를 제거하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 이미지센서의 채널 스탑 영역 형성 방법.
- 제 3 항에 있어서,상기 라이너는 실리콘 산화막을 포함하는 것을 특징으로 하는 이미지센서의 채널 스탑 영역 형성 방법.
- 제 4 항에 있어서,상기 실리콘 에피 성장층을 형성하는 단계에서, 불순물을 도핑하는 것을 특징으로 하는 이미지센서의 채널 스탑 영역 형성 방법.
- 제 5 항에 있어서,상기 실리콘 에피 성장층을 형성 시,상기 화소 영역의 액티브 영역과 상기 주변 영역의 필드 영역은 각각 상기 패드 질화막과 상기 라이너(204)에 의해 마스킹되는 것을 특징으로 하는 이미지센서의 채널 스탑 영역 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080302A KR20070024788A (ko) | 2005-08-30 | 2005-08-30 | 실리콘 에피 성장을 이용한 이미지센서의 채널 스탑 영역형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080302A KR20070024788A (ko) | 2005-08-30 | 2005-08-30 | 실리콘 에피 성장을 이용한 이미지센서의 채널 스탑 영역형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070024788A true KR20070024788A (ko) | 2007-03-08 |
Family
ID=38099129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050080302A KR20070024788A (ko) | 2005-08-30 | 2005-08-30 | 실리콘 에피 성장을 이용한 이미지센서의 채널 스탑 영역형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070024788A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11664453B2 (en) | 2020-07-03 | 2023-05-30 | Samsung Electronics Co., Ltd. | Semiconductor devices and method of fabricating the same |
-
2005
- 2005-08-30 KR KR1020050080302A patent/KR20070024788A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11664453B2 (en) | 2020-07-03 | 2023-05-30 | Samsung Electronics Co., Ltd. | Semiconductor devices and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100748342B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR101177129B1 (ko) | Ｃｍｏｓ 고체 촬상 소자와 그 제조 방법, 및 ｃｍｏｓ 고체 촬상 소자의 구동 방법 | |
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US7378695B2 (en) | Solid-state image pickup device and manufacturing method thereof | |
| US20150243700A1 (en) | Semiconductor device | |
| KR101103179B1 (ko) | 고체 촬상 소자 | |
| US6849886B1 (en) | CMOS image sensor and method for manufacturing the same | |
| US20080210992A1 (en) | Cmos image sensor and method of manufacturing the same | |
| JP2002246581A (ja) | イメージセンサおよびその製造方法 | |
| JP2009088447A (ja) | 固体撮像素子およびその製造方法 | |
| KR100730469B1 (ko) | 픽셀간 크로스토크를 방지한 씨모스이미지센서 및 그의제조 방법 | |
| KR100720474B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070024788A (ko) | 실리콘 에피 성장을 이용한 이미지센서의 채널 스탑 영역형성 방법 | |
| KR20050039167A (ko) | 시모스 이미지센서 및 그 제조 방법 | |
| KR100790208B1 (ko) | 이미지센서 제조 방법 | |
| KR100654056B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100850859B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100651578B1 (ko) | 이중 패드를 이용한 이미지센서의 필드 산화막 형성 방법 | |
| KR100790287B1 (ko) | 이미지센서 제조 방법 | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100694471B1 (ko) | 광 특성을 향상시키기 위한 이미지센서 제조 방법 | |
| US8178937B2 (en) | Image sensor and method for manufacturing the same | |
| KR100601106B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20040065328A (ko) | 트렌치를 선택적 성장된 실리콘으로 매립한 시모스이미지센서 및 그 제조방법 | |
| KR20070024992A (ko) | Ｃｍｏｓ 이미지센서의 필드 산화막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |