KR20090078147A - 반도체 소자의 패턴 형성방법 - Google Patents

반도체 소자의 패턴 형성방법 Download PDF

Info

Publication number
KR20090078147A
KR20090078147A KR1020080003956A KR20080003956A KR20090078147A KR 20090078147 A KR20090078147 A KR 20090078147A KR 1020080003956 A KR1020080003956 A KR 1020080003956A KR 20080003956 A KR20080003956 A KR 20080003956A KR 20090078147 A KR20090078147 A KR 20090078147A
Authority
KR
South Korea
Prior art keywords
etching mask
pattern
forming
mask pattern
etching
Prior art date
Application number
KR1020080003956A
Other languages
English (en)
Other versions
KR100976651B1 (ko
Inventor
전성민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080003956A priority Critical patent/KR100976651B1/ko
Publication of KR20090078147A publication Critical patent/KR20090078147A/ko
Application granted granted Critical
Publication of KR100976651B1 publication Critical patent/KR100976651B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 본 발명이 이루고자 하는 기술적 과제는 반도체 기판 상에 식각 대상층, 및 반사 방지막을 형성하는 단계와, 제1 베이크 공정을 실시하는 단계와, 상기 반사 방지막 상에 제1 식각 마스크 패턴을 형성하는 단계와, 상기 제1 식각 마스크 패턴의 표면을 포함한 전체 구조 상에 보조막을 형성하는 단계와, 상기 보조막의 요(凹)부에 제2 식각 마스크 패턴을 형성하는 단계와, 상기 제1 베이크 공정과 동일한 온도범위에서 제2 베이크 공정을 실시하는 단계와, 상기 제1 및 제2 식각 마스크 패턴 사이의 상기 보조막을 제거하는 단계, 및 상기 제1 및 제2 식각 마스크 패턴을 식각 마스크로 이용하여 상기 식각 대상층을 패터닝하는 단계를 포함한다.
미세패턴, 피치, 노광, 마스크

Description

반도체 소자의 패턴 형성방법{Method for forming pattern in semiconductor device}
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 노광 장비의 해상력 이하의 피치를 갖는 미세 패턴을 형성하는 반도체 소자의 패턴 형성 방법에 관한 것이다.
반도체 소자의 제조공정 중 광을 이용하는 사진 공정에서 형성되는 패턴의 최소 피치(pitch)는 노광장치에 사용되는 노광광의 파장에 따라 결정된다. 따라서, 반도체 장치의 고집적화가 가속화되는 현 상황에서 더욱 작은 피치의 패턴을 형성하기 위해서는 현재 사용되는 광보다 파장이 짧은 광을 사용해야 한다. 이를 위해 엑스 선(X-ray)나 전자빔(E-beam)을 사용하는 것이 바람직하겠으나, 기술적인 문제와 생산성 등에 의해 아직은 실험실 수준에 머무르고 있는 실정이다. 이에, 이중 노광 식각 기술(Double Exposure and Etch Technology : DEET)이 제안되었다.
도 1a 내지 도 1c는 이중 노광 식각 기술을 설명하기 위한 단면도로, 도 1a 에 도시하는 바와 같이 식각 대상층(11)을 갖는 반도체 기판(10)상에 제 1 포토레지스트(PR1)를 도포하고 노광 및 현상 공정으로 제 1 포토레지스트(PR1)를 패터닝한 후, 패터닝된 제 1 포토레지스트(PR1)를 마스크로 식각 대상층(11)을 식각한다. 식각된 식각 대상층(11)의 라인 폭은 150nm이고, 스페이스 폭은 50nm이다.
이어, 제 1 포토레지스트(PR1)를 제거하고 전체 구조물상에 제 2 포토레지스트(PR2)를 도포한 후, 도 1b에 도시하는 바와 같이 식각 대상층(11)의 일부분이 노출되도록 노광 및 현상 공정으로 상기 제 2 포토레지스트(PR2)를 패터닝한다.
이후, 도 1c에 도시하는 바와 같이 패터닝된 제 2 포토레지스트(PR2)를 마스크로 식각 대상층(11)을 재식각하여 라인 및 스페이스 폭이 50nm인 최종 패턴을 형성한 후, 상기 제 2 포토레지스트(PR2)를 제거한다.
전술한 이중 노광 식각 기술에서 제 2 포토레지스트(PR2) 노광 공정시 중첩 정확도(overlay accuracy)는 최종 패턴의 CD(Critical Dimension) 변이(variation)로 직결되게 된다. 실제로 노광 장비의 중첩 정확도는 10nm 이하로 제어하기가 어려워 최종 패턴의 CD 변이를 줄이기 어려운 실정이며, 이중 노광에 따른 회로 분리에 의해 OPC(Optical Proximity Correction) 제어에도 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 미세 패턴 형성 공정시 노광 공정을 이용한 포토 레지스트 패턴을 이용하여 제1 식각 마스크 패턴들을 형성하고 제1 식각 마스크 패턴들의 측벽에 일정 두께의 보조막을 형성한 후, 보조막을 포함한 제1 식각 마스크 패턴들 사이의 공간에 제2 식각 마스크 패턴들을 형성하여 제1 및 제2 식각 마스크 패턴을 이용하여 미세 패턴을 형성하는 반도체 소자의 패턴 형성방법을 제공하는 데 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 기판 상에 식각 대상층, 및 반사 방지막을 형성하는 단계와, 제1 베이크 공정을 실시하는 단계와, 상기 반사 방지막 상에 제1 식각 마스크 패턴을 형성하는 단계와, 상기 제1 식각 마스크 패턴의 표면을 포함한 전체 구조 상에 보조막을 형성하는 단계와, 상기 보조막의 요(凹)부에 제2 식각 마스크 패턴을 형성하는 단계와, 상기 제1 베이크 공정과 동일한 온도범위에서 제2 베이크 공정을 실시하는 단계와, 상기 제1 및 제2 식각 마스크 패턴 사이의 상기 보조막을 제거하는 단계, 및 상기 제1 및 제2 식각 마스크 패턴을 식각 마스크로 이용하여 상기 식각 대상층을 패터닝하는 단계를 포함한다.
상기 제1 베이크 공정은 150 내지 300℃ 범위내에서 45초 내지 120초 내지 실시한 후, 20℃ 내지 30℃의 플레이트에서 45초 내지 120초 식혀준다.
상기 식각 대상층은 SOC막으로 형성한다.
상기 제1 식각 마스크 패턴 및 상기 제2 식각 마스크 패턴은 MFHM(Si를 함유한 BARC)막으로 형성한다.
제1 식각 마스크 패턴을 형성하는 단계에서 상기 제1 식각 마스크 패턴의 피치는 후속 형성되는 상기 제1 식각 마스크 패턴 및 상기 제2 식각 마스크 패턴의 피치보다 두배 크다.
본 발명의 실시예에 따르면, 반도체 소자의 미세 패턴 형성 공정시 노광 공정을 이용한 포토 레지스트 패턴을 이용하여 제1 식각 마스크 패턴들을 형성하고 제1 식각 마스크 패턴들의 측벽에 일정 두께의 보조막을 형성한 후, 보조막을 포함한 제1 식각 마스크 패턴들 사이의 공간에 제2 식각 마스크 패턴들을 형성하여 제1 및 제2 식각 마스크 패턴을 이용하여 미세 패턴을 형성함으로써 노광 장비의 해상력 이하의 피치(1/2)를 갖는 미세 패턴을 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상 의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 2a 내지 도 2f는 본 발명의 제1 실시 예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(100) 상에 식각 대상층(101), 제1 식각 마스크막(102), 반사 방지막(103), 및 포토 레지스트 패턴(104)을 형성한다. 이때 포토 레지스트 패턴(104)의 피치(A)는 최종적으로 형성하려는 패턴의 피치보다 2배 넓게 형성할 수 있다.
식각 대상층(101)은 SOC막(spin on carbon)으로 형성하는 것이 바람직하다. 식각 대상층(101)은 1000Å 내지 3000Å의 두께로 형성하는 것이 바람직하다. 식각 대상층(101)을 형성한 후, 150℃ 내지 300℃의 베이크 공정을 45초 내지 120초 내지 실시한 후, 20℃ 내지 30℃의 플레이트에서 45초 내지 120초 식혀주는 것이 바람직하다.
제1 식각 마스크막(102)은 MFHM(Si를 함유한 BARC)막으로 형성하는 것이 바람직하다. MFHM막은 Si를 함유하고 있어 후속 식각 공정시 SOC막으로 형성된 식각 대상층(101)과 식각률 차이가 발생하게 된다. 또한 MFHM막 투명하여 포토 레지스트 패턴(104) 형성 공정시 패턴 정렬을 위한 별도의 키오픈 공정이 생략된다.
제1 식각 마스크막(102)은 200Å 내지 1000Å의 두께로 형성하는 것이 바람직하다. 제1 식각 마스크막(102)을 형성한 후, 150℃ 내지 300℃의 베이크 공정을 45초 내지 120초 내지 실시한 후, 20℃ 내지 30℃의 플레이트에서 45초 내지 120초 식혀주는 것이 바람직하다.
반사 방지막(103)은 200Å 내지 1000Å의 두께로 형성하는 것이 바람직하다. 반사 방지막(103)을 형성한 후, 베이크 공정을 45초 내지 120초 내지 실시한 후, 20℃ 내지 30℃의 플레이트에서 45초 내지 120초 식혀주는 것이 바람직하다. 이때 베이크 공정시 온도는 후속 형성되는 제2 식각 마스크 패턴을 형성한 후 실시하는 베이크 공정과 동일한 온도에서 실시하는 것이 바람직하다. 이는 일반적으로 반사 방지막은 210℃의 온도 범위에서 베이크 공정을 실시하고, 후속 형성되는 제2 식각 마스크 패턴은 240℃의 온도 범위에서 베이크 공정을 실시한다. 이로 인하여 반사 방지막(103)은 높은 온도의 영향으로 반사 방지막의 성분들이 디가싱(degasing)되어 식각 대상층(101) 및 제1 식각 마스크막(102)과 반응하여 하부 손상을 유발할 수 있다. 이를 방지하기 위하여 후속 형성되는 제2 식각 마스크 패턴의 베이크 공정과 동일한 온도에서 베이크 공정을 실시하여 미리 디가싱(제거)시킨다. 이때 베이크 공정의 온도는 150 내지 300℃ 범위내에서 실시하며, 바람직하게는 240℃에서 실시하는 것이 바람직하다.
도 2b를 참조하면, 포토 레지스트 패턴(104)을 이용한 식각 공정을 실시하여 반사 방지막(103), 및 제1 식각 마스크막(102)을 패터닝하여 제1 식각 마스크 패턴(105)을 형성한다.
도 2c를 참조하면, 제1 식각 마스크 패턴(105)을 포함한 식각 대상층(101) 전체 구조 상에 보조막(106)을 형성한다. 더욱 자세하게는 제1 식각 마스크 패턴(105)의 측벽 및 상부를 따라 형성하되, 제1 식각 마스크 패턴(105)들 사이의 공 간이 제1 식각 마스크 패턴(105)의 피치만큼 존재하도록 형성하는 것이 바람직하다.
도 2d를 참조하면, 보조막(106)을 포함한 전체 구조 상에 제2 식각 마스크 물질을 증착한 후, 식각 공정을 진행하여 식각 마스크 물질이 보조막(106)의 요(凹)부에 잔류하도록 하여 제2 식각 마스크 패턴(107)을 형성한다. 제2 식각 마스크 패턴(107)은 MFHM(Si를 함유한 BARC)막으로 형성하는 것이 바람직하다. 이 후, 베이킹 공정을 실시하여 막질을 향상시킨다. 이때 베이킹 공정은 반사 방지막(103)을 형성한 후 실시하는 베이킹 공정과 온도를 동일하게 하여 실시하는 것이 바람직하다.
도 2e를 참조하면, 식각 공정을 실시하여 노출되는 보조막을 제거하여 제1 식각 마스크 패턴(105) 및 제2 식각 마스크 패턴(107)이 노출된다. 이때 제2 식각 마스크 패턴(107)의 하부에는 보조막(106)이 잔류한다. 제2 식각 마스크 패턴(107)의 상부는 하부보다 좁은 사다리꼴로 형성된다.
이때 제1 식각 마스크 패턴(105) 및 제2 식각 마스크 패턴(107)의 피치(B)는 도 2a에 도시된 포토 레지스트 패턴(104)의 피치의 1/2가 된다.
도 2f를 참조하면, 제1 식각 마스크 패턴(105) 및 제2 식각 마스크 패턴(107)을 이용한 식각 공정을 실시하여 식각 대상층을 패터닝하여 미세 패턴(101)을 형성한다.
도 1a 내지 도 1c는 이중 노광 식각 기술을 설명하기 위한 단면도이다.
도 2a 내지 도 2f는 본 발명의 제1 실시 예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 101 : 식각 대상층
102 : 제1 식각마스크막 103 : 반사 방지막
104 : 포토 레지스트 패턴 105 : 제1 식각 마스크 패턴
106 : 보조막 107 : 제2 식각 마스크 패턴

Claims (8)

  1. 반도체 기판 상에 식각 대상층, 및 반사 방지막을 형성하는 단계;
    제1 베이크 공정을 실시하는 단계;
    상기 반사 방지막 상에 제1 식각 마스크 패턴을 형성하는 단계;
    상기 제1 식각 마스크 패턴의 표면을 포함한 전체 구조 상에 보조막을 형성하는 단계;
    상기 보조막의 요(凹)부에 제2 식각 마스크 패턴을 형성하는 단계;
    상기 제1 베이크 공정과 동일한 온도범위에서 제2 베이크 공정을 실시하는 단계;
    상기 제1 및 제2 식각 마스크 패턴 사이의 상기 보조막을 제거하는 단계; 및
    상기 제1 및 제2 식각 마스크 패턴을 식각 마스크로 이용하여 상기 식각 대상층을 패터닝하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
  2. 반도체 기판 상에 식각 대상층, 및 반사 방지막을 형성하는 단계;
    상기 반사 방지막의 성분을 제거시키기 위하여 제1 베이크 공정을 실시하는 단계;
    상기 반사 방지막 상에 제1 식각 마스크 패턴을 형성하는 단계;
    상기 제1 식각 마스크 패턴의 표면을 포함한 전체 구조 상에 보조막을 형성 하는 단계;
    상기 보조막의 요(凹)부에 제2 식각 마스크 패턴을 형성하는 단계;
    상기 제1 및 제2 식각 마스크 패턴 사이의 상기 보조막을 제거하는 단계; 및
    상기 제1 및 제2 식각 마스크 패턴을 식각 마스크로 이용하여 상기 식각 대상층을 패터닝하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 베이크 공정은 150 내지 300℃ 범위내에서 45초 내지 120초 내지 실시한 후, 20℃ 내지 30℃의 플레이트에서 45초 내지 120초 식혀주는 반도체 소자의 패턴 형성 방법.
  4. 제 2 항에 있어서,
    상기 제2 식각 마스크 패턴을 형성한 후, 상기 제2 식각 마스크 패턴의 막질을 향상시키기 위하여 제2 베이크 공정을 실시하는 단계를 더 포함하는 반도체 소자의 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 제1 베이크 공정은 상기 제2 베이크 공정과 동일한 온도 조건에서 실시하는 반도체 소자의 패턴 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 식각 대상층은 SOC막으로 형성하는 반도체 소자의 패턴 형성 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 식각 마스크 패턴 및 상기 제2 식각 마스크 패턴은 MFHM(Si를 함유한 BARC)막으로 형성하는 반도체 소자의 패턴 형성 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    제1 식각 마스크 패턴을 형성하는 단계에서 상기 제1 식각 마스크 패턴의 피치는 후속 형성되는 상기 제1 식각 마스크 패턴 및 상기 제2 식각 마스크 패턴의 피치보다 두배 큰 반도체 소자의 패턴 형성 방법.
KR1020080003956A 2008-01-14 2008-01-14 반도체 소자의 패턴 형성방법 KR100976651B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080003956A KR100976651B1 (ko) 2008-01-14 2008-01-14 반도체 소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080003956A KR100976651B1 (ko) 2008-01-14 2008-01-14 반도체 소자의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20090078147A true KR20090078147A (ko) 2009-07-17
KR100976651B1 KR100976651B1 (ko) 2010-08-18

Family

ID=41336328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003956A KR100976651B1 (ko) 2008-01-14 2008-01-14 반도체 소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100976651B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230057676A (ko) 2021-10-22 2023-05-02 오재동 싸이클론 에어이젝터 청소기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494147B1 (ko) * 2002-10-08 2005-06-13 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR100488221B1 (ko) * 2003-09-08 2005-05-10 주식회사 파이버프로 광섬유 브래그 격자 센서 시스템
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
KR100835486B1 (ko) * 2006-05-09 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230057676A (ko) 2021-10-22 2023-05-02 오재동 싸이클론 에어이젝터 청소기

Also Published As

Publication number Publication date
KR100976651B1 (ko) 2010-08-18

Similar Documents

Publication Publication Date Title
JPH0521310A (ja) 微細パタン形成方法
US9586343B2 (en) Method for producing nanoimprint mold
US8409456B2 (en) Planarization method for high wafer topography
KR100933854B1 (ko) 반도체 소자의 패턴 형성방법
KR100976651B1 (ko) 반도체 소자의 패턴 형성방법
KR100932326B1 (ko) 반도체 소자의 패턴 형성방법
KR20090001078A (ko) 반도체 소자의 얼라인먼트 키 형성 방법
JPH08297357A (ja) エッジ強調型位相シフトマスクの製造方法
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
US8389402B2 (en) Method for via formation in a semiconductor device
KR100909138B1 (ko) 반도체 소자의 금속패턴 형성방법
KR20080099994A (ko) 반도체 소자의 하드 마스크 패턴 형성방법
KR100870326B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
KR100989481B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH04291345A (ja) パターン形成方法
KR20110136247A (ko) 포토마스크 제조 방법
KR100827520B1 (ko) 반도체 소자의 제조 방법
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
KR20100026732A (ko) 반도체 소자의 제조 방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR100871751B1 (ko) 이중 패터닝을 이용한 미세 패턴 형성방법
JPH06282065A (ja) エッジ強調型位相シフトマスクの製造方法
KR20070068909A (ko) 역 포토레지스트 패턴을 이용한 포토 마스크의 제조방법
JP2008191601A (ja) ポリイミドのパターン形成方法
KR20100076331A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee