KR20090066917A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20090066917A
KR20090066917A KR1020070134662A KR20070134662A KR20090066917A KR 20090066917 A KR20090066917 A KR 20090066917A KR 1020070134662 A KR1020070134662 A KR 1020070134662A KR 20070134662 A KR20070134662 A KR 20070134662A KR 20090066917 A KR20090066917 A KR 20090066917A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
conductive material
semiconductor
type package
Prior art date
Application number
KR1020070134662A
Other languages
English (en)
Inventor
김승지
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070134662A priority Critical patent/KR20090066917A/ko
Publication of KR20090066917A publication Critical patent/KR20090066917A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 스택 패키지는, 전기적인 연결을 위한 재배선의 일측 단부를 포함하는 다수의 관통홀을 구비한 반도체 칩; 상기 반도체 칩 상에 배치되고, 상기 반도체 칩의 관통홀 내에 삽입됨과 아울러 상기 반도체 칩의 하부로 돌출되도록 연장된 아웃터리드를 구비한 TSOP 타입 패키지; 및 상기 반도체 칩의 관통홀 내에 매립되어 상기 TSOP 타입 패키지의 아웃터리드와 상기 반도체 칩의 재배선 간을 전기적으로 연결시키는 전도성 물질을 포함한다.

Description

스택 패키지{Stack package}
본 발명은 스택 패키지에 관한 것으로서, 보다 상세하게는, 불량이 발생한 반도체 칩 또는 반도체 패키지를 쉽게 교체할 수 있고, 전체 높이를 낮출 수 있는 스택 패키지에 관한 것이다.
반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택 패키지(Stack package)에 대한 다양한 기술들이 개발되고 있다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 패키지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
스택 패키지는 제조 기술에 따라 개별 반도체 칩을 스택한 후, 한번에 스택된 반도체 칩들을 패키징해주는 방법과, 패키징된 개별 반도체 칩들을 스택하여 형성하는 방법으로 분류할 수 있다. 상기 스택 패키지들은 스택된 다수의 반도체 칩 들 또는 패키지들 간에 형성된 금속 와이어, 범프 또는 관통 실리콘 비아 등을 통하여 전기적으로 연결된다.
그러나, 상기 개별 반도체 칩들을 스택하여 형성하는 스택 패키지는 상기 반도체 칩들을 스택하는 여러 공정이 진행되는 동안 하나의 반도체 칩에 불량이 발생하더라도 상기 반도체 칩들을 다시 분리하여 사용하기가 사실상 불가능하다. 그리고, 공정 중 발생하는 열적 스트레스에 의해 반도체 칩 및 전기적인 연결 부분에 손상이 발생하여 반도체 칩이 오동작하는 경우가 발생한다.
또한, 상기 개별 패키지들을 스택하여 형성하는 스택 패키지는 각 패키지들이 몰딩되어 일정한 높이로 형성되어 있어 전체 스택 패키지의 높이가 높아진다.
본 발명은 불량이 발생한 반도체 칩 또는 반도체 패키지를 쉽게 교체할 수 있고, 전체 높이를 낮출 수 있는 스택 패키지를 제공한다.
본 발명의 일 실시예에 따른 스택 패키지는, 전기적인 연결을 위한 재배선의 일측 단부를 포함하는 다수의 관통홀을 구비한 반도체 칩; 상기 반도체 칩 상에 배치되고, 상기 반도체 칩의 관통홀 내에 삽입됨과 아울러 상기 반도체 칩의 하부로 돌출되도록 연장된 아웃터리드를 구비한 TSOP 타입 패키지; 및 상기 반도체 칩의 관통홀 내에 매립되어 상기 TSOP 타입 패키지의 아웃터리드와 상기 반도체 칩의 재배선 간을 전기적으로 연결시키는 전도성 물질을 포함한다.
상기 반도체 칩의 상면에 상기 아웃터리드를 포함한 TSOP 타입 패키지를 봉지하도록 형성된 몰딩부를 더 포함한다.
상기 전도성 물질은 전도성 폴리머 또는 솔더로 이루어진다.
상기 TSOP 타입 패키지와 상기 반도체 칩 간에 개재된 접착제를 더 포함한다.
또한, 본 발명의 다른 실시예에 따른 스택 패키지는, 전기적인 연결을 위한 재배선의 일측 단부를 포함하는 다수의 관통홀을 구비한 반도체 칩; 상기 반도체 칩 상에 배치되는 외부접속단자를 구비한 BGA 타입 패키지; 및 상기 반도체 칩의 관통홀 내에 매립되어 상기 BGA 타입 패키지의 외부접속단자와 상기 반도체 칩의 재배선 간을 전기적으로 연결시키는 전도성 물질을 포함한다.
상기 반도체 칩의 상면에 상기 외부접속단자를 구비한 BGA 타입 패키지를 봉지하도록 형성된 몰딩부를 더 포함한다.
상기 전도성 물질은 전도성 폴리머 또는 솔더로 이루어진다.
본 발명은 아웃터리드를 구비한 TSOP 타입의 반도체 패키지 또는 BGA 패키지를 내부에 전도성 물질이 매립된 관통홀을 구비하는 반도체 칩 상에 상기 전도성 물질과 전기적으로 연결되도록 스택하여 스택패키지를 형성함으로써 스택 패키지에 불량이 발생할 경우, 간단한 방법으로 불량이 발생한 반도체 칩 또는 반도체 패키지를 교체할 수 있다.
또한, 하부에 배치되는 반도체 칩이 외부로 노출되어 있어 열방출이 용이하 며, 전체 패키지의 높이를 낮출 수 있다.
본 발명은 전도성 물질이 매립된 관통홀을 구비하는 반도체 칩 상에 TSOP 타입의 반도체 패키지 또는 BGA 타입 반도체 패키지를 스택하여 스택 패키지를 형성한다.
자세하게, 본 발명은 전도성 물질이 매립된 다수의 관통홀을 구비하는 반도체 칩 상에 아웃터리드를 구비한 TSOP 타입의 반도체 패키지를 상기 아웃터리드가 상기 관통홀 내부에 삽입되어 상기 반도체 칩과 전기적으로 연결되도록 스택 패키지를 형성한다.
또한, 본 발명은 전도성 물질이 매립된 다수의 관통홀을 구비하는 반도체 칩 상에 외부접속단자를 구비한 BGA 타입 반도체 패키지를 상기 외부접속단자가 상기 전도성 물질과 전기적으로 연결되도록 스택 패키지를 형성한다.
따라서, 반도체 칩과 반도체 패키지를 결합하여 스택 패키지를 형성함으로써 상기 스택 패키지에 불량이 발생할 경우, 간단한 방법으로 불량이 발생한 반도체 칩 또는 반도체 패키지를 교체할 수 있다.
또한, 하부에 배치되는 반도체 칩이 외부로 노출되어 있어 열방출이 용이하며, 스택 패키지의 높이를 낮출 수 있다.
이하에서는, 본 발명의 실시예에 따른 스택 패키지를 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지를 도시한 도면이다.
도시된 바와 같이, 본 발명에 따른 스택 패키지는 전도성 물질(104)이 매립된 다수의 관통홀(T)을 구비한 제1반도체 칩(100) 상에 TSOP 타입의 반도체 패키지(110)가 스택되어 이루어진다.
상기 제1반도체 칩(100)은 상면에 다수의 본딩 패드(102)가 구비되며, 다수의 관통홀(T)을 포함하여 이루어진다.
상기 관통홀(T)은 상기 본딩 패드(102)를 관통하도록 형성되거나 상기 본딩 패드(102)와 전기적으로 연결된 재배선(미도시) 부분에 형성된다. 상기 관통홀(T)은 측벽에 상기 본딩 패드(102) 또는 상기 재배선(미도시)의 일측 단부가 노출되도록 형성되어 상기 본딩 패드(102) 또는 상기 재배선(미도시)의 일측 단부는 상기 관통홀(T) 내에 매립되는 전도성 물질(104)과 전기적인으로 연결된다.
상기 관통홀(T) 내에 매립되는 전도성 물질(104)은 도전성 폴리머 또는 솔더로 이루어진다.
상기 TSOP 타입 반도체 패키지(110)는 상기 제1반도체 칩(100)의 상부에 배치되며, 제2반도체 칩(112), 인너리드(124) 및 아웃터리드(126)로 구획되고 내부에 패들(122)이 형성된 리드프레임, 상기 인너리드(124)와 제2반도체 칩(112) 간을 연결하는 금속와이어(114) 및 제1봉지부(116)를 포함하여 구성된다.
상기 제2반도체 칩(112)은 상기 패들(122) 상에 부착되며, 상기 제1봉지부(116)는 상기 제2반도체 칩(112)과 금속와이어(114) 및 패들(122)을 포함하여 상기 리드프레임의 아웃터리드(126)가 외측으로 인출되도록 패키지를 구성하는 공간적 영역에 형성된다.
상기 아웃터리드(126)는 상기 제1반도체 칩(100)에 구비된 관통홀(T)과 대응하는 부분이 구부려져 있고, 상기 구부려져 하부로 향하고 있는 상기 아웃터리드(126) 부분은 상기 관통홀(T) 내에 삽입되며, 상기 삽입된 아웃터리드(126)는 상기 제1반도체 칩(100)의 하부로 돌출되도록 연장된다.
상기 관통홀(T) 내에 삽입된 상기 TSOP 타입 반도체 패키지(110)의 아웃터리드(126)와 상기 제1반도체 칩(100)은 상기 관통홀(T) 내에 매립된 도전성 폴리머 또는 솔더로 이루어진 전도성 물질(104)을 매개로 전기적으로 연결된다.
상기 제1반도체 칩(100)의 상면에는 상기 아웃터리드(126)를 포함한 TSOP 타입 반도체 패키지(110)를 감싸도록 제2봉지부(130)가 형성되며, 상기 제1반도체 칩(100)의 하부로 돌출된 아웃터리드(126) 부분은 포밍(Forming)된다.
한편, 본 발명은 반도체 칩 상에 BGA 패키지를 스택하여 반도체 칩과 반도체 패키지를 결합한 스택 패키지를 형성할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 도면이다.
도시된 바와 같이, 스택 패키지는 전도성 물질(204)이 매립된 다수의 관통홀(T)을 구비한 제1반도체 칩(200) 상에 BGA(Ball grid array) 타입의 반도체 패키지(210)가 스택되어 이루어진다.
상기 제1반도체 칩(200)은 상면에 다수의 본딩 패드(202)가 구비되며, 상기 관통홀(T), 상기 관통홀(T) 내에 매립된 전도성 물질(204) 및 상기 본딩 패드(202)와 상기 전도성 물질(204) 간의 전기적인 연결은 상술한 본 발명의 일실시예와 동일하다.
상기 BGA 타입 반도체 패키지(210)는 상기 제1반도체 칩(200)의 상부에 배치되며, 기판(240), 상기 기판(240) 상에 부착된 제2반도체 칩(212), 상기 기판(240)과 제2반도체 칩(212) 간을 연결하는 금속와이어(214), 제1외부접속단자(242) 및 제1봉지부(216)를 포함하여 구성된다.
상기 BGA 타입 반도체 패키지(210)는 상기 제1반도체 칩(200) 상에 상기 제1외부접속단자(242)가 상기 관통홀(T) 내에 매립된 전도성 물질(204)가 전기적으로 연결되도록 스택된다.
상기 제1반도체 칩(200)의 상면에는 상기 BGA 타입 반도체 패키지(210)를 감싸도록 제2봉지부(230)가 형성되며, 상기 제1반도체 칩(200)의 하부에는 제2외부접속단자(250)가 부착된다.
이상에서와 같이, 본 발명은 다수의 관통홀이 구비된 반도체 칩 상에 TSOP 타입의 반도체 패키지 또는 BGA 타입 반도체 패키지를 스택하여 스택 패키지를 형성함으로써 상기 스택 패키지에 불량이 발생할 경우, 간단한 방법으로 불량이 발생한 반도체 칩 또는 반도체 패키지를 교체할 수 있다.
또한, 하부에 배치되는 반도체 칩이 외부로 노출되어 있어 열방출이 용이하며, 패키지의 높이를 낮출 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지를 도시한 도면.
도 2는 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 도면.

Claims (7)

  1. 전기적인 연결을 위한 재배선의 일측 단부를 포함하는 다수의 관통홀을 구비한 반도체 칩;
    상기 반도체 칩 상에 배치되고, 상기 반도체 칩의 관통홀 내에 삽입됨과 아울러 상기 반도체 칩의 하부로 돌출되도록 연장된 아웃터리드를 구비한 TSOP 타입 패키지; 및
    상기 반도체 칩의 관통홀 내에 매립되어 상기 TSOP 타입 패키지의 아웃터리드와 상기 반도체 칩의 재배선 간을 전기적으로 연결시키는 전도성 물질;을
    포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 칩의 상면에 상기 아웃터리드를 포함한 TSOP 타입 패키지를 봉지하도록 형성된 몰딩부를 더 포함하는 것을 특징으로 하는 스택 패키지.
  3. 제 1 항에 있어서,
    상기 전도성 물질은 전도성 폴리머 또는 솔더로 이루어진 것을 특징으로 하는 스택 패키지.
  4. 제 1 항에 있어서,
    상기 TSOP 타입 패키지와 상기 반도체 칩 간에 개재된 접착제를 더 포함하는 것을 특징으로 하는 스택 패키지.
  5. 전기적인 연결을 위한 재배선의 일측 단부를 포함하는 다수의 관통홀을 구비한 반도체 칩;
    상기 반도체 칩 상에 배치되는 외부접속단자를 구비한 BGA 타입 패키지; 및
    상기 반도체 칩의 관통홀 내에 매립되어 상기 BGA 타입 패키지의 외부접속단자와 상기 반도체 칩의 재배선 간을 전기적으로 연결시키는 전도성 물질;을
    포함하는 것을 특징으로 하는 스택 패키지.
  6. 제 5 항에 있어서,
    상기 반도체 칩의 상면에 상기 외부접속단자를 구비한 BGA 타입 패키지를 봉지하도록 형성된 몰딩부를 더 포함하는 것을 특징으로 하는 스택 패키지.
  7. 제 5 항에 있어서,
    상기 전도성 물질은 전도성 폴리머 또는 솔더로 이루어진 것을 특징으로 하는 스택 패키지.
KR1020070134662A 2007-12-20 2007-12-20 스택 패키지 KR20090066917A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134662A KR20090066917A (ko) 2007-12-20 2007-12-20 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134662A KR20090066917A (ko) 2007-12-20 2007-12-20 스택 패키지

Publications (1)

Publication Number Publication Date
KR20090066917A true KR20090066917A (ko) 2009-06-24

Family

ID=40994855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134662A KR20090066917A (ko) 2007-12-20 2007-12-20 스택 패키지

Country Status (1)

Country Link
KR (1) KR20090066917A (ko)

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
US6414391B1 (en) Module assembly for stacked BGA packages with a common bus bar in the assembly
US8004079B2 (en) Chip package structure and manufacturing method thereof
KR101070913B1 (ko) 반도체 칩 적층 패키지
US7339278B2 (en) Cavity chip package
KR101454883B1 (ko) 적층된 집적회로 패키지 인 패키지 시스템
US7495321B2 (en) Leaded stacked packages having elevated die paddle
KR102170197B1 (ko) 패키지 온 패키지 구조들
US20070210433A1 (en) Integrated device having a plurality of chip arrangements and method for producing the same
US7667308B2 (en) Leaded stacked packages having integrated upper lead
KR101219086B1 (ko) 패키지 모듈
KR101013558B1 (ko) 인터포저 및 이를 이용한 반도체 패키지
KR20090022771A (ko) 스택 패키지
KR100950759B1 (ko) 스택 패키지
KR20090096181A (ko) 스택 패키지
KR20090066917A (ko) 스택 패키지
KR20080084075A (ko) 적층 반도체 패키지
KR20090077580A (ko) 멀티 칩 패키지
KR20060133800A (ko) 칩 스택 패키지
KR20090052524A (ko) 스택 패키지
KR20090096185A (ko) 스택 패키지
KR20090093404A (ko) 스택 패키지
KR20080074662A (ko) 스택 패키지
KR20100098893A (ko) 반도체 패키지
KR20120006769A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid