KR20090093404A - 스택 패키지 - Google Patents

스택 패키지

Info

Publication number
KR20090093404A
KR20090093404A KR1020080018907A KR20080018907A KR20090093404A KR 20090093404 A KR20090093404 A KR 20090093404A KR 1020080018907 A KR1020080018907 A KR 1020080018907A KR 20080018907 A KR20080018907 A KR 20080018907A KR 20090093404 A KR20090093404 A KR 20090093404A
Authority
KR
South Korea
Prior art keywords
stacked
semiconductor
stack package
package
semiconductor packages
Prior art date
Application number
KR1020080018907A
Other languages
English (en)
Inventor
남종현
조일환
박명근
조철호
도은혜
김기영
이웅선
김지은
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080018907A priority Critical patent/KR20090093404A/ko
Publication of KR20090093404A publication Critical patent/KR20090093404A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 스택 패키지는, 스택된 다수의 반도체 패키지; 및 상기 스택된 반도체 패키지들이 전기적으로 연결되도록 상기 스택된 반도체 패키지들을 관통하여 배치된 연결부를 포함한다.

Description

스택 패키지{Stack package}
본 발명은 스택 패키지에 관한 것으로서, 보다 상세하게는, 제조 비용 및 전체 크기를 줄일 수 있는 스택 패키지에 관한 것이다.
반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택 패키지(Stack package)에 대한 다양한 기술들이 개발되고 있다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 패키지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
상기 스택 패키지는 제조 기술에 따라 개별 반도체 칩을 스택한 후, 한번에 스택된 반도체 칩들을 패키징해주는 방법과, 패키징된 개별 반도체 패키지들을 스택하여 형성하는 방법으로 분류할 수 있다.
상기 스택 패키지들은 스택된 다수의 반도체 칩들 또는 반도체 패키지들 간에 형성된 금속 와이어, 범프 또는 관통 실리콘 비아 등을 통하여 전기적으로 연결된다.
한편, 상기 스택 패키지 중 다수의 반도체 패키지들을 스택하여 형성하는 종래 스택 패키지는 상기 스택되는 반도체 패키지들 간에 높은 높이를 갖는 범프 또는 금속 핀(Pin)을 이용하여 전기적 및 물리적으로 연결한다.
그러나, 상기 금속 핀을 이용하여 형성된 스택 패키지는 스택되는 반도체 패키지들 간의 전기적인 연결을 위하여 별도의 기판을 필요로 하고, 상기 기판에 금속 핀을 위치시키기 위하여 여분의 기판 면적이 필요하며, 상기 기판과 상기 반도체 패키지들 간을 연결하기 위하여 솔더볼과 같은 외부접속단자가 필요하다.
따라서, 상기 금속 핀의 사용 및 상기 금속 핀의 외부 노출로 높이를 포함한 전체 스택 패키지의 크기가 증가하고, 외부 충격에 의해 패키지가 데미지를 받을 수 있으며, 스택 패키지의 제조 비용이 증가한다.
본 발명은 제조 비용 및 전체 크기를 줄이 수 있는 스택 패키지를 제공한다.
본 발명에 따른 스택 패키지는, 스택된 다수의 반도체 패키지; 및 상기 스택된 반도체 패키지들이 전기적으로 연결되도록 상기 스택된 반도체 패키지들을 관통하여 배치된 연결부를 포함한다.
상기 반도체 패키지들 간에 개재된 충진재를 더 포함한다.
상기 최하부에 배치되는 반도체 패키지의 하면에 부착된 외부접속단자를 더 포함한다.
상기 연결부는 일체형의 금속 핀(Pin)으로 이루어진다.
상기 스택된 최상부 반도체 칩 상에 상기 연결부를 덮도록 형성된 캡핑막을 더 포함한다.
본 발명은 반도체 패키지를 이용한 스택 패키지의 형성시, 각 스택되는 반도체 패키지들 사이를 상기 스택된 반도체 패키지를 관통하는 금속 핀을 이용하여 전기적인 연결을 형성함으로써 전체 스택 패키지의 높이 및 크기를 줄일 수 있다.
또한, 전기적인 연결을 위한 금속 핀이 스택 패키지의 내부에 형성됨으로써 상기 금속 핀을 감싸는 절연막을 형성할 필요가 없고 외부 충격에 대하여 상기 금속 핀이 받는 데미지를 효과적으로 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지를 도시한 도면.
도 2는 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 도면.
본 발명은 기판 및 상기 기판과 반도체 패키지들 간을 연결하는 별도의 수단 없이 다수의 반도체 패키지들이 스택되고, 상기 스택되는 반도체 패키지들의 내부를 관통하는 금속 핀을 이용하여 상기 스택되는 반도체 패키지들을 전기적으로 연결하는 형태로 스택 패키지를 구성한다.
따라서, 스택 패키지를 형성하기 위한 기판 및 상기 반도체 패키지와 기판을 연결하는 솔더볼과 같은 연결 수단이 필요 없으며, 상기 금속 핀이 배치되는 별도의 공간이 필요 없어 전체 스택 패키지의 높이 및 크기를 줄일 수 있다.
또한, 전기적인 연결을 위한 금속 핀이 스택 패키지의 내부에 형성됨으로써 상기 핀을 감싸는 절연막을 형성할 필요가 없고 외부 충격에 대하여 상기 금속 핀이 받는 데미지를 효과적으로 방지할 수 있다.
이하에서는, 본 발명의 실시예에 따른 스택 패키지를 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지를 도시한 도면이고, 도 2는 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 도면이다.
도 1을 참조하면, 본 발명에 따른 스택 패키지(100)는 스택된 다수의 반도체 패키지(110)들 및 상기 스택된 다수의 반도체 패키지(110)들이 전기적으로 연결되도록 상기 스택된 반도체 패키지(110)들을 관통하여 배치되는 금속 핀(130)을 포함하여 이루어진다.
상기 스택된 반도체 패키지(110)는 기판(112) 상에 반도체 칩(114)들이 스택되며, 상기 기판(112)과 반도체 칩(114)들은 금속와이어(118)를 통하여 전기적으로 연결되며, 상기 기판(112)의 상면에는 상기 금속와이어(118)를 포함한 반도체 칩(114)들을 감싸도록 봉지부(120)가 배치된다.
상기 반도체 칩(114)들 사이에는 상기 금속와이어(118)의 형성을 위하여 스페이서(116)가 개재되며, 최하부에 배치되는 반도체 패키지(110)를 제외하고 상기 스택된 각 반도체 패키지(110)들 사이를 전기적으로 연결하기 위한 솔더볼과 같은 외부접속단자는 포함되지 않는다.
본 발명에 따른 스택 패키지(100)는 상기 각 스택된 반도체 패키지(110)들 가장자리 부분의 봉지부(120) 및 기판(112)을 관통하는 금속 핀(130)에 의해 전기적으로 연결된다.
상기 스택된 각 반도체 패키지(110)들의 상기 기판(112)에는 상기 금속 핀(130)이 관통되어 부분에 상기 금속 핀(130)과 전기적인 연결이 이루어지도록 형성된 배선(미도시)이 구비된다.
상기 스택된 반도체 패키지(110) 중 최상부에 배치되는 반도체 패키지(110)의 상면에는 상기 금속 핀(130)을 보호 및 절연시키기 위하여 캡핑막(122)이 구비되며, 최하부에 배치되는 반도체 패키지(110)의 하면에는 솔더볼과 같은 외부접속단자(140)가 부착된다.
상기 스택 패키지를 구성하는 반도체 패키지는 상술한 금속와이어를 이용한 전기적인 연결 형태 외에 범프 등을 포함한 다양한 전기적인 연결 형태를 가질 수 있다.
자세하게, 본 발명에 따른 스택 패키지(200)는, 도 2에 도시된 바와 같이, FBGA(Fine pitch ball grid array)의 형태를 갖는 반도체 패키지(210)를 이용하여 형성된다.
즉, 본 발명의 스택 패키지(200)를 구성하는 FBGA 타입 반도체 패키지(210)는 캐버티(224)를 갖는 기판(212) 상에 다수의 반도체 칩(214)들이 스택되며, 상기 반도체 칩(214)들과 상기 기판(212)은 금속와이어(218)를 통하여 전기적으로 연결되고, 상기 기판(212)의 상면에는 봉지부(220)가 형성된다.
상기 FBGA 타입 반도체 패키지(210)는 상기 캐버티를 관통하는 금속와이어(218)를 감싸기 위하여 상기 기판(212)의 하면에도 돌출되는 형태로 봉지부(220)가 구비된다.
이에 따라, 상기 다수의 FBGA 타입 반도체 패키지(210)를 스택하는 경우, 상기 FBGA 타입 반도체 패키지(210)들의 사이에는 공간이 형성되며, 상기 공간에는 충진재(250)가 개재된다.
상기 스택된 다수의 FBGA 타입 반도체 패키지(210)는 상기 각 스택된 FBGA 타입 반도체 패키지(210)들 가장자리 부분의 봉지부(220) 및 기판(212)을 관통하는 금속 핀(230)에 의해 전기적으로 연결된다.
상기 도 1 및 도 2에 도시된 반도체 패키지들의 상기 금속 핀(220, 230)은 레이저 드릴링 공정 또는 기계적인 드릴을 사용하여 형성한다.
아울러, 상기 도 2에서 미도시된 도면부호는 상술한 도 1에서와 대응하는 구성을 가지기 때문에 상세한 설명은 제외한다.
이상에서와 같이, 본 발명은 반도체 패키지를 이용한 스택 패키지의 형성시, 각 스택되는 반도체 패키지들 간의 전기적인 연결을 위한 기판의 사용이 필요 없고 상기 반도체 패키지들을 관통하는 금속 핀을 이용하여 스택 패키지를 형성한다.
따라서, 스택 패키지를 형성하기 위한 기판 및 상기 반도체 패키지와 기판을 연결하는 솔더볼과 같은 연결 수단이 필요 없으며, 상기 금속 핀이 배치되는 별도의 공간이 필요 없어 전체 스택 패키지의 높이 및 크기를 줄일 수 있다.
또한, 전기적인 연결을 위한 금속 핀이 스택 패키지의 내부에 형성됨으로써 상기 핀을 감싸는 절연막을 형성할 필요가 없고 외부 충격에 대하여 상기 금속 핀이 받는 데미지를 효과적으로 방지할 수 있다.

Claims (5)

  1. 스택된 다수의 반도체 패키지; 및
    상기 스택된 반도체 패키지들이 전기적으로 연결되도록 상기 스택된 반도체 패키지들을 관통하여 배치된 연결부;
    를 포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 패키지들 간에 개재된 충진재를 더 포함하는 것을 특징으로 하는 스택 패키지.
  3. 제 1 항에 있어서,
    상기 최하부에 배치되는 반도체 패키지의 하면에 부착된 외부접속단자를 더 포함하는 것을 특징으로 하는 스택 패키지.
  4. 제 1 항에 있어서,
    상기 연결부는 일체형의 금속 핀(Pin)으로 이루어진 것을 특징으로 하는 스택 패키지.
  5. 제 1 항에 있어서,
    상기 스택된 최상부 반도체 칩 상에 상기 연결부를 덮도록 형성된 캡핑막을 더 포함하는 것을 특징으로 하는 스택 패키지.
KR1020080018907A 2008-02-29 2008-02-29 스택 패키지 KR20090093404A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080018907A KR20090093404A (ko) 2008-02-29 2008-02-29 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080018907A KR20090093404A (ko) 2008-02-29 2008-02-29 스택 패키지

Publications (1)

Publication Number Publication Date
KR20090093404A true KR20090093404A (ko) 2009-09-02

Family

ID=41301889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018907A KR20090093404A (ko) 2008-02-29 2008-02-29 스택 패키지

Country Status (1)

Country Link
KR (1) KR20090093404A (ko)

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
US8004079B2 (en) Chip package structure and manufacturing method thereof
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
JP5118942B2 (ja) スルーシリコンビアスタックパッケージ及びその製造方法
US10475749B2 (en) Semiconductor package
US7446420B1 (en) Through silicon via chip stack package capable of facilitating chip selection during device operation
TWI811383B (zh) 半導體封裝
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
KR20120005185A (ko) 스택 패키지
US8829665B2 (en) Semiconductor chip and stack package having the same
KR101212061B1 (ko) 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
KR20090113679A (ko) 스택 패키지
KR101013558B1 (ko) 인터포저 및 이를 이용한 반도체 패키지
KR20090022771A (ko) 스택 패키지
KR20090096181A (ko) 스택 패키지
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
KR20090093404A (ko) 스택 패키지
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
KR101096456B1 (ko) 멀티 패키지
US20210320085A1 (en) Semiconductor package
KR101096457B1 (ko) 멀티 패키지
KR101115455B1 (ko) 반도체 장치
KR20090077580A (ko) 멀티 칩 패키지
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
KR20090052524A (ko) 스택 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid