KR20090061976A - 상변화 메모리 소자 제조 방법 - Google Patents

상변화 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20090061976A
KR20090061976A KR1020070129023A KR20070129023A KR20090061976A KR 20090061976 A KR20090061976 A KR 20090061976A KR 1020070129023 A KR1020070129023 A KR 1020070129023A KR 20070129023 A KR20070129023 A KR 20070129023A KR 20090061976 A KR20090061976 A KR 20090061976A
Authority
KR
South Korea
Prior art keywords
phase change
change material
doping element
memory device
material layer
Prior art date
Application number
KR1020070129023A
Other languages
English (en)
Inventor
오재민
류인철
조병직
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070129023A priority Critical patent/KR20090061976A/ko
Publication of KR20090061976A publication Critical patent/KR20090061976A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Landscapes

  • Semiconductor Memories (AREA)

Abstract

상변화 물질층의 신뢰성을 확보하기 위한 상변화 메모리 소자 제조 방법을 제시한다.
본 발명에 의한 상변화 메모리 소자 제조 방법은 하부구조가 형성된 반도체 기판이 제공되는 단계, 반도체 기판 상에 상변화 물질층을 형성하는 단계 및 상변화 물질층 상에 도핑 원소를 퍼지하는 단계를 포함하여, 물리적 에너지를 이용하지 않고 도핑 원소를 포화상태로 퍼지시키는 것에 의해 상변화 물질에 도핑 원소가 함유되도록 할 수 있다.
PRAM, 상변화 물질, 도핑 원소, 퍼지

Description

상변화 메모리 소자 제조 방법{Fabrication Method of Phase-Change Memory Device}
본 발명은 상변화 메모리 소자에 관한 것으로, 보다 구체적으로는 상변화 물질층의 신뢰성을 확보하기 위한 상변화 메모리 소자 제조 방법에 관한 것이다.
현재, 상변화 메모리 소자(Phase-change Random Access Memory; PRAM)의 상변화 물질층은 스퍼터 방식을 통해 형성하는 것이 일반적이며, 소자의 집적도가 증가함에 따라 ALD(Atomic Layer Deposition) 방식, MOCVD(Metal Organic Chemical Vapor Deposition) 방식 등에 의해 상변화 물질층을 형성하게 될 것으로 전망된다.
어떠한 방법으로 상변화 물질층을 형성하든지, PRAM에서 상변화 물질층의 소자적 특성을 만족시키기 위해서는 면심입방구조(Face-Centered Cubic; FCC) 구조를 가져야 하며, 이를 위해서는 결정화된 박막을 증착해야 한다.
일반적으로, FCC 구조의 상변화 물질층은 500~800Ω/Sq.의 저항값을 갖는데, 후속 상부전극용 금속층 형성 공정이 약 400℃ 정도에서 진행됨에 따라, 상변화 물질층의 저항값이 100Ω/Sq.정도로 낮아지게 된다.
이는 금속층 형성 공정 진행 중에, 기 증착되어 있던 상변화 물질의 그레인 이 성장함으로써 일어나는 현상으로, 상변화 물질층의 저항값이 낮아지면 리셋 전류가 증가하게 된다. 리셋 전류는 상변화 물질층의 상태를 결정질에서 비정질로 바꾸는 데 필요한 전류이며, 소자의 수명(lifetime), 센싱 마진(sensing margin) 및 소자의 축소율(shrinkage)을 좌우한다.
따라서, 질소(N) 등과 같은 침입형 원소, 또는 붕소(B) 등과 같은 치환형 원소를 상변화 물질의 결정격자와 격자 사이에 위치시켜 그레인 성장을 억제함과 동시에, 상변화 물질의 저항을 높임으로써 리셋 전류를 낮추고자 하는 연구가 진행되고 있다.
침입형 또는 치환형 원소를 상변화 물질에 함유시키기 위한 방법의 일 예로, 플라즈마를 이용한 도핑하는 방법을 들 수 있는데, 이 경우 결정 형성시 플라즈마 손상에 의해 많은 트랩 사이트(Trap site)가 생성되고, 이에 따라 리셋 전류가 오히려 증가하는 문제가 있다.
아울러, 트랩 사이트를 제거하기 위해서는 고온의 열처리 과정이 필요한데, 이 때 상변화 물질이 용융되거나, 휘발 성이 높은 성분(예를 들어, 안티몬(Sb))이 외부로 배출되는 등에 의해 상변화 물질의 조성비가 변화되어, 상변화 물질의 특성이 열화되게 된다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 상변화 물질의 결정이 성장하는 것을 억제할 수 있는 상변화 메모리 소자 제조 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 퍼지 공정에 의해 상변화 물질층에 도핑 원소를 함유시켜, 상변화 물질층의 저항 특성을 개선할 수 있는 상변화 메모리 소자 제조 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법은 하부구조가 형성된 반도체 기판이 제공되는 단계; 상기 반도체 기판 상에 상변화 물질층을 형성하는 단계; 및 상기 상변화 물질층 상에 도핑 원소를 퍼지하는 단계;를 포함한다.
본 발명에 의하면, 침입형 원소가 함유된 상변화 물질층 제조시, 물리적 에너지를 이용하지 않고, 도핑 원소를 포화상태로 퍼지시키는 것에 의해 상변화 물질에 도핑 원소가 함유되도록 할 수 있다.
이에 따라, 상변화 물질의 그레인 성장을 억제하고, 상변화 물질층의 저항 특성을 유지할 수 있으며, 낮은 리셋 전류 및 소비 전력으로도 상변화 메모리 소자를 동작시킬 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 1a 내지 1c는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 단면도이다.
먼저, 도 1a에 도시한 것과 같이 하부구조가 형성된 반도체 기판(101) 상에 상변화 물질층(103A)을 형성한다.
여기에서, 하부구조는 소자 분리막에 의해 코어 영역과 셀 영역이 구분된 반도체 기판의 셀 영역에 형성된 접합 영역, 접합 영역 상에 형성되는 스위칭 소자로서의 PN 다이오드, 스위칭 소자와 접촉되도록 형성되는 하부전극 콘택(Bottom Electrode Contact; BEC)을 포함할 수 있다.
이어서, 도 1b에 도시한 것과 같이, 도핑 원소를 퍼지시켜 상변화 물질층(103A) 상에 도핑층(105A)을 형성한다.
본 발명의 바람직한 실시예에서, 도핑 원소는 침입형 원소 또는 치환형 원소 중 어느 하나를 사용할 수 있다. 침입형 원소는 예를 들어 질소(N2)가 될 수 있고, 치환형 원소는 예를 들어 붕소(B)가 될 수 있다.
침입형 원소를 이용하여 도핑층(105A)을 형성하기 위하여 예를 들어, 질소(N2), 산화 질소(NO), 아산화질소(N2O) 중 어느 하나를 이용한 퍼지 공정을 수행할 수 있다. 한편, 치환형 원소를 이용하여 도핑층(105A)을 형성하기 위하여 예를 들어, 디보란(B2H6)을 이용한 퍼지 공정을 수행할 수 있다.
아울러, 퍼지 공정시에는 상변화 물질층(103A)이 도핑 원소에 의해 포화상태가 되도록 도핑 원소의 양을 제어하여 공급하는 것이 바람직하다. 또한, 도핑층(105A)을 형성하기 전, 또는 후에는 표면 안정화를 위해 비활성 가스를 플로우할 수 있다. 여기에서, 비활성 가스로는 헬륨(He) 또는 아르곤(Ar)을 이용할 수 있다.
본 발명의 다른 실시예에서, 도핑 원소로 실리콘을 사용할 수 있다. 이를 위하여 도핑 가스로 모노실란(SiH4)를 사용할 수 있다. 아울러, 모노실란을 퍼지한 후 산소(O2) 또는 오존(O3)과 같은 산소 함유 가스를 공급하여 이산화 실리콘(SiO2) 도핑층(105A)을 형성한다.
실리콘을 도핑 원소로 사용하는 경우에도, 도핑층(105A)의 형성 전, 또는 후에 비활성 가스를 이용하여 표면을 안정화시킬 수 있음은 물론이다.
상변화 물질층(103A) 및 도핑층(105A)의 형성 공정은 적어도 1회 반복 수행되며, 도 1c에는 상변화 물질층과 도핑층이 2회 적층된 적층구조(103A/105A/103B/105B; 107)를 도시하였다.
본 발명에서는 상변화 물질층의 소자 특성을 유지하기 위해 상변화 물질층에 그레인 성장 방지용 치환형 또는 침입형 원소를 함유시킬 때, 물리적 에너지를 사용하지 않기 때문에 상변화 물질층에 손상이 발생하는 것을 방지할 수 있다.
이에 따라, 상변화 물질층에 트랩 사이트를 형성하지 않고도 그레인 성장 방 지용 원소를 도핑할 수 있어 상변화 메모리 소자의 리셋 전류를 감소시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면 상변화 물질의 그레인 성장을 억제함으로써 저항 특성을 개선할 수 있고, 이에 따라 상변화 메모리 소자의 리셋 전류를 감소시킬 수 있다.
리셋 전류의 감소는 상변화 메모리 소자의 센싱 마진을 확보하고, 소자의 축소율을 증대시키는 결과를 가져오며, 따라서 소자를 소형화할 수 있다.
결과적으로, 휴대 기기 등과 같이 소형 메모리 소자가 요구되는 전자 기기에 본 발명에 의해 제조된 상변화 메모리 소자를 용이하게 적용할 수 있다.
도 1a 내지 1c는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
101 : 반도체 기판 103A, 103B : 상변화 물질층
105A, 105B : 도핑층 107 : 적층 구조

Claims (12)

  1. 상변화 메모리 소자 제조 방법으로서,
    하부구조가 형성된 반도체 기판이 제공되는 단계;
    상기 반도체 기판 상에 상변화 물질층을 형성하는 단계; 및
    상기 상변화 물질층 상에 도핑 원소를 퍼지하는 단계;
    를 포함하는 상변화 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 도핑 원소는, 침입형 원소를 함유하는 원소인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  3. 제 2 항에 있어서,
    상기 도핑 원소는, 질소(N), 산화 질소(NO), 아산화질소(N2O)로 이루어지는 그룹 중에서 어느 하나 선택되는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 도핑 원소는, 치환형 원소를 함유하는 원소인 것을 특징으로 하는 상변 화 메모리 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 도핑 원소는, 디보란(B2H6)인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  6. 제 1 항에 있어서,
    상기 도핑 원소는, 실리콘을 함유하는 원소인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  7. 제 6 항에 있어서,
    상기 도핑 원소는, 모노실란(SiH4)인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  8. 제 6 항에 있어서,
    상기 도핑 원소를 퍼지한 후, 산소 함유 가스를 공급하여, 이산화 실리콘(SiO2) 도핑층을 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  9. 제 1 항에 있어서,
    상기 상변화 물질층을 형성하는 단계 및 상기 도핑 원소를 퍼지하는 단계는, 적어도 1회 반복 수행되는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  10. 제 1 항 또는 제 9 항에 있어서,
    상기 도핑 원소를 퍼지하는 단계는, 상기 상변화 물질층에 상기 도핑 원소가 포화 상태가 되도록 퍼지하는 단계인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  11. 제 1 항 또는 제 9 항에 있어서,
    상기 도핑 원소를 퍼지하는 단계를 수행하기 전 또는 후에, 비활성 가스를 플로우하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  12. 제 11 항에 있어서,
    상기 비활성 가스는, 헬륨(He) 또는 아르곤(Ar) 가스인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
KR1020070129023A 2007-12-12 2007-12-12 상변화 메모리 소자 제조 방법 KR20090061976A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070129023A KR20090061976A (ko) 2007-12-12 2007-12-12 상변화 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070129023A KR20090061976A (ko) 2007-12-12 2007-12-12 상변화 메모리 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20090061976A true KR20090061976A (ko) 2009-06-17

Family

ID=40991287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070129023A KR20090061976A (ko) 2007-12-12 2007-12-12 상변화 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20090061976A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489135B1 (ko) * 2013-12-02 2015-02-02 한국표준과학연구원 메모리 소자
WO2020045845A1 (ko) * 2018-08-31 2020-03-05 한양대학교 산학협력단 2단자 상변화 메모리 소자 및 그 동작 방법
KR20200025977A (ko) * 2018-08-31 2020-03-10 한양대학교 산학협력단 2단자 상변화 메모리 소자 및 그 동작 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489135B1 (ko) * 2013-12-02 2015-02-02 한국표준과학연구원 메모리 소자
WO2020045845A1 (ko) * 2018-08-31 2020-03-05 한양대학교 산학협력단 2단자 상변화 메모리 소자 및 그 동작 방법
KR20200025977A (ko) * 2018-08-31 2020-03-10 한양대학교 산학협력단 2단자 상변화 메모리 소자 및 그 동작 방법

Similar Documents

Publication Publication Date Title
JP5546733B2 (ja) 薄膜トランジスタ及びその製造方法
KR101019986B1 (ko) 성장 방식에 의해 형성되는 콘택 구조를 절연시키는 절연막을 포함하는 상변화 메모리 소자, 이를 포함하는 반도체 소자, 및 그들의 제조방법
TW201021131A (en) Capping layers for metal oxynitride TFTs
JP2011165854A (ja) 記憶装置及びその製造方法
US8921823B2 (en) Memory cell constructions, and methods for fabricating memory cell constructions
JP2010267784A (ja) 半導体記憶装置及びその製造方法
US20150194480A1 (en) Compressive Polycrystalline Silicon Film and Method of Manufacture Thereof
JP2006080523A (ja) アンチモン前駆体、相変化メモリ素子およびその製造方法
TW201110437A (en) Phase change structure with composite doping for phase change memory
TW201203639A (en) A memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
JP5508535B2 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
KR20130058614A (ko) 반도체 장치 및 그 제작 방법
US20140134823A1 (en) High-k perovskite materials and methods of making and using the same
TW201212331A (en) Method of forming polycrystalline silicon layer, and thin film transistor and organic light emitting device including the polycrystalline silicon layer
KR20100084215A (ko) 베리어 보호막이 있는 실리사이드 하부전극을 갖는 상변화 메모리 소자 및 형성 방법
KR20090061976A (ko) 상변화 메모리 소자 제조 방법
US8822973B2 (en) Memory cells and methods of forming memory cells
JP5998397B2 (ja) 薄膜半導体装置及びその製造方法
KR100870111B1 (ko) 반도체의 결정성장 방법
KR20090021762A (ko) 상변화 메모리 장치의 제조 방법
KR20090070304A (ko) 상변화 메모리 소자의 오믹 콘택층 형성방법
KR20100100389A (ko) 상변화 메모리 소자의 제조방법
JP2017024918A (ja) ホスフォレン膜の形成方法及び半導体装置の製造方法
KR20090060595A (ko) 상변화 메모리 소자 및 그 제조 방법
KR100611061B1 (ko) 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid