KR20200025977A - 2단자 상변화 메모리 소자 및 그 동작 방법 - Google Patents

2단자 상변화 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR20200025977A
KR20200025977A KR1020180135268A KR20180135268A KR20200025977A KR 20200025977 A KR20200025977 A KR 20200025977A KR 1020180135268 A KR1020180135268 A KR 1020180135268A KR 20180135268 A KR20180135268 A KR 20180135268A KR 20200025977 A KR20200025977 A KR 20200025977A
Authority
KR
South Korea
Prior art keywords
layer
type
phase change
change memory
memory cell
Prior art date
Application number
KR1020180135268A
Other languages
English (en)
Other versions
KR102193691B1 (ko
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to PCT/KR2019/009786 priority Critical patent/WO2020045845A1/ko
Publication of KR20200025977A publication Critical patent/KR20200025977A/ko
Application granted granted Critical
Publication of KR102193691B1 publication Critical patent/KR102193691B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H01L27/2427—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L45/122—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

2단자 상변화 메모리 소자 및 그 동작 방법이 개시된다. 일 실시예에 따르면, 상변화 메모리 소자에서 사용되는 상변화 메모리 셀은, P 타입 또는 N 타입의 반도체 물질로 형성되는 중간층; 및 상기 P 타입 또는 상기 N 타입 중 상기 중간층을 형성하는 반도체 물질과 다른 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층을 포함하고, NPN 또는 PNP 구조로 형성되어, 상기 상부 전극 및 상기 하부 전극으로부터 상기 상부층 및 상기 하부층을 통해 인가되는 전압을 상기 중간층, 상기 상부층 또는 상기 하부층 중 데이터 저장소로 사용되는 P 타입의 적어도 하나의 층에 선택적으로 스위칭함을 특징으로 한다.

Description

2단자 상변화 메모리 소자 및 그 동작 방법{TWO TERMINAL PHASE CHANGE MEMORY ELEMENT AND OPERATION METHOD THEREOF}
아래의 실시예들은 2단자 상변화 메모리 소자 및 그 동작 방법에 관한 것으로, 데이터 저장소로 사용되는 상변화층과 선택소자가 일체형으로 구현된 상변화 메모리 셀을 포함하는 상변화 메모리 소자에 대한 기술이다.
IT 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보 통신 시스템 및 기기의 개발에 적합한 초고속, 대용량 및 고집적 등의 특성을 갖는 차세대 메모리 장치가 요구되고 있다. 이에, 3차원 V-NAND 메모리가 현재 최고 집적도를 구현하고 있으나, 고단으로 갈수록 String Height가 증가되며, 100단 이상의 고단을 형성하기 위한 공정적 어려움으로 인해 초 고집적도의 구현에 한계를 갖게 될 것으로 예상되고 있다.
이를 대체하기 위하여, 일반적인 메모리 장치에 비해 전력, 데이터의 유지 및 기록/판독 특성이 우수한 STT-MRAM, FeRAM, ReRAM 및 PCRAM 등의 차세대 메모리 소자들이 연구되고 있다.
이 중 PCRAM(이하, 상변화 메모리)은 제1 전극 및 제2 전극 사이의 전류 흐름 또는 인가되는 전압 차에 의해 야기되는 열이 상변화 물질층으로 공급됨에 따라, 상변화 물질층의 결정 상태가 결정질 및 비결정질 사이에서 변화되어, 결정질일 때 저 저항성을 갖고 비결정질일 때 고 저항성을 갖게 됨으로써, 각각의 저항 상태에 대응하는 이진 값을 나타낼 수 있다(예컨대, 상변화 물질층의 결정 상태가 결정질로 저 저항성을 갖는 경우, 이진 값 [0]의 셋 상태를 나타내고, 상 변화층의 결정 상태가 비결정질로 고 저항성을 갖는 경우, 이진 값 [1]의 리셋 상태를 나타냄).
이러한, 상변화 메모리는 저렴한 비용으로 제조되며, 고속 동작이 가능하므로 차세대 반도체 메모리 장치로 활발히 연구되고 있으며, 2차원상 스케일링(Scaling) 한계를 개선하기 위하여 다양한 3차원 아키텍처로 구현되는 구조로 제안되고 있다.
그러나, 상변화 메모리에서 선택소자로 사용되는 종래의 OTS는 상변화 물질층과 맞닿는 사이에 배치되는 중간 전극을 요구하기 때문에 스케일링에서 고집적도를 구현하기 힘든 단점을 가지며, 스케일링에 따른 물질 신뢰성의 문제점을 갖게 된다.
이에, 종래의 OTS를 대체할 선택소자의 개발이 요구되고 있다.
일 실시예들은 선택소자와 데이터 저장소가 일체형으로 구현된 상변화 메모리 셀 및 이를 사용하는 상변화 메모리 소자를 제안한다.
보다 상세하게, 일 실시예들은 중간층 및 상기 중간층의 양단에 형성되는 상부층과 하부층을 포함함으로써, 양단의 상부층과 하부층을 통해 인가되는 전압으로 중간층, 상부층 또는 하부층 중 데이터 저장소로 사용되는 적어도 하나의 층의 결정 상태 또는 물질의 전도성을 변화시켜 동작하는 상변화 메모리 셀 및 이를 사용하는 상변화 메모리 소자를 제안한다.
특히, 일 실시예들은 정상 상태에서 전위 장벽(Barrier-height)으로 오프 상태를 유지하는 동시에, 판독 동작 시 공핍(Depletion)을 통해 도통되어 데이터 판독을 가능하게 하는 상변화 메모리 셀 및 이를 사용하는 상변화 메모리 소자를 제안한다.
일 실시예에 따르면, 상부 전극 및 하부 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀은, P 타입 또는 N 타입의 반도체 물질로 형성되는 중간층; 및 상기 P 타입 또는 상기 N 타입 중 상기 중간층을 형성하는 반도체 물질과 다른 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층을 포함하고, 상기 상변화 메모리 셀은, NPN 또는 PNP 구조로 형성되어, 상기 상부 전극 및 상기 하부 전극으로부터 상기 상부층 및 상기 하부층을 통해 인가되는 전압을 상기 중간층, 상기 상부층 또는 상기 하부층 중 데이터 저장소로 사용되는 P 타입의 적어도 하나의 층에 선택적으로 스위칭한다.
일측에 따르면, 상기 중간층, 상기 상부층 또는 상기 하부층 중 데이터 저장소로 사용되는 P 타입의 적어도 하나의 층은, 상기 상부층 및 상기 하부층을 통해 인가되는 전압에 의해 결정 상태 또는 물질의 전도성이 변화됨에 따라 상기 데이터 저장소로 사용될 수 있다.
다른 일측에 따르면, 상기 상변화 메모리 셀은, 상기 NPN 구조로 형성되는 경우, 상기 NPN 구조에서 NP의 역방향 바이어스에 의해 상기 P 타입의 중간층이 공핍(Depletion)됨에 따라 도통되어, 상기 P 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행할 수 있다.
또 다른 일측에 따르면, 상기 상변화 메모리 셀은, 상기 PNP 구조로 형성되는 경우, 상기 PNP 구조에서 NP의 역방향 바이어스에 의해 상기 상부층 또는 상기 하부층 중 P 타입의 어느 하나의 층이 공핍됨에 따라 도통되어, 상기 P 타입의 어느 하나의 층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하거나, PN의 역방향 바이어스에 의해 상기 N 타입의 중간층이 공핍됨에 따라 도통되어, 상기 P 타입의 어느 하나의 층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행할 수 있다.
또 다른 일측에 따르면, 상기 상변화 메모리 셀은, 상기 P 타입의 적어도 하나의 층의 결정 상태 또는 물질의 전도성에 따른 저항의 변화를 감지하여 상기 P 타입의 적어도 하나의 층에 대한 판독 동작을 수행할 수 있다.
또 다른 일측에 따르면, 상기 상변화 메모리 셀은, 상기 P 타입의 적어도 하나의 층의 결정 상태 또는 물질의 전도성에 따른 페르미 준위(Femi level)의 변화로 인한 공핍 시간의 변화를 감지하여 상기 P 타입의 적어도 하나의 층에 대한 판독 동작을 수행할 수 있다.
또 다른 일측에 따르면, 상기 P 타입의 적어도 하나의 층은, 결정질 상태 및 비결정질 상태 모두에서 반도체 특성을 갖는 물질로 형성될 수 있다.
또 다른 일측에 따르면, 상기 P 타입의 적어도 하나의 층은, 결정질 상태 및 비결정질 상태에서 페르미 준위의 변화를 갖는 물질로 형성될 수 있다.
또 다른 일측에 따르면, 상기 P 타입의 적어도 하나의 층은, 칼코게나이드 물질 및/또는 트랜지션 메탈 물질로 형성될 수 있다.
일 실시예에 따르면, 상부 전극 및 하부 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀은, N 타입 또는 P 타입의 반도체 물질로 형성되는 중간층; 및 상기 N 타입 또는 상기 P 타입 중 상기 중간층을 형성하는 반도체 물질과 다른 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층을 포함하고, 상기 상변화 메모리 셀은, PNP 또는 NPN 구조로 형성되어, 상기 상부 전극 및 상기 하부 전극으로부터 상기 상부층 및 상기 하부층을 통해 인가되는 전압을 상기 중간층, 상기 상부층 또는 상기 하부층 중 데이터 저장소로 사용되는 N 타입의 적어도 하나의 층에 선택적으로 스위칭한다.
일 측면에 따르면, 상기 상부층 또는 상기 하부층 중 데이터 저장소로 사용되는 N 타입의 적어도 하나의 층은, 상기 상부층 및 상기 하부층을 통해 인가되는 전압에 의해 결정 상태 또는 물질의 전도성이 변화됨에 따라 상기 데이터 저장소로 사용될 수 있다.
다른 일 측면에 따르면, 상기 상변화 메모리 셀은, 상기 NPN 구조로 형성되는 경우, 상기 NPN 구조에서 NP의 역방향 바이어스에 의해 상기 P 타입의 중간층이 공핍(Depletion)됨에 따라 도통되어, 상기 상부층 또는 상기 하부층 중 N 타입의 어느 하나의 층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행할 수 있다.
다른 일 측면에 따르면, 상기 상변화 메모리 셀은, 상기 PNP 구조로 형성되는 경우, 상기 PNP 구조에서 NP의 역방향 바이어스에 의해 상기 상부층 또는 상기 하부층 중 P 타입의 어느 하나의 층이 공핍됨에 따라 도통되어, 상기 N 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하거나, PN의 역방향 바이어스에 의해 상기 N 타입의 중간층이 공핍됨에 따라 도통되어, 상기 N 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행할 수 있다.
다른 일 측면에 따르면, 상기 상변화 메모리 셀은, 상기 N 타입의 적어도 하나의 층의 결정 상태 또는 물질의 전도성에 따른 저항의 변화를 감지하여 상기 N 타입의 적어도 하나의 층에 대한 판독 동작을 수행할 수 있다.
다른 일 측면에 따르면, 상기 상변화 메모리 셀은, 상기 N 타입의 적어도 하나의 층의 결정 상태 또는 물질의 전도성에 따른 페르미 준위(Femi level)의 변화로 인한 공핍 시간의 변화를 감지하여 상기 N 타입의 적어도 하나의 층에 대한 판독 동작을 수행할 수 있다.
다른 일 측면에 따르면, 상기 N 타입의 적어도 하나의 층은, 결정질 상태 및 비결정질 상태 모두에서 반도체 특성을 갖는 물질로 형성될 수 있다.
다른 일 측면에 따르면, 상기 N 타입의 적어도 하나의 층은, 결정질 상태 및 비결정질 상태에서 페르미 준위의 변화를 갖는 물질로 형성될 수 있다.
다른 일 측면에 따르면, 상기 N 타입의 적어도 하나의 층은, In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질, 4족 반도체 물질 또는 3-5족 화합물로 형성될 수 있다.
일 실시예에 따르면, 상부 전극 및 하부 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀은, P 타입 또는 N 타입의 반도체 물질로 형성되는 중간층; 및 상기 중간층의 양단에 메탈로 형성되는 상부층과 하부층을 포함하고, 상기 상변화 메모리 셀은, 상기 상부 전극 및 상기 하부 전극으로부터 상기 상부층 및 상기 하부층을 통해 인가되는 전압을 상기 중간층에 선택적으로 스위칭하며, 상기 중간층이 P 타입의 반도체 물질로 형성되는 경우, 상기 상부층과 상기 하부층을 형성하는 메탈의 일함수가 상기 중간층을 형성하는 반도체 물질의 일함수보다 적은 값을 갖도록 하는 쇼트키 장벽을 통해 상기 P 타입의 중간층이 공핍됨에 따라 도통되어, 상기 P 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하거나, 상기 중간층이 N 타입의 반도체 물질로 형성되는 경우, 상기 상부층과 상기 하부층을 형성하는 메탈의 일함수가 상기 중간층을 형성하는 반도체 물질의 일함수보다 큰 값을 갖도록 하는 쇼트키 장벽을 통해 상기 N 타입의 중간층이 공핍됨에 따라 도통되어, 상기 N 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행한다.
일 실시예들은 선택소자와 데이터 저장소가 일체형으로 구현된 상변화 메모리 셀 및 이를 사용하는 상변화 메모리 소자 및 이를 사용하는 상변화 메모리 소자를 제안할 수 있다.
보다 상세하게, 일 실시예들은 중간층 및 상기 중간층의 양단에 형성되는 상부층과 하부층을 포함함으로써, 양단의 상부층과 하부층을 통해 인가되는 전압으로 중간층, 상부층 또는 하부층 중 데이터 저장소로 사용되는 적어도 하나의 층의 결정 상태 또는 물질의 전도성을 변화시켜 동작하는 상변화 메모리 셀 및 이를 사용하는 상변화 메모리 소자를 제안할 수 있다.
특히, 일 실시예들은 정상 상태에서 전위 장벽(Barrier-height)으로 오프 상태를 유지하는 동시에, 판독 동작 시 공핍(Depletion)을 통해 도통되어 데이터 판독을 가능하게 하는 상변화 메모리 셀 및 이를 사용하는 상변화 메모리 소자를 제안할 수 있다.
따라서, 일 실시예들은 종래의 OTS가 갖는 스케일링에서 고집적도를 구현하기 힘든 단점과, 스케일링에 따른 물질 신뢰성의 문제점을 방지하고 해결하는 상변화 메모리 셀 및 이를 사용하는 상변화 메모리 소자를 제안할 수 있다.
도 1은 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이다.
도 2 내지 3은 일 실시예에 따른 상변화 메모리 셀을 나타낸 도면이다.
도 4 내지 5는 일 실시예에 따른 상변화 메모리 셀에서 데이터 저장소로 사용되는 층을 형성하는 물질의 특성을 설명하기 위한 도면이다.
도 6 내지 8은 일 실시예에 따른 상변화 메모리 셀의 판독 동작을 설명하기 위한 도면이다.
도 9 내지 10은 다른 일 실시예에 따른 상변화 메모리 셀을 나타낸 도면이다.
도 11 내지 12는 또 다른 일 실시예에 따른 상변화 메모리 셀을 나타낸 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이고, 도 2 내지 3은 일 실시예에 따른 상변화 메모리 셀을 나타낸 도면이다. 구체적으로, 도 2는 NPN 구조로 형성되어 P 타입의 중간층이 데이터 저장소로 사용되는 상변화 메모리 셀을 나타낸 도면이고, 도 3은 PNP 구조로 형성되어 P 타입의 상부층 또는 하부층이 데이터 저장소로 사용되는 상변화 메모리 셀을 나타낸 도면이다.
도 1 내지 2를 참조하면, 일 실시예에 따른 상변화 메모리 소자(100)는, W, TaN, TiN 등과 같이 전도성을 갖는 금속 물질로 형성되는 상부 전극(110) 및 하부 전극(120)과 그 사이에 배치되는 상변화 메모리 셀(130)을 포함한다.
상변화 메모리 셀(130)은 P 타입의 반도체 물질로 형성되는 중간층(210) 및 중간층(210)의 양단에 N 타입의 반도체 물질로 형성되는 상부층(220)과 하부층(230)을 포함하는 NPN 구조로 형성됨으로써, 상부 전극(110) 및 하부 전극(120)으로부터 상부층(220) 및 하부층(230)을 통해 인가되는 전압을 데이터 저장소로 사용되는 중간층(210)에 선택적으로 스위칭하는 선택소자의 기능과, 상부층(220) 및 하부층(230)을 통해 인가되는 전압에 의해 중간층(210)의 결정 상태 또는 물질의 전도성(이하, 물질의 전도성은 중간층(210)을 형성하는 물질의 전도성을 의미함)이 변화됨에 따라 데이터를 이진값으로 나타내어 저장하는 데이터 저장소의 기능을 일체화할 수 있다.
중간층(210)을 형성하는 P 타입의 반도체 물질은 상부층(220) 및 하부층(230)을 통해 인가되는 전압에 의해 결정질 상태와 비결정질 상태 사이에서 변화되는 상변화 물질로서, 결정질 상태 및 비결정질 상태 모두에서 반도체 특성을 갖는 물질로 형성될 수 있다.
예를 들어, 일 실시예에 따른 상변화 메모리 셀에서 데이터 저장소로 사용되는 층을 형성하는 물질의 특성을 설명하기 위한 도면인 도 4 내지 5를 참조하면, 중간층(210)은 Ge, Sb 또는 Te 중 적어도 하나를 포함하는 상변화 물질로 형성되는 경우, 도 4와 같이 결정질 상태일 때 메탈과 동일한 특성을 보이기 때문에, 상변화 메모리 셀(130)이 정상 상태에서 오프(Off)되지 않는 문제점이 발생될 수 있다.
이에, 일 실시예에 따른 중간층(210)의 P 타입의 반도체 물질은, 도 5와 같이 결정질 상태일 때 0.91의 밴드 갭 및 0.37의 페르미 준위(Fermi level)를 갖고 비결정질 상태일 때 0.61의 밴드 갭 및 0.06의 페르미 준위를 갖는 것처럼, 결정질 상태 및 비결정질 상태에서 페르미 준위(Fermi level)의 변화를 갖는 물질(반도체 특성을 갖는 물질)로 형성됨으로써, 상변화 메모리 셀(130)이 정상 상태에서 전위 장벽(Barrier-height)으로 오프 상태를 유지하는 동시에, 판독 동작 시 공핍(Depletion)을 통해 도통되어 데이터를 판독 하도록 할 수 있다. 일례로, 중간층(210)은 페르미 준위(Fermi level)의 변화를 갖는 조건을 만족시키는 아래, GST, GCT, ST, CrGT, TiGT 등과 같이 칼코게나이드 물질 및/또는 트랜지션 메탈 물질(Cr, Ti, Ni, Zn, Cu 및/또는 Mo 중 적어도 하나를 포함하는 물질)로 형성될 수 있다.
상부층(220)과 하부층(230)은 중간층(210)을 형성하는 P 타입과 다른 타입인 N 타입의 반도체 물질로 형성되어, 중간층(210)과 함께 NPN 구조를 구현할 수 있다. 예를 들어, N 타입의 반도체 물질로는, In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질(AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 등을 포함하는 ZnOx 계열의 물질), 4족 반도체 물질 또는 3-5족 화합물이 사용될 수 있다.
이와 같이 NPN 구조로 구현되는 상변화 메모리 셀(130)은, NP의 역방향 바이어스(일례로, 상부층(220)/중간층(210)의 역방향 바이어스 또는 하부층(230)/중간층(210)의 역방향 바이어스)에 의해 P 타입의 중간층(210)이 공핍됨에 따라 도통되어, 중간층(210)의 결정 상태 또는 물질의 전도성이 판독할 수 있다.
특히, 일 실시예에 따른 상변화 메모리 셀의 판독 동작을 설명하기 위한 도면인 도 6 내지 8을 참조하면, 일 실시예에 따른 상변화 메모리 셀(130)은 중간층(210)의 결정 상태 또는 물질의 전도성을 판독함에 있어, 중간층(210)의 저항의 변화를 기준으로 하거나 공핍 시간의 변화를 기준으로 할 수 있다.
예를 들어, 상변화 메모리 셀(130)은 P 타입의 중간층(210)이 공핍된 이후 중간층(210)의 결정 상태 또는 물질의 전도성에 따른 저항의 변화를 감지하여, 중간층(210)에 대한 판독 동작을 수행할 수 있다. 저항의 변화를 기준으로 하는 판독 동작을 설명하기 위한 도 6을 참조하면, P 타입의 중간층(210)은 결정 상태가 비결정질일 때 고 저항성(610)을 갖고 결정질일 때 저 저항성(620)을 갖기 때문에, 상변화 메모리 셀(130)은 이러한 중간층(210)의 저항의 변화를 감지하여 판독 동작을 수행할 수 있다.
다른 예를 들면, 상변화 메모리 셀(130)은 P 타입의 중간층(210)의 결정 상태 또는 물질의 전도성에 따른 페르미 준위의 변화로 인한 공핍 시간의 변화를 감지하여, 중간층(210)에 대한 판독 동작을 수행할 수 있다. 공핍 시간의 변화를 기준으로 하는 판독 동작을 설명하기 위한 도 7 내지 8 중 도 7을 참조하면, P 타입의 중간층(210)은 결정 상태가 결정질일 때 보통의 P 집중도(Moderate P-concentration)을 보이며, 비결정질일 때 강한 P 집중도(Strong P-concentration)을 보이기 때문에, 도 8과 같이 결정 상태가 결정질일 때의 공핍 시간(810)은 결정 상태가 비결정질일 때의 공핍 시간(820)보다 짧게 된다. 이에, 상변화 메모리 셀(130)은 중간층(210)의 공핍 시간의 변화를 감지하여 판독 동작을 수행할 수 있다.
이처럼 일 실시예에 따른 상변화 메모리 셀(130)은, 상부층(220), 데이터 저장소로 사용되는 P 타입의 중간층(210) 및 하부층(230)으로 구성되는 NPN 구조를 구현함으로써, 정상 상태에서 전위 장벽(Barrier-height)으로 오프 상태를 유지하는 동시에, 판독 동작 시 공핍(Depletion)을 통해 도통되어 데이터 판독을 가능하게 할 수 있다. 이에, 일 실시예에 따른 상변화 메모리 셀(130)은, 종래의 OTS가 갖는 스케일링에서 고집적도를 구현하기 힘든 단점과, 스케일링에 따른 물질 신뢰성의 문제점을 방지하고 해결할 수 있다.
이상, 중간층(210)이 P 타입의 반도체 물질로 형성되고 상부층(220)과 하부층(230)이 N 타입의 반도체 물질로 형성되는 것으로 설명되었으나 이에 제한되거나 한정되지 않고, 상변화 메모리 셀(130)은 N 타입의 반도체 물질로 형성되는 중간층(210) 및 P 타입의 반도체 물질로 형성되는 상부층(220)과 하부층(230)으로 구성될 수도 있다.
이와 관련하여, 도 3을 참조하면, 상변화 메모리 셀(130)은 N 타입의 반도체 물질로 형성되는 중간층(310) 및 중간층(310)의 양단에 P 타입의 반도체 물질로 형성되는 상부층(320)과 하부층(330)을 포함하는 PNP 구조로 형성됨으로써, 상부 전극(110) 및 하부 전극(120)으로부터 상부층(320) 및 하부층(330)을 통해 인가되는 전압을 데이터 저장소로 사용되는 상부층(320) 또는 하부층(330)에 선택적으로 스위칭하는 선택소자의 기능과, 상부층(320) 및 하부층(330)을 통해 인가되는 전압에 의해 상부층(320) 또는 하부층(330)의 결정 상태 또는 물질의 전도성이 변화됨에 따라 데이터를 이진값으로 나타내어 저장하는 데이터 저장소의 기능을 일체화할 수 있다.
즉, 도 3을 참조하여 상술되는 상변화 메모리 셀(130)은 상부층(320) 또는 하부층(330) 중 적어도 하나의 층을 데이터 저장소로 사용하는 가운데 PNP 구조로 형성된다는 점에서 도 2를 참조하여 전술된 상변화 메모리 셀과 차이가 있을 뿐, 상부층(320) 및 하부층(330)을 형성하는 P 타입의 반도체 물질의 특성이나 중간층(310)을 형성하는 N 타입의 반도체 물질의 특성은 도 2를 참조하여 전술된 바와 동일하다.
이와 같이 PNP 구조로 구현되는 상변화 메모리 셀(130)은, NP의 역방향 바이어스(일례로, 중간층(310)/상부층(320)의 역방향 바이어스 또는 중간층(310)/하부층(330)의 역방향 바이어스)에 의해 P 타입의 상부층(320) 또는 하부층(330)이 공핍됨에 따라 도통되어, 데이터 저장소로 사용되는 상부층(320) 또는 하부층(330)의 결정 상태 또는 물질의 전도성을 판독할 수 있다. 또한, PNP 구조로 구현되는 상변화 메모리 셀(130)은, PN의 역방향 바이어스(일례로, 상부층(320)/중간층(310)의 역방향 바이어스 또는 하부층(330)/중간층(310)의 역방향 바이어스)에 의해 N 타입의 중간층(310)이 공핍됨에 따라 도통되어, 데이터 저장소로 사용되는 상부층(320) 또는 하부층(330)의 결정 상태 또는 물질의 전도성을 판독할 수도 있다.
마찬가지로, PNP 구조로 구현되는 상변화 메모리 셀(130) 역시 데이터 저장소로 사용되는 상부층(320) 또는 하부층(330)의 결정 상태 또는 물질의 전도성을 판독함에 있어, 데이터 저장소로 사용되는 상부층(320) 또는 하부층(330)의 저항 변화를 기준으로 하거나 공핍 시간의 변화를 기준으로 할 수 있다. 이에 대한 상세한 설명은 도 6 내지 8을 참조로 전술되었으므로 생략하기로 한다.
이상, 도 2를 통해 전술된 NPN 구조의 상변화 메모리 셀과 도 3을 통해 전술된 PNP 구조의 상변화 메모리 셀 모두는, P 타입의 반도체 물질로 형성되는 적어도 하나의 층을 데이터 저장소로 사용함을 특징으로 하나, 이에 제한되거나 한정되지 않고 N 타입의 반도체 물질로 형성되는 적어도 하나의 층이 데이터 저장소로 사용될 수도 있다. 이에 대한 상세한 설명은 도 9 내지 10을 참조하여 기재하기로 한다.
도 9 내지 10은 다른 일 실시예에 따른 상변화 메모리 셀을 나타낸 도면이다. 구체적으로, 도 9는 PNP 구조로 형성되어 N 타입의 중간층이 데이터 저장소로 사용되는 상변화 메모리 셀을 나타낸 도면이고, 도 10은 NPN 구조로 형성되어 N 타입의 상부층 또는 하부층이 데이터 저장소로 사용되는 상변화 메모리 셀을 나타낸 도면이다.
도 9를 참조하면, 상변화 메모리 셀(900)은 N 타입의 반도체 물질로 형성되는 중간층(910) 및 중간층(910)의 양단에 P 타입의 반도체 물질로 형성되는 상부층(920)과 하부층(930)을 포함하는 PNP 구조로 형성됨으로써, 상변화 메모리 소자에 포함되는 상부 전극(미도시) 및 하부 전극(미도시)으로부터 상부층(920) 및 하부층(930)을 통해 인가되는 전압을 데이터 저장소로 사용되는 중간층(910)에 선택적으로 스위칭하는 선택소자의 기능과, 상부층(920) 및 하부층(930)을 통해 인가되는 전압에 의해 중간층(910)의 결정 상태 또는 물질의 전도성이 변화됨에 따라 데이터를 이진값으로 나타내어 저장하는 데이터 저장소의 기능을 일체화할 수 있다.
중간층(910)을 형성하는 N 타입의 반도체 물질은 상부층(920) 및 하부층(930)을 통해 인가되는 전압에 의해 결정질 상태와 비결정질 상태 사이에서 변화되는 상변화 물질로서, 결정질 상태 및 비결정질 상태 모두에서 반도체 특성을 갖는 물질로 형성될 수 있다.
예를 들어, 다른 일 실시예에 따른 중간층(910)의 N 타입의 반도체 물질은, 결정질 상태 및 비결정질 상태에서 페르미 준위(Fermi level)의 변화를 갖는 물질(반도체 특성을 갖는 물질)로 형성됨으로써, 상변화 메모리 셀(900)이 정상 상태에서 전위 장벽(Barrier-height)으로 오프 상태를 유지하는 동시에, 판독 동작 시 공핍(Depletion)을 통해 도통되어 데이터를 판독 하도록 할 수 있다. 일례로, 중간층(910)은 페르미 준위(Fermi level)의 변화를 갖는 조건을 만족시키는 아래, In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질(AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 등을 포함하는 ZnOx 계열의 물질), 4족 반도체 물질 또는 3-5족 화합물로 형성될 수 있다.
상부층(920)과 하부층(930)은 중간층(910)을 형성하는 N 타입과 다른 타입인 P 타입의 반도체 물질로 형성되어, 중간층(910)과 함께 PNP 구조를 구현할 수 있다. 예를 들어, P 타입의 반도체 물질로는, GST, GCT, ST, CrGT, TiGT 등과 같이 칼코게나이드 물질 및/또는 트랜지션 메탈 물질(Cr, Ti, Ni, Zn, Cu 및/또는 Mo 중 적어도 하나를 포함하는 물질)이 사용될 수 있다.
이와 같이 PNP 구조로 구현되는 상변화 메모리 셀(900)은, NP의 역방향 바이어스(일례로, 중간층(910)/상부층(920)의 역방향 바이어스 또는 중간층(910)/하부층(930)의 역방향 바이어스)에 의해 P 타입의 상부층(920) 또는 하부층(930)이 공핍됨에 따라 도통되어, 중간층(910)의 결정 상태 또는 물질의 전도성을 판독할 수 있다. 또한, PNP 구조로 구현되는 상변화 메모리 셀(900)은, PN의 역방향 바이어스(일례로, 상부층(920)/중간층(910)의 역방향 바이어스 또는 하부층(930)/중간층(910)의 역방향 바이어스)에 의해 N 타입의 중간층(910)이 공핍됨에 따라 도통되어, 중간층(910)의 결정 상태 또는 물질의 전도성을 판독할 수도 있다.
특히, 다른 일 실시예에 따른 상변화 메모리 셀(900)은 중간층(910)의 결정 상태 또는 물질의 전도성을 판독함에 있어, 중간층(910)의 저항의 변화를 기준으로 하거나 공핍 시간의 변화를 기준으로 할 수 있다.
예를 들어, 상변화 메모리 셀(900)은 P 타입의 상부층(920) 또는 하부층(930)이 공핍되거나, N 타입의 중간층(910)이 공핍된 이후 중간층(910)의 결정 상태 또는 물질의 전도성에 따른 저항의 변화를 감지하여, 중간층(910)에 대한 판독 동작을 수행할 수 있다.
다른 예를 들면, 상변화 메모리 셀(900)은 N 타입의 중간층(910)의 결정 상태 또는 물질의 전도성에 따른 페르미 준위의 변화로 인한 공핍 시간의 변화를 감지하여, 중간층(910)에 대한 판독 동작을 수행할 수 있다.
이처럼 다른 일 실시예에 따른 상변화 메모리 셀(900)은, 상부층(920), 데이터 저장소로 사용되는 N 타입의 중간층(910) 및 하부층(930)으로 구성되는 PNP 구조를 구현함으로써, 정상 상태에서 전위 장벽(Barrier-height)으로 오프 상태를 유지하는 동시에, 판독 동작 시 공핍(Depletion)을 통해 도통되어 데이터 판독을 가능하게 할 수 있다. 이에, 다른 일 실시예에 따른 상변화 메모리 셀(900)은, 종래의 OTS가 갖는 스케일링에서 고집적도를 구현하기 힘든 단점과, 스케일링에 따른 물질 신뢰성의 문제점을 방지하고 해결할 수 있다.
이상, 중간층(910)이 N 타입의 반도체 물질로 형성되고 상부층(920)과 하부층(930)이 P 타입의 반도체 물질로 형성되는 것으로 설명되었으나 이에 제한되거나 한정되지 않고, 상변화 메모리 셀(900)은 P 타입의 반도체 물질로 형성되는 중간층(910) 및 N 타입의 반도체 물질로 형성되는 상부층(220)과 하부층(230)으로 구성될 수도 있다.
이와 관련하여, 도 10을 참조하면, 상변화 메모리 셀(1000)은 P 타입의 반도체 물질로 형성되는 중간층(1010) 및 중간층(1010)의 양단에 N 타입의 반도체 물질로 형성되는 상부층(1020)과 하부층(1030)을 포함하는 NPN 구조로 형성됨으로써, 상부층(1020) 및 하부층(1030)을 통해 인가되는 전압을 데이터 저장소로 사용되는 상부층(1020) 또는 하부층(1030)에 선택적으로 스위칭하는 선택소자의 기능과, 상부층(1020) 및 하부층(1030)을 통해 인가되는 전압에 의해 상부층(1020) 또는 하부층(1030)의 결정 상태 또는 물질의 전도성이 변화됨에 따라 데이터를 이진값으로 나타내어 저장하는 데이터 저장소의 기능을 일체화할 수 있다.
즉, 도 10을 참조하여 상술되는 상변화 메모리 셀(1000)은 상부층(1020) 또는 하부층(1030) 중 적어도 하나의 층을 데이터 저장소로 사용하는 가운데 NPN 구조로 형성된다는 점에서 도 9를 참조하여 전술된 상변화 메모리 셀과 차이가 있을 뿐, 상부층(1020) 및 하부층(1030)을 형성하는 N 타입의 반도체 물질의 특성이나 중간층(1010)을 형성하는 P 타입의 반도체 물질의 특성은 도 9를 참조하여 전술된 바와 동일하다.
이와 같이 NPN 구조로 구현되는 상변화 메모리 셀(1000)은, NP의 역방향 바이어스(일례로, 상부층(1020)/중간층(1010)의 역방향 바이어스 또는 하부층(1030)/중간층(1010)의 역방향 바이어스)에 의해 P 타입의 중간층(1010)이 공핍됨에 따라 도통되어, 데이터 저장소로 사용되는 상부층(1020) 또는 하부층(1030)의 결정 상태 또는 물질의 전도성을 판독할 수 있다.
마찬가지로, NPN 구조로 구현되는 상변화 메모리 셀(1000) 역시 데이터 저장소로 사용되는 상부층(1020) 또는 하부층(1030)의 결정 상태 또는 물질의 전도성을 판독함에 있어, 데이터 저장소로 사용되는 상부층(1020) 또는 하부층(1030)의 저항 변화를 기준으로 하거나 공핍 시간의 변화를 기준으로 할 수 있다. 이에 대한 상세한 설명은 도 6 내지 8을 참조로 전술되었으므로 생략하기로 한다.
도 11 내지 12는 또 다른 일 실시예에 따른 상변화 메모리 셀을 나타낸 도면이다. 보다 상세하게, 도 9는 메탈로 형성되는 상부층과 하부층 및 P 타입의 반도체 물질로 형성되는 중간층을 포함하는 상변화 메모리 셀을 나타낸 도면이고, 도 10은 메탈로 형성되는 상부층과 하부층 및 N 타입의 반도체 물질로 형성되는 중간층을 포함하는 상변화 메모리 셀을 나타낸 도면이다.
도 11을 참조하면, 또 다른 일 실시예에 따른 상변화 메모리 셀(1100)은, 상부 전극(미도시) 및 하부 전극(미도시)를 포함하는 상변화 메모리 소자에서 선택소자와 데이터 저장소가 일체화된 구성요소로 사용된다. 구체적으로, 상변화 메모리 셀(1100)은 P 타입의 반도체 물질로 형성되는 중간층(1110) 및 중간층(1110)의 양단에 메탈(일례로, Cr, Ti, Ni, Zn, Cu 및/또는 Mo 중 적어도 하나를 포함하는 물질)로 형성되는 상부층(1120)과 하부층(1130)을 포함하는 메탈/P/메탈의 구조로 형성됨으로써, 상부 전극 및 하부 전극으로부터 상부층(1120)과 하부층(1130)을 통해 인가되는 전압을 데이터 저장소로 사용되는 중간층(1110)에 선택적으로 스위칭하는 선택소자의 기능과, 상부층(1120)과 하부층(1130)을 통해 인가되는 전압에 의해 중간층(1110)의 결정 상태 또는 물질의 전도성이 변화됨에 따라 데이터를 이진값으로 나타내어 저장하는 데이터 저장소의 기능을 일체화할 수 있다.
중간층(210)을 형성하는 P 타입의 반도체 물질은 상부층(220) 및 하부층(230)을 통해 인가되는 전압에 의해 결정질 상태와 비결정질 상태 사이에서 변화되는 상변화 물질로서, 결정질 상태 및 비결정질 상태 모두에서 반도체 특성을 갖는 물질로 형성될 수 있다.
예를 들어, 중간층(1110)의 P 타입의 반도체 물질은, 결정질 상태 및 비결정질 상태에서 페르미 준위(Fermi level)의 변화를 갖는 물질(반도체 특성을 갖는 물질)로 형성됨으로써, 상변화 메모리 셀(1100)이 정상 상태에서 전위 장벽(Barrier-height)으로 오프 상태를 유지하는 동시에, 판독 동작 시 공핍(Depletion)을 통해 도통되어 데이터를 판독 하도록 할 수 있다. 일례로, 중간층(1110)은 페르미 준위(Fermi level)의 변화를 갖는 조건을 만족시키는 아래, GST, GCT, ST, CrGT, TiGT 등과 같이 칼코게나이드 물질 및/또는 트랜지션 메탈 물질(Cr, Ti, Ni, Zn, Cu 및/또는 Mo 중 적어도 하나를 포함하는 물질)로 형성될 수 있다.
이와 같은 상변화 메모리 셀(1100)은, 상부층(1120)과 하부층(1130)을 형성하는 메탈의 일함수가 중간층(1110)을 형성하는 반도체 물질의 일함수보다 적은 값을 갖도록 하는 쇼트키 장벽을 통해 P 타입의 중간층(1110)이 도통되어, P 타입의 중간층(1110)의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행할 수 있다. 이를 위해, 중간층(1110)을 형성하는 P 타입의 반도체 물질 및 상부층(1120)과 하부층(1130)을 형성하는 메탈 각각으로는, 상부층(1120)과 하부층(1130)을 형성하는 메탈의 일함수가 중간층(1110)을 형성하는 반도체 물질의 일함수보다 적은 값을 갖도록 하는 조건을 만족시키는 다양한 물질이 사용될 수 있다.
또한, 상변화 메모리 셀(1100)은 중간층(1110)의 결정 상태 또는 물질의 전도성을 판독함에 있어, 중간층(1110)의 저항의 변화를 기준으로 하거나 공핍 시간의 변화를 기준으로 할 수 있다. 이에 대한 상세한 설명은 도 6 내지 8을 참조로 전술되었으므로 생략하기로 한다.
또한, 중간층(1110)을 형성하는 물질은 P 타입의 반도체 물질 이외에 N 타입의 반도체 물질이 사용될 수 있다. 이와 관련하여 도 12를 참조하면, 또 다른 일 실시예에 따른 상변화 메모리 셀(1200)은, N 타입의 반도체 물질로 형성되는 중간층(1210) 및 중간층(1210)의 양단에 메탈로 형성되는 상부층(1220)과 하부층(1230)을 포함하는 메탈/N/메탈의 구조로 형성됨으로써, 상부 전극 및 하부 전극으로부터 상부층(1220)과 하부층(1230)을 통해 인가되는 전압을 데이터 저장소로 사용되는 중간층(1210)에 선택적으로 스위칭하는 선택소자의 기능과, 상부층(1220)과 하부층(1230)을 통해 인가되는 전압에 의해 중간층(1210)의 결정 상태 또는 물질의 전도성이 변화됨에 따라 데이터를 이진값으로 나타내어 저장하는 데이터 저장소의 기능을 일체화할 수 있다.
즉 도 12를 참조하여 상술되는 상변화 메모리 셀(1200)은 중간층(1210)을 N 타입 반도체 물질로 형성된다는 점에서, 도 11을 참조하여 전술된 상변화 메모리 셀과 차이가 있을 뿐, 상부층(1220) 및 하부층(1230)을 형성하는 메탈의 특성은 도 11을 참조하여 전술된 바와 동일하다.
중간층(1210)을 형성하는 N 타입 물질은, 상부층(1220) 및 하부층(1230)을 통해 인가되는 전압에 의해 결정질 상태와 비결정질 상태 사이에서 변화되는 상변화 물질로서, 결정질 상태 및 비결정질 상태 모두에서 반도체 특성을 갖는 물질로 형성될 수 있다.
예를 들어, 중간층(1210)의 N 타입의 반도체 물질은, 결정질 상태 및 비결정질 상태에서 페르미 준위(Fermi level)의 변화를 갖는 물질(반도체 특성을 갖는 물질)로 형성됨으로써, 상변화 메모리 셀(1200)이 정상 상태에서 전위 장벽(Barrier-height)으로 오프 상태를 유지하는 동시에, 판독 동작 시 공핍(Depletion)을 통해 도통되어 데이터를 판독 하도록 할 수 있다. 일례로, 중간층(1210)은 페르미 준위(Fermi level)의 변화를 갖는 조건을 만족시키는 아래, In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질(AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 등을 포함하는 ZnOx 계열의 물질), 4족 반도체 물질 또는 3-5족 화합물로 형성될 수 있다.
이와 같은 상변화 메모리 셀(1200)은, 상부층(1120)과 하부층(1130)을 형성하는 메탈의 일함수가 중간층(1210)을 형성하는 반도체 물질의 일함수보다 큰 값을 갖도록 하는 쇼트키 장벽을 통해 N 타입의 중간층(1210)이 도통되어, N 타입의 중간층(1210)의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행할 수 있다. 이를 위해, 중간층(1210)을 형성하는 N 타입의 반도체 물질 및 상부층(1220)과 하부층(1230)을 형성하는 메탈 각각으로는, 상부층(1220)과 하부층(1230)을 형성하는 메탈의 일함수가 중간층(1210)을 형성하는 반도체 물질의 일함수보다 큰 값을 갖도록 하는 조건을 만족시키는 다양한 물질이 사용될 수 있다.
마찬가지로, 상변화 메모리 셀(1200)은 중간층(1210)의 결정 상태 또는 물질의 전도성을 판독함에 있어, 중간층(1210)의 저항의 변화를 기준으로 하거나 공핍 시간의 변화를 기준으로 할 수 있다. 이에 대한 상세한 설명은 도 6 내지 8을 참조로 전술되었으므로 생략하기로 한다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (19)

  1. 상부 전극 및 하부 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀에 있어서,
    P 타입 또는 N 타입의 반도체 물질로 형성되는 중간층; 및
    상기 P 타입 또는 상기 N 타입 중 상기 중간층을 형성하는 반도체 물질과 다른 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층
    을 포함하고,
    상기 상변화 메모리 셀은,
    NPN 또는 PNP 구조로 형성되어, 상기 상부 전극 및 상기 하부 전극으로부터 상기 상부층 및 상기 하부층을 통해 인가되는 전압을 상기 중간층, 상기 상부층 또는 상기 하부층 중 데이터 저장소로 사용되는 P 타입의 적어도 하나의 층에 선택적으로 스위칭하는, 상변화 메모리 셀.
  2. 제1항에 있어서,
    상기 중간층, 상기 상부층 또는 상기 하부층 중 데이터 저장소로 사용되는 P 타입의 적어도 하나의 층은,
    상기 상부층 및 상기 하부층을 통해 인가되는 전압에 의해 결정 상태 또는 물질의 전도성이 변화됨에 따라 상기 데이터 저장소로 사용되는, 상변화 메모리 셀.
  3. 제1항에 있어서,
    상기 상변화 메모리 셀은,
    상기 NPN 구조로 형성되는 경우, 상기 NPN 구조에서 NP의 역방향 바이어스에 의해 상기 P 타입의 중간층이 공핍(Depletion)됨에 따라 도통되어, 상기 P 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하는, 상변화 메모리 셀.
  4. 제1항에 있어서,
    상기 상변화 메모리 셀은,
    상기 PNP 구조로 형성되는 경우, 상기 PNP 구조에서 NP의 역방향 바이어스에 의해 상기 상부층 또는 상기 하부층 중 P 타입의 어느 하나의 층이 공핍됨에 따라 도통되어, 상기 P 타입의 어느 하나의 층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하거나,
    PN의 역방향 바이어스에 의해 상기 N 타입의 중간층이 공핍됨에 따라 도통되어, 상기 P 타입의 어느 하나의 층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하는, 상변화 메모리 셀.
  5. 제1항에 있어서,
    상기 상변화 메모리 셀은,
    상기 P 타입의 적어도 하나의 층의 결정 상태 또는 물질의 전도성에 따른 저항의 변화를 감지하여 상기 P 타입의 적어도 하나의 층에 대한 판독 동작을 수행하는, 상변화 메모리 셀.
  6. 제1항에 있어서,
    상기 상변화 메모리 셀은,
    상기 P 타입의 적어도 하나의 층의 결정 상태 또는 물질의 전도성에 따른 페르미 준위(Femi level)의 변화로 인한 공핍 시간의 변화를 감지하여 상기 P 타입의 적어도 하나의 층에 대한 판독 동작을 수행하는, 상변화 메모리 셀.
  7. 제1항에 있어서,
    상기 P 타입의 적어도 하나의 층은,
    결정질 상태 및 비결정질 상태 모두에서 반도체 특성을 갖는 물질로 형성되는, 상변화 메모리 셀.
  8. 제1항에 있어서,
    상기 P 타입의 적어도 하나의 층은,
    결정질 상태 및 비결정질 상태에서 페르미 준위의 변화를 갖는 물질로 형성되는, 상변화 메모리 셀.
  9. 제7항 또는 제8항 중 적어도 하나의 항에 있어서,
    상기 P 타입의 적어도 하나의 층은,
    칼코게나이드 물질 및/또는 트랜지션 메탈 물질로 형성되는, 상변화 메모리 셀.
  10. 상부 전극 및 하부 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀에 있어서,
    N 타입 또는 P 타입의 반도체 물질로 형성되는 중간층; 및
    상기 N 타입 또는 상기 P 타입 중 상기 중간층을 형성하는 반도체 물질과 다른 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층
    을 포함하고,
    상기 상변화 메모리 셀은,
    PNP 또는 NPN 구조로 형성되어, 상기 상부 전극 및 상기 하부 전극으로부터 상기 상부층 및 상기 하부층을 통해 인가되는 전압을 상기 중간층, 상기 상부층 또는 상기 하부층 중 데이터 저장소로 사용되는 N 타입의 적어도 하나의 층에 선택적으로 스위칭하는, 상변화 메모리 셀.
  11. 제10항에 있어서,
    상기 상부층 또는 상기 하부층 중 데이터 저장소로 사용되는 N 타입의 적어도 하나의 층은,
    상기 상부층 및 상기 하부층을 통해 인가되는 전압에 의해 결정 상태 또는 물질의 전도성이 변화됨에 따라 상기 데이터 저장소로 사용되는, 상변화 메모리 셀.
  12. 제10항에 있어서,
    상기 상변화 메모리 셀은,
    상기 NPN 구조로 형성되는 경우, 상기 NPN 구조에서 NP의 역방향 바이어스에 의해 상기 P 타입의 중간층이 공핍(Depletion)됨에 따라 도통되어, 상기 상부층 또는 상기 하부층 중 N 타입의 어느 하나의 층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하는, 상변화 메모리 셀.
  13. 제10항에 있어서,
    상기 상변화 메모리 셀은,
    상기 PNP 구조로 형성되는 경우, 상기 PNP 구조에서 NP의 역방향 바이어스에 의해 상기 상부층 또는 상기 하부층 중 P 타입의 어느 하나의 층이 공핍됨에 따라 도통되어, 상기 N 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하거나,
    PN의 역방향 바이어스에 의해 상기 N 타입의 중간층이 공핍됨에 따라 도통되어, 상기 N 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하는, 상변화 메모리 셀.
  14. 제10항에 있어서,
    상기 상변화 메모리 셀은,
    상기 N 타입의 적어도 하나의 층의 결정 상태 또는 물질의 전도성에 따른 저항의 변화를 감지하여 상기 N 타입의 적어도 하나의 층에 대한 판독 동작을 수행하는, 상변화 메모리 셀.
  15. 제10항에 있어서,
    상기 상변화 메모리 셀은,
    상기 N 타입의 적어도 하나의 층의 결정 상태 또는 물질의 전도성에 따른 페르미 준위(Femi level)의 변화로 인한 공핍 시간의 변화를 감지하여 상기 N 타입의 적어도 하나의 층에 대한 판독 동작을 수행하는, 상변화 메모리 셀.
  16. 제10항에 있어서,
    상기 N 타입의 적어도 하나의 층은,
    결정질 상태 및 비결정질 상태 모두에서 반도체 특성을 갖는 물질로 형성되는, 상변화 메모리 셀.
  17. 제10항에 있어서,
    상기 N 타입의 적어도 하나의 층은,
    결정질 상태 및 비결정질 상태에서 페르미 준위의 변화를 갖는 물질로 형성되는, 상변화 메모리 셀.
  18. 제16항 또는 제17항 중 적어도 하나의 항에 있어서,
    상기 N 타입의 적어도 하나의 층은,
    In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질, 4족 반도체 물질 또는 3-5족 화합물로 형성되는, 상변화 메모리 셀.
  19. 상부 전극 및 하부 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀에 있어서,
    P 타입 또는 N 타입의 반도체 물질로 형성되는 중간층; 및
    상기 중간층의 양단에 메탈로 형성되는 상부층과 하부층
    을 포함하고,
    상기 상변화 메모리 셀은,
    상기 상부 전극 및 상기 하부 전극으로부터 상기 상부층 및 상기 하부층을 통해 인가되는 전압을 상기 중간층에 선택적으로 스위칭하며,
    상기 중간층이 P 타입의 반도체 물질로 형성되는 경우, 상기 상부층과 상기 하부층을 형성하는 메탈의 일함수가 상기 중간층을 형성하는 반도체 물질의 일함수보다 적은 값을 갖도록 하는 쇼트키 장벽을 통해 상기 P 타입의 중간층이 공핍됨에 따라 도통되어, 상기 P 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하거나,
    상기 중간층이 N 타입의 반도체 물질로 형성되는 경우, 상기 상부층과 상기 하부층을 형성하는 메탈의 일함수가 상기 중간층을 형성하는 반도체 물질의 일함수보다 큰 값을 갖도록 하는 쇼트키 장벽을 통해 상기 N 타입의 중간층이 공핍됨에 따라 도통되어, 상기 N 타입의 중간층의 결정 상태 또는 물질의 전도성을 판독하는 판독 동작을 수행하는, 상변화 메모리 셀.
KR1020180135268A 2018-08-31 2018-11-06 2단자 상변화 메모리 소자 및 그 동작 방법 KR102193691B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2019/009786 WO2020045845A1 (ko) 2018-08-31 2019-08-06 2단자 상변화 메모리 소자 및 그 동작 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180103693 2018-08-31
KR1020180103693 2018-08-31

Publications (2)

Publication Number Publication Date
KR20200025977A true KR20200025977A (ko) 2020-03-10
KR102193691B1 KR102193691B1 (ko) 2020-12-21

Family

ID=69800608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180135268A KR102193691B1 (ko) 2018-08-31 2018-11-06 2단자 상변화 메모리 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR102193691B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090061976A (ko) * 2007-12-12 2009-06-17 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
KR20090098443A (ko) * 2008-03-14 2009-09-17 재단법인서울대학교산학협력재단 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
KR20140116264A (ko) * 2013-03-21 2014-10-02 한양대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090061976A (ko) * 2007-12-12 2009-06-17 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
KR20090098443A (ko) * 2008-03-14 2009-09-17 재단법인서울대학교산학협력재단 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
KR20140116264A (ko) * 2013-03-21 2014-10-02 한양대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이

Also Published As

Publication number Publication date
KR102193691B1 (ko) 2020-12-21

Similar Documents

Publication Publication Date Title
US11195996B2 (en) Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same
CN104103308B (zh) 具有结型场效应晶体管的三维可变电阻存储器件及其驱动方法
US8642985B2 (en) Memory Cell
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
US10256190B2 (en) Variable resistance memory devices
US9424905B2 (en) Method of operating semiconductor memory device
CN109904312A (zh) 阻变器件
KR101955133B1 (ko) 금속 칼코게나이드를 함유하는 디바이스들
KR20200110330A (ko) 기억 소자 및 기억 장치
CN102237134B (zh) 集成电路装置及操作该集成电路装置的方法
US11980109B2 (en) Selection element-integrated phase-change memory and method for producing same
CN103247335A (zh) 一种存储器器件及其阵列
US20210005252A1 (en) Cross point device and storage apparatus
KR20200025977A (ko) 2단자 상변화 메모리 소자 및 그 동작 방법
Chen Memory select devices
US9373787B2 (en) Nonvolatile memory devices
KR102230199B1 (ko) 공핍층을 적응적으로 사용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법
KR102207216B1 (ko) 전극과의 접촉 계면의 쇼트키 다이오드 특성을 이용하는 선택 소자 및 이를 포함하는 상변화 메모리 소자
KR102211710B1 (ko) 터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법
US10177309B1 (en) Memory device
KR20200104511A (ko) 2단자 상변화 메모리 소자 및 그 동작 방법
JP2021005611A (ja) 選択素子、メモリセル、および、記憶装置
US20210126054A1 (en) Variable resistance memory device
US20220069205A1 (en) Switching device having bi-directional drive characteristics and method of operating same
KR20190134431A (ko) 선택소자 일체형 상변화 메모리 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant