KR20200104511A - 2단자 상변화 메모리 소자 및 그 동작 방법 - Google Patents

2단자 상변화 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR20200104511A
KR20200104511A KR1020190022893A KR20190022893A KR20200104511A KR 20200104511 A KR20200104511 A KR 20200104511A KR 1020190022893 A KR1020190022893 A KR 1020190022893A KR 20190022893 A KR20190022893 A KR 20190022893A KR 20200104511 A KR20200104511 A KR 20200104511A
Authority
KR
South Korea
Prior art keywords
phase change
electrode
change memory
type
diode
Prior art date
Application number
KR1020190022893A
Other languages
English (en)
Inventor
송윤흡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190022893A priority Critical patent/KR20200104511A/ko
Priority to PCT/KR2019/009786 priority patent/WO2020045845A1/ko
Priority to US17/424,245 priority patent/US20220069205A1/en
Priority to CN201980090204.XA priority patent/CN113330594A/zh
Priority to PCT/KR2019/018757 priority patent/WO2020153618A1/ko
Publication of KR20200104511A publication Critical patent/KR20200104511A/ko

Links

Images

Classifications

    • H01L45/06—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H01L45/1253—
    • H01L45/145—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

양방향 구동 2단자 상변화 메모리 소자가 개시된다. 일 실시예에 따르면, 상변화 메모리 소자는, 제1 전극; 제2 전극; 상기 제1 전극 및 상기 제2 전극 사이에 개재된 채, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 상변화층; 및 상기 P 타입의 상변화층의 상부에 배치되는 N 타입의 반도체층을 포함하고, 상기 P 타입의 상변화층 및 상기 N 타입의 반도체층은, PN 다이오드를 형성하며, 상기 P 타입의 상변화층은, 상기 제2 전극과의 접촉 계면에서 쇼트키 다이오드를 형성하는 것을 특징으로 한다.

Description

2단자 상변화 메모리 소자 및 그 동작 방법{BILATERAL TWO TERMINAL PHASE CHANGE MEMORY ELEMENT}
아래의 실시예들은 2단자 상변화 메모리 소자에 관한 것으로, 양방향 스위칭 동작을 지원하는 선택 소자를 구현하는 상변화 메모리 소자에 대한 기술이다.
IT 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보 통신 시스템 및 기기의 개발에 적합한 초고속, 대용량 및 고집적 등의 특성을 갖는 차세대 메모리 장치가 요구되고 있다. 이에, 3차원 V-NAND 메모리가 현재 최고 집적도를 구현하고 있으나, 고단으로 갈수록 String Height가 증가되며, 100단 이상의 고단을 형성하기 위한 공정적 어려움으로 인해 초 고집적도의 구현에 한계를 갖게 될 것으로 예상되고 있다.
이를 대체하기 위하여, 일반적인 메모리 장치에 비해 전력, 데이터의 유지 및 기록/판독 특성이 우수한 STT-MRAM, FeRAM, ReRAM 및 PCRAM 등의 차세대 메모리 소자들이 연구되고 있다.
이 중 PCRAM(이하, 상변화 메모리)은 제1 전극 및 제2 전극 사이의 전류 흐름 또는 인가되는 전압 차에 의해 야기되는 열이 상변화층으로 공급됨에 응답하여, 상변화층의 상변화 특성에 따른 저항 상태의 변화로 이진 값을 나타낸다. 일례로, PCRAM은 상변화층으로 열이 공급됨에 따라, 상변화층의 결정 상태를 결정질 및 비결정질 사이에서 변화시켜, 결정질일 때 저 저항성을 갖고 비결정질일 때 고 저항성을 갖는 상변화 특성을 기초로 각각의 저항 상태에 대응하는 이진 값을 나타낼 수 있다(예컨대, 상변화층의 결정 상태가 결정질로 저 저항성을 갖는 경우, 이진 값 [0]의 셋 상태를 나타내고, 상 변화층의 결정 상태가 비결정질로 고 저항성을 갖는 경우, 이진 값 [1]의 리셋 상태를 나타냄).
이러한, 상변화 메모리는 저렴한 비용으로 제조되며, 고속 동작이 가능하므로 차세대 반도체 메모리 장치로 활발히 연구되고 있으며, 2차원상 스케일링(Scaling) 한계를 개선하기 위하여 다양한 3차원 아키텍처로 구현되는 구조로 제안되고 있다.
그러나, 상변화 메모리에서 선택소자로 사용되는 종래의 OTS는 상변화층과 맞닿는 사이에 배치되는 중간 전극을 요구하기 때문에 스케일링에서 고집적도를 구현하기 힘든 단점을 가지며, 스케일링에 따른 물질 신뢰성의 문제점과, 누설 전류를 차단하기 힘든 문제점을 갖게 된다.
이에, 종래의 OTS를 대체할 선택소자의 개발이 요구되고 있다.
일 실시예들은 종래의 OTS를 대체하는 선택 소자를 구현하는 상변화 메모리를 제안한다.
보다 상세하게, 일 실시예들은 제1 전극 및 제2 전극 사이에 P 타입의 상변화층 및 N 타입의 반도체층을 개재하여, P 타입의 상변화층과 N 타입의 반도체층으로 PN 다이오드를 형성하고, P 타입의 상변화층과 제2 전극의 접촉 계면에서 쇼트키 다이오드를 형성함으로써, 데이터 저장소로 사용되는 상변화층과 선택 소자를 일체형으로 구현하는 동시에, 양방향 전류 구동을 구현하는 상변화 메모리 소자를 제안한다.
또한, 일 실시예들은 N 타입의 반도체층을 낮은 누설 전류 특성을 갖는 물질로 형성함으로써, 누설 전류를 차단 및 방지하는 상변화 메모리 소자를 제안한다.
일 실시예에 따르면, 상변화 메모리 소자는, 제1 전극; 제2 전극; 상기 제1 전극 및 상기 제2 전극 사이에 개재된 채, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 상변화층; 및 상기 P 타입의 상변화층의 상부에 배치되는 N 타입의 반도체층을 포함하고, 상기 P 타입의 상변화층 및 상기 N 타입의 반도체층은, PN 다이오드를 형성하며, 상기 P 타입의 상변화층은, 상기 제2 전극과의 접촉 계면에서 쇼트키 다이오드를 형성하는 것을 특징으로 한다.
일측에 따르면, 상기 상변화 메모리 소자는, 상기 PN 다이오드 및 상기 쇼트키 다이오드를 이용하여 양방향 전류 구동을 구현하는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 PN 다이오드와 상기 쇼트키 다이오드는, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압을 상기 P 타입의 상변화층에 선택적으로 스위칭하는 선택 소자로 사용되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 P 타입의 상변화층은, 상기 제2 전극과의 접촉 계면에서 안정적인 쇼트키 특성을 갖는 쇼트키 다이오드를 형성하도록 트랜지션 메탈이 함유된 상변화 물질에 질소가 도핑되어 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 트랜지션 메탈은, Cr, Ti, Ni, Zn, Cu 또는 Mo 중 적어도 하나를 포함하고, 상기 상변화 물질은, Ge, Sb 또는 Te 중 적어도 하나를 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 N 타입의 반도체층은, Zn, In 또는 Ga 중 적어도 하나의 양이온을 포함하는 N 타입의 산화물 반도체 물질로 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 N 타입의 산화물 반도체 물질은, ZnOx 계열의 물질로 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 ZnOx 계열의 물질은, AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 제1 전극 및 제2 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀은, 상기 제1 전극 및 상기 제2 전극 사이에 개재된 채, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 상변화층; 및 상기 P 타입의 상변화층의 상부에 배치되는 N 타입의 반도체층을 포함하고, 상기 P 타입의 상변화층 및 상기 N 타입의 반도체층은, PN 다이오드를 형성하며, 상기 P 타입의 상변화층은, 상기 제2 전극과의 접촉 계면에서 쇼트키 다이오드를 형성하는 것을 특징으로 한다.
일측에 따르면, 상기 상변화 메모리 셀은, 상기 PN 다이오드 및 상기 쇼트키 다이오드를 이용하여 양방향 전류 구동을 구현하는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 PN 다이오드와 상기 쇼트키 다이오드는, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압을 상기 P 타입의 상변화층에 선택적으로 스위칭하는 선택 소자로 사용되는 것을 특징으로 하는 상변화 메모리 셀.
또 다른 일측에 따르면, 상기 P 타입의 상변화층은, 상기 제2 전극과의 접촉 계면에서 안정적인 쇼트키 특성을 갖는 쇼트키 다이오드를 형성하도록 트랜지션 메탈이 함유된 상변화 물질에 질소가 도핑되어 형성되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 고집적 3차원 아키텍처를 갖는 상변화 메모리는, 수평 방향으로 연장 형성된 적어도 하나의 제1 전극 및 상기 적어도 하나의 제1 전극에 대해 수직 방향으로 연장 형성된 제2 전극; 상기 적어도 하나의 제1 전극 및 상기 제2 전극 사이에 개재된 채, 상기 적어도 하나의 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 적어도 하나의 P 타입의 상변화층; 및 상기 적어도 하나의 P 타입의 상변화층과 맞닿은 채, 상기 적어도 하나의 제1 전극 및 상기 제2 전극 사이에 개재되는 적어도 하나의 N 타입의 반도체층을 포함하고, 상기 적어도 하나의 P 타입의 상변화층 및 상기 적어도 하나의 N 타입의 반도체층은, PN 다이오드를 형성하며, 상기 적어도 하나의 P 타입의 상변화층은, 상기 제2 전극과의 접촉 계면에서 쇼트키 다이오드를 형성하는 것을 특징으로 한다.
일측에 따르면, 상기 상변화 메모리는, 상기 PN 다이오드 및 상기 쇼트키 다이오드를 이용하여 양방향 전류 구동을 구현하는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 PN 다이오드와 상기 쇼트키 다이오드는, 상기 적어도 하나의 제1 전극 및 상기 제2 전극을 통해 인가되는 전압을 상기 적어도 하나의 P 타입의 상변화층에 선택적으로 스위칭하는 선택 소자로 사용되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 적어도 하나의 P 타입의 상변화층은, 상기 제2 전극과의 접촉 계면에서 안정적인 쇼트키 특성을 갖는 쇼트키 다이오드를 형성하도록 트랜지션 메탈이 함유된 상변화 물질에 질소가 도핑되어 형성되는 것을 특징으로 할 수 있다.
일 실시예들은 종래의 OTS를 대체하는 선택 소자를 구현하는 상변화 메모리를 제안할 수 있다.
보다 상세하게, 일 실시예들은 제1 전극 및 제2 전극 사이에 P 타입의 상변화층 및 N 타입의 반도체층을 개재하여, P 타입의 상변화층과 N 타입의 반도체층으로 PN 다이오드를 형성하고, P 타입의 상변화층과 제2 전극의 접촉 계면에서 쇼트키 다이오드를 형성함으로써, 데이터 저장소로 사용되는 상변화층과 선택 소자를 일체형으로 구현하는 동시에, 양방향 전류 구동을 구현하는 상변화 메모리 소자를 제안할 수 있다.
따라서, 일 실시예들은 종래의 OTS가 갖는 스케일링에서 고집적도를 구현하기 힘든 단점과, 스케일링에 따른 물질 신뢰성의 문제점을 방지하고 해결하는 상변화 메모리 소자를 제안할 수 있다.
또한, 일 실시예들은 N 타입의 반도체층을 낮은 누설 전류 특성을 갖는 물질로 형성함으로써, 누설 전류를 차단 및 방지하는 상변화 메모리 소자를 제안할 수 있다.
도 1은 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이다.
도 2는 일 실시예에 따른 상변화 메모리 소자가 양방향 전류 구동을 구현하는 것을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 상변화 메모리 소자에서 선택 소자가 상변화층과 일체형으로 구현되는 것을 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 상변화 메모리 소자에서 형성하는 쇼트키 다이오드의 특성을 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 3차원 아키텍처를 갖도록 구현된 상변화 메모리를 나타낸 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이고, 도 2는 일 실시예에 따른 상변화 메모리 소자가 양방향 전류 구동을 구현하는 것을 설명하기 위한 도면이며, 도 3은 일 실시예에 따른 상변화 메모리 소자에서 선택 소자가 상변화층과 일체형으로 구현되는 것을 설명하기 위한 도면이고, 도 4는 일 실시예에 따른 상변화 메모리 소자에서 형성하는 쇼트키 다이오드의 특성을 설명하기 위한 도면이다.
도 1 내지 4를 참조하면, 일 실시예에 따른 상변화 메모리 소자(100)는, W, TaN, TiN 등과 같이 전도성을 갖는 금속 물질로 형성되는 제1 전극(110)과 제2 전극(120) 및 그리고 그 사이에 개재되는 상변화 메모리 셀(130)을 포함한다.
상변화 메모리 셀(130)은 제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 상변화층(131)과, P 타입의 상변화층(131)의 상부에 배치되는 N 타입의 반도체층(132)을 포함하는 구조를 갖는다.
이에, P 타입의 상변화층(131) 및 N 타입의 반도체층(132)은 PN 다이오드를 형성하게 되고, P 타입의 상변화층(131)은 제2 전극(120)과의 접촉 계면에서 쇼트키 다이오드를 형성하게 되며, 상변화 메모리 셀(130)은 형성된 PN 다이오드와 쇼트키 다이오드를 이용하여 도 2와 같은 양방향 전류 구동을 구현할 수 있다.
여기서, PN 다이오드와 쇼트키 다이오드는 제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압을 P 타입의 상변화층에 선택적으로 스위칭하는 선택 소자로 사용될 수 있다.
따라서, 상변화 메모리 셀(130)은 선택 소자로 동작하는 PN 다이오드와 쇼트키 다이오드를 데이터 저장소로 사용되는 P 타입의 상변화층(131)을 기반으로 구현함으로써, 데이터 저장의 기능(제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압에 의해 변화되는 P 타입의 상변화층(131)의 결정 상태로 데이터를 나타내는 기능)과 선택 소자의 기능(제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압을 P 타입의 상변화층(131)에 선택적으로 스위칭하는 기능)을 일체화할 수 있다. 즉, P 타입의 상변화층(131)은 도 3과 같이 상변화 메모리 셀(130)에서 데이터 저장소의 기능을 수행하는 동시에, PN 다이오드와 쇼트키 다이오드를 형성하여 선택 소자의 기능도 수행할 수 있다.
상변화 메모리 셀(130)은 이처럼 상변화층(131)과 선택 소자를 일체형으로 구현함으로써, 종래의 OTS가 갖는 스케일링에서 고집적도를 구현하기 힘든 단점과, 스케일링에 따른 물질 신뢰성의 문제점을 방지하고 해결할 수 있다.
P 타입의 상변화층(131)은, 제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압에 의해 결정 상태가 결정질 상태와 비결정질 상태 사이에서 변화되는 상변화 물질로 구성되나, 상변화 물질이 일반적인 상변화 특성(결정질일 때 저 저항성을 갖고 비결정질일 때 고 저항성을 갖는 특성)이 아닌, 역 상변화 특성(결정질일 때 고 저항성을 갖고 비결정질일 때 저 저항성을 갖는 특성)을 갖는 것을 특징으로 한다. 이하, 결정 상태가 결정질일 때 고 저항성을 갖는다는 것은, 결정 상태가 비결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 높은 저항성을 갖는 것을 의미하고, 결정 상태가 비결정질일 때 저 저항성을 갖는다는 것은, 결정 상태가 결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 낮은 저항성을 갖는 것을 의미한다.
특히, P 타입의 상변화층(131)은 제2 전극(120)과의 접촉 계면에서 안정적인 쇼트키 특성을 갖는 쇼트키 다이오드를 형성하도록 트랜지션 메탈이 함유된 상변화 물질에 질소가 도핑되어 형성될 수 있다. 이 때, 상변화 물질로는 Ge, Sb 또는 Te 중 적어도 하나가 사용되며, 트랜지션 메탈로는 Cr, Ti, Ni, Zn, Cu 또는 Mo 중 적어도 하나가 사용될 수 있다.
상변화 물질에 트랜지션 메탈이 함유되는 조성비는, 상변화층(131)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하도록 조절될 수 있다. 예를 들어, Ge 및 Te와 같은 상 변화 물질에 Cr(또는 Ti, Ni, Zn, Cu, Mo 등)과 같은 트랜지션 메탈이 함유되는 조성비는, 상변화층(131)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하도록 Ge 및 Te을 기준으로 10% 미만의 중량 백분율을 갖도록 조절될 수 있다.
또한, 트랜지션 메탈이 함유된 상변화 물질에 질소가 도핑되는 농도는, P 타입의 상변화층(131)이 제2 전극(120)과의 접촉 계면에서 안정적인 쇼트키 특성을 갖는 쇼트키 다이오드를 형성하도록 조절될 수 있다.
이처럼 상변화 메모리 셀(130)은 P 타입의 상변화층(131)을 트랜지션 메탈이 함유된 상변화 물질에 질소를 도핑하여 형성함으로써, 도 4와 같이 P 타입의 상변화층(313) 및 제2 전극(120) 사이의 접촉 계면에서 형성되는 쇼트키 다이오드가 안정적인 쇼트키 특성을 가져 PN 다이오드와 동일한 성능을 구현하도록 할 수 있다.
N 타입의 반도체층(132)은, 낮은 누설 전류 특성을 갖는 Zn, In 또는 Ga 중 적어도 하나의 양이온을 포함하는 N 타입의 산화물 반도체 물질, 4족 반도체 물질 또는 3-5족 화합물로 형성됨으로써, 넓은 밴드 갭으로 우수한 누설 전류 특성을 도모할 수 있다. 여기서, N 타입의 산화물 반도체 물질로는 낮은 누설 전류 특성을 갖는 ZnOx 계열의 물질이 사용될 수 있으며, ZnOx 계열의 물질로는 AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 중 적어도 하나가 사용될 수 있다.
이와 같이 일 실시예에 따른 상변화 메모리 셀(130)은 P 타입의 상변화층(131)과 N 타입의 반도체층(132)을 기반으로 PN 다이오드와 쇼트키 다이오드를 형성함으로써, 데이터 저장소로 사용되는 상변화층(131)과 선택 소자를 일체형으로 구현하는 동시에, 양방향 전류 구동을 구현할 수 있다. 따라서, 상변화 메모리 셀(130)은 종래의 OTS가 갖는 스케일링에서 고집적도를 구현하기 힘든 단점과, 스케일링에 따른 물질 신뢰성의 문제점을 방지하고 해결할 수 있다.
또한, 상변화 메모리 셀(130)은 N 타입의 반도체층(132)을 저 누설 전류 특성을 갖는 물질로 형성함으로써, 누설 전류를 차단 및 방지할 수 있다.
이상, 설명된 상변화 메모리 셀(130)의 특징은 상변화 메모리 셀(130)을 포함하는 상변화 메모리 소자(100)에도 그대로 적용될 수 있다. 이에, 일 실시예에 따른 상변화 메모리 소자(100) 역시 데이터 저장소로 사용되는 상변화층(131)과 선택 소자를 일체형으로 구현하는 동시에 양방향 전류 구동을 구현함으로써, 종래의 OTS가 갖는 스케일링에서 고집적도를 구현하기 힘든 단점과, 스케일링에 따른 물질 신뢰성의 문제점을 방지하고 해결할 수 있으며, N 타입의 반도체층(132)을 저 누설 전류 특성을 갖는 물질로 형성함으로써, 누설 전류를 차단 및 방지할 수 있다.
또한, 이상 설명된 상변화 메모리 셀(130) 및 이를 포함하는 상변화 메모리 소자(100)는, 간략화된 구조로 설명되었으나, 고집적 3차원 아키텍처를 갖도록 구현될 수 있다. 이에 대한 상세한 설명은 아래에서 기재하기로 한다.
도 5는 일 실시예에 따른 3차원 아키텍처를 갖도록 구현된 상변화 메모리를 나타낸 도면이다.
도 5를 참조하면, 상변화 메모리(500)는 수평 방향으로 연장 형성된 적어도 하나의 제1 전극(510), 적어도 하나의 제1 전극(510)에 대해 수직 방향으로 연장 형성된 제2 전극(520)과, 적어도 하나의 제1 전극(510) 및 제2 전극(520) 사이에 개재되는 적어도 하나의 상변화 메모리 셀(530)을 포함한다.
이와 같은 구조의 상변화 메모리(500)에서 적어도 하나의 상변화 메모리 셀(530)은 도 1 내기 4를 참조하여 상술된 상변화 메모리 셀에 해당되게 된다. 즉, 적어도 하나의 상변화 메모리 셀(530) 각각은, 적어도 하나의 제1 전극(510) 및 제2 전극(520) 사이에 개재된 채, 적어도 하나의 제1 전극(510) 및 제2 전극(520)을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 적어도 하나의 P 타입의 상변화층(531) 및 적어도 하나의 P 타입의 상변화층(531)과 맞닿은 채, 적어도 하나의 제1 전극(510) 및 제2 전극(520) 사이에 개재되는 적어도 하나의 N 타입의 반도체층(532)을 포함함으로써, 적어도 하나의 P 타입의 상변화층(531) 및 적어도 하나의 N 타입의 반도체층(532)이 PN 다이오드를 형성하고 적어도 하나의 P 타입의 상변화층(531)은 제2 전극(520)과의 접촉 계면에서 쇼트키 다이오드를 형성하는 것을 특징으로 한다.
적어도 하나의 P 타입의 상변화층(531) 및 적어도 하나의 N 타입의 반도체층(532)으로 구성되는 적어도 하나의 상변화 메모리 셀(530) 각각에 대한 상세한 설명은, 도 1 내지 4를 참조하여 기재되었으므로 생략하기로 한다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (16)

  1. 제1 전극;
    제2 전극;
    상기 제1 전극 및 상기 제2 전극 사이에 개재된 채, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 상변화층; 및
    상기 P 타입의 상변화층의 상부에 배치되는 N 타입의 반도체층
    을 포함하고,
    상기 P 타입의 상변화층 및 상기 N 타입의 반도체층은,
    PN 다이오드를 형성하며,
    상기 P 타입의 상변화층은,
    상기 제2 전극과의 접촉 계면에서 쇼트키 다이오드를 형성하는 것을 특징으로 하는 상변화 메모리 소자.
  2. 제1항에 있어서,
    상기 상변화 메모리 소자는,
    상기 PN 다이오드 및 상기 쇼트키 다이오드를 이용하여 양방향 전류 구동을 구현하는 것을 특징으로 하는 상변화 메모리 소자.
  3. 제1항에 있어서,
    상기 PN 다이오드와 상기 쇼트키 다이오드는,
    상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압을 상기 P 타입의 상변화층에 선택적으로 스위칭하는 선택 소자로 사용되는 것을 특징으로 하는 상변화 메모리 소자.
  4. 제1항에 있어서,
    상기 P 타입의 상변화층은,
    상기 제2 전극과의 접촉 계면에서 안정적인 쇼트키 특성을 갖는 쇼트키 다이오드를 형성하도록 트랜지션 메탈이 함유된 상변화 물질에 질소가 도핑되어 형성되는 것을 특징으로 하는 상변화 메모리 소자.
  5. 제4항에 있어서,
    상기 트랜지션 메탈은,
    Cr, Ti, Ni, Zn, Cu 또는 Mo 중 적어도 하나를 포함하고,
    상기 상변화 물질은,
    Ge, Sb 또는 Te 중 적어도 하나를 포함하는 것을 특징으로 하는 상변화 메모리 소자.
  6. 제1항에 있어서,
    상기 N 타입의 반도체층은,
    Zn, In 또는 Ga 중 적어도 하나의 양이온을 포함하는 N 타입의 산화물 반도체 물질로 형성되는 것을 특징으로 하는 상변화 메모리 소자.
  7. 제6항에 있어서,
    상기 N 타입의 산화물 반도체 물질은,
    ZnOx 계열의 물질로 형성되는 것을 특징으로 하는 상변화 메모리 소자.
  8. 제7항에 있어서,
    상기 ZnOx 계열의 물질은,
    AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 중 적어도 하나를 포함하는 상변화 메모리 소자.
  9. 제1 전극 및 제2 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀에 있어서,
    상기 제1 전극 및 상기 제2 전극 사이에 개재된 채, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 상변화층; 및
    상기 P 타입의 상변화층의 상부에 배치되는 N 타입의 반도체층
    을 포함하고,
    상기 P 타입의 상변화층 및 상기 N 타입의 반도체층은,
    PN 다이오드를 형성하며,
    상기 P 타입의 상변화층은,
    상기 제2 전극과의 접촉 계면에서 쇼트키 다이오드를 형성하는 것을 특징으로 하는 상변화 메모리 셀.
  10. 제9항에 있어서,
    상기 상변화 메모리 셀은,
    상기 PN 다이오드 및 상기 쇼트키 다이오드를 이용하여 양방향 전류 구동을 구현하는 것을 특징으로 하는 상변화 메모리 셀.
  11. 제9항에 있어서,
    상기 PN 다이오드와 상기 쇼트키 다이오드는,
    상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압을 상기 P 타입의 상변화층에 선택적으로 스위칭하는 선택 소자로 사용되는 것을 특징으로 하는 상변화 메모리 셀.
  12. 제9항에 있어서,
    상기 P 타입의 상변화층은,
    상기 제2 전극과의 접촉 계면에서 안정적인 쇼트키 특성을 갖는 쇼트키 다이오드를 형성하도록 트랜지션 메탈이 함유된 상변화 물질에 질소가 도핑되어 형성되는 것을 특징으로 하는 상변화 메모리 셀.
  13. 고집적 3차원 아키텍처를 갖는 상변화 메모리에 있어서,
    수평 방향으로 연장 형성된 적어도 하나의 제1 전극 및 상기 적어도 하나의 제1 전극에 대해 수직 방향으로 연장 형성된 제2 전극;
    상기 적어도 하나의 제1 전극 및 상기 제2 전극 사이에 개재된 채, 상기 적어도 하나의 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 적어도 하나의 P 타입의 상변화층; 및
    상기 적어도 하나의 P 타입의 상변화층과 맞닿은 채, 상기 적어도 하나의 제1 전극 및 상기 제2 전극 사이에 개재되는 적어도 하나의 N 타입의 반도체층
    을 포함하고,
    상기 적어도 하나의 P 타입의 상변화층 및 상기 적어도 하나의 N 타입의 반도체층은,
    PN 다이오드를 형성하며,
    상기 적어도 하나의 P 타입의 상변화층은,
    상기 제2 전극과의 접촉 계면에서 쇼트키 다이오드를 형성하는 것을 특징으로 하는 상변화 메모리.
  14. 제13항에 있어서,
    상기 상변화 메모리는,
    상기 PN 다이오드 및 상기 쇼트키 다이오드를 이용하여 양방향 전류 구동을 구현하는 것을 특징으로 하는 상변화 메모리.
  15. 제13항에 있어서,
    상기 PN 다이오드와 상기 쇼트키 다이오드는,
    상기 적어도 하나의 제1 전극 및 상기 제2 전극을 통해 인가되는 전압을 상기 적어도 하나의 P 타입의 상변화층에 선택적으로 스위칭하는 선택 소자로 사용되는 것을 특징으로 하는 상변화 메모리.
  16. 제13항에 있어서,
    상기 적어도 하나의 P 타입의 상변화층은,
    상기 제2 전극과의 접촉 계면에서 안정적인 쇼트키 특성을 갖는 쇼트키 다이오드를 형성하도록 트랜지션 메탈이 함유된 상변화 물질에 질소가 도핑되어 형성되는 것을 특징으로 하는 상변화 메모리.
KR1020190022893A 2018-08-31 2019-02-27 2단자 상변화 메모리 소자 및 그 동작 방법 KR20200104511A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190022893A KR20200104511A (ko) 2019-02-27 2019-02-27 2단자 상변화 메모리 소자 및 그 동작 방법
PCT/KR2019/009786 WO2020045845A1 (ko) 2018-08-31 2019-08-06 2단자 상변화 메모리 소자 및 그 동작 방법
US17/424,245 US20220069205A1 (en) 2019-01-25 2019-12-31 Switching device having bi-directional drive characteristics and method of operating same
CN201980090204.XA CN113330594A (zh) 2019-01-25 2019-12-31 具有双向驱动特性的切换器件及其操作方法
PCT/KR2019/018757 WO2020153618A1 (ko) 2019-01-25 2019-12-31 양방향 구동 특성을 갖는 스위칭 소자 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190022893A KR20200104511A (ko) 2019-02-27 2019-02-27 2단자 상변화 메모리 소자 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20200104511A true KR20200104511A (ko) 2020-09-04

Family

ID=72471017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190022893A KR20200104511A (ko) 2018-08-31 2019-02-27 2단자 상변화 메모리 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20200104511A (ko)

Similar Documents

Publication Publication Date Title
Di et al. Recent advances in resistive random access memory based on lead halide perovskite
CN100521279C (zh) 多终端硫族化物开关器件
US20130001494A1 (en) Memory Cell
US20150262663A1 (en) Methods of Manufacturing Embedded Bipolar Switching Resistive Memory
US20050254291A1 (en) Semiconductor memory component in cross-point architecture
US8164949B2 (en) Reducing drift in chalcogenide devices
US20170104031A1 (en) Selector Elements
CN102376355A (zh) 存储器件
US9349445B2 (en) Select devices for memory cell applications
CN103137646A (zh) 用于双极型阻变存储器交叉阵列集成方式的选通器件单元
CN102376887A (zh) 存储元件
CN103050623B (zh) 一种具备多阻态特性的二阶忆阻器及其调制方法
KR20200110330A (ko) 기억 소자 및 기억 장치
JP2019165052A (ja) 半導体記憶装置
US11980109B2 (en) Selection element-integrated phase-change memory and method for producing same
WO2013046217A2 (en) Selector device for bipolar rram
KR20190065980A (ko) 전이금속산화물 재료의 특성을 이용한 차세대 비휘발성 모트 메모리 소자
KR20200104511A (ko) 2단자 상변화 메모리 소자 및 그 동작 방법
US20210005252A1 (en) Cross point device and storage apparatus
KR102230199B1 (ko) 공핍층을 적응적으로 사용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법
CN101783389A (zh) 一种具有非对称电学特性的阻变存储器
CN101882628B (zh) 一种用于交叉阵列结构存储器的整流器件
KR102211710B1 (ko) 터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법
WO2013040714A1 (en) Memory device by complementary bipolar resistance switching in single metal insulator metal cells and method of fabrication thereof
KR102207216B1 (ko) 전극과의 접촉 계면의 쇼트키 다이오드 특성을 이용하는 선택 소자 및 이를 포함하는 상변화 메모리 소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E601 Decision to refuse application