KR20090057081A - 드라이 에칭 방법 - Google Patents

드라이 에칭 방법 Download PDF

Info

Publication number
KR20090057081A
KR20090057081A KR1020097006534A KR20097006534A KR20090057081A KR 20090057081 A KR20090057081 A KR 20090057081A KR 1020097006534 A KR1020097006534 A KR 1020097006534A KR 20097006534 A KR20097006534 A KR 20097006534A KR 20090057081 A KR20090057081 A KR 20090057081A
Authority
KR
South Korea
Prior art keywords
electrode
pressing member
etching
substrate
yttrium
Prior art date
Application number
KR1020097006534A
Other languages
English (en)
Other versions
KR101087514B1 (ko
Inventor
야스히로 모리카와
커우커우 쑤우
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20090057081A publication Critical patent/KR20090057081A/ko
Application granted granted Critical
Publication of KR101087514B1 publication Critical patent/KR101087514B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3266Magnetic control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • H01J37/32642Focus rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭 프로세스에서의 에칭 생성물을 저감시켜, 에칭 대상물에 대한 면내 균일성의 향상을 도모하는 드라이 에칭 방법의 제공. 전극의 위표면의 주변 부분에, 이트륨 함유 산화물로 이루어지는 표면층을 적어도 갖는 전극 누름 부재를 형성한 전극을 사용하고, 전극 상에 기판을 탑재하여 전극 주변 부분으로부터의 에칭 생성물을 제어하여 드라이 에칭을 실시한다.
에칭 프로세스, 드라이 에칭, 전극

Description

드라이 에칭 방법{DRY ETCHING METHOD}
기술분야
본 발명은, 드라이 에칭 방법에 관한 것으로, 특히, 특정 전극 누름 부재를 형성한 전극을 사용하여 실시하는 드라이 에칭 방법에 관한 것이다.
배경기술
드라이 에칭 프로세스에 있어서, 에칭 중에 전극 주변 부분이 에칭되는 것을 방호 (防護) 하기 위해서, 이 주변 부분에 외주 링과 같은 전극 누름 부재가 형성된다. 그런데, 이 전극 누름 부재에도 에칭 중에 고주파 (RF) 는 인가되므로, 이 부재도 에칭되어, 에칭 생성물이 진공 챔버 내로 비산된다. 그 결과, 에칭 대상물인 기판에 대한 면내 균일성에 큰 영향을 미치게 된다.
예를 들어, 에칭 프로세스가 불소 원자 함유 가스 베이스의 에칭 가스를 사용하여 실시되는 경우, 전극 누름 부재인 상기 외주 링이 석영이나 실리콘 등으로 제작되어 있으면, 에칭 프로세스 중에 기판뿐만 아니라 이 외주 링도 에칭되어 소모되어 간다. 그 때문에, 외주 링으로부터의 에칭 생성물이 기판의 외주 근방으로부터 대량으로 방출되게 되고, 그 생성물이 기판에 재입사되어 에칭 속도를 지원 혹은 억제하는 현상을 일으킨다는 문제가 있다. 혹은 또한, 플라즈마원으로부터 기판에 입사되는 이온이나 라디칼의 입사를 방해함으로써 에칭 속도를 억제하는 현상을 일으킨다는 문제가 있다. 이와 같은 현상은, 진공 챔버, 나아가서는 에칭 장치의 메인터넌스 빈도의 증가 등의 단점으로도 연결된다.
또한, 기판 지지용 기판대를 향하여 기판의 가장자리를 누르는 기판 누름 (substrate-presser) 을 기판대의 주변부에 형성하는 것에 대해서는 알려져 있다 (예를 들어, 특허 문헌 1 참조). 그러나, 이 경우, 기판 누름을 형성함으로써 기판대 주변부가 에칭되는 것을 방호하는 것에 대해서, 또한, 기판 누름의 재질에 대해서는 전혀 개시되어 있지 않다.
특허 문헌 1 : 일본 공개특허공보 평7-76774호 (특허 청구의 범위)
발명의 개시
발명이 해결하고자 하는 과제
본 발명의 목적은, 상기 서술한 종래 기술의 문제점을 해결하는 것에 있으며, 외주 링인 전극 누름 부재를 특정 재료로 구성함으로써, 에칭 프로세스에 있어서의 에칭 생성물을 저감시켜, 에칭 대상물인 기판에 대한 면내 균일성의 향상을 도모하는 드라이 에칭 방법을 제공하는 것에 있다.
과제를 해결하기 위한 수단
본 발명의 드라이 에칭 방법은, 진공 챔버 내에 설치된 전극 상에 기판을 탑재하고, 이 기판을 드라이 에칭하는 방법에 있어서, 이 전극의 위표면의 주변 부분에, 이트륨 함유 산화물로 이루어지는 표면층을 적어도 갖는 전극 누름 부재를 형성한 전극을 사용하여 에칭을 실시하는 것을 특징으로 한다. 이와 같은 전극 누름 부재를 형성함으로써, 전극 주변 부분으로부터의 에칭 생성물을 제어하여, 기판 면내 균일성이 우수한 드라이 에칭 프로세스를 실시할 수 있다.
상기 전극 누름 부재는, 이트륨 함유 산화물로 구성되어 있는 것이나, 또는 그 부재의 전체 표면이 이트륨 함유 산화물막으로 덮여 있는 것인 것이 바람직하다.
상기 전극 누름 부재는, 석영, Al2O3 또는 AlN 으로 구성되어 있고, 또한 그 부재의 전체 표면이 이트륨 함유 산화물막으로 덮여 있는 것인 것이 바람직하다.
상기 전극 누름 부재는, 이트륨 함유 산화물을, 전극 누름 부재의 전체 표면 에 대해 용사법, CVD 법 또는 스퍼터링법으로 성막한 것인 것이 바람직하다.
상기 전극 누름 부재는, 이트륨 함유 산화물의 소결체로 구성되어 있는 것이 바람직하다.
상기 이트륨 함유 산화물은 이트륨 산화물이고, 그 순도는 99.5 ∼ 99.9% 인 것이 바람직하다.
상기 이트륨 함유 산화물은, 투명 Y2O3 등의 이트륨 산화물인 것이 바람직하다.
발명의 효과
본 발명에 의하면, 드라이 에칭 프로세스에 있어서, 전극 주변 부분으로부터의 에칭 생성물을 저감시켜, 에칭 대상물인 기판에 대한 면내 균일성의 향상을 도모할 수 있다는 효과를 나타낸다.
도면의 간단한 설명
도 1 은 진공 챔버 내에 설치되는 전극과 그 위표면 주변 부분에 형성되는 전극 누름 부재의 관계를 모식적으로 나타내는 단면도로서, 도 1(a) 는 이트리아로 구성된 전극 누름 부재를 갖는 경우, 도 1(b) 는 표면에 이트리아막을 갖는 전극 누름 부재를 갖는 경우이다.
도 2 는 본 발명의 드라이 에칭 방법에서 사용할 수 있는 에칭 장치의 일례의 구성을 모식적으로 나타내는 구성도이다.
도 3 은 전극 누름 부재의 재질에 의한 에칭 속도의 상이함을 나타내는 그래프이다.
도 4 는 불소 원자 함유 가스 베이스의 에칭 가스를 사용한 경우의 기판의 면내 균일성을 나타내는 도면으로서, 도 4(a) 는 이트리아 벌크로 구성된 전극 누름 부재를 사용한 경우이고, 도 4(b) 는 합성 석영으로 구성된 전극 누름 부재를 사용한 경우이다.
도 5 는 산소 원자 함유 가스 베이스의 에칭 가스를 사용한 경우의 기판의 면내 균일성을 나타내는 도면으로서, 도 5(a) 는 이트리아 벌크로 구성된 전극 누름 부재를 사용한 경우이고, 도 5(b) 는 합성 석영으로 구성된 전극 누름 부재를 사용한 경우이다.
도 6 은 실시예 2 에 있어서의 에칭 프로세스 종료 후의 전극 누름 부재의 표면의 SEM 사진으로서, 도 6(a-1) 및 도 6(a-2) 는, 각각, 편면에 이트리아 용사막을 형성한 경우, 도 6(b-1) 및 도 6(b-2) 는, 각각, 전체 표면에 이트리아 용사막을 형성한 경우이다.
발명을 실시하기 위한 최선의 형태
본 발명에 관련된 드라이 에칭 방법의 일 실시형태에 의하면, 진공 챔버 내에 설치된 전극의 위표면의 주변 부분을 커버하여, 전극의 주변 부분으로부터 에칭 생성물이 발생하지 않도록 하기 위한 전극 누름 부재를 구비한 전극 상에 정전 척 수단이나 클램프 수단 등에 의해 탑재된 기판을, 플라즈마원으로부터의 에천트를 사용해 에칭 생성물을 제어하여 에칭하는 것이다.
본 발명에 의하면, 석영, Al2O3 및 AlN 으로 이루어지는 군에서 선택된 유전체로 구성되어 있을 뿐인 종래의 전극 누름 부재 대신에, 투명 Y2O3 을 함유하는 산화 이트륨 (이트리아) 등의 이트륨 함유 산화물 소결체로 구성되어 있는 전극 누름 부재를 사용하거나, 또는 석영, Al2O3 및 AlN 등으로 이루어지는 군에서 선택된 유전체로 구성되어 있는 전극 누름 부재의 전체 표면에 이트리아막 등의 이트륨 함유 산화물막을 형성한 전극 누름 부재를 사용함으로써, 이 전극 및 종래의 전극 누름 부재로부터 발생하는 에칭 생성물을 감소시킬 수 있다. 이 경우, 이트리아 소결체로 구성되어 있는 전극 누름 부재의 표면에 추가로 이트리아막을 형성해도 된다. 또, 이트리아 대신에 이트륨 함유 산화물, 예를 들어, 3Y2O3·5Al2O3 등의 복산화물 (double oxide) 이어도 된다.
상기 이트리아 소결체는, 공지된 방법, 예를 들어 일본 공개특허공보 평11-189413호에 기재된 방법 등으로 제작한 것이어도 되고, 특별히 제한되는 것은 아니다. 예를 들어, 이트륨염 함유 용액에 염기제를 첨가하여 수산화 이트륨 응집 입자를 생성시키고, 이것에 황산 이온 함유 화합물을 첨가한 후, 이 응집 입자를 임시 소성하여 형성한 용이 소결성 분말을 성형하고, 소정의 분위기하에서 소성하여 제작된 소결체이어도 된다.
상기 이트리아막은, 전극 누름 부재 표면에 충분히 밀착되어 형성되는 것이 필요하고, 예를 들어 전극 누름 부재의 전체 표면에 대해 용사법, CVD 법 또는 스퍼터링법으로 형성할 수 있다. 이 이트리아막의 막두께는, 100 ∼ 300㎛ 정도인 것이 바람직하다. 이 범위 내의 막두께이면, 스퍼터링 중에 막 박리가 발생하는 일도 없다.
상기 용사법에 의한 이트리아막은, 공지된 방법, 예를 들어 일본 공개특허공보 2003-166043호에 기재된 방법 등으로 형성할 수 있고, 특별히 제한되는 것은 아니다. 예를 들어, 공지된 감압 플라즈마 용사법 등의 플라즈마 용사법에 따라, 소정의 온도에서, 밀착성이 양호한 치밀한 이트리아 용사막을 소정의 막두께로 형성할 수 있다.
또, 상기 CVD 법 또는 스퍼터링법에 의한 이트리아막은, 공지된 프로세스 조건으로 형성할 수 있다.
스퍼터링법의 경우, 기판 홀더상에 기판을 탑재한 후, 진공 펌프에 의해 고진공 상태까지 배기하고, 가스 도입 구멍으로부터 아르곤 가스를 6.7×10-2Pa 의 압력까지 도입하고, 그 후, RF 전원을 기동시켜 고주파 전압을 발생시키고 이트리아막 형성용 타겟으로 1.0kW 의 RF 스퍼터 전력을 투입하고, 자기 회로에 의해 기판 표면에 평행 자기장을 형성하면서 RF 마그네트론 스퍼터링을 실시하고, 기판 전체 표면에 밀착성이 양호한 치밀한 이트리아막을 소정의 막두께로 형성할 수 있다. 마그네트론 스퍼터 중에는, 기판 가열용 히터를 사용하여 기판의 온도를 270℃ 정도로 유지하는 것이 바람직하다.
CVD 법의 경우, 예를 들어, 전구체 재료로서 Y(C11H19O2)3, 캐리어 가스로서 질소 (10sccm), 희석 가스로서 O2 (500 ∼ 1000sccm) 를 사용하여, 기판 온도 400 ∼ 500℃, 챔버 압력 1 ∼ 10Torr 의 조건에서, 기판 전체 표면에 밀착성이 양호한 치밀한 이트리아막을 소정의 막두께로 형성할 수 있다.
본 발명의 드라이 에칭 방법을 실시하기 위한 에칭 장치는, 진공 챔버를 갖는 공지된 드라이 에칭 장치이면 특별히 제한되지 않고, 이 진공 챔버 내부에 설치되는 전극과 그 위표면에 형성되는 전극 누름 부재의 관계를 도 1 에 나타낸다. 도 1 에 나타내는 바와 같이, 전극 (1) 의 위표면의 주변 부분에는, 상기한 전극 누름 부재 (2) 가 형성되어 있다. 이 전극 누름 부재 (2) 는, 이트리아 벌크로 제작된 소결체 (도 1(a)) 이어도 되고, 또, 유전체로 구성된 전극 누름 부재 (2) 의 전체 표면에 대해 용사법, CVD 법 또는 스퍼터링법으로 이트리아막을 형성한 것 (도 1(b)) 이어도 된다. 전극 (1) 의 상방에, 에칭 대상물인 기판 (3) 을 정전 척 수단 (4) 에 의해 충분히 밀착시켜 탑재하고, 이 기판에 대해 공지된 드라이 에칭 처리를 실시한다.
상기한 전극 누름 부재를 구비한 전극을 탑재하기 위한 드라이 에칭 장치로서는, 공지된 드라이 에칭 장치 (일본 공개특허공보 2002-343775호 등에 기재된 장 치) 이면 되고, 예를 들어, 도 2 에 나타내는 장치를 들 수 있다.
도 2 에 나타내는 에칭 장치에 있어서, 20 은 진공 챔버로서, 상부의 플라즈마 발생부 (20a) 와 하부의 기판 전극부 (20b) 를 구비하고 있고, 기판 전극부 (20b) 에는 배기구 (20c) 가 형성되어 적당한 배기계에 접속된다. 플라즈마 발생부 (20a) 는 원통형 유전체 측벽 (201) 을 구비하고, 유전체 측벽 (201) 의 외측에는, 진공 챔버 (20) 내에 자기 (磁氣) 중성선을 형성하기 위한 자기장 발생 수단을 구성하고 있는 3 개의 자기장 코일 (202, 203, 204) 이 형성되고, 이들 자기장 코일은 진공 챔버 (20) 의 상부의 플라즈마 발생부 (20a) 내에 자기 중성선 (205) 을 형성한다. 진공 챔버 (20) 의 하부에는, 기판 전극 (206) 이 절연체 부재 (207) 를 개재하여 형성되고, 이 기판 전극 (206) 은 블로킹 콘덴서 (208) 를 통하여 RF 바이어스를 인가하는 고주파 전원 (209) 에 접속되어 있다.
중간의 자기장 코일 (203) 과 유전체 측벽 (201) 의 외측 사이에는 플라즈마 발생용의 2 개의 고주파 코일 (210) 이 배치되고, 이들의 고주파 코일 (210) 은 가변 콘덴서 (211) 를 통하여 고주파 전원 (212) 에 접속되고, 상기 3 개의 자기장 코일에 의해 진공 챔버 (20) 의 상부의 플라즈마 발생부 (20a) 내에 형성된 자기 중성선 (205) 을 따라 교번 전기장을 부가하여 이 자기 중성선에 방전 플라즈마를 발생시키도록 하고 있다.
진공 챔버 (20) 의 상부의 플라즈마 발생부 (20a) 의 천판 (天板, 213) 은 절연체 (214) 를 개재하여 유전체 측벽 (201) 의 상부 플랜지에 밀봉 고착되어 대향 전극으로서 구성되어 있다. 또 이 천판 (213) 은 내벽 재료로서 탄소재를 사용하여 구성되어 있다. 그리고 대향 전극으로서 기능하는 천판 (213) 에는, 플라즈마 발생용 고주파 전원 (212) 으로부터 가변 콘덴서 (211) 를 통하여 고주파 안테나 코일 (210) 에 도달하는 급전로 도중에서 분기되어 콘덴서 (215) 를 통하여 고주파 전력이 인가되도록 하고, 이 대향 전극에 자기 바이어스를 발생시키도록 구성되어 있다.
또한, 진공 챔버 (20) 의 상부의 플라즈마 발생부 (20a) 에는, 진공 챔버 (20) 내에 에칭 가스를 도입하는 가스 도입구 (216) 가 형성되고, 이 가스 도입구 (216) 는, 도시하지 않지만 가스 공급 통로 및 에칭 가스의 유량을 제어하는 가스 유량 제어 장치를 통하여 에칭 가스 공급원에 접속된다.
실시예 1
진공 챔버 내에, 도 1(a) 에 나타내는 전극 누름 부재 (이트리아 벌크로 구성된 부재) (2) 를 구비한 전극 (1) 을 설치한 도 2 에 나타내는 에칭 장치를 사용하여, 전극 (1) 상에 석영 기판 (3) 을 정전 척 수단에 의해 밀착시켜 탑재하고, 불소 원자 함유 가스 베이스의 에칭 프로세스 조건에서, 이하와 같이 에칭을 실시하였다.
플라즈마 발생용 고주파 전원 (13.56MHz) 의 전력을 1500W (안테나 파워), 기판 바이어스 고주파 전원 (12.56MHz) 의 전력을 500W (바이어스 파워) 의 조건하에서, 에칭 가스 (C4F8/CHF3=10/116(sccm)) 를 도입하고, 0.67Pa 의 압력하에서, 기판 설정 온도 0℃ 에서 소정 시간 방전하고 기판의 에칭을 실시하였다.
또, 비교를 위해서, 산소 원자 함유 가스 베이스의 에칭 프로세스 조건에서 이하와 같이 에칭을 실시하였다. 플라즈마 발생용 고주파 전원 (13.56MHz) 의 전력을 1200W (안테나 파워), 기판 바이어스 고주파 전원 (12.56MHz) 의 전력을 600W (바이어스 파워) 의 조건하에서, 에칭 가스 (O2/CF4=95/5(sccm)) 를 도입하고, 0.67Pa 의 압력하에서, 기판 설정 온도 -10℃ 에서 소정 시간 방전하고, 기판의 에칭을 실시하였다.
또한, 비교를 위해서, 합성 석영으로 구성된 전극 누름 부재를 사용한 경우 에 대해, 상기한 불소 원자 함유 가스 베이스 및 산소 원자 함유 가스 베이스의 에칭 프로세스 조건에서 동일하게 에칭을 실시하였다.
이트리아 벌크로 구성된 전극 누름 부재 및 합성 석영으로 구성된 전극 누름 부재를 사용한 경우에 대해, 각각, 불소 원자 함유 가스 베이스 및 산소 원자 함유 가스 베이스의 에칭 가스를 사용하여 에칭을 실시한 결과를 도 3 에 나타낸다. 도 3 에 있어서, 종축은 에칭 속도 (Å/분) 를 나타낸다.
도 3 으로부터 알 수 있는 바와 같이, 이트리아 벌크로 구성된 전극 누름 부재를 사용한 경우에는, 어느 가스 베이스의 에칭이어도, 합성 석영으로 구성된 전극 누름 부재를 사용한 경우와 비교하여, 거의 에칭되어 있지 않아, 드라이 에칭 프로세스에 있어서의 에칭 생성물을 저감시킬 수 있는 것을 알 수 있다.
도 4 에 불소 원자 함유 가스 베이스의 에칭 가스를 사용한 경우의 기판의 면내 균일성을 나타낸다. 도 4(a) 는, 이트리아 벌크로 구성된 전극 누름 부재 를 사용한 경우에 대한 면내 균일성을 나타내고, 또, 도 4(b) 는, 합성 석영으로 구성된 전극 누름 부재를 사용한 경우에 대한 면내 균일성을 나타낸다. 또한, 도 5 에 산소 원자 함유 가스 베이스의 에칭 가스를 사용한 경우의 기판의 면내 균일성을 나타낸다. 도 5(a) 는, 이트리아 벌크로 구성된 전극 누름 부재를 사용한 경우에 대한 면내 균일성을 나타내고, 또, 도 5(b) 는, 합성 석영으로 구성된 전극 누름 부재를 사용한 경우에 대한 면내 균일성을 나타낸다.
도 4(a) 및 도 5(a) 로부터 알 수 있는 바와 같이, 이트리아 벌크로 구성된 전극 누름 부재를 사용한 경우에는, 불소 원자 함유 가스 베이스의 에칭 가스를 사용했을 때의 면내 균일성은 ±0.96% 이고, 산소 원자 함유 가스 베이스의 에칭 가스를 사용했을 때의 면내 균일성은 ±1.47% 이었다. 또, 도 4(b) 및 도 5(b) 로부터 알 수 있는 바와 같이, 합성 석영으로 구성된 전극 누름 부재를 사용한 경우에는, 불소 원자 함유 가스 베이스의 에칭 가스를 사용했을 때의 면내 균일성은 ±4.99% 이고, 산소 원자 함유 가스 베이스의 에칭 가스를 사용했을 때의 면내 균일성은 ±2.31% 이었다. 이런 점에서, 이트리아 벌크로 구성된 전극 누름 부재를 사용하면, 우수한 기판 면내 균일성을 달성할 수 있는 것을 알 수 있다.
도 4 및 도 5 를 비교하면, 합성 석영으로 구성된 전극 누름 부재를 사용한 경우, 기판의 주변 부분의 에칭 속도가 느린 경향이 있는 것을 알 수 있다. 이것은, 플라즈마원에서 생성된 에천트가 기판 주변 부분의 석영에 의해 소모되어, 주변 부분에서의 에천트량 부족을 일으켜, 그 결과, 주변 부분의 에칭 속도가 느려진 것으로 생각할 수 있다. 한편, 이트리아 벌크로 구성된 전극 누름 부재의 경우에는, 기판의 주변 부분에서의 에칭 속도의 저하는 일어나지 않고, 면내 균일성이 ±1% 전후라고 하는 매우 낮은 균일 에칭을 실현할 수 있었다.
실시예 2
전극 누름 부재로서 합성 석영으로 구성된 전극 누름 부재의 양면 (전극에 접하고 있는 면도 포함하여 전체 표면) 및 편면 (전극에 접하지 않은 표면만) 의 각각에 공지된 감압 플라즈마 용사법에 의해 100㎛ 의 이트리아막을 형성한 전극 누름 부재를 사용하고, 실시예 1 에 기재된 불소 원자 함유 가스 베이스의 에칭 가스를 사용하여, 동일한 조건하에서 에칭 프로세스를 반복하였다.
에칭 프로세스 종료 후의 전극 누름 부재의 표면의 SEM 사진을 도 6 에 나타낸다. 도 6(a-1) 및 도 6(a-2) 는, 편면에 이트리아 용사막을 형성한 경우의 전극 누름 부재의 위표면 부분 (도 1(b) 에 있어서의 A 부분) 의 SEM 사진을 나타내고, 도 6(b-1) 및 도 6(b-2) 는, 전체 표면에 이트리아 용사막을 형성한 경우의 전극 누름 부재의 위표면 부분 (도 1(b) 에 있어서의 A 부분) 의 SEM 사진을 나타낸다. 도 6(a-1), 도 6(a-2), 도 6(b-1) 및 도 6(b-2) 로부터 알 수 있는 바와 같이, 편면에 용사막을 형성한 경우에는 크랙이 발생되고 있지만, 전체 표면에 용사막을 형성한 경우에는 크랙이 발생되지 않는 것을 알 수 있다.
산업상이용가능성
본 발명에 의하면, 드라이 에칭 프로세스에 있어서의 에칭 생성물을 저감시켜, 에칭 대상물에 대한 면내 균일성의 향상을 도모할 수 있으므로, 본 발명은 반도체 기술 분야 등의 드라이 에칭의 기술 분야에서 이용할 수 있다.

Claims (7)

  1. 진공 챔버 내에 설치된 전극 상에 기판을 탑재하고, 이 기판을 드라이 에칭하는 방법으로서,
    상기 전극의 위표면의 주변 부분에, 이트륨 함유 산화물로 이루어지는 표면층을 적어도 갖는 전극 누름 부재를 형성한 전극을 사용하여 에칭을 실시하는 것을 특징으로 하는 드라이 에칭 방법.
  2. 제 1 항에 있어서,
    상기 전극 누름 부재가, 이트륨 함유 산화물로 구성되어 있는 것이나, 또는 그 부재의 전체 표면이 이트륨 함유 산화물막으로 덮여 있는 것인 것을 특징으로 하는 드라이 에칭 방법.
  3. 제 1 항에 있어서,
    상기 전극 누름 부재가, 석영, Al2O3 또는 AlN 으로 구성되어 있고, 또한 그 부재의 전체 표면이 이트륨 함유 산화물막으로 덮여 있는 것인 것을 특징으로 하는 드라이 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전극 누름 부재가, 이트륨 함유 산화물을, 전극 누름 부재의 전체 표면 에 대해 용사법, CVD 법 또는 스퍼터링법으로 성막한 것인 것을 특징으로 하는 드라이 에칭 방법.
  5. 제 1 항에 있어서,
    상기 전극 누름 부재가, 이트륨 함유 산화물의 소결체로 구성되어 있는 것을 특징으로 하는 드라이 에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 이트륨 함유 산화물이 이트륨 산화물이고, 그 순도가 99.5 ∼ 99.9% 인 것을 특징으로 하는 드라이 에칭 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 이트륨 함유 산화물이 투명 Y2O3 인 것을 특징으로 하는 드라이 에칭 방법.
KR1020097006534A 2006-09-11 2007-09-05 드라이 에칭 방법 KR101087514B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-245304 2006-09-11
JP2006245304 2006-09-11
PCT/JP2007/067334 WO2008032627A1 (fr) 2006-09-11 2007-09-05 Procédé de décapage à sec

Publications (2)

Publication Number Publication Date
KR20090057081A true KR20090057081A (ko) 2009-06-03
KR101087514B1 KR101087514B1 (ko) 2011-11-28

Family

ID=39183688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006534A KR101087514B1 (ko) 2006-09-11 2007-09-05 드라이 에칭 방법

Country Status (7)

Country Link
US (1) US20090277873A1 (ko)
EP (1) EP2063463A4 (ko)
JP (1) JPWO2008032627A1 (ko)
KR (1) KR101087514B1 (ko)
CN (1) CN101512736A (ko)
TW (1) TW200822215A (ko)
WO (1) WO2008032627A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815706B2 (en) * 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
US9691423B2 (en) * 2013-11-08 2017-06-27 Seagate Technology Llc Devices including at least one adhesion layer and methods of forming adhesion layers
JP6858035B2 (ja) * 2017-02-27 2021-04-14 新光電気工業株式会社 基板固定具及び基板固定装置
CN110800378B (zh) * 2017-06-27 2021-12-28 佳能安内华股份有限公司 等离子体处理装置
CN110402481B (zh) * 2017-10-17 2023-07-21 株式会社爱发科 被处理体的处理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776774A (ja) 1993-06-24 1995-03-20 Nissin Electric Co Ltd 基板保持装置
JP3125067B2 (ja) 1997-12-25 2001-01-15 科学技術庁無機材質研究所長 透明イットリア焼結体の製造方法
JP2001031466A (ja) * 1999-07-22 2001-02-06 Nihon Ceratec Co Ltd 耐食性セラミックス部材
JP3967093B2 (ja) * 2000-07-10 2007-08-29 東芝セラミックス株式会社 セラミックス部材およびその製造方法
JP4171590B2 (ja) 2001-05-18 2008-10-22 株式会社アルバック エッチング方法
JP4683783B2 (ja) * 2001-08-02 2011-05-18 コバレントマテリアル株式会社 半導体製造装置用耐プラズマ部材の製造方法
JP3850277B2 (ja) 2001-12-03 2006-11-29 東芝セラミックス株式会社 耐プラズマ性部材の製造方法
US7311797B2 (en) * 2002-06-27 2007-12-25 Lam Research Corporation Productivity enhancing thermal sprayed yttria-containing coating for plasma reactor
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
JP4679366B2 (ja) * 2003-07-29 2011-04-27 京セラ株式会社 Y2o3質焼結体、耐食性部材およびその製造方法並びに半導体・液晶製造装置用部材
CN1288108C (zh) * 2003-10-24 2006-12-06 东芝陶瓷股份有限会社 耐等离子体构件、其制造方法及形成热喷涂涂层的方法
US7220497B2 (en) * 2003-12-18 2007-05-22 Lam Research Corporation Yttria-coated ceramic components of semiconductor material processing apparatuses and methods of manufacturing the components
JP2006049461A (ja) * 2004-08-03 2006-02-16 Seiko Epson Corp ドライエッチング装置及び半導体装置の製造方法
JP2006069843A (ja) * 2004-09-02 2006-03-16 Ibiden Co Ltd 半導体製造装置用セラミック部材
JP5046480B2 (ja) * 2004-09-24 2012-10-10 京セラ株式会社 耐食性部材とその製造方法、およびこれを用いた半導体・液晶製造装置用部材
JP4873857B2 (ja) * 2004-12-24 2012-02-08 京セラ株式会社 耐食性部材およびその製造方法並びに半導体・液晶製造装置用部材
JP4409459B2 (ja) * 2005-02-17 2010-02-03 東京エレクトロン株式会社 プラズマ処理装置およびその部品と部品の寿命検出方法
US20080029032A1 (en) * 2006-08-01 2008-02-07 Sun Jennifer Y Substrate support with protective layer for plasma resistance

Also Published As

Publication number Publication date
CN101512736A (zh) 2009-08-19
US20090277873A1 (en) 2009-11-12
WO2008032627A1 (fr) 2008-03-20
EP2063463A1 (en) 2009-05-27
EP2063463A4 (en) 2010-11-24
TW200822215A (en) 2008-05-16
KR101087514B1 (ko) 2011-11-28
JPWO2008032627A1 (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
US6727654B2 (en) Plasma processing apparatus
KR101841585B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR100886273B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US8267040B2 (en) Plasma processing apparatus and plasma processing method
JP3164200B2 (ja) マイクロ波プラズマ処理装置
US20150311043A1 (en) Chamber component with fluorinated thin film coating
JP3429391B2 (ja) プラズマ処理方法及び装置
WO2001080297A1 (fr) Appareil de traitement au plasma
CN111900084A (zh) 抗等离子体腐蚀的稀土氧化物基薄膜涂层
JP2000323458A (ja) プラズマ処理方法及び装置
JP4524354B2 (ja) マイクロ波プラズマ処理装置、それに用いる誘電体窓部材および誘電体窓部材の製造方法
KR101087514B1 (ko) 드라이 에칭 방법
JP2007150012A (ja) プラズマ処理装置および方法
KR100842947B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JPH11251303A (ja) プラズマ処理装置
KR20070098499A (ko) 플라즈마 처리용의 전극판 및 플라즈마 처리 장치
US9773665B1 (en) Particle reduction in a physical vapor deposition chamber
JP2004186402A (ja) プラズマ処理装置及びプラズマ処理方法
JP6410592B2 (ja) プラズマエッチング方法
EP0818556A1 (en) A method for providing full-face high density plasma deposition
KR20180028949A (ko) 플라스마 에칭 방법
TW201842532A (zh) 有機材料的自我限制蝕刻之實行程序
JP2000252099A (ja) 整合器、プラズマ処理方法及び装置
JP3220631B2 (ja) プラズマ処理方法及び装置
JPH09199487A (ja) プラズマ処理方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170817

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 8